JP2000194677A - 交代プロセッサを備えた情報処理装置 - Google Patents

Abstract

(57)【要約】 【課題】既存の情報処理装置に新たな制御回路を設ける
こと無く、かつオペレーティングシステムの介入無し
に、システム性能低下せずに命令プロセッサＩＰ障害時
あるいは、サービスプロセッサＳＶＰからの交代指示を
契機に交代プロセッサＡＰを命令プロセッサＩＰと動的
に交代させることを可能とする。 【解決手段】サービスユニットとサービスプロセッサを
備え、バスを介して主記憶装置を共有する複数のプロセ
ッサを有する情報処理装置で、プロセッサの構成情報と
プロセッサ内部情報を設定／保持する記憶手段と、前記
記憶手段の構成情報に基づいて、各プロセッサに対し、
命令プロセッサと交代プロセッサの２つのプロセッサ属
性のうち一方のプロセッサ属性を設定する構成情報設定
手段と、前記各プロセッサは、前記構成情報設定手段に
よりプロセッサ属性として交代プロセッサを指示された
場合に、前記交代プロセッサに内蔵されたマイクロプロ
グラムにより、オペレーティングシステムに存在を隠す
手段と命令プロセッサからの割込みを無視する手段と前
記主記憶装置の特定エリアを参照する手段とを有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マルチプロセッサ
構成の情報処理装置に係り、特に、プロセッサで固定障
害が発生した場合あるいは、サービスプロセッサからの
交代指示が発生した場合に、オペレーティングシステム
の介入無しにプロセッサを交代させ、処理を引継ぐ為の
交代プロセッサを備えた情報処理装置に関する。

【０００２】

【従来の技術】近年、計算機システムの進歩により、様
々な分野に計算機システムが活用されており、その利用
形態も複雑になっている。このため、計算機システムの
ダウンによる社会に与える影響が大きくなり、高い可用
性と長期間の連続運転が要求されている。

【０００３】計算機システムに要求される高い可用性を
得るための技術として、単一のオペレーティングシステ
ムが動作する複数のプロセッサを持つマルチプロセッサ
構成の情報処理システムにおいて、リトライ等によるプ
ロセッサの間欠障害に対する回復技術、構成要素の冗長
性を利用したプロセッサの固定障害に対する処理の救済
技術等が知られている。

【０００４】そして処理の実行制御方法に関する従来技
術として、たとえば、特開平２−２６６４５７号公報等
に記載された技術がある。この従来技術は、マルチプロ
セッサ構成の情報処理システムにおいて、１つのプロセ
ッサに固定障害が発生した場合に、正常なプロセッサで
仮想プロセッサを作成し、障害となったプロセッサが実
行していた処理を仮想プロセッサで引継ぐことにより、
システムの停止及び処理の中断を救済するというもので
あり、オペレーティングシステムの介入が必要であり、
かつ仮想プロセッサを動作させる分、前記正常なプロセ
ッサ処理性能が低下する。

【０００５】また、多重プロセッサを持つフォールトト
レラント計算機システムに関する従来技術として、例え
ば、特開平２−２０２６３６〜２０２６３８号公報等に
記載された技術が知られている。この従来技術は、多重
プロセッサ構成で、処理及びデータを多重化することに
より、フォールトトレラントシステムを構成するという
ものであり、障害発生時にプロセッサ処理を引継ぐこと
をせず、又、１つのプロセッサに対して複数のプロセッ
サで多重化する為コストが高くなる。

【０００６】さらに、他の従来技術として、例えば、特
開平４−２１３７３６号公報等に記載された技術が知ら
れている。この従来技術は、活動プロセッサとバックア
ッププロセッサとメモリ変化検出器とミラーリング制御
回路等により構成され、活動プロセッサに障害が発生し
た場合に、信頼できる最新のチェックポイントからバッ
クアッププロセッサが処理を再開する一対の２重プロセ
ッサ構成のデータ処理装置に関する技術であり、チェッ
クポイントを作成する為の専用回路が必要となるだけで
なく、活動プロセッサ毎にバックアッププロセッサを必
要とする。

【０００７】さらに、他の従来技術として、例えば、特
開平９−２５１４４３号公報等に記載された技術が知ら
れている。この従来技術は、固定障害が発生したシステ
ム支援プロセッサを動作中の命令プロセッサ処理を一次
的に停止して交代させることによりシステム制御処理を
救済し、停止した命令プロセッサの処理を別の正常に動
作している命令プロセッサに処理を引継がせてシステム
停止を防止するというものであり、オペレーティングシ
ステムの介入を必要とし、かつ１つの命令プロセッサを
故障したシステム支援プロセッサと交代させる為、シス
テムとして命令プロセッサ１個分の処理性能低下を生じ
る。

【０００８】さらに、他の従来技術として、例えば、特
開平６−２５９２７５号公報等に記載された技術が知ら
れている。この従来技術は、障害発生時動的にプロセッ
サの多重化構成を任意に変更するためにバス使用権調停
回路と構成制御回路及びプロセッサ内部状態設定回路を
既存マルチプロセッサに新たに設け動的にプロセッサ構
成及びプロセッサ交代を実現するというものであり、専
用のハードウエア回路を必要とする。

【０００９】

【発明が解決しようとする課題】前述したように、一般
に、フォールトトレラント計算機システムは、プロセッ
サの多重化構成と故障の相互診断およびリスタートの為
のチェックポイント生成により、障害発生時にバックア
ッププロセッサにより処理の継続を可能にするというも
のであり、また動的に構成変更及びプロセッサ交代を実
現するには、オペレーティングシステムの介入、もしく
は新たに制御回路を設けなくてはならない。これら、フ
ォールトトレラント計算機システムは多重化構成あるい
は冗長化構成で、かつ相互の故障診断回路及び構成制御
回路を新たに設けるためシステムの構成が非常に複雑と
なり、高いコストを必要とするか、あるいはオペレーテ
ィングシステムの介入を必要とし、システム処理性能の
低下が生じる。

【００１０】本発明の目的は、新たに制御回路を設ける
ことなくプロセッサで固定障害が発生した場合あるい
は、サービスプロセッサからの交代指示が発生した場合
に、オペレーティングシステムの介入無しにプロセッサ
を交代させ、性能を低下させることなく処理を引継ぐ為
の交代プロセッサを備えた情報処理装置を提供すること
にある。

【００１１】

【課題を解決するための手段】本発明によれば、前記目
的は、主記憶装置を共有する複数のプロセッサを備える
情報処理装置において、各プロセッサの構成情報とプロ
セッサ内部情報を設定／保持する記憶手段と、前記記憶
手段の構成情報に基づいて、各プロセッサに対し、命令
プロセッサと交代プロセッサの２つのプロセッサ属性の
うち一方のプロセッサ属性を設定する構成情報設定手段
と、前記構成情報設定手段によりプロセッサ属性として
交代プロセッサを指示されたプロセッサは、当該情報処
理装置上で動作するオペレーティングシステムへの処理
要求を抑止する手段と他命令プロセッサからの処理要求
を抑止する手段と前記主記憶装置の少なくともプロセッ
サ交代要求情報を含む特定エリアを参照する手段とを有
することにより達成される。また、前記目的は、特定の
プロセッサにおいて訂正不可能な障害が発生した場合
に、前記障害発生プロセッサのプロセッサ内部情報と前
記交代プロセッサのプロセッサ内部情報を入れ替える手
段と、前記障害発生プロセッサの割込み情報を前記交代
プロセッサの割込み情報に複写する手段を備え、前記交
代プロセッサへ引継いで継続処理を行うことで、プロセ
ッサ処理を継続することにより達成される。

【００１２】

【発明の実施の形態】以下、本発明による情報処理装置
のプロセッサ交代処理方法の実施形態を図面により詳細
に説明する。

【００１３】図1は本発明が適用される情報処理装置の
構成例を示すブロック図である。

【００１４】図示情報処理装置において中央処理装置
（以下、ＣＰＵという）１０１は、バスライン１２９に
接続されている命令プロセッサ（以下、ＩＰｉという）
１０２〜１０４、交代プロセッサ（以下，ＡＰという）
１０５ＡＰは1台とは限らないが本実施例では１台とし
て扱う、主記憶装置（以下、ＭＳという）１１０、拡張
記憶装置（以下、ＥＳという）１１１、入出力装置（以
下、ＩＯＰという）１１４、サービスユニット（以下、
ＳＶＵという）１１２、ＳＶＵに信号線１２７を介して
接続されたサービスプロセッサ（以下、ＳＶＰという）
１２４、システムコンソール１２３等により構成されて
いる。

【００１５】前述において、ＩＰ０〜ＩＰｉとＡＰと
は、同一の仕様を持つハードウェアであり、内蔵されて
いるマイクロプログラム（以下、μＰという）１０６〜
１０８とμＰ１０９とは同一の内容で構成されており、
ＩＰとＡＰとの区別は、ＭＳ１１０に設けられている、
ハードウェアシステムエリア（以下、ＨＳＡという）１
１３内にあるプロセッサ構成情報２０２の設定により定
められている。そして、ＩＰとは、オペレーティングシ
ステム（以下、ＯＳという）、アプリケーションプログ
ラム等のソフトウェアの命令処理を実行するプロセッサ
を意味し、ＡＰとはＯＳ等のソフトウェアの命令処理を
実行せずプロセッサ交代等の処理要求の監視処理をする
プロセッサを意味する。

【００１６】また、ＩＯＰ１１４は、多数の入出力チャ
ネル装置（以下、ＣＨという）１１５〜１１８を備え、
端末制御装置（ＴＣＥ）１１９、ディスク制御装置（Ｄ
ＫＣ）１２０、磁気テープ制御装置（ＭＴＣ）１２１、
通信制御装置（ＣＣＰ）１２２等にコマンドを送出する
ことによりデータの送受信を行う。また、ＳＶＰ１２４
は、ＣＰＵ１０１全体の初期化、障害時の回復処理、オ
ペレータへの状況表示、オペレータからの指示を受けつ
けるシステムコンソール１２３との通信を行う。

【００１７】図２はプロセッサ交代処理を実施する為に
使用する主記憶装置のハードウエアシステムエリアＨＳ
Ａ１１３内のデータテーブルアサイン図である。この図
２においてプロセッサ内部情報２０１は、プロセッサ交
代を実施する際に処理を引継ぐ為に必要な各プロセッサ
毎の内部情報を格納する為の領域であり、構成情報更新
状態フラグ２０５は、プロセッサ構成情報が更新されて
いる最中で情報の保証が出来ないか、情報が保証される
かを意味し、プロセッサ構成情報２０２は、ＣＰＵ１０
１の各プロセッサ毎の構成情報とプロセッサ交代制御情
報が格納されており、プロセッサＳＶＵ連絡テーブル２
０３は、ＩＰ１０２〜１０４、ＡＰ１０５とＳＶＵ１１
２の処理通知にて使用され、論理プロセッサプリフィク
ス値２０４は、プロセッサ交代処理のプリフィクスレジ
スタの回復処理で使用される。

【００１８】次に前述の個々のデータテーブルの詳細に
ついて説明する。

【００１９】図３はプロセッサ交代処理を実施する際
に、プロセッサ間で引継ぐプロセッサ内部情報のデータ
テーブルアサイン図である。プロセッサ内部情報領域２
０１には、保存状態を示す有効フラグ３０１、ＯＳで参
照／更新可能なプログラムリソース、例えばプログラム
状態語（ＰＳＷ）３０２、ＣＰＵタイマ３０３、クロッ
クコンパレータ３０４、物理プロセッサ番号３０５、ア
クセスレジスタ３０６、浮動少数点レジスタ３０７、汎
用レジスタ３０８、制御レジスタ３０９等プログラムリ
ソース、及びハードウェア内部で使用し命令間モードに
引き継ぐモード状態３１０が対応するプロセッサ番号の
エリアに格納または参照される。

【００２０】図４はプロセッサ交代処理で使用するプロ
セッサの構成情報内のデータテーブルアサイン図であ
る。プロセッサ構成情報２０２には、プロセッサ番号毎
に、プロセッサ構成情報の有効性を示す有功ビット４０
１、命令プロセッサあるいは交代プロセッサのプロセッ
サ属性を示す属性情報４０２、プロセッサ停止または正
常動作等プロセッサの動作状態を示す状態情報４０３、
ＯＳが使用しているプロセッサの番号４０４、対応する
プロセッサ属性が交代プロセッサ時にプロセッサ交代処
理要求、オンラインパッチ処理要求等の処理を要求する
処理要求４０５、プロセッサ交代の禁止または交代可能
を示す交代禁止４０６、シグナルプロセッサ等プロセッ
サ交代が一時的にできない処理の仕掛かり中を示しプロ
セッサ交代処理の抑止を示す抑止制御４０７がある。

【００２１】図５はＳＶＵがＩＰへの処理を要求する際
に使用する連絡テーブル内のブロック図である。ＳＶＵ
が対象となるプロセッサに通知もしくは処理要求を実施
する際、ＳＶＵがプロセッサＳＶＵ連絡テーブル２０３
の対応するプロセッサ番号のエリアに格納し、ＳＶＵの
処理要求割込みをプロセッサに送信する。受信したプロ
セッサは連絡テーブル内の通知もしくは処理要求を認識
する。プロセッサＳＶＵ連絡テーブル２０３には、処理
監視タイムアウトが発生したことを通知する為の処理監
視タイムアウト５０１、オンラインパッチ処理を要求す
るオンラインパッチ要求５０２、強制プロセッサ交代処
理を要求する強制プロセッサ交代要求５０３等から構成
され、強制プロセッサ交代要求５０３には、強制プロセ
ッサ交代処理の要求を示す要求保留ビット５０４と強制
プロセッサ交代を実施する交代プロセッサのプロセッサ
番号を示す交代先プロセッサ番号５０５からなる。

【００２２】図６はプロセッサ交代処理にて交代元プロ
セッサから交代先プロセッサに複写する割込み引継ぎ情
報のブロック図である。プロセッサ処理を引継ぐ為に必
要な割込み引継ぎ情報６０１には、外部信号線から生じ
る外部信号６０２、シグナルプロセッサ命令により緊急
信号の副司令をうけつけた際に生じる緊急信号６０３、
ＣＰＵ電源断もしくはプロセッサ停止状態で生じる誤動
作警報６０４、タイマ関連の異常時もしくはＣＰＵタイ
マ値が負の際に生じるタイマ関連６０５、チャネルシス
テムの誤動作もしくは停止で生じるチャネルシステム障
害６０６、チャネル障害の影響及びその結果情報である
チャネル報告語が保留された際に生じるチャネル報告保
留６０７、拡張記憶装置（ＥＳ）もしくは外部接続時刻
装置の障害で生じる外部障害６０８、重大なシステム性
能の縮退で生じる機能縮小６０９等がある。

【００２３】図７はＡＰ１０５内マイクロプログラムの
通常処理を説明するフローチャートであり、以下、図７
を参照して、ＡＰ１０５の通常の処理を説明する。

【００２４】ＡＰはＩＰと同様にシステム立上げ時に初
期化され立ち上がる。

【００２５】（１）ステップ７０１とステップ７０２
は、ＡＰ１０５が起動され定期処理を開始する前の準備
処理であり、ステップ７０１は、動作中のＩＰからのア
ドレス変換バッファの消去指示等の処理要求や割込みに
より生じる処理等を一切抑止するための処理であり、ス
テップ７０２は、ＡＰ１０５として動作させるため、Ｉ
Ｐで動作した際に必要な時間監視系の異常検出を抑止す
る処理である。

【００２６】（２）ステップ７０３以降は、前記準備処
理を実施した後システムが終了するかもしくは、プロセ
ッサ交代処理にてＡＰ１０５からＩＰに交代される迄、
各処理要求の有無を監視する処理が繰り返される。

【００２７】（３）ステップ７０４は、ＡＰ１０５の処
理要求４０５がＨＳＡ１１３内のプロセッサ構成情報２
０２にあるため構成情報更新状態フラグ２０５でＳＶＵ
１１２の更新処理が実施されていないことを確認し各処
理要求ステップ７０５〜７０７の監視を実施する。

【００２８】（４）ステップ７０５〜７０７は、ＡＰ１
０５への処理要求が発生した時、プロセッサ構成情報２
０２の処理要求４０５にＳＶＵ１１２によって発生した
処理要求に対応したビットに１が設定（ステップ９２
０）されるためステップ７０５ではオンラインパッチ処
理要求ビットを監視し、対応する処理要求ビットが１で
あればステップ７０８のオンラインパッチ処理を実施
し、ステップ７０６では、並行保守処理要求ビットを監
視し、対応する処理要求ビットが１であればステップ７
０９の並行保守処理を実施し、ステップ７０７では、プ
ロセッサ交代処理要求ビットを監視し、対応する処理要
求ビットが１であればプロセッサ交代処理（図１０）を
実施する。

【００２９】図８は固定障害が発生したＩＰ内マイクロ
プログラムのプロセッサ交代準備処理を説明するフロー
チャートであり、以下、図８を参照し障害ＩＰのプロセ
ッサ交代準備処理を説明する。

【００３０】（１）ステップ８０１は固定障害がプロセ
ッサ交代により回復可能な部位であることを確認し、プ
ロセッサ交代処理を実施しても回復出来ない部位の固定
障害であればステップ８０２にてシステム障害処理を実
施する。

【００３１】（２）ステップ８０５は、プロセッサ交代
処理もしくはプロセスサクセション処理を実施する為の
ＩＰの有無及び交代可能なＡＰ数をＳＶＵ１１２に依頼
（ステップ９０４）し情報を入手する。

【００３２】（３）ステップ８０６は、ステップ８０５
にて入手した情報からＡＰ１０５の有無を確認し、ＡＰ
１０５が無い場合はステップ８０７〜８１１を実施しＩ
Ｐの停止もしくはプロセスサクセション処理の実施を判
定する。

【００３３】（４）ステップ８１２、８１３は、ＩＰが
ＳＶＵ１１２へ交代元プロセッサの全てのプロセッサ内
部情報をＨＳＡ１１３内プロセッサ内部情報２０１の対
応する領域に格納させ、格納完了時ステップ８１４にて
ＳＶＵ１１２へプロセッサ交代準備完了を報告する。

【００３４】ステップ８１５〜ステップ８１７はＳＶＵ
１１２による割込み情報複写処理（ステップ９１５〜９
１７）終了後の障害プロセッサ停止指示（ステップ９１
８）でプロセッサ動作を停止し処理を終了する。

【００３５】図９はＳＶＵ１１２内マイクロプログラム
のＩＰ障害契機で実施するプロセッサ交代処理を説明す
るフローチャートであり、以下図９を参照しＳＶＵ１１
２のプロセッサ交代処理を説明する。

【００３６】（１）ステップ９０１〜９０３はＩＰ障害
時の通常の障害処理であり、ステップ９０１では障害Ｉ
Ｐの障害情報を採取しＳＶＰ１２４へ障害情報の格納を
依頼し、ステップ９０２では、障害検出回路の初期設定
を実施し、ステップ９０３で障害が発生したＩＰの再起
動を実施する。

【００３７】（２）ステップ９０４とステップ９０５は
障害ＩＰからの情報採取指示（ステップ８０５）により
プロセッサ構成情報２０２を参照し正常に動作している
ＩＰ数と交代可能なＡＰ１０５の有無をＩＰに報告す
る。

【００３８】（３）ステップ９０６は、交代元プロセッ
サのプロセッサ内部情報格納指示（ステップ８１３）に
従い、対応するプロセッサ内部情報２０１格納領域に内
部情報を格納する。

【００３９】（４）ステップ９０７は、プロセッサ交代
処理に伴うプロセッサ構成情報２０２の更新準備であ
り、更新状態フラグ２０５を更新処理中に設定する。

【００４０】（５）ステップ９０８、９０９は、障害に
よるプロセッサ交代とオペレータ指示による強制プロセ
ッサ交代の競合を抑止する為、ステップ９０８では強制
プロセッサ交代が実施される並行保守モードの確認を実
施し、並行保守モード中であればステップ９０９でプロ
セッサ交代処理を停止する。

【００４１】（６）ステップ９１０は交代可能なＡＰ１
０５の有無をプロセッサ構成情報２０２より確認し、交
代可能なＡＰ１０５が無ければステップ９１１でプロセ
ッサ構成情報２０２の更新状態フラグ２０５を更新処理
終了状態に設定し、ステップ９１２でプロセッサ停止処
理を実施する。

【００４２】（７）ステップ９１３は、プロセッサ交代
処理とシグナルプロセッサ命令等の代行命令との競合に
よりプロセッサ番号の矛盾が発生することを抑止するた
めにプロセッサ構成情報２０２の抑止制御４０７に代行
命令抑止状態を設定している。

【００４３】（８）ステップ９１４〜９１７は、交代元
ＩＰより交代先ＡＰ１０５へ割込み情報の引継ぎ処理を
実施しており、ステップ９１４ではＡＰ１０５に蓄積さ
れている割込み情報を全て０を設定し、ステップ９１５
〜ステップ９１７では交代元ＩＰの割込み情報を読み出
し交代先ＡＰ１０５へ複写する処理を実施している。割
込み情報複写中に発生した割込みについては交代先ＡＰ
１０５に書き込む際マージして書き込むことにより割込
み情報の喪失を抑止している。ステップ９１８は全ての
割込み情報複写終了後、交代元ＩＰのプロセッサ停止指
示（ステップ８１５）を実施している。

【００４４】（９）ステップ９１９〜９２２はプロセッ
サ交代処理に伴うプロセッサ構成情報２０２の更新処理
を実施しており、ステップ９１９は交代元ＩＰと交代先
ＡＰ１０５とのプロセッサ構成情報２０２を置換し、ス
テップ９２０ではプロセッサ構成情報２０２内の交代先
ＡＰ１０５に対応する処理要求４０５にプロセッサ交代
処理要求を設定し、ステップ９２１ではプロセッサ構成
情報２０２内の交代元ＩＰに対応する状態情報４０３に
動作停止状態を設定し、ステップ９２２でプロセッサ構
成情報２０２の更新状態フラグ２０５を更新終了状態に
設定している。

【００４５】（１０）ステップ９２３〜９２５は、プロ
セッサ交代の終了処理であり、ステップ９２３ではＳＶ
Ｐ１２４へプロセッサ交代の終了処理を通知しプロセッ
サ構成情報のマスタ更新を依頼し（ステップ１１０
２）、ステップ９２４、９２５により交代先ＡＰ１０５
のプロセッサ内部情報２０１引継ぎ処理が正常に終了し
たことをプロセッサ構成情報２０２内の抑止制御４０７
を監視することで実施しプロセッサ交代処理を終了す
る。

【００４６】図１０はＡＰ１０５内マイクロプログラム
のプロセッサ交代処理を説明するフローチャートであ
り、以下、図１０によりＡＰ１０５のプロセッサ交代処
理を説明する。

【００４７】（１）ＡＰ１０５はプロセッサ構成情報２
０２内の処理要求でプロセッサ交代処理要求が設定され
（ステップ７１０）、ステップ１００１に至る。ステッ
プ１００１では交代元ＩＰが障害発生以前に実施した排
他制御を解除する。

【００４８】（２）ステップ１００２〜１００５は、Ｈ
ＳＡ１１３より引継ぎ情報の入手及び設定の解除処理を
実施しており、ステップ１００２ではプロセッサ内部情
報２０１よりＯＳ認識プロセッサ番号４０４を入手し自
プロセッサに設定し、ステップ１００３ではプロセッサ
内部情報２０１より交代元ＩＰに対応する領域より読み
出し自プロセッサ内部に設定する。ステップ１００４で
は障害プロセッサプリフィクス値２０４より自プロセッ
サのプリフィクスレジスタとプリフィクス領域の回復を
実施し、全ての回復処理と引継ぎ処理が終了した時点で
ステップ１００５によりプロセッサ構成情報２０２内の
抑止制御４０７に代行命令抑止解除を設定し、ステップ
１００６以降ＩＰとして処理を開始し、プロセッサ交代
処理を終了する。

【００４９】図１１はＳＶＰ１２４内制御プログラムの
プロセッサ交代処理を説明するフローチャートであり、
以下、図１１を参照し説明する。

【００５０】（１）ステップ１１０１は、ＳＶＵ１１２
の指示により（ステップ９０１）、障害ＩＰの障害情報
をＳＶＰ１２４内に格納している。

【００５１】（２）ステップ１１０２、１１０３は、Ｓ
ＶＵ１１２からのプロセッサ交代処理の終了通知（ステ
ップ９２３）を受信しＨＳＡ１１３のプロセッサ構成情
報２０２を読み出しＳＶＰ１２４内部に持つ不揮発なプ
ロセッサ構成情報のマスタ１２５を更新しプロセッサ交
代処理を終了する。

【００５２】図１２はシステムコンソール１２３からの
プロセッサ交代指示によるプロセッサ交代処理と障害契
機で実施するプロセッサ交代処理との大きな差異だけを
説明するフローチャートであり、以下、図１２を参照し
て説明する。

【００５３】（１）ステップ１２０１は、システムコン
ソール１２３でオペレータもしくはアプリケーションプ
ログラムより交代元プロセッサ番号と交代先プロセッサ
番号を含んだ交代指示をＳＶＰ１２４が受信し、ステッ
プ１２０２では交代指示を受信したＳＶＰ１２４がＳＶ
Ｕ１１２経由でＨＳＡ１１３内プロセッサＳＶＵ連絡テ
ーブル２０３の交代元プロセッサに対応する領域の強制
プロセッサ交代要求５０３の要求保留ビット５０４を要
求保留状態に設定し、交代先プロセッサ番号５０５に交
代先プロセッサ番号を設定する。

【００５４】（２）ステップ１２０３、１２０４はＩＰ
の強制交代認識処理であり、ステップ１２０３はＳＶＵ
１１２が交代元ＩＰに処理要求割込みを発行し、ステッ
プ１２０４ではＳＶＵ１１２からの処理要求割込みを受
信したＩＰがプロセッサＳＶＵ連絡テーブル２０３より
強制プロセッサ交代処理要求を認識しステップ８０３以
降の処理を開始し、ステップ１２０５以降前記図８〜図
１１に示す処理フローに従いプロセッサ交代処理を実施
し処理を終了する。

【００５５】

【発明の効果】本発明によれば、マルチプロセッサ構成
の情報処理装置に少なくとも１つの交代プロセッサを備
えることで、新たに制御回路を設けることなくプロセッ
サで固定障害が発生した場合あるいは、サービスプロセ
ッサからの交代指示が発生した場合に、性能を低下させ
ることなくかつオペレーティングシステムの介入無しに
プロセッサを交代させることが可能となる。さらに、新
たな制御回路を必要としないことで安価でかつ従来のマ
ルチプロセッサ構成の情報処理装置にも適用することが
可能となる。

【００５６】以上の説明は、本発明を例示するものに過
ぎず、本発明から逸脱することなく、様々な代替え案や
修正案を考えることができる。

【００５７】以下に本発明の実施態様を列挙する。

【００５８】１． システム障害処理を行うサービスユ
ニットとシステム構成情報や障害情報を保持するサービ
スプロセッサを備え、バスを介して主記憶装置を共有す
る複数のプロセッサを備える情報処理装置であって、プ
ロセッサの構成情報とプロセッサ内部情報を設定／保持
する記憶手段と、前記記憶手段の構成情報に基づいて、
各プロセッサに対し、命令プロセッサと交代プロセッサ
の２つのプロセッサ属性のうち一方のプロセッサ属性を
設定する構成情報設定手段と、前記構成情報設定手段に
よりプロセッサ属性として交代プロセッサを指示された
時のために、前記各プロセッサは、前記プロセッサに内
蔵されたマイクロプログラムにより、オペレーティング
システムに存在を隠す手段と命令プロセッサからの割込
みを無視する手段と前記主記憶装置の特定エリアを参照
する手段とを有することを特徴とする交代プロセッサを
備えた情報処理装置。

【００５９】２． 前記第１記載の交代プロセッサを備
えた情報処理装置であって、プロセッサに内蔵されたマ
イクロプログラムと前記サービスユニットに内蔵された
マイクロプログラムと前記サービスプロセッサに内蔵さ
れたプログラムによって、交代元のプロセッサ内部情報
を、対象となる前記交代プロセッサの内部情報に引継ぐ
手段と交代元のプロセッサ割込み情報を、対象となる前
記交代プロセッサの割込み情報に複写する手段を備え、
前記交代プロセッサを備えた情報処理装置は、特定のプ
ロセッサにおいて訂正不可能な障害が発生した場合に前
記障害発生プロセッサと前記交代プロセッサの構成情報
を入れ替えて、障害が発生したプロセッサの前記内部情
報引継ぎ処理と前記割込み情報複写処理を実施して、前
記交代プロセッサへ引継いで継続処理を行うことで、性
能を低下させることなく、プロセッサ処理を継続するこ
とを特徴とする交代プロセッサを備えた情報処理装置。

【００６０】３． 前記第２記載の交代プロセッサを備
えた情報処理装置であって、前記プロセッサ交代処理
は、前記交代プロセッサを備えた情報装置上で動作する
オペレーティングシステムの介入無く実施することを特
徴とする交代プロセッサを備えた情報処理装置。

【００６１】４． 前記第２、３記載の交代プロセッサ
を備えた情報処理装置であって、オペレータ指示あるい
は、前記サービスプロセッサ上のアプリケーションプロ
グラムからの指示でプロセッサ交代を実施することを特
徴とする交代プロセッサを備えた情報処理装置。

【図面の簡単な説明】

【図１】本発明が適用される情報処理システムの構成例
を示すデータテーブルアサイン図である。

【図２】プロセッサ交代処理を実施する為に使用する主
記憶装置のハードウエアシステムエリア内のデータテー
ブルアサイン図である。

【図３】プロセッサ交代処理を実施する際に、プロセッ
サ間で引継ぐプロセッサ内部情報のデータテーブルアサ
イン図である。

【図４】プロセッサ交代処理で使用する、プロセッサの
構成情報内データテーブルアサイン図である。

【図５】ＳＶＵが命令プロセッサへの処理を要求する際
に使用する連絡テーブル内のデータテーブルアサイン図
である。

【図６】プロセッサ交代処理にて交代元プロセッサから
交代先プロセッサに複写する割込み引継ぎ情報のデータ
テーブルアサイン図である。

【図７】交代プロセッサ内マイクロプログラムの基本処
理を説明するフローチャートである。

【図８】固定障害が発生したプロセッサ内マイクロプロ
グラムのプロセッサ交代準備処理を説明するフローチャ
ートである。

【図９】ＳＶＵ内マイクロプログラムのプロセッサ障害
契機で実施するプロセッサ交代処理を説明するフローチ
ャートである。

【図１０】交代プロセッサ内マイクロプログラムのプロ
セッサ交代処理を説明するフローチャートである。

【図１１】ＳＶＰ内制御プログラムのプロセッサ交代処
理を説明するフローチャートである。

【図１２】システムコンソールからのプロセッサ交代指
示によるプロセッサ交代処理と障害契機で実施するプロ
セッサ交代処理との差異だけを説明するフローチャート
である。

【符号の説明】

１０１ ＣＰＵ １０２〜１０４ 命令プロセッサ（ＩＰ） 交代プロセッサ（ＡＰ） １０６〜１０９ プロセッサ内蔵マイクロプログラム
（μＰ） 主記憶装置（ＭＳ） 拡張記憶装置（ＥＳ） サービスユニット（ＳＶＵ） ハードウエアシステムエリア（ＨＳＡ） 入出力制御装置（ＩＯＰ） １２４ サービスプロセッサ（ＳＶＰ） １２９ バスライン

───────────────────────────────────────────────────── フロントページの続き (72)発明者 森 茂 神奈川県秦野市堀山下１番地 株式会社日 立インフォメーションテクノロジー内 (72)発明者 浅下 朝義 神奈川県秦野市堀山下１番地 株式会社日 立インフォメーションテクノロジー内 Ｆターム(参考） 5B045 AA00 JJ08 JJ13 JJ44 JJ46

Claims (3)

【特許請求の範囲】
1. 【請求項１】主記憶装置を共有する複数のプロセッサを
   備える情報処理装置であって、各プロセッサの構成情報
   とプロセッサ内部情報を設定／保持する記憶手段と、前
   記記憶手段の構成情報に基づいて、各プロセッサに対
   し、命令プロセッサと交代プロセッサの２つのプロセッ
   サ属性のうち一方のプロセッサ属性を設定する構成情報
   設定手段と、前記構成情報設定手段によりプロセッサ属
   性として交代プロセッサを指示されたプロセッサは、当
   該情報処理装置上で動作するオペレーティングシステム
   への処理要求を抑止する手段と他命令プロセッサからの
   処理要求を抑止する手段と前記主記憶装置の少なくとも
   プロセッサ交代要求情報を含む特定エリアを参照する手
   段とを有することを特徴とする交代プロセッサを備えた
   情報処理装置。
2. 【請求項２】請求項１記載の交代プロセッサを備えた情
   報処理装置であって、特定のプロセッサにおいて訂正不
   可能な障害が発生した場合に、前記障害発生プロセッサ
   のプロセッサ内部情報と前記交代プロセッサのプロセッ
   サ内部情報を入れ替える手段と、前記障害発生プロセッ
   サの割込み情報を前記交代プロセッサの割込み情報に複
   写する手段を備え、前記交代プロセッサへ引継いで継続
   処理を行うことで、プロセッサ処理を継続することを特
   徴とする交代プロセッサを備えた情報処理装置。
3. 【請求項３】請求項２記載の交代プロセッサを備えた情
   報処理装置であって、前記情報処理装置はサービスプロ
   セッサを備え、オペレータ指示あるいは、前記サービス
   プロセッサ上のアプリケーションプログラムからの指示
   でプロセッサ交代を実施することを特徴とする交代プロ
   セッサを備えた情報処理装置。