JP2002278917A - 画像データ転送システム - Google Patents

Abstract

(57)【要約】 【課題】 パフォーマンスの低下の発生しない画像デー
タ転送システムを提供すること。 【解決手段】 画像データ転送システム１００は、画像
データを格納するＲＡＭ１０１および付随するＰＣＩタ
ーゲット１０２と、画像データをライン単位で入力して
画像処理を行うイメージ処理部１０３と、これらのブロ
ック間の画像データの転送手段としてＰＣＩバス１０４
を有し、イメージ処理部１０３が、ＲＡＭ１０１および
ＰＣＩターゲット１０２から１ラインのデータを入力し
た後に、ラインデータ転送終了を示すＰＣＩアクセスを
その都度行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＰＣＩを使用した
画像データ転送システムに関し、グラフィックエンジン
に適用可能なＰＣＩを使用した画像データ転送システム
に関する。

【０００２】

【従来の技術】従来、汎用バスであるＰＣＩバスを使用
して、メインメモリ上のイメージデータをイメージ加工
または描画するデバイスへと転送するシステムがあっ
た。このようなシステムでは、たとえば、デバイスがイ
メージデータを加工または描画する際、メインメモリ上
のイメージデータをライン単位でリードする（読み出
す）。このとき、イメージ加工デバイスはＤＭＡ機能を
もち、ＰＣＩマスタとなってイメージメモリ上のデータ
にアクセスする。イメージメモリはこのときＰＣＩター
ゲットになる。

【０００３】イメージ処理は最初にイメージデータをイ
メージメモリ上に準備した後、イメージ加工デバイスに
対してイメージ処理開始要求を発行する。イメージ処理
デバイスは内部のＤＭＡを起動し、ＰＣＩマスタとなっ
てイメージメモリにアクセスする。イメージ処理が完了
すると、イメージ処理デバイスは処理の完了をイメージ
メモリに伝える。イメージメモリは処理の完了通知を受
けると、次のイメージデータをイメージメモリ内に準備
する。

【０００４】イメージデータは通常ライン単位で処理が
行われる。このとき、イメージ加工デバイスはＤＭＡ機
能を有しているので、現在のラインデータ数の管理がで
きるが、イメージメモリデバイスはターゲットになって
いるため、イメージ処理がどこまで進んでいるかを知る
ことができない。すなわち、イメージ処理デバイスから
の処理完了通知を受け取ってから始めて次のイメージの
準備ができる。

【０００５】通常時はこの処理制御に問題が発生しない
が、何らかの理由でイメージ処理が正常に終了しない場
合がある。このような異常時には、イメージ処理デバイ
スが異常を検知し、イメージメモリに伝えることにな
る。

【０００６】この様な従来技術として、たとえば、特開
平６−５９６４８号公報「フレームバッファに画像デー
タを格納するマルチメディア表示制御システム」では、
ＶＧＡを使用したフレームバッファへの画像転送方式に
関する発明が開示され、また、特開平１０−１１７３４
９号公報「通信インタフェースで受信されたパケットデ
ータからの制御情報の抽出方法ならびにビデオデータパ
ケット制御回路」では、通信インタフェース機器で受信
されたパケットかされたデータから制御方法を自動的に
抽出するための方法およびシステムに関する技術が開示
されている。

【０００７】この他、特開平１０−２４７１６３号公報
「コンピュータ・システムおよびそのメモリ管理方法」
では、メインメモリのメモリ空間をメモリ・アーキテク
チャ・デバイスへ割り付ける発明が開示されている。

【０００８】

【発明が解決しようとする課題】しかしながら、従来の
技術では以下の問題点があった。すなわち、イメージ処
理デバイスが何らかの理由で異常状態をイメージメモリ
に伝えることができない場合が現実には発生している。
このときイメージメモリ側はいつまでもイメージ処理デ
バイスからの異常通知、またはイメージ処理終了通知を
待つことになる。すなわち、従来では、本来ならば次の
イメージデータ準備が速やかに行われるところ、実際に
は処理が遅れて全体のパフォーマンスを低下させるとい
う問題点があった。

【０００９】本発明は上記に鑑みてなされたものであっ
て、パフォーマンスの低下の発生しない画像データ転送
システムを提供することを目的とする。

【００１０】

【課題を解決するための手段】上記の目的を達成するた
めに、請求項１に記載の画像データ転送システムは、画
像データを格納する画像データ格納ブロックと、画像デ
ータをライン単位で入力して画像処理を行う画像処理ブ
ロックと、これらのブロック間の画像データの転送手段
としてＰＣＩバスを使用する画像データ転送システムに
おいて、画像処理ブロックが、画像データ格納ブロック
から１ラインのデータを入力した後に、画像データ格納
ブロックに対してラインデータ転送終了を示すＰＣＩア
クセスをその都度行うことを特徴とする。

【００１１】また、請求項２に記載の画像データ転送シ
ステムは、請求項１に記載の画像データ転送システムに
おいて、画像データ格納ブロックが、画像処理ブロック
からのラインデータ転送終了のＰＣＩアクセスの数を計
数する計数手段を備えたことを特徴とする。

【００１２】また、請求項３に記載の画像データ転送シ
ステムは、請求項１または２に記載の画像データ転送シ
ステムにおいて、画像データの転送が開始された後の一
定時間の間に、ラインデータ転送終了を示すＰＣＩアク
セスが所定のライン数分来ない場合、異常が発生したと
して処理の中断を行う中断手段と、異常発生を知らせる
信号を出力するもしくは異常発生を知らせるフラグをセ
ットする異常通知手段と、を備えたことを特徴とする。

【００１３】すなわち、本発明は、イメージ処理デバイ
ス（画像データ処理ブロック）がイメージメモリ（画像
データ格納ブロック）に対して１ラインのデータ転送終
了ごとにＰＣＩによってライン転送確認を行い、イメー
ジメモリ側で処理の進行状況を把握することができ、異
常が発生した場合には、速やかに対応することができ
る。

【００１４】

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照しながら詳細に説明する。ここでは、まず、画像
データの転送システムのシステム構成例について説明
し、次に、従来の画像データ転送システムを概説し、次
に、本発明の画像データ転送システムについて説明す
る。

【００１５】図１は、ＰＣＩバスを使用した画像データ
の転送システムの構成例を示した説明図である。画像デ
ータ転送システム１００は、ＲＡＭ１０１と、ＰＣＩタ
ーゲット１０２と、イメージ処理部１０３と、ＰＣＩバ
ス１０４と、を有する。なお、ＰＣＩバス１０４には、
その他のＰＣＩデバイス１０５も接続されている。

【００１６】ＲＡＭ１０１は、イメージデータ（画像デ
ータ）を格納する。このイメージデータは、ＰＣＩター
ゲット１０２から、ＰＣＩバス１０４を経由してイメー
ジ処理部１０３に転送される。イメージ処理部１０３で
はライン同期信号が入力され、ライン同期信号に同期し
てラインデータの加工または描画を行う。

【００１７】換言すると、イメージ処理部１０３は、Ｄ
ＭＡ機能を有しており、ＰＣＩマスタとなって、ＰＣＩ
バス１０４を経由してＰＣＩターゲット１０２につなが
っているＲＡＭ１０１からイメージデータを取り出して
イメージ処理を行う。

【００１８】図２は、イメージデータの処理の流れを説
明する説明図である。イメージメモリ（たとえば図１に
示したＲＡＭ１０１）上のイメージデータは、ラインデ
ータ単位で格納されている。イメージメモリ上のデータ
をアドレス順にならべると図２に示したようにラインデ
ータが複数連続するようになる。ラインデータは左から
右に並んでおり、１ラインのデータが終了すると次のラ
インの先頭はイメージの左から再開される。

【００１９】図３は、イメージ処理部構成の一例を示し
た説明図である。イメージ処理部１０３はＤＭＡブロッ
ク３０１とイメージ処理ブロック３０２から構成され
る。イメージ処理の内容は特に限定されるものではない
ので、ここではその説明を省略する。ＤＭＡブロック３
０１は、ＰＣＩ制御回路３３１と、アドレスカウンタ３
３２と、データカウンタ３３３と、ラインカウンタ３３
４と、から構成される。

【００２０】アドレスカウンタ３３２は、ターゲットと
なるメモリデバイス（たとえば図１に示したＲＡＭ１０
１）上のメモリのアドレスをカウントするものである。
イメージデータがメモリ上に準備できると、イメージデ
ータの先頭アドレスをこのアドレスカウンタ３３２にセ
ットする。アドレスカウンタ３３２はＰＣＩバス１０４
からのデータ転送（ワードデータ）が一つ成立するたび
に４バイトずつカウントアップされる。

【００２１】データカウンタ３３３はラインデータの数
をカウントするものである。ＰＣＩバス１０４によって
１ワードデータの転送が成立すると１カウントアップす
る。１ラインのデータが転送されたことを検出するとラ
インカウンタ３３４を１インクリメントして同時にデー
タカウンタ３３３を０にクリアする。ラインカウンタ３
３４はライン数を管理するものである。ラインカウンタ
３３４の値が所定のライン数に達した後、最後のライン
データの転送が終了するとイメージデータ転送が終了す
る。

【００２２】図４は、ＰＣＩバスによるイメージデータ
の転送を示すタイミングチャートである。メモリ上にイ
メージデータを準備できると、ＰＣＩバス１０４を使用
してイメージ処理部１０３に処理開始のコマンドを送る
（引き出し線８参照）。イメージ処理部１０３はライン
同期信号（引き出し線１参照）を受けてイメージ処理部
１０３のＤＭＡが起動され、ＰＣＩバス１０４によるイ
メージデータ転送が開始される（引き出し線２、３、
４、および５参照）。次のライン同期信号（引き出し線
６参照）までにＰＣＩによる１ライン分のデータ転送が
完了する。

【００２３】すべてのラインデータの転送が終了する
と、イメージ処理部１０３は処理の完了をＰＣＩバス１
０４を使用してイメージメモリデバイスに伝える（引き
出し線９参照）。イメージメモリデバイスはイメージ処
理完了のアクセスを受け取ると、次のイメージ処理用の
イメージデータをメモリ上に準備する。

【００２４】ここで、何らかの理由でイメージ処理が中
断された場合を考えてみる。この場合、ＰＣＩマスタと
なってイメージメモリ上のデータをアクセスしているの
はイメージ処理部１０３であるので、イメージ処理が中
断されたところからＰＣＩバス１０４上のアクセスが停
止することになる。

【００２５】図５は、異常が発生した場合のＰＣＩバス
上の従来の動作を示した説明図である。図５ではイメー
ジメモリからイメージデータ転送開始命令（引き出し線
１８参照）がＰＣＩ経由で伝えられ、これに応じてライ
ン同期信号（引き出し線１１参照）に同期してイメージ
処理部１０３内のＤＭＡに起動がかかり、ＰＣＩ上での
データ転送が開始される。

【００２６】ＰＣＩバス１０４上では、ラインデータが
２ライン（引き出し線１２、１３参照）まで、正常に転
送されている。次の一ラインのデータ（引き出し線１４
参照）で異常が発生した場合を考える。図に示したよう
に、ラインデータはラインデータの途中でＤＭＡが停止
して、イメージメモリとの転送が中断している様子が示
されている。

【００２７】イメージ処理部１０３が停止しているの
で、次のライン同期信号（引き出し線１７）がきても、
ＰＣＩによる転送が行われない。図５ではイメージ処理
部１０３が、異常発生を知らせるコマンド（引き出し線
１９）をイメージメモリデバイスに転送することで、イ
メージメモリデバイスはイメージ処理に異常が発生した
ことを検知できる。したがって、この段階で同じイメー
ジを再送するか、次のイメージデータを準備するかす
る。

【００２８】図５の例では、イメージ処理部が異常発生
をイメージメモリにＰＣＩコマンドで知らせているが、
異常の内容によってはこのコマンドが送られない場合が
ある。この場合、イメージメモリデバイスはイメージ処
理の終了または異常終了を待っている状態が続くことに
なる。

【００２９】図６は、本発明を実現するイメージ処理部
の回路構成の一例を示した説明図である。図６に示した
イメージ処理部６００のそのＤＭＡブロック６０１に、
図３に示した従来のＤＭＡブロック３０１に、ラインの
終了を検出するライン終了検出回路６０２が付加された
構成となっている。なお、それ以外の構成部分について
は、特に断らない限り、同一の符号を付すこととする。

【００３０】ライン終了検出回路６０２は、ラインカウ
ンタ３３４からのライン終了信号を検出してＰＣＩ制御
回路３３１に情報を伝える。ライン終了検出回路６０２
から情報が伝えられるとＰＣＩ制御回路３３１はマスタ
となってイメージメモリデバイスに対してライン終了を
意味するアクセスを行う。

【００３１】アクセスの内容は特に何でもよく、ここで
はあらかじめ決められた、あるメモリアドレス０ｘＡＡ
ＡＡ００００へのライト動作とする。このように、ライ
ンが終了するとＰＣＩ上で終了を示すアクセスが出力さ
れる。図７は、ラインの終了を示すＰＣＩアクセスがあ
る場合を示したタイミングチャートである。

【００３２】ラインデータは、引き出し線２３、２４、
２５および２６で示している。引き出し線３０はイメー
ジ転送開始アクセスを、引き出し線３５はイメージデー
タ転送完了アクセスをそれぞれ示している。引き出し線
３１〜３４は、ラインデータそれぞれラインの終了を示
すアクセスを示している。

【００３３】図８は、本発明によるイメージメモリデバ
イスの例を示したブロック図である。イメージメモリデ
バイス８００は、その外部にイメージメモリ８１０が接
続されている。イメージメモリ８１０は、図１に示した
ＲＡＭ１０１を採用することができる。イメージメモリ
デバイス８００はイメージメモリ８１０に対するアドレ
ス、データ、チップイネーブル、ライトイネーブルなど
の入出力についてメモリＩ／Ｆ８０１を制御する。

【００３４】また、イメージメモリデバイス８００は、
全体のシステムを制御するためにＣＰＵ Ｉ／Ｆ８０２
を持ち、外部のＣＰＵ８２０とアクセスするようになっ
ている。ＣＰＵ８２０はイメージデータの流れを管理
し、一つのイメージデータの処理が完了するとアプリケ
ーションに応じて次のイメージデータの準備をしたりす
る。

【００３５】図８に示した回路において、ＰＣＩ制御回
路８０３に固有のアドレス０ｘＡＡＡＡ００００に対す
るライトが発生した場合、これを検出するライン終了検
知回路８０４がイメージメモリデバイス８００内に設け
られている。また、ラインデータがいくつ終了したかを
計数するラインカウンタをイメージメモリデバイスは備
え持っている（図示せず）。これとは別に、タイマカウ
ンタ８０５も持っている。

【００３６】イメージメモリデバイス８００は、イメー
ジ処理の開始信号を転送すると、ライン終了検知アクセ
ス（０ｘＡＡＡＡ００００へのライトアクセス）の発生
を待つ。ライン終了検知信号が確認されるとラインカウ
ンタがカウントされる。ラインカウンタの値の進み方は
タイマカウンタ８０５でモニタされている。ラインカウ
ンタの進み具合が一定の時間間隔にあれば、ラインデー
タの転送が正常に行われたと認識できる。

【００３７】しかし、何らかの理由で、ライン終了検知
信号が一定間隔内に来ない場合、ラインカウンタの値が
途中で更新されなくなり、イメージメモリデバイス８０
０はイメージ処理部６００に何らかの異常が発生したこ
とを検知できる。

【００３８】図９は、ラインデータ転送に異常が発生し
た場合を説明するタイミングチャートである。図９で
は、イメージ処理開始信号（引き出し線４０参照）の
後、ラインデータ（引き出し線４６および４８参照）の
転送が続き、ライン終了アクセス（引き出し線４７およ
び４９参照）が発生する。

【００３９】しかし、ラインデータ（引き出し線５０参
照）の処理の途中で異常が発生した場合、イメージ処理
部６００はＰＣＩ転送を中断してしまう。ラインデータ
の正常転送が完了しないのでライン終了アクセスも発生
しない。この場合に、上述したようにイメージメモリデ
バイス８００内にあるラインカウンタが動作しなくな
り、タイマカウンタ８０５との一致が取れなくなること
から異常の検出ができる。

【００４０】図８に示した構成例では異常が発生した場
合、割り込み発生器８０６によって異常が発生したこと
を外部（ＣＰＵ）に知らせる。異常が発生した場合は、
アプリケーションにしたがって同じイメージを再送する
か、次のイメージを準備するかの動作を開始できる。

【００４１】

【発明の効果】以上説明したように、本発明の画像デー
タ転送システム（請求項１）は、画像データを格納する
画像データ格納ブロックと、画像データをライン単位で
入力して画像処理を行う画像処理ブロックと、これらの
ブロック間の画像データの転送手段としてＰＣＩバスを
使用する画像データ転送システムにおいて、画像処理ブ
ロックが、画像データ格納ブロックから１ラインのデー
タを入力した後に、画像データ格納ブロックに対してラ
インデータ転送終了を示すＰＣＩアクセスをその都度行
うので、画像データ格納ブロックはＰＣＩマスタ側のデ
バイスである画像処理ブロックがどれくらいの画像デー
タを処理しているかを把握し、これにより、パフォーマ
ンスの低下の発生しない画像データ転送システムを提供
することが可能となる。

【００４２】また、本発明の画像データ転送システム
（請求項２）は、請求項１に記載の画像データ転送シス
テムにおいて、画像データ格納ブロックが、画像処理ブ
ロックからのラインデータ転送終了のＰＣＩアクセスの
数を計数する計数手段を備えたので、画像データ格納ブ
ロックが画像処理の完了状態を知ることができ、これに
より、パフォーマンスの低下の発生しない画像データ転
送システムを提供することが可能となる。

【００４３】また、本発明の画像データ転送システム
（請求項３）は、請求項１または２に記載の画像データ
転送システムにおいて、画像データの転送が開始された
後の一定時間の間に、ラインデータ転送終了を示すＰＣ
Ｉアクセスが所定のライン数分来ない場合、異常が発生
したとして処理の中断を行う中断手段と、異常発生を知
らせる信号を出力するもしくは異常発生を知らせるフラ
グをセットする異常通知手段と、を備えたので、画像デ
ータデータ格納ブロックが画像処理ブロックで何らかの
異常が発生したことを知ることができ、ＰＣＩ上の通信
を待たずにシステムの状態を管理することができ、これ
により、パフォーマンスの低下の発生しない画像データ
転送システムを提供することが可能となる。

【図面の簡単な説明】

【図１】ＰＣＩバスを使用した画像データの転送システ
ムの構成例を示した説明図である。

【図２】イメージデータの処理の流れを説明する説明図
である。

【図３】イメージ処理部構成の一例を示した説明図であ
る。

【図４】ＰＣＩバスによるイメージデータの転送を示す
タイミングチャートである。

【図５】異常が発生した場合のＰＣＩバス上の従来の動
作を示した説明図である。

【図６】本発明を実現するイメージ処理部の回路構成の
一例を示した説明図である。

【図７】ラインの終了を示すＰＣＩアクセスがある場合
を示したタイミングチャートである。

【図８】本発明によるイメージメモリデバイスの例を示
したブロック図である。

【図９】ラインデータ転送に異常が発生した場合を説明
するタイミングチャートである。

【符号の説明】

１００ 画像データ転送システム １０２ ＰＣＩターゲット １０３ イメージ処理部 １０４ ＰＣＩバス ３０１ ＤＭＡブロック ３０２ イメージ処理ブロック ３３１ ＰＣＩ制御回路 ３３２ アドレスカウンタ ３３３ データカウンタ ３３４ ラインカウンタ ６００ イメージ処理部 ６０１ ＤＭＡブロック ６０２ ライン終了検出回路 ８００ イメージメモリデバイス ８０１ メモリＩ／Ｆ ８０４ ライン終了検知回路 ８０５ タイマカウンタ ８０６ 割り込み発生器 ８１０ イメージメモリ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 画像データを格納する画像データ格納ブ
   ロックと、画像データをライン単位で入力して画像処理
   を行う画像処理ブロックと、これらのブロック間の画像
   データの転送手段としてＰＣＩバスを使用する画像デー
   タ転送システムにおいて、 画像処理ブロックが、画像データ格納ブロックから１ラ
   インのデータを入力した後に、画像データ格納ブロック
   に対してラインデータ転送終了を示すＰＣＩアクセスを
   その都度行うことを特徴とする画像データ転送システ
   ム。
2. 【請求項２】 画像データ格納ブロックが、画像処理ブ
   ロックからのラインデータ転送終了のＰＣＩアクセスの
   数を計数する計数手段を備えたことを特徴とする請求項
   １に記載の画像データ転送システム。
3. 【請求項３】 画像データの転送が開始された後の一定
   時間の間に、ラインデータ転送終了を示すＰＣＩアクセ
   スが所定のライン数分来ない場合、異常が発生したとし
   て処理の中断を行う中断手段と、異常発生を知らせる信
   号を出力するもしくは異常発生を知らせるフラグをセッ
   トする異常通知手段と、 を備えたことを特徴とする請求項１または２に記載の画
   像データ転送システム。