JPS63187943A - 通信制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、通信処理部と回線接続部とからなる通信制御
装置に関する。特に、調歩式または同期式の回線接続部
と通信処理部間の受信データの転送手段に関する。

〔概要〕

本発明は、受信終了文字を受信した回線接続部に優先権
を与えて受信動作を禁止する手段を有する通信処理部を
備えた通信処理装置において、回線接続部と通信処理部
間のデータ転送を１文字ごとにＤＭＡ転送で行い、１文
字ごとに受信データ転送の割込要求を回線接続部から通
信処理部に発生することにより、 受信割込処理時間を短縮して通信制御装置の処理能力を
向上することができるようにしたものである。

〔従来の技術〕

調歩式および同期式の通信手順では、通信回線を伝送さ
れるデータが文字符号でありかつ一般的には伝送される
文字数を定めておくことができないので、受信側の通信
制御装置は受信文字を１文字ごとに解析してブロック終
了文字などの受信動作を終了すべき文字すなわち受信終
了文字を検出したときに受信動作を終了する。

したがって、調歩式または同期式の回線接続部を有する
通信制御装置では、受信動作に関しては通常回線接続部
が通信回線からデータを１文字受信するごとに通信処理
部に割込要求を発生し、通信処理部内のマイクロプロセ
ッサがその割込要求を受は付けたときに割込処理として
マイクロプログラムが回線接続部から受信データを入力
し、受信終了文字かどうかを解析し、受信終了文字であ
った場合に回線接続部の受信動作を停止させる。

−ｉにこの方式をマイクロプログラム転送方式という。

また、マイクロプログラム転送方式とは別の方式として
、受信文字が受信終了文字かどうかの解析を回線接続部
で行い、回線接続部から通信処理部への受信データ転送
をマイクロプログラムを介さないでＤＭＡ　（ダイレク
ト・メモリ・アクセス）により通信処理部内の受信デー
タバッファへ転送し、回線接続部が受信終了文字を検出
したときに受信動作を停止するとともに通信処理部に受
信終了を割込みで通知する方式もある。一般に、この方
式をＤ　Ｍ　Ａ’転送方式という。

〔発明が解決しようとする問題点〕

このようなマイクロプログラム転送方式では、通信回線
からは次々と連続してデータを受信するので、回線接続
部内の受信文字を蓄えておく受信バンファレジスタが１
段の場合には、回線接続部が文字受信による割込要求を
発生してから次の文字が受信されるまでに通信処理部は
その割込要求を受は付けてマイクロプログラムの割込処
理ルーチンで受信文字を入力しないと受信文字が失われ
る。このように受信文字が失われることを一般に受信オ
ーバランエラーという。したがって、マイクロプログラ
ム転送方式の通信制御装置ではマイクロプログラムの割
込処理に要する時間で通信制御装置の処理能力が決まる
。例えば、通信回線の回線速度が９６００ビット／秒の
場合に１ビツトは約１０４ｐａであり、通信回線上の１
文字を８ビ・７トとすると受信文字は８３３μ！ごとに
受信されるので、マイクロプログラムの受信データの割
込処理時間を２００μｓとすれば受信データ処理に関し
てのみいえば９６００ビット／秒の回線は同時には４回
線処理できることになる。

また、受信文字に対する割込処理時間は一般的には受信
終了文字などの特殊な受信文字に対しては長く、また通
常のデータ文字に対しては短く、このようにばらつきが
あるので受信バンファレジスタが一段の場合に受信オー
バランエラーの発生を防ぐには゛、最も長い割込処理時
間に通信制御装置の処理能力は依存し、通常のデータ文
字の処理時間は処理能力にはほとんど無関係になる。

これに対して受信バッファレジスタをＦＩＦＯ（ファー
スト・イン・ファースト・アウト）形式にして複数段持
つようにすれば、通信制御装置の処理能力はＦＩＦＯの
段数分の受信文字数に対する処理時間の平均値で決まる
ことになり、通常のデータ文字の処理時間が元にした値
に近づ（が、マイクロプログラムの割込処理時間に基づ
き定まることには変わりがない。

このようにマイクロプログラム転送方式では、高速のマ
イクロプロセッサを使用し、割込処理ルーチンのマイク
ロプログラムの実行ステップ数を減らし、かつ受信デー
タの割込優先順位を高くすれば通信制御装置としての処
理能力は向上するが、それらの方策にも躍界があり、高
い処理能力の通信制御装置が望めない欠点がある。

一方、ＤＭＡ転送方式の場合は、受信文字転送にマイク
ロプロセッサは関与しないので、処理能力はマイクロプ
ログラム転送方式に比較して飛躍的に向上するが、受信
終了文字を検出するのに回線接続部ごとにマイクロプロ
セッサを持つことは実装スペースおよびコストなどの面
から現実的でなく、マイクロプログラム転送方式の場合
の受信文字に対する割込処理の大部分の機能を回線接続
部のハードウェアで実現しなければならず、実装面など
の制約でほとんど実現が不可能である欠点があった。

本発明はこのような欠点を除去するもので、自装置の処
理能力を向上することができる通信制御装置を提供する
ことを目的とする。

〔問題点を解決するための手段〕

本発明は、データの転送終了を示す受信終了文字を含む
データを受信する複数個の回線接続部と、受信終了文字
を受信した回線接続部のひとつに優先権を与えて受信を
禁止する制御手段を有する通信処理部とを備えた通信制
御装置において、上記回線接続部のそれぞれは、上記通
信制御部から書き込みおよび読み出しが行われるＤＭＡ
ライト・バイトカウンタを備え、さらに、上記回線接続
部は、受信したデータの１文字ごとに上記ＤＭＡライト
・バイトカウンタの内容を更新する手段および受信割込
要求を発行する手段を備え、上記通信処理部は、受信割
込要求の受信時に上記Ｄ　Ｍ　Ａライト・バイトカウン
タの内容を読み出す手段および、この読み出された内容
が受信終了文字であるときに上記制ｔｉｌ１手段を起動
する手段を備えたごとを特徴とする。

〔作用〕

従来、受信動作の終了の起因になる受信終了文字の検出
はマイクロプログラム転送方式またはＤＭＡ転送方式で
行われていた。マイクロプログラム転送方式ではデータ
文字の処理時間がマイクロプログラムの割込処理時間の
長さで決めろれ、またＤＭＡ転送方式はコスト面で実用
的でない。

本発明では、マイクロプロセッサによる割込処理に代わ
り、回線接続部ごとに設けられたＤＭＡライト・バイト
カウンタで処理するので、受信オーバラン・エラーの発
生の危険性を防止するとともに、受信割込処理時間を短
縮する。

〔実施例〕

図は本発明の実施例を示すブロック構成図である。次に
、本発明について回を参照して説明する。

通信制御装置ｌはアドレスバス２０１　とデータバス２
０２を介して接続された通信処理部２と回線接続部３と
から構成される。回線接続部３は、調歩式または同期式
の回線接続部であり、この実施例では１台の回線接続部
が図示されているが、アドレスバス２０１およびデータ
バス２０２には複数台の回線接続部を接続することがで
きる。通信処理部２は、マイクロプロセッサ２１、メモ
リ２２、ＤＭＡ制御回路２３および割込制御回路２４で
構成され、メモリ２２の一部はプログラムメモリ２２Ａ
およびデータバッファメモリ２２Ｂとして使用される。

回線接続部３は、受信部４と送信部５とから構成され、
さらに、受信部４は受信制御回路４１、ＤＭＡライト・
アドレスカウンタ４２およびＤＭＡライト・バイトカウ
ンタ４３から構成される。

さて、マイクロプロセッサ２１はプログラムメモリ２２
Ａ内に格納されたマイクロプログラムを実行して通信処
理を行う。マイクロプログラムは回線接続部３に受信動
作を行わせる以前にデータム。

ノアメモリ２２Ｂ内に受信データバッファを確保し、そ
の開始メモリアドレスをＤＭＡライト・アドレスカウン
タ４２にまたそのバイト数をＤＭＡライト・バイトカウ
ンタ４３にセットし、かつ自分でも記憶した後に受信制
御回路４１の動作を許可する。受信制御回路４１の動作
はマイクロプログラムにより許可または禁止される。

受信制御回路４１は通信回線からの直列受信データ信号
４０１を調歩式または同期式で受信し、並列の受信文字
に組立てて、１文字受信ごとに受信ＤＭＡインタフェー
ス線４１１を介してＤＭＡ制御回路２３にＤＭＡライト
要求を出すとともに、受信割込要求信号４１２を介して
割込制御回路２４に割込要求を出す、ＤＭＡ制御回路２
３はこのＤＭＡライト要求と他の回線接続部からのＤＭ
Ａライト要求との優先順位を判定し、その結果として受
信制御回路４１からのＤＭＡ要求を受は付けると、受信
ＤＭＡインタフェース線４１１を介してＤＭＡ肯定信号
を返す。そして受信制御回路４１はＤＭＡライト・アド
レスカウンタ４２の内容に従ってデータバッファメモリ
２２Ｂ内の受信データバッファに受信文字をＤＭＡで書
き込み、ＤＭＡライト要求信号をリセットし、かつＤ−
ＭＡライト・アドレスカウンタ４２の内容を＋１し、Ｄ
ＭＡライト・ハイドカウンタ４３の内容を−１して次の
文字受信に備える。一方、割込制御回路２４は受信割込
要求信号４１２による割込要求によりマイクロプロセッ
サ２１に割込みをかける。マイクロプロセッサ２１は割
込みを受は付けられる状態であれば割込みを受は付け、
そのときに割込要求を発生している回線接続部のうち受
信割込要求信号４１２による割込要求の優先順位が最も
高い場合に、マイクロプログラムの割込処理ルーチンは
受信制御回路４１に対する処理を開始する。各回線接続
部からの割込要求に対する優先順位づけは割込制御回路
２４で行われる。

受信制御回路４１に対する割込処理ルーチンではＤＭＡ
ライト・バイトカウンタ４３の値を入力して記ｔａする
。そして、最初の受信割込みに対しては受信動作開始前
にＤＭＡライト・ハイドカウンタ４３に設定した値と今
回入力した値との差を求め、また２回目以降は前回入力
した値と今回人力した値との差を求めて、今回の割込み
に対して処理すべき受信文字数を知る。今回の割込みで
処理すべき受信文字がＤＭＡ転送された受信バッファ上
のアドレスは、１回目の割込みに対しては受信動作開始
前にＤＭＡライト・アドレスカウンタ４２にセットした
アドレスであり、２回目以降はその初期アドレスに前回
までに処理した受信文字数の累計を加えたアドレスにな
る。このように、マイクロプログラムの受信割込みの受
は付けおよび処理が通信回線上の１文字時間以上遅れた
場合には、マイクロプログラムの前回の割込処理と今回
の割込処理との間には複数の受信文字がＤＭＡ転送され
るが、割込処理ルーチンでは今回の割込みで処理すべき
受信文字を知ることができるので、受信文字を順次受信
データバッファから読み出して解析することが可能であ
り、受信終了文字を検出したときにマイクロプログラム
はＤＭＡ転送を含む受信制御回路４１の受信動作を停止
することができる。

〔発明の効果〕

本発明は、以上説明したように、調歩式または同期式の
回線接続部と通信処理部間のデータ転送を１文字ごとに
ＤＭＡ転送で行うとともに１文字ごとに受信データ転送
の割込要求を回線接続部から通信処理部に発生するよう
に構成し、かつ回線接続部内に通信処理部からその内容
が入力できるＤＭＡライト・バイトカウンタを有するの
で、受信データ転送における受信オーバラン・エラーの
発生の危険性をほぼ解消できるとともに、通信処理部内
の受信割込処理の処理優先順位が低くても、最終的にＤ
ＭＡ転送された受信文字の処理を行えば受信終了文字を
検出して受信動作を停止することができ、かつ１回の受
信割込処理で複数の受信文字に対する処理ができ、した
がって受信割込処理時間を短縮することが可能であり、
結果として通信制御装置の処理能力を大幅に向上するこ
とができる効果がある。

【図面の簡単な説明】

図は本発明の実施例の構成を示すブロック構成図。 １・・・通信制御装置、２・・・通信処理部、３・・・
回線接続部、４・・・受信部、５・・・送信部、２１・
・・マイクロプロセッサ、２２・・・メモリ、２２Ａ・
・・プログラムメモリ、２２Ｂ・・・データバッファメ
モリ、２３・・・ＤＭＡ制御回路、２４・・・割込制御
回路、４１・・・受信制御回路、４２・・・ＤＭＡライ
ト・アドレスカウンタ、４３・・・ＤＭＡライト・バイ
トカウンタ、２０１・・・アドレスバス、２０２・・・
データバス、４０１・・・直列受信データ信号、４１１
・・・受信ＤＭＡインタフェース線、４１２・・・受信
割込要求信号。

Claims (1)

【特許請求の範囲】
1. （１）データの転送終了を示す受信終了文字を含むデー
   タを受信する複数個の回線接続部（３）と、受信終了文
   字を受信した回線接続部のひとつに優先権を与えて受信
   を禁止する制御手段を有する通信処理部（２）と を備えた通信制御装置において、 上記回線接続部のそれぞれは、上記通信制御部から書き
   込みおよび読み出しが行われるＤＭＡライト・バイトカ
   ウンタ（４３）を備え、 さらに、上記回線接続部は、受信したデータの１文字ご
   とに上記ＤＭＡライト・バイトカウンタの内容を更新す
   る手段および受信割込要求を発行する手段を備え、 上記通信処理部は、受信割込要求の受信時に上記ＤＭＡ
   ライト・バイトカウンタの内容を読み出す手段および、
   この読み出された内容が受信終了文字であるときに上記
   制御手段を起動する手段を備えた ことを特徴とする通信制御装置。