JPH0221619B2 - - Google Patents
Info
- Publication number
- JPH0221619B2 JPH0221619B2 JP24573084A JP24573084A JPH0221619B2 JP H0221619 B2 JPH0221619 B2 JP H0221619B2 JP 24573084 A JP24573084 A JP 24573084A JP 24573084 A JP24573084 A JP 24573084A JP H0221619 B2 JPH0221619 B2 JP H0221619B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- buffer
- counter
- value
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000872 buffer Substances 0.000 claims description 62
- 238000000034 method Methods 0.000 claims description 6
- 230000010365 information processing Effects 0.000 description 22
- 238000004891 communication Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
- G06F13/4226—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with asynchronous protocol
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理装置と入出力制御装置との間
のデータ転送に関するもので、情報処理装置側と
入出力制御装置とのバツフアの大きさが異なる場
合の入力制御装置におけるデータ転送制御に係る
ものである。
のデータ転送に関するもので、情報処理装置側と
入出力制御装置とのバツフアの大きさが異なる場
合の入力制御装置におけるデータ転送制御に係る
ものである。
入出力制御装置は通常情報処理装置との間のデ
ータ転送に用いるバツフアを有していて、バツフ
アに格納したデータをバス上に送出したり、バス
上のデータをバツフアに格納することによつてデ
ータの送受信を行なつている。このようなバツフ
アは複数個設けられ、各バツフアはヘツダ内に
「次のバツフアのアドレス」、「有効データ開始位
置」、「データバイト数」等の情報を持つていて、
データが長くて１個のバツフアでは足りないよう
なときは、ヘツダの情報を用いて必要な数だけバ
ツフアを連鎖（チエーン）させて用いる。
ータ転送に用いるバツフアを有していて、バツフ
アに格納したデータをバス上に送出したり、バス
上のデータをバツフアに格納することによつてデ
ータの送受信を行なつている。このようなバツフ
アは複数個設けられ、各バツフアはヘツダ内に
「次のバツフアのアドレス」、「有効データ開始位
置」、「データバイト数」等の情報を持つていて、
データが長くて１個のバツフアでは足りないよう
なときは、ヘツダの情報を用いて必要な数だけバ
ツフアを連鎖（チエーン）させて用いる。
情報処理装置が入出力制御装置からデータを読
み込む（入力する）場合には情報処理装置側で予
めデータ長を認識出来ないことが多い。そのた
め、情報処理装置は自己のバツフア長に相当する
データを読み込むべきREADコマンドを次々と
コマンドチエーンすることにより対処していた。
み込む（入力する）場合には情報処理装置側で予
めデータ長を認識出来ないことが多い。そのた
め、情報処理装置は自己のバツフア長に相当する
データを読み込むべきREADコマンドを次々と
コマンドチエーンすることにより対処していた。
以下、このような従来の制御について、入出力
制御装置が通信制御処理装置である場合について
図面を用いて説明する。
制御装置が通信制御処理装置である場合について
図面を用いて説明する。
第３図は通信制御処理装置の接続関係を示す図
で、１は通信制御処理装置、２は回線対応部、３
はプロセツサ、４はメモリ、５はチヤネルアダプ
タ、６は情報処理装置、７はブロツクマルチプレ
クサチヤネル、８は通信回線、９はデータバスを
表わしている。
で、１は通信制御処理装置、２は回線対応部、３
はプロセツサ、４はメモリ、５はチヤネルアダプ
タ、６は情報処理装置、７はブロツクマルチプレ
クサチヤネル、８は通信回線、９はデータバスを
表わしている。
第４図はバツフアと制御語を説明する図で、４
は通信制御処理装置のメモリ、１０〜１２はバツ
フア、１３1〜１３4は制御語、１４〜１６はヘツ
ダを表わしている。各バツフアおよび制御語の左
肩に付した数字（1000，1300など）はそれぞれの
領域の先頭アドレスを示すものである。そして、
各バツフアには情報処理装置に入力されるデータ
が格納され、それらのデータについての情報がそ
れぞれのバツフアのヘツダに例えば次のように表
示される。
は通信制御処理装置のメモリ、１０〜１２はバツ
フア、１３1〜１３4は制御語、１４〜１６はヘツ
ダを表わしている。各バツフアおよび制御語の左
肩に付した数字（1000，1300など）はそれぞれの
領域の先頭アドレスを示すものである。そして、
各バツフアには情報処理装置に入力されるデータ
が格納され、それらのデータについての情報がそ
れぞれのバツフアのヘツダに例えば次のように表
示される。
ヘツダ１４にはデータがバツフア１０の20バイ
ト目（1028番地）より始まり220バイトの長さで
あつて、次のバツフアが1300番地から始まること
が示されている。
ト目（1028番地）より始まり220バイトの長さで
あつて、次のバツフアが1300番地から始まること
が示されている。
ヘツド１５にはデータがバツフア１１のデータ
域の先頭（1308番地）より始まり240バイトの長
さで、次のバツフアが1600番地から始まることが
示されている。
域の先頭（1308番地）より始まり240バイトの長
さで、次のバツフアが1600番地から始まることが
示されている。
ヘツダ１６にはデータがバツフア１２のデータ
域の先頭（1608番地）より始まり100バイトの長
さで、データはここ迄で終り（次のバツフアのア
ドレスが０であることにより示される）であるこ
とが示されている。
域の先頭（1608番地）より始まり100バイトの長
さで、データはここ迄で終り（次のバツフアのア
ドレスが０であることにより示される）であるこ
とが示されている。
これらのデータは第３図に示すチヤネルアダプ
タ５を経由して情報処理装置６に送られるが、情
報処理装置側のバツフアが例えば200バイトであ
るとき、メモリ４内の制御語１３の各区画には下
記のような制御情報がプロセツサ３によつて格納
され、これによつてチヤネルアダプタ５がデータ
の転送を制御する（情報処理装置側のバツフア長
（ここでは200バイト）は通信制御処理装置の制御
プログラムのシステム生成の時などに与えられ
る。）。
タ５を経由して情報処理装置６に送られるが、情
報処理装置側のバツフアが例えば200バイトであ
るとき、メモリ４内の制御語１３の各区画には下
記のような制御情報がプロセツサ３によつて格納
され、これによつてチヤネルアダプタ５がデータ
の転送を制御する（情報処理装置側のバツフア長
（ここでは200バイト）は通信制御処理装置の制御
プログラムのシステム生成の時などに与えられ
る。）。
制御語１３1には1028番地から200バイトをチヤ
ネルに転送して、正常に転送が終了したときには
次のREADコマンドにチエインすべきことを指
示する内容が示されている。以下、同様に制御語
１３2には1228番地から20バイトを、制御語１３3
には1308番地から180バイトを、制御語１３4には
1488番地から60バイトを制御語１３5には1608番
地から100バイトを転送すべきことが示される。
そして、実際のデータ転送は次のように行なわれ
る。
ネルに転送して、正常に転送が終了したときには
次のREADコマンドにチエインすべきことを指
示する内容が示されている。以下、同様に制御語
１３2には1228番地から20バイトを、制御語１３3
には1308番地から180バイトを、制御語１３4には
1488番地から60バイトを制御語１３5には1608番
地から100バイトを転送すべきことが示される。
そして、実際のデータ転送は次のように行なわれ
る。
すなわち、第３図のプロセツサ３はこのような
制御語を作成した後、チヤネルアダプタ５に対し
て制御語の先頭番地が“2000”であることを通知
する。
制御語を作成した後、チヤネルアダプタ５に対し
て制御語の先頭番地が“2000”であることを通知
する。
チヤネルアダプタ５は情報処理装置６から最初
のREADコマンドを受領すると、サイクルスチ
ールにより最初の制御語１３1を2000番地から受
取り、その指示に従つて1028番地から200バイト
のデータを転送して、その終結状況を報告し、次
のREADコマンドに対して制御語１３2，１３3に
より更に200バイトのデータを転送する。以下、
この様な制御により次々とデータを転送して制御
語１３5に対応するデータ転送が終了したとき以
降に制御語が無いことからデータの終了を知つて
プロセツサ３に割り込みをかける。プロセツサ３
はデータの転送状態を確認して正常であれば、情
報処理装置６に対して「デバイス終了、例外」を
報告することをチヤネルアダプタ５に指示する。
のREADコマンドを受領すると、サイクルスチ
ールにより最初の制御語１３1を2000番地から受
取り、その指示に従つて1028番地から200バイト
のデータを転送して、その終結状況を報告し、次
のREADコマンドに対して制御語１３2，１３3に
より更に200バイトのデータを転送する。以下、
この様な制御により次々とデータを転送して制御
語１３5に対応するデータ転送が終了したとき以
降に制御語が無いことからデータの終了を知つて
プロセツサ３に割り込みをかける。プロセツサ３
はデータの転送状態を確認して正常であれば、情
報処理装置６に対して「デバイス終了、例外」を
報告することをチヤネルアダプタ５に指示する。
以上説明した従来の制御方法においては、デー
タ転送に際し入出力制御装置のプロセツサが制御
語を生成するが、情報処理装置側のバツフア長が
短い場合は、多数の制御語を生成しなければなら
ないので、プロセツサの処理能力に影響を与える
と言う欠点があつた。
タ転送に際し入出力制御装置のプロセツサが制御
語を生成するが、情報処理装置側のバツフア長が
短い場合は、多数の制御語を生成しなければなら
ないので、プロセツサの処理能力に影響を与える
と言う欠点があつた。
また、近年、入出力制御装置が高性能化してメ
モリ量やバツフア長が大きくなるにつれ、従来の
制御語長（例えば４バイト）では情報量が不足す
るのでその拡張が必要（例えば８バイト）となつ
て来ているが、これが制御語の格納域の大きさ
や、チヤネルアダプタとの間の受渡しに係る既設
の仕様やハードウエアとの関係によつて種々の制
約を受けると言う問題点を生じていた。
モリ量やバツフア長が大きくなるにつれ、従来の
制御語長（例えば４バイト）では情報量が不足す
るのでその拡張が必要（例えば８バイト）となつ
て来ているが、これが制御語の格納域の大きさ
や、チヤネルアダプタとの間の受渡しに係る既設
の仕様やハードウエアとの関係によつて種々の制
約を受けると言う問題点を生じていた。
本発明はこのような従来の問題点に鑑み従来の
ような制御語を必要としないデータ転送方式を提
供することを目的としている。
ような制御語を必要としないデータ転送方式を提
供することを目的としている。
そしてこの目的は本発明によれば特許請求の範
囲に記載のとおり、プロセツサとメモリとチヤネ
ルアダプタとを有しメモリに設けた複数個のバツ
フアを用いて該バツフアと容量の異なるバツフア
を有する上位装置との間でデータ転送を行なう入
出力制御装置において、プロセツサ内にメモリに
設けたバツフアの先頭アドレス値を保持する手段
を設けると共にチヤネルアダプタ内に上位装置の
バツフア長を保持するレジスタＡとデータの転送
開始に当つて１バツフア内の転送すべきデータ長
をセツトするカウンタＢおよびレジスタＡの値を
セツトするカウンタＣとを設け、上位装置からの
指示によるデータの転送に際してはカウンタＢお
よびカウンタＣの値から転送したデータ長を逐次
減算して、カウンタＣの値が“０”になつたと
き、カウンタＢの値が“０”でなければレジスタ
Ａの値をカウンタＣにセツトして、新らたに上位
装置の指示を受けてデータの転送を再開し、カウ
ンタＢの値が“０”になつたときに、該当するバ
ツフアに格納されているデータのヘツダにデータ
の転送を継続すべき旨の表示が成されていなけれ
ばデータの転送を終了し、一方、カウンタＢの値
が“０”になつたときに、該当するバツフアに格
納されているデータのヘツダにデータの転送を継
続すべき旨の表示が成されている場合には次のバ
ツフアに格納されているデータのヘツダから読み
出したデータ長の値をカウンタＢにセツトしてデ
ータの転送を行なうことを特徴とするデータ転送
制御方式により達成される。
囲に記載のとおり、プロセツサとメモリとチヤネ
ルアダプタとを有しメモリに設けた複数個のバツ
フアを用いて該バツフアと容量の異なるバツフア
を有する上位装置との間でデータ転送を行なう入
出力制御装置において、プロセツサ内にメモリに
設けたバツフアの先頭アドレス値を保持する手段
を設けると共にチヤネルアダプタ内に上位装置の
バツフア長を保持するレジスタＡとデータの転送
開始に当つて１バツフア内の転送すべきデータ長
をセツトするカウンタＢおよびレジスタＡの値を
セツトするカウンタＣとを設け、上位装置からの
指示によるデータの転送に際してはカウンタＢお
よびカウンタＣの値から転送したデータ長を逐次
減算して、カウンタＣの値が“０”になつたと
き、カウンタＢの値が“０”でなければレジスタ
Ａの値をカウンタＣにセツトして、新らたに上位
装置の指示を受けてデータの転送を再開し、カウ
ンタＢの値が“０”になつたときに、該当するバ
ツフアに格納されているデータのヘツダにデータ
の転送を継続すべき旨の表示が成されていなけれ
ばデータの転送を終了し、一方、カウンタＢの値
が“０”になつたときに、該当するバツフアに格
納されているデータのヘツダにデータの転送を継
続すべき旨の表示が成されている場合には次のバ
ツフアに格納されているデータのヘツダから読み
出したデータ長の値をカウンタＢにセツトしてデ
ータの転送を行なうことを特徴とするデータ転送
制御方式により達成される。
第１図は本発明の１実施例を示すブロツク図で
あつて、６，７は第３図と同様であり、１７は入
出力制御装置、１８はプロセツサ、１９はメモ
リ、２０はチヤネルアダプタ、２１，２２はレジ
スタ、２３，２４はカウンタを表わしている。
あつて、６，７は第３図と同様であり、１７は入
出力制御装置、１８はプロセツサ、１９はメモ
リ、２０はチヤネルアダプタ、２１，２２はレジ
スタ、２３，２４はカウンタを表わしている。
レジスタ２１はアドレスポインタとして使用さ
れるものであつて、プロセツサ１８とチヤネルア
ダプタ２０間でバツフア位置の通知やサイクルス
チールの制御に用いられる。レジスタ２２は情報
処理装置側のバツフア長を格納する。カウンタ２
３および２４は転送すべきデータ長をセツトする
もので、データの転送に伴つてその値を減ずるこ
とにより、データの転送量やデータ転送の終結を
知ることが出来る。
れるものであつて、プロセツサ１８とチヤネルア
ダプタ２０間でバツフア位置の通知やサイクルス
チールの制御に用いられる。レジスタ２２は情報
処理装置側のバツフア長を格納する。カウンタ２
３および２４は転送すべきデータ長をセツトする
もので、データの転送に伴つてその値を減ずるこ
とにより、データの転送量やデータ転送の終結を
知ることが出来る。
第２図はメモリ内のバツフアを示す図で２５1
〜２５3はそれぞれバツフア、２６1〜２６3はそ
れぞれ各バツフアのヘツダを表わしている。
〜２５3はそれぞれバツフア、２６1〜２６3はそ
れぞれ各バツフアのヘツダを表わしている。
以下、第１図および第２図を用いて本発明の実
施例について説明する。
施例について説明する。
チヤネルアダプタ２０はプロセツサ１８のレジ
スタ２１に格納されている情報によつて、メモリ
上の先頭のバツフアのアドレスを知ることが出来
るから、情報処理装置６からのREADコマンド
を受けたとき、メモリ１９の該アドレス（バツフ
ア２５1）にアクセスしてヘツダ２６1を読み出す
ことが出来る。
スタ２１に格納されている情報によつて、メモリ
上の先頭のバツフアのアドレスを知ることが出来
るから、情報処理装置６からのREADコマンド
を受けたとき、メモリ１９の該アドレス（バツフ
ア２５1）にアクセスしてヘツダ２６1を読み出す
ことが出来る。
そして該ヘツダ２６1の内容によりデータの格
納されているアドレスやデータの大きさを知るこ
とが出来る。
納されているアドレスやデータの大きさを知るこ
とが出来る。
情報処理装置６からREADコマンドを受けた
チヤネルアダプタ２０はメモリ１９上のバツフア
２５1のヘツダ２６1から読み出したデータ長の値
をカウンタ２３にセツトすると共にレジスタ２２
の値をカウンタ２４にセツトする。そして、バツ
フア２５1の有効域からデータを読み出してカウ
ンタ２３と２４を減算しつつ情報処理装置６に向
けてデータを送出する。カウンタ２４の値が０に
なるとチヤネルアダプタ２０は情報処理装置６に
対して状態（チヤネル終了、デバイス終了）を報
告することにより次のREADコマンドを要求す
る。次のREADコマンドが発せられるとカウン
タ２４にレジスタ２２の値を再びセツトしてデー
タの転送を再び開始する。そしてカウンタ２３の
値が０になつたとき、バツフア２５1のデータの
転送は終了するが、次のバツフアにチエーンすべ
き場合（チエーンすべきか否かはバツフアのヘツ
ダの情報により識別している）は次のバツフア２
５2のヘツダ２６2から読み出したデータ長の値を
カウンタ２３にセツトして前述した手順と同様な
制御により後続のデータを情報処理装置６に対し
て転送する。このようにして一連のデータの総て
の転送が終了したとき（カウンタ２３の値が０に
なり、次のバツフアのチエーンがないとき）には
情報処理装置６に状態（チヤネル終了）を報告す
ると共に、レジスタ２１には最後のバツフアの先
頭アドレスを残しておいて、プロセツサ１８に割
り込む。プロセツサ１８はレジスタ２１の値によ
り最後のバツフアのデータが転送されたことと、
カウンタ２３の値が０であることにより、総ての
データが正常に転送されたことを知ることが出来
る。
チヤネルアダプタ２０はメモリ１９上のバツフア
２５1のヘツダ２６1から読み出したデータ長の値
をカウンタ２３にセツトすると共にレジスタ２２
の値をカウンタ２４にセツトする。そして、バツ
フア２５1の有効域からデータを読み出してカウ
ンタ２３と２４を減算しつつ情報処理装置６に向
けてデータを送出する。カウンタ２４の値が０に
なるとチヤネルアダプタ２０は情報処理装置６に
対して状態（チヤネル終了、デバイス終了）を報
告することにより次のREADコマンドを要求す
る。次のREADコマンドが発せられるとカウン
タ２４にレジスタ２２の値を再びセツトしてデー
タの転送を再び開始する。そしてカウンタ２３の
値が０になつたとき、バツフア２５1のデータの
転送は終了するが、次のバツフアにチエーンすべ
き場合（チエーンすべきか否かはバツフアのヘツ
ダの情報により識別している）は次のバツフア２
５2のヘツダ２６2から読み出したデータ長の値を
カウンタ２３にセツトして前述した手順と同様な
制御により後続のデータを情報処理装置６に対し
て転送する。このようにして一連のデータの総て
の転送が終了したとき（カウンタ２３の値が０に
なり、次のバツフアのチエーンがないとき）には
情報処理装置６に状態（チヤネル終了）を報告す
ると共に、レジスタ２１には最後のバツフアの先
頭アドレスを残しておいて、プロセツサ１８に割
り込む。プロセツサ１８はレジスタ２１の値によ
り最後のバツフアのデータが転送されたことと、
カウンタ２３の値が０であることにより、総ての
データが正常に転送されたことを知ることが出来
る。
以上詳細に説明したように本発明の方式によれ
ば、チヤネルアダプタが転送先の情報処理装置等
のバツフア長と送出すべきデータ長を認識して転
送の制御を行なつているので、メモリ内に従来の
ような制御語を生成する必要が無いから、入出力
制御装置のデータ転送に際するプロセツサの負担
が軽減される利点があり、また既設のハードウエ
アや論理仕様との競合を生ずることも無いから、
特別の制約を設けずにメモリ量やバツフア長の拡
張が行なえるので効果は大である。
ば、チヤネルアダプタが転送先の情報処理装置等
のバツフア長と送出すべきデータ長を認識して転
送の制御を行なつているので、メモリ内に従来の
ような制御語を生成する必要が無いから、入出力
制御装置のデータ転送に際するプロセツサの負担
が軽減される利点があり、また既設のハードウエ
アや論理仕様との競合を生ずることも無いから、
特別の制約を設けずにメモリ量やバツフア長の拡
張が行なえるので効果は大である。
第１図は本発明の１実施例を示すブロツク図、
第２図はメモリ内のバツフアを示す図、第３図は
通信制御処理装置の接続関係を示す図、第４図は
バツフアと制御語を説明する図である。 １…通信制御処理装置、２…回線対応部、３，
１８…プロセツサ、４，１９…メモリ、５，２０
…チヤネルアダプタ、６…情報処理装置、７…ブ
ロツクマルチプレクサチヤネル、８…通信回線、
９…データバス、１０〜１２，２５1〜２５3…バ
ツフア、１３1〜１３4…制御語、１４〜１６，２
６1，２６3…ヘツダ、１７…入出力制御装置、２
１，２２…レジスタ、２３，２４…カウンタ。
第２図はメモリ内のバツフアを示す図、第３図は
通信制御処理装置の接続関係を示す図、第４図は
バツフアと制御語を説明する図である。 １…通信制御処理装置、２…回線対応部、３，
１８…プロセツサ、４，１９…メモリ、５，２０
…チヤネルアダプタ、６…情報処理装置、７…ブ
ロツクマルチプレクサチヤネル、８…通信回線、
９…データバス、１０〜１２，２５1〜２５3…バ
ツフア、１３1〜１３4…制御語、１４〜１６，２
６1，２６3…ヘツダ、１７…入出力制御装置、２
１，２２…レジスタ、２３，２４…カウンタ。
Claims (1)
- １ プロセツサとメモリとチヤネルアダプタとを
有しメモリに設けた複数個のバツフアを用いて該
バツフアと容量の異なるバツフアを有する上位装
置との間でデータ転送を行なう入出力制御装置に
おいて、プロセツサ内にメモリに設けたバツフア
の先頭アドレス値を保持する手段を設けると共
に、チヤネルアダプタ内に上位装置のバツフア長
を保持するレジスタＡとデータの転送開始に当つ
て１バツフア内の転送すべきデータ長をセツトす
るカウンタＢおよびレジスタＡの値をセツトする
カウンタＣとを設け、上位装置からの指示による
データの転送に際してはカウンタＢおよびカウン
タＣの値から転送したデータ長を逐次減算して、
カウンタＣの値が“０”になつたとき、カウンタ
Ｂの値が“０”でなければレジスタＡの値をカウ
ンタＣにセツトして、新らたに上位装置の指示を
受けてデータの転送を再開し、カウンタＢの値が
“０”になつたときに、該当するバツフアに格納
されているデータのヘツダに、データの転送を継
続すべき旨の表示が成されていなければデータの
転送を終了し、一方、カウンタＢの値が“０”に
なつたときに、該当するバツフアに格納されてい
るデータのヘツダにデータの転送を継続すべき旨
の表示が成されている場合には次のバツフアに格
納されているデータのヘツダから読み出したデー
タ長の値をカウンタＢにセツトしてデータの転送
を行なうことを特徴とするデータ転送制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24573084A JPS61123970A (ja) | 1984-11-20 | 1984-11-20 | デ−タ転送制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24573084A JPS61123970A (ja) | 1984-11-20 | 1984-11-20 | デ−タ転送制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61123970A JPS61123970A (ja) | 1986-06-11 |
| JPH0221619B2 true JPH0221619B2 (ja) | 1990-05-15 |
Family
ID=17137947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24573084A Granted JPS61123970A (ja) | 1984-11-20 | 1984-11-20 | デ−タ転送制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61123970A (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070127484A1 (en) * | 2005-12-02 | 2007-06-07 | Dialogic Corporation | Data transfer operations and buffer memories |
| US7890668B2 (en) | 2008-02-14 | 2011-02-15 | International Business Machines Corporation | Providing indirect data addressing in an input/output processing system where the indirect data address list is non-contiguous |
| US7941570B2 (en) | 2008-02-14 | 2011-05-10 | International Business Machines Corporation | Bi-directional data transfer within a single I/O operation |
| US8478915B2 (en) | 2008-02-14 | 2013-07-02 | International Business Machines Corporation | Determining extended capability of a channel path |
| US8117347B2 (en) | 2008-02-14 | 2012-02-14 | International Business Machines Corporation | Providing indirect data addressing for a control block at a channel subsystem of an I/O processing system |
| US9052837B2 (en) | 2008-02-14 | 2015-06-09 | International Business Machines Corporation | Processing communication data in a ships passing condition |
| US8249066B2 (en) | 2008-02-19 | 2012-08-21 | Dialogic Corporation | Apparatus and method for allocating media resources |
| US8677027B2 (en) * | 2011-06-01 | 2014-03-18 | International Business Machines Corporation | Fibre channel input/output data routing system and method |
| US8990439B2 (en) | 2013-05-29 | 2015-03-24 | International Business Machines Corporation | Transport mode data transfer between a channel subsystem and input/output devices |
-
1984
- 1984-11-20 JP JP24573084A patent/JPS61123970A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61123970A (ja) | 1986-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR880001167B1 (ko) | 외부 기억 장치 제어용 회로 | |
| US4914575A (en) | System for transferring data between an interleaved main memory and an I/O device at high speed | |
| JPS6138507B2 (ja) | ||
| JPS60142439A (ja) | ストアバツフア装置 | |
| JPH056901B2 (ja) | ||
| JPH0221619B2 (ja) | ||
| US6584512B1 (en) | Communication DMA device for freeing the data bus from the CPU and outputting divided data | |
| JPH06301644A (ja) | データ転送方法 | |
| EP0410382A2 (en) | Data transfer controller using direct memory access method | |
| JP2533886B2 (ja) | デ―タ転送方式 | |
| JPH0140432B2 (ja) | ||
| JPS5936773B2 (ja) | ロ−カルバ−スト転送制御方式 | |
| JPS63228856A (ja) | 通信制御装置 | |
| JP2826780B2 (ja) | データ転送方法 | |
| JPS63187943A (ja) | 通信制御装置 | |
| JPH0581165A (ja) | データ転送回路 | |
| JPH0380353A (ja) | 割り込み処理方法とデータチャネル装置 | |
| JPH0376505B2 (ja) | ||
| JP3025287B2 (ja) | Ｄｍａ制御方式 | |
| JPH06105922B2 (ja) | 通信制御装置 | |
| JPS6051751B2 (ja) | 通信制御装置 | |
| JPS6019023B2 (ja) | デ−タ処理装置 | |
| JPH0728750A (ja) | インターフェース変換装置 | |
| JPS6382536A (ja) | チヤネル装置 | |
| JPS59173823A (ja) | バス制御方式 |