JPH0728750A - インターフェース変換装置 - Google Patents

Abstract

(57)【要約】 【目的】 主記憶装置が接続されたシステムバスの使用
状態によってチャネル装置が接続された入出力バスの転
送が妨げられることのない効率的なデータ転送ができ、
さらに上記システムバス上のデータ転送で発生したエラ
ー情報を、上記チャネル装置へ確実に伝えることができ
るインターフェース変換装置を得る。 【構成】 バッファ制御回路９から出力される各チャネ
ル装置５ａ、５ｂに対応する主記憶装置２への書き込み
要求を一時的に記憶するリクエストキュー１３を備え、
また、システムバス３のデータ転送で発生したエラー情
報を記憶するエラーバッファ１４を各チャネル装置ごと
に備え、さらに、各チャネル装置自身が任意に対応する
バッファ内のデータを主記憶装置２へ書き込むことので
きる手段を備えたものである。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、電子計算機システム
などにおける、データ転送用バスに接続されるインター
フェース変換装置に関するものである。

【０００２】

【従来の技術】電子計算機システムなどにおいて、一度
に転送できるデータのバイト幅が異なるようなバスどう
しを接続する場合には、転送データを一時記憶するバッ
ファを備えたインターフェース変換装置を上記２つのバ
スの間に接続して、バスの整合をとることが知られてい
る。例えば特開平１−１６１４６１号公報にこのような
構成例が示されている。

【０００３】図６は上記のような電子計算機システムの
構成図である。図において１は中央処理装置、２は主記
憶装置、３はシステムバス、４はインターフェース変換
装置、５ａ、５ｂはそれぞれチャネル装置、６は入出力
バスである。中央処理装置１と主記憶装置２は共通のシ
ステムバスに接続され、チャネル装置５ａ、５ｂはそれ
ぞれ入出力バスに接続される。システムバス３と入出力
バス６はインターフェース変換装置４を介して接続され
る。チャネル装置５ａ、５ｂは互いに入出力バス６を時
分割で使用しながら、インターフェース変換装置４を通
して、システムバス３に接続される主記憶装置２とデー
タのブロック転送を行う。

【０００４】図７は、図６で示された従来のインターフ
ェース変換装置４の内部構成を詳しく示したものであ
る。２は主記憶装置、３はシステムバス、５ａ、５ｂは
それぞれチャネル装置、６は入出力バスである。７は入
出力バス６から送られるデータを記憶するデータバッフ
ァ、８は上記データの主記憶アドレスや制御情報を記憶
するアドレスバッファ、９はデータバッファ７やアドレ
スバッファ８を制御するバッファ制御回路、１０はシス
テムバス３へ転送要求を出力するメモリリクエスト出力
回路、１１はシステムバス３へ出力するデータを保持す
るストアデータレジスタ、１２はシステムバス３へ出力
する主記憶アドレスを保持するアドレスレジスタであ
る。データバッファ７とアドレスバッファ８は、チャネ
ル装置５ａに対応する領域とチャネル装置５ｂに対応す
る領域に、それぞれ分けられている。

【０００５】次に、チャネル装置５ａから主記憶装置２
へデータを書き込む場合の動作について説明する。ここ
で、それぞれのバスが一度に転送できるデータのバイト
幅を、入出力バスは８バイト、システムバスは３２バイ
トとする。まず、チャネル装置５ａから８バイトのデー
タ転送要求がくると、送られたデータはデータバッファ
７に書き込まれ、上記データの書き込むべき主記憶アド
レスと制御情報などがアドレスバッファ８に書き込まれ
る。各バッファへの書き込みが終了すると、インターフ
ェース変換装置４はチャネル装置５ａへ転送終了信号を
出力し、チャネル装置５ａは上記信号を受け取ることに
よって入出力バス６の１回の転送が完了する。データバ
ッファ７の各チャネル装置に対応する領域の大きさは、
システムバス３のデータ転送量に合わせ３２バイトにし
てあるので、この１回の転送ではデータバッファ７の対
応する領域は一杯にならず、これに続く残りの３回の８
バイト転送で一杯になる。チャネル装置５ｂからの転送
も同様に行われる。

【０００６】チャネル装置５ａからの４回目の転送で、
入出力バス６からデータバッファ７へデータが送られ、
データバッファ７の対応する領域が一杯になると、バッ
ファ制御回路９からメモリリクエスト出力回路１０を通
して、システムバス３へ主記憶装置２への書き込み要求
が出力される。同時にデータバッファ７に記憶されてい
た３２バイトのデータがストアデータレジスタ１１へ、
上記データの主記憶アドレスがアドレスレジスタ１２へ
書き込まれる。システムバス３で上記データの書き込み
要求が受け付けられると、アドレスレジスタ１２の内容
と、ストアデータレジスタ１１の内容がシステムバス３
に出力され、データが主記憶装置２へ書き込まれる。イ
ンターフェース変換装置４は、主記憶装置２へのデータ
の書き込みが正常終了したことを確認すると、チャネル
装置５ａへ転送終了信号を出力し、チャネル装置５ａは
上記信号を受け取ることによって入出力バス上の４回目
の転送が完了する。

【０００７】

【発明が解決しようとする課題】従来のインターフェー
ス変換装置は以上のように動作するので、チャネル装置
５ａに対応するデータバッファ領域が一杯になり、シス
テムバス３に書き込み要求を出力した後、その要求がす
ぐに受け付けられず待たされている間も、入出力バス６
はチャネル装置５ａによって占有されている。このた
め、別のチャネル装置５ｂは入出力バス６を使用するこ
とができず、結果的に入出力バス６のデータ転送速度が
落ちてしまう。また、システムバス３に書き込み要求を
出した後すぐに、チャネル装置５ａに転送終了信号を出
力しても良いが、従来のような構成では、データを主記
憶装置２へ書き込む過程で何らかのエラーが発生した場
合は、そのエラー情報をチャネル装置５ａに伝えること
ができない。

【０００８】この発明は上記のような問題点を解決する
ためになされたもので、システムバスの使用状態によっ
て入出力バスの転送が妨げられることのない効率的なデ
ータ転送ができ、さらにシステムバス上のデータ転送で
発生したエラー情報を、チャネル装置へ確実に伝えるこ
とができるインターフェース変換装置を得ることを目的
としている。

【０００９】

【課題を解決するための手段】第１の発明に係るインタ
ーフェース変換装置は、ある資源が接続されたシステム
バスと、上記資源をアクセスするアクセス装置が接続さ
れた入出力バスとの間にあり、上記システムバスと上記
入出力バスのデータ転送能力の違いを緩衝するデータバ
ッファを持ち、上記データバッファを介して上記アクセ
ス装置と上記資源との間のデータ転送を行うインタフェ
ース変換装置であり、上記システムバスのデータ転送と
上記入出力バスのデータ転送を非同期に行う非同期転送
手段を備えたことを特徴としている。

【００１０】第２の発明に係るインターフェース変換装
置は、上記第１の発明に係るインタフェース変換装置に
おいて、上記非同期転送手段が、アクセス装置からのア
クセス要求を一時的に記憶して順に出力するリクエスト
キューを備えたことを特徴としている。

【００１１】第３の発明に係るインターフェース変換装
置は、上記第１の発明に係るインタフェース変換装置に
おいて、上記非同期転送手段が、アクセス装置からのア
クセス要求を一度に複数記憶し、所定の優先順位に基づ
いて出力するリクエスト制御手段を備えたことを特徴と
している。

【００１２】第４の発明に係るインターフェース変換装
置は、上記第１の発明に係るインタフェース変換装置に
おいて、さらに、システムバスでのデータ転送の際にエ
ラーが検出された場合、エラー情報を記憶し、エラー情
報を上記アクセス装置に出力するエラーバッファを備え
たことを特徴としている。

【００１３】第５の発明に係るインターフェース変換装
置は、上記第１の発明に係るインタフェース変換装置に
おいて、さらに、上記データバッファに記憶されたデー
タを任意の時点で上記資源に出力するバッファパージ手
段を備えたことを特徴としている。

【００１４】

【作用】第１の発明におけるインターフェース変換装置
は、非同期転送手段を備えたので、入出力バスのデータ
転送とは非同期に、主記憶装置等の資源に対してデータ
バッファの内容を書き込むことができる。

【００１５】第２の発明におけるインターフェース変換
装置は、上記第１の発明において、上記非同期転送手段
がリクエストキューを備えたので、非同期に、かつ、ア
クセス装置からのアクセス要求順に、資源に対してデー
タバッファの内容を書き込むことができる。

【００１６】第３の発明におけるインターフェース変換
装置は、上記第１の発明において、上記非同期転送手段
がリクエスト制御手段を備えたので、複数のアクセス要
求が記憶でき、また、上記複数のアクセス要求に優先順
位を設けて、この優先順位に基づいて資源に対してデー
タバッファの内容を書き込むことができる。

【００１７】第４の発明におけるインターフェース変換
装置は、上記第１の発明に係るインターフェース変換装
置が、さらにエラーバッファを備えたので、システムバ
ス上のデータ転送において発生したエラー情報を、アク
セス装置に対して伝えることができる。

【００１８】第５の発明におけるインターフェース変換
装置は、上記第１の発明に係るインターフェース変換装
置が、さらに、バッファパージ手段を備えたので、入出
力バスのデータ転送とは非同期に、資源に対してデータ
バッファの内容を書き込むことができるとともに、従来
のように、資源に対してリアルタイムにデータバッファ
の内容を書き込むことができる。

【００１９】

【実施例】

実施例１．以下、この発明の一実施例を図について説明
する。図１において、２〜１２は従来例を示す図７と同
一のものである。１３はバッファ制御回路９から出力さ
れる主記憶装置へのデータの書き込み要求を記憶するリ
クエストキュー、１４はシステムバス上のデータ転送で
発生したエラー情報を記憶するエラーバッファ、１５は
各チャネル装置から出力されるバッファパージ信号であ
る。図２は、主記憶装置へデータを書き込む手順を示し
た流れ図である。

【００２０】次に、図２に従い従来例と同様にチャネル
装置５ａから主記憶装置２へデータを書き込む場合の動
作について説明する。チャネル装置５ａから８バイトの
データ転送要求がくると（Ｓ１）、送られたデータはデ
ータバッファ７に書き込まれ（Ｓ２）、上記データの書
き込むべき主記憶アドレスと制御情報などがアドレスバ
ッファ８に書き込まれる（Ｓ３）。上記の転送が繰り返
され、４回目の入出力バス６の転送でデータバッファ７
のチャネル装置５ａに対応する３２バイトの領域が一杯
になると（Ｓ４）、バッファ制御回路９から主記憶装置
２へのデータの書き込み要求が、リクエストキュー１３
に送られ記憶される（Ｓ５）。同時にインターフェース
変換装置４はチャネル装置５ａへ転送終了信号を出力
し、入出力バス上の転送が完了する（Ｓ１４）。その後
は、他のチャネル装置が入出力バス６を使用してデータ
転送を行うことができる。

【００２１】次に、システムバスの空きを確認し（Ｓ
６）、空いている場合に、リクエストキュー１３に記憶
された上記書き込み要求は、メモリリクエスト出力回路
１０を通してシステムバスに出力される（Ｓ７）。ま
た、データバッファ７のチャネル装置５ａに対応する領
域の３２バイトのデータがストアデータレジスタ１１へ
（Ｓ８）、上記データの主記憶アドレスがアドレスレジ
スタ１２へ書き込まれる（Ｓ９）。システムバス３で上
記データの書き込み要求が受け付けられると、アドレス
レジスタ１２の内容と、ストアデータレジスタ１１の内
容がシステムバス３に出力され（Ｓ１０）、データが主
記憶装置２へ書き込まれる（Ｓ１１）。リクエストキュ
ー１３に記憶された上記書き込み要求は、システムバス
３が空いている時間に、入出力バス６のデータ転送とは
非同期に処理される。

【００２２】リクエストキュー１３に対して、チャネル
装置５ａに対応する主記憶装置２への書き込み要求があ
った場合、リクエストキュー１３はシステムバス３へ上
記要求を出力する。もし、システムバス３が他によって
使用されており、上記書き込み要求の受け付けが待たさ
れる場合でも、チャネル装置は入出力バス６を使用可能
である。例えば、チャネル装置５ａに対応する主記憶装
置２への書き込み要求がリクエストキュー１３において
待たされている場合に、チャネル装置５ｂから新たな主
記憶装置２への書き込み要求が発生することがある。こ
のような場合でも、上記新たな書き込み要求はリクエス
トキュー１３に記憶されるため、チャネル装置５ｂの入
出力バス６のアクセスは直ちに完了する。ここで、リク
エストキュー１３にはチャネル装置５ａとチャネル装置
５ｂに対応する２つの書き込み要求が記憶されることに
なり、チャネル装置５ａに対応する書き込み要求がシス
テムバス３で受け付けられ処理された後に、チャネル装
置５ｂに対応する書き込み要求がメモリリクエスト出力
回路１０からシステムバス３に出力され、同様に処理さ
れる。

【００２３】次に、チャネル装置５ａから主記憶装置２
へデータを書き込む際に、システムバス３で何らかのエ
ラーが発生した場合の動作について説明する。チャネル
装置５ａからのデータの主記憶装置２への書き込み要求
が受け付けられ、実際に主記憶装置２へデータ転送が行
われるときに、例えばストアデータレジスタ１１からの
データにパリティエラーが検出された場合は（Ｓ１
２）、エラーが検出された時点ではチャネル装置５ａは
すでに入出力バス６の転送を完了している。そこで、上
記エラーの情報は、エラーバッファ１４のチャネル装置
５ａに対応する領域に一時記憶される（Ｓ１３）。上記
エラーバッファ１４に記憶されたエラー情報は、チャネ
ル装置５ａからの次回の入出力バスアクセス時に、チャ
ネル装置５ａに送られる。

【００２４】以上のように、この実施例におけるインタ
ーフェース変換装置は、各チャネル装置に対応したバッ
ファ領域が一杯になることによって出力される主記憶装
置への書き込み要求を一時的に複数記憶するリクエスト
キューを備えたものである。また、システムバス上のデ
ータ転送で発生したエラー情報を記憶するエラーバッフ
ァを各チャネル装置ごとに備えたものである。

【００２５】この実施例によれば、システムバスに書き
込み要求を出力した後、その要求がすぐに受け付けられ
ずに待たされている間も、入出力バスはチャネル装置に
よって占有されることがなく、別のチャネル装置が入出
力バスを使用できる。また、データを主記憶装置へ書き
込む過程で何らかのエラーが発生した場合に、チャネル
装置に対してエラー情報を伝えることを可能にしてい
る。

【００２６】実施例２．また、各チャネル装置は、例え
ば一連のデータ転送の最後のアクセス時などで、入出力
バスへ出力したデータをバッファリングせず直接主記憶
装置へ書き込み、上記書き込み動作時、または、以前に
発生したエラー情報を、上記入出力バスのアクセス中に
実時間で知りたい場合がある。このような場合につい
て、図３を用いて説明する。データ転送要求の受け入れ
（Ｓ１）からデータの制御情報をアドレスバッファに書
く（Ｓ３）の処理までは上記実施例１と同じで、この後
の処理でチャネル装置５ａは、入出力バス６をアクセス
する際にバッファパージ信号１５を出力する（Ｓ１
５）。バッファパージ信号１５が出力された場合、入出
力バス６に出力されたデータがデータバッファ７の該当
するバッファ領域に書き込まれると、バッファ制御回路
９は、上記バッファ領域が一杯になったかどうかに拘ら
ず、主記憶装置２へのデータ書き込み要求をリクエスト
キュー１３を介さずに直接メモリリクエスト出力回路１
０へ出力する（Ｓ５ａ）。上記書き込み要求はシステム
バスが空き状態であれば（Ｓ６）システムバス３へ出力
され（Ｓ７）、上記要求が受け付けられると、上記デー
タが、上記バッファ領域に前の転送で記憶されていたデ
ータと共に、主記憶装置２へ書き込まれる（Ｓ１１）。
主記憶装置２への書き込みの際にエラーが発生した場合
は（Ｓ１２）、そのエラー情報はエラーバッファ１４に
は書き込まれず、直接チャネル装置５ａへ出力される
（Ｓ１３ａ）。その後、チャネル装置５ａに転送終了信
号が出力され、入出力バス６の転送が完了する（Ｓ１
４）。チャネル装置５ｂからのアクセスもまったく同様
である。

【００２７】この実施例ではデータバッファに記憶され
たデータをそれぞれ対応するチャネル装置が、任意に主
記憶装置へ出力することを可能にしているが、従来例と
同様にチャネル装置に入出力バスが占有されてしまう問
題が発生する。しかし、上記実施例１の方法と併用する
ことにより、すなわち入出力バスを占有しないように主
記憶装置への書き込み要求をキューイングすることと、
入出力バスへ出力したデータをリアルタイムに主記憶装
置へ書き込むことを併用することにより、それぞれの方
法の利点に合わせて書き込みを行うタイミングを選択す
ることができ、利用者の目的に応じたアクセスが可能に
なる。

【００２８】実施例３．上記実施例１では、バッファ制
御回路９からの主記憶装置２への書き込み要求がリクエ
ストキュー１３に一時記憶される場合について説明した
が、リクエストキュー１３の代わりに、図４に示すよう
なリクエスト制御回路１６を用いてもよい。バッファ制
御回路９からの各チャネル装置に対応した上記書き込み
要求は、リクエストフラグ１７ａ、１７ｂにそれぞれ保
持され、リクエストフラグ１７ａ、１７ｂに保持された
上記書き込み要求の最も優先順位の高いものが優先順位
決定回路１８からメモリリクエスト出力回路１０に出力
される。メモリリクエスト出力回路１０からシステムバ
スに出力された上記書き込み要求が受け付けられると、
これに対応するリクエストフラグがリセットされる。

【００２９】上記優先順位決定回路１８による優先順位
の決定方法は、例えば、リクエストフラグ毎に予め優先
順位を定め、常に優先順位の高いリクエストフラグか
ら、書き込み要求が存在しているか確認を行うようにし
てもよい。あるいは、リクエストフラグ毎に書き込み要
求が存在しているかの確認を行う時間間隔を予め設定し
ておくようにしてもよい。例えば、後者の方法ではリク
エストフラグ１７ａは５秒間隔毎に、リクエストフラグ
１７ｂは１秒間隔毎に、それぞれ書き込み要求が存在し
ているかの確認を行うようにすることにより、リクエス
トフラグ１７ｂに対して５回確認を行うところ、リクエ
ストフラグ１７ａに対しては１回しか確認を行わないの
でリクエストフラグ１７ｂに記憶された書き込み要求の
方が早く処理されることになる。

【００３０】実施例４．上記実施例３では、リクエスト
フラグ１７ａ、１７ｂに保持された上記書き込み要求の
最も優先順位の高いものが優先順位決定回路１８からメ
モリリクエスト出力回路１０に出力されるが、図５のよ
うにリクエストフラグが開始時刻Ｔ１から一定の処理間
隔Ｔ２ごとに複数連続したテーブル構成になっていても
よい。この方法は、例えば開始時刻Ｔ１を９：０１：０
０として、処理間隔Ｔ２を１０分とすると、リクエスト
フラグ１７ａには主記憶装置への書き込み要求時刻が
９：０１：００〜９：１０：５９までのリクエストが記
憶されリクエストフラグ１７ｂには主記憶装置への書き
込み要求時刻が９：１１：００〜９：２０：５９までの
リクエストが記憶され、常にリクエストフラグには書き
込み要求時刻順にリクエストが記憶されていることにな
る。この書き込み要求時刻は、例えば、チャネル装置で
データに付加され、データとともにデータバッファ７に
記憶され、バッファ制御回路９を経由してリクエスト制
御回路１６に入力されてもよい。あるいは、バッファ制
御回路９がデータが持つデータ属性（例えば〆切時刻
等）に基づいて書き込み要求時刻を判断して付加しても
よい。優先順位決定回路１８は、現在時刻と書き込み要
求時刻を比較し、現在時刻≧書き込み要求時刻である書
き込み要求から先に処理を行うようにする。

【００３１】実施例５．また上記実施例２では、チャネ
ル装置５ａ、５ｂから入出力バス６へ出力されるバッフ
ァパージ信号１５によって、データバッファ７内の該当
する領域のデータを直ちに主記憶装置２へ書き込む処理
をしていたが、このバッファパージ信号によらずに、入
出力バス上にチャネル装置からの特別なファンクション
を定義することによっても同様の効果を実現することが
できる。

【００３２】

【発明の効果】以上のように、第１の発明によれば、イ
ンターフェース変換装置の非同期転送手段がシステムバ
スのデータ転送と、入出力バスのデータ転送を非同期に
行うので、従来のように、システムバスのデータ転送が
終了するまで、入出力バスが使用不可能になることを回
避できる効果がある。

【００３３】また、第２の発明によれば、例えば主記憶
装置のようなある資源へのアクセス要求をリクエストキ
ューが一時的に記憶し、順に出力することにより、主記
憶装置へデータバッファの内容を書き込み途中でも、入
出力バスは使用可能であるため、効率的なデータ転送が
行える効果がある。

【００３４】また、第３の発明によれば、リクエスト制
御回路がアクセス要求を優先順位に基づいて出力するの
で、利用者はアクセス要求の優先順位を指定すれば、さ
らに効率的なデータ転送が行える効果がある。

【００３５】また、第４の発明によれば、エラーバッフ
ァがシステムバスでのデータ転送で発生したエラー情報
を記憶するので、入出力バスのデータ転送とシステムバ
スのデータ転送が非同期に行われた場合でも、システム
バス上のデータ転送で発生したエラー情報を、アクセス
装置へ確実に伝えることができる効果がある。

【００３６】さらに、第５の発明によれば、バッファパ
ージ手段により、データバッファ内のデータをリアルタ
イムに資源に出力するよう要求できるので、利用者は、
リアルタイムに出力を必要とするような場所とそうでな
い場合とに区別してアクセス要求が行えるようになり、
効率的なデータ転送が行える効果がある。

【図面の簡単な説明】

【図１】この発明の実施例１におけるインターフェース
変換装置の構成を示す図である。

【図２】この発明の実施例１におけるデータを書き込む
手順を示した流れ図である。

【図３】この発明の実施例２におけるデータを書き込む
手順を示した流れ図である。

【図４】この発明の実施例３におけるリクエスト制御回
路の構成を示す図である。

【図５】この発明の実施例４におけるリクエスト制御回
路の構成を示す図である。

【図６】従来の電子計算機システムの構成図である。

【図７】従来のインターフェース変換装置の構成を示す
図である。

【符号の説明】

１ 中央処理装置 ２ 主記憶装置 ３ システムバス ４ インターフェース変換装置 ５ａ，５ｂ チャネル装置 ６ 入出力バス ７ データバッファ ８ アドレスバッファ ９ バッファ制御回路 １０ メモリリクエスト出力回路 １１ ストアデータレジスタ １２ アドレスレジスタ １３ リクエストキュー １４ エラーバッファ １５ バッファパージ信号 １６ リクエスト制御回路 １７ａ，１７ｂ リクエストフラグ １８ 優先順位決定回路

Claims (5)

【特許請求の範囲】
1. 【請求項１】 ある資源が接続されたシステムバスと、
   上記資源をアクセスするアクセス装置が接続された入出
   力バスとの間にあり、上記システムバスと上記入出力バ
   スのデータ転送能力の違いを緩衝するデータバッファを
   持ち、上記データバッファを介して上記アクセス装置と
   上記資源との間のデータ転送を行うインターフェース変
   換装置において、上記システムバスのデータ転送と上記
   入出力バスのデータ転送を非同期に行う非同期転送手段
   を備えたことを特徴とするインターフェース変換装置。
2. 【請求項２】 上記非同期転送手段は、アクセス装置か
   らのアクセス要求を一時的に記憶して順に出力するリク
   エストキューを備えたことを特徴とする請求項１記載の
   インターフェース変換装置。
3. 【請求項３】 上記非同期転送手段は、アクセス装置か
   らのアクセス要求を複数記憶し所定の優先順位に基づい
   て出力するリクエスト制御手段を備えたことを特徴とす
   る請求項１記載のインターフェース変換装置。
4. 【請求項４】 上記インターフェース変換装置は、さら
   に、システムバスでのデータ転送の際にエラーが検出さ
   れた場合、エラー情報を記憶し、記憶したエラー情報を
   上記アクセス装置に出力するエラーバッファを備えたこ
   とを特徴とする請求項１記載のインターフェース変換装
   置。
5. 【請求項５】 上記インターフェース変換装置は、さら
   に、上記データバッファに記憶されたデータを任意の時
   点で上記資源に出力するバッファパージ手段を備えたこ
   とを特徴とする請求項１記載のインターフェース変換装
   置。