JPH0148574B2 - - Google Patents

Info

Publication number
JPH0148574B2
JPH0148574B2 JP58113347A JP11334783A JPH0148574B2 JP H0148574 B2 JPH0148574 B2 JP H0148574B2 JP 58113347 A JP58113347 A JP 58113347A JP 11334783 A JP11334783 A JP 11334783A JP H0148574 B2 JPH0148574 B2 JP H0148574B2
Authority
JP
Japan
Prior art keywords
buffer
section
pool
processor
limit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP58113347A
Other languages
English (en)
Other versions
JPS605367A (ja
Inventor
Masato Maruyama
Masahide Yamashita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP58113347A priority Critical patent/JPS605367A/ja
Publication of JPS605367A publication Critical patent/JPS605367A/ja
Publication of JPH0148574B2 publication Critical patent/JPH0148574B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/12Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer And Data Communications (AREA)
  • Small-Scale Networks (AREA)
  • Communication Control (AREA)

Description

【発明の詳細な説明】 この発明は、複数のデータ通信回線を制御する
通信制御処理装置に関するものである。
<従来技術> 従来、通信制御装置と呼ばれるものは、一般に
第1図に示すような構成により、上位のホストプ
ロセツサ1と接続されていた。ホストプロセツサ
1は処理プログラム、制御テーブルあるいは送受
信データ等を保持するメインメモリ10と、メイ
ンメモリ制御部11と、処理プログラムが走行す
る中央処理装置12と、メインメモリ10及び通
信制御装置14間のデータ転送を中央処理装置
(制御プログラム)12の介入なしに実行する転
送制御装置13とより構成される。
このような構成において、通信制御装置14内
には送受信のためのバツフアメモリを持たず、通
信制御装置14では、回線から受信したシリアル
データをキヤラクタに組立てたのち、メインメモ
リ10上に直接転送する。あるいはメインメモリ
10上のキヤラクタを1文字読出し、ビツトシリ
アルなデータに変換して回線へ送信する等の低位
レベルの通信制御しか行わない場合がある。この
ような場合はメインメモリ10上に構築する受信
バツフア域の取得方法に関し、各回線毎に受信バ
ツフアを固定せず、通信制御装置に一定数のバツ
フアポインタのプールをもち、使用ごとにバツフ
アポインタと回線とまたバツフア域とを関連ずけ
る共通バツフア方式が、メインメモリ10内のバ
ツフア域を有効利用する上で有利である。この共
通バツフア方式は、特許出願公告昭57−16696「通
信制御装置」に記載されている。
ところで、通信制御処理の複雑化及び第1図に
示すシステム全体のコストパフオーマンス向上の
観点から、従来中央処理装置で処理していた高位
の通信制御機能を通信制御装置に分担させる方式
が、大規模なシステムにおいて一般化してきた。
そこでは、通信制御装置は大容量のメモリ及び処
理プロセツサを含むことになつた。このような通
信制御装置を以降通信制御処理装置と呼ぶ。
この通信制御処理装置を含むシステムの構成図
及び通信制御処理装置のブロツク図は一般に第2
図のように表わすことができる。通信制御処理装
置2は通信制御プログラム、制御テーブル及び送
受信データを保持するメモリ20と、ホストプロ
セツサ1との間のデータ転送を司どるホストイン
タフエース部21と、通信制御プログラムが走行
する通信制御処理装置のプロセツサ部22と、通
信回線251〜25mからのシリアルな受信デー
タをキヤラクタに組立てたのちメモリ上へ書込
み、あるいはメモリ上の送信キヤラクタを読出
し、通信回線251〜25m上へビツトシリアル
なデータとして送信する等の機能をもつ回線イン
ターフエース部23とよりなる。ホストインタフ
エース部21、プロセツサ部22及び回線インタ
フエース部23はメモリバス24を介してメモリ
20に接続されている。
さて、通信制御処理装置においては、メモリ2
0上の受信バツフアは通信回線からの受信データ
の格納用だけでなく、ホストプロセツサ1から送
出されるデータを受領するためにも必要である。
つまりホストインタフエース部21においても、
メモリ20上の受信バツフア域を有効利用するた
めに、共通バツフア方式とすることが好ましい。
ところでこの通信制御処理装置のホストインタフ
エース部21にも回線インタフエース部23に
も、前記特許出願公告昭57−16696の共通バツフ
ア方式を適用することが考えられるが、以下の問
題がある。
(1) ホストインタフエース部21及び回線インタ
フエース部23が各々独立に共通バツフアをも
つ場合、複数のバツフアの先頭アドレスを保持
するバツフアポインタプール部と、バツフアの
確保及びその返却を制御するバツフアポインタ
プール制御部とが2重に必要になり、ハードウ
エア量が増加する。
(2) ホストインタフエース部21及び回線インタ
フエース部23に共通に、1組のバツフアポイ
ンタプール部及びバツフアポインタプール制御
部を設ける場合、バツフア確保に関するホスト
インタフエース部21と回線インタフエース部
23との間の優先処理ができない。そのため過
負荷状態において、すべてのバツフアが使用中
になり、ホストインタフエース部21において
回線への送信データのためのバツフアの確保が
できなくなると、一時的にデータの送信も回線
からの新たなデータ受信も不可能になり、通信
制御機能が停止してしまうという事象が発生す
る。
<発明の概要> この発明の目的はホストインタフエース部及び
回線インタフエース部が共通バツフアとし、しか
もハードウエア量が少なく、ホストインタフエー
ス部及び回線インタフエース部間のバツフア確保
に関する優先処理ができ、過負荷状態においても
通信制御機能が停止するおそれがない通信制御処
理装置を提供することにある。
この発明によれば、バツフアの要求元に応じて
使用可能なバツフア数を設定できるようにするこ
とにより通信制御処理装置における円滑なトラヒ
ツク制御を可能にする。
<実施例> 第3図はこの発明の実施例を示し、第2図と対
応する部分には同一符号を付けてある。メモリ部
20にはバツフア2011,2012,2013
…201mが設けられてあり、更にメモリバス2
4にバツフア管理部26が接続され、ホストイン
タフエース部21は、上位ホストからの送信デー
タ受領開始時に、プロセツサ部22は内部処理で
バツフアが必要な場合に、回線インタフエース部
23は通信回線からのデータ受信開始時等に、そ
れぞれバツフア管理部26をアクセスすることが
できる。
第4図はバツフア管理部26の具体例を示す。
260は制御回路、261はバツフア種別に対す
る読出し及び返却用アドレス情報線、262は2
種類のバツフア種別(プール1及び2)のバツフ
アアドレスを保持するバツフアアドレス保持部で
あり、例えばプール1は送受信データ用のバツフ
アプールで、1個のバツフアが256バイトの長さ
をもち、プール2は制御情報用のバツフアプール
で、1個のバツフアが32バイトの長さをもつ。2
63はバツフア確保要求時、バツフアアドレス保
持部262からバツフアアドレスを読出すための
読出しポインタ部であり、バツフアプール当りバ
ツフア用途に応じ2種類のポインタをもつ、26
4はバツフア返却要求時、バツフアアドレス保持
部262への書込みアドレスを示す書込みポイン
タ部であり、バツフアプール当りバツフア用途に
応じ2種類のポインタをもつ(本実施例ではバツ
フアプールのバツフア用途を2種類としている)。
265及び266はそれぞれ読出しポインタ部2
63及び書込みポインタ部264からのポインタ
読出しレジスタ及びポインタ書込みレジスタであ
り、267及び268はそれぞれポインタ読出し
レジスタ及びポインタ書込みレジスタの各出力の
インクリメンタである。269及び270は読出
し制限突入値保持レジスタ及び読出し制限解除値
保持レジスタであり、それぞれバツフアプールの
バツフア用途対応に2組づつ設けられる。271
はバツフア制限突入状態表示レジスタであり、バ
ツフアプールのバツフア用途対応に2ビツトあ
る。272はバツフアアドレス保持部262から
のバツフアアドレス読出しデータ用又はバツフア
アドレス保持部262への返却用バツフアアドレ
スデータ用のデータバスであり、メモリバス24
内のデータバスに接続される。273はバツフア
制限に突入したことをプロセツサ部22へ通知す
るための信号線、274はバツフア制限を解除し
たことをプロセツサ部22へ通知するための信号
線、275はバツフア制限突入状態でバツフア確
保要求がきたとき、あるいは当該バツフア確保要
求によるバツフア確保後、バツフア制限に突入し
たとき要求元へその旨通知する信号線である。
なお、初期設定時、バツフアアドレス保持部2
62、読出しポインタ部263、書込みポインタ
部264、読出し制限突入値保持レジスタ26
9、読出し制限解除値保持レジスタ270及びバ
ツフア制限突入状態表示レジスタ271に対する
プロセツサ部22からの初期設定用のデータ線及
びアドレス線は便宜上省略している。
さて、初期設定時プログラムにより、バツフア
アドレス保持部262には、必要なバツフア個数
分のバツフアのアドレスが設定され、読出しポイ
ンタ部263はオールクリアし、書込みポインタ
部264には当該バツフアプールに設定すべきバ
ツフア個数を設定し、読出し制限突入値保持レジ
スタ269及び読出し制限解除値保持レジスタ2
70にはバツフアプールのバツフア用途毎に制限
突入値及び制限解除値が設定されている。バツフ
ア制限突入状態表示レジスタ271はクリアされ
ている。
今、ホストインタフエース部21から、バツフ
アプール1のデータ送信用のバツフア用途のバツ
フア確保要求を受けると、バツフア管理部26の
制御回路260は第5図に示すようにステツプS1
でバツフアプール1の当該バツフア用途のバツフ
ア制限突入状態フラグTRSFを読出し、それが
“1”か否かをチエツクする。“1”であればその
バツフア用途は既に読出し制限突入状態であり、
新たなバツフアの確保ができないのでステツプS2
でホストインタフエース部21に信号線275に
より「バツフア確保失敗」を通知して当該処理を
終了する。ステツプS1でフラグTRSFが“0”で
あればステツプS3で読出しポインタ部263のバ
ツフアプール1用の内容をポインタ読出しレジス
タ265に読出し、その内容をアドレスとしてバ
ツフアアドレス保持部262のバツフアプール1
の内容を読出し、データバス272を通してホス
トインタフエース部22へ送出すると共に、前記
ポインタ読出しレジスタ265の内容をインクリ
メンタ267によりインクリメントして、読出し
ポインタ部263のバツフアプール1の内容を更
新する。一方、書込みポインタ部264からバツ
フアプール1用の内容を読出し、その内容と前記
インクリメントした値との差分から、バツフアプ
ール1で使用可能な残りのバツフア数を算出し、
その算出値と読出し制限突入値保持レジスタ26
9内のバツフアプール1用のバツフア用途(2種
類)の読出し制限突入値の値をそれぞれ比較する
(ステツプS4)。その結果、あるバツフア用途の読
出し制限突入値の値が、残バツフア数と等しいか
又はより大きければ、バツフア制限突入状態表示
レジスタ271内の該当するバツフア用途のビツ
トを“1”にする(ステツプS5)。と共に、当該
バツフア用途での以後のバツフア確保は禁止する
旨、信号線273によりプロセツサ部22へ通知
する。ステツプS4でいずれのバツフア用途でも読
出し制限突入値の値が、残バツフア数より小さけ
れば、まだ読出し可能な空バツフアが存在するこ
とを示しており、プロセツサ部22へは何の通知
もしない。
ステツプS6ですべてのバツフア用途について比
較したかチエツクし、比較してないバツフア用途
があればステツプS7に移り、iを更新して他のバ
ツフア用途についての比較に移る。即ちステツプ
S8で設定されたバツフア用途のバツフア制限突入
状態フラグTRSFを読出し、それが“1”か否か
をチエツクする。それが“1”ならステツプS6
移り、“1”でなければステツプS9ですべてのバ
ツフア用途についても比較が終つたかチエツク
し、終つてなければステツプS4に戻り、終つた場
合はステツプS10に移り、制限に突入したバツフ
ア用途があるかチエツクし、制限突入したバツフ
ア用途があつた場合はステツプS11でトラヒツク
制限条件が発生したことの割込み要求を出す。
以上のことから、同一バツフアプールでも、2
つのバツフア用途の読出し制限突入値の値を変え
ておくことにより、バツフア確保に関する優先処
理が可能となる。例えば回線インタフエース部2
3のバツフア用途の読出し制限突入値をホストイ
ンタフエース部21のそれより大きくしておけ
ば、回線インタフエース部23のバツフア用途で
先に読出し制限突入状態が発生する。従つてこの
通知を受けたプロセツサ部22で走行するプログ
ラムが、回線に接続されている端末に「受信不
可」を通知してその端末からの送信を禁止してお
くことにより、ホストプロセツサ1に蓄つている
送信データをすべて送出してしまうことができ
る。またバツフア確保要求があるごとに、その要
求に対しバツフアを割当てると、残りバツフア数
が減少して、他のバツフア用途についても読出し
制限突入状態になることがあり、このことがバツ
フア確保が行なわれるごとにチエツクされる。
一方、プロセツサ部22上で走行するプログラ
ムが使用済みのデータバツフアをバツフアプール
1に返却する出力命令を発行すると、制御回路2
60は第6図に示すようにステツプS12で書込み
ポインタ部264内のバツフアプール1用の内容
をポインタ書込みレジスタ266へ読出し、その
内容をアドレスとして、メモリバス24内のデー
タバス272上の内容をバツフアアドレス保持部
262のバツフアプール1の領域に書込んだのち
前記出力命令の終了処理を行うと共に、ポインタ
書込みレジスタ266の内容をインクリメントし
て書込みポインタ部264のバツフアプール1用
の内容を更新する。一方、読出しポインタ部26
3からバツフアプール1用の内容を読出し、その
内容と前記インクリメントした値との差分からバ
ツフアプール1で使用可能な残りのバツフア数を
算出し、その算出値と読出し制限解除値保持レジ
スタ270内のバツフアプール1用のバツフア用
途(2種類)の読出し制限解除値の値をそれぞれ
比較する。その結果、バツフア制限突入状態表示
レジスタ271内のバツフアプール1のバツフア
用途で、“1”の状態(バツフア制限突入中)の
バツフア用途の読出し制限解除値の値が残バツフ
ア数に等しいか、より小さければバツフア制限突
入状態表示レジスタ271の前記“1”のビツト
を“0”にすると共に空バツフア量が増加したた
め、当該バツフア用途でのバツフア使用が可能に
なつた旨信号線274によりプロセツサ部22へ
通知する。バツフア制限突入中のいずれのバツフ
ア用途でも読出し制限解除値の値が、残バツフア
数より大きければまだバツフアの読出し禁止中で
あることを示しており、プロセツサ部22へは何
の通知もしない。
ステツプS13でバツフア用途番号jを0にし、
ステツプS14でその指定したバツフア用途jのバ
ツフア制限突入状態表示(TRSF)レジスタ27
1を読出し、それが“1”ならばステツプS15
移り、そのバツフア用途jの解除値と、空バツフ
ア量とが一致するかをチエツクし、一致した場合
はステツプS16でそのバツフア用途のバツフア制
限突入状態表示レジスタ71の内容を“0”にす
る。ステツプS17でj=3か、つまりすべてのバ
ツフア用途についてバツフア用途解除値と空バツ
フア量との一致チエツクを終了したかチエツクさ
れる(この例ではバツフア用途の数は4)。j=
3でなければステツプS18でバツフア番号jが+
1されてステツプS14に戻る。j=3であればス
テツプS18で制限解除されたバツフア用途がある
かチエツクされ、制限解除されたものがあれば、
ステツプS19で割込みによりそのことが通知され
る。
プロセツサ部22、回線インタフエース部23
からのバツフア確保要求及びバツフア返却要求処
理も前記方法と同一である。なお、読出し制限突
入値及び読出し制限解除値は、バツフアプール毎
の空バツフア数を設定する。また、バツフア使用
制限解除値はバツフア使用制限突入と解除が頻繁
に発生してプロセツサ部を擾乱させるのを防ぐた
めにバツフア使用制限突入値より大きな値を設定
する。しかし、読出し制限突入値と読出し制限解
除値は同一値としてもよい。
<効果> 以上説明したように、同一バツフアプールにお
いて読出し制限突入値及び読出し制限解除値をバ
ツフア用途毎に設定することによりバツフア用途
単位に優先処理が可能になると共に、バツフア使
用率をパラメータとして通信制御装置上で処理す
べきトラヒツク量をきめ細かく制御できる利点が
ある。また、バツフアアドレス保持部にバツフア
の大きさに応じ、複数のバツフアプールを設ける
ことによりメモリの有効利用を図ることができ
る。更にバツフアアドレス保持部内のバツフアプ
ールの数あるいはバツフアプール内のバツフア用
途の数は適用するシステム規模に応じ変更するこ
とができる。また、メモリバス上にバツフア管理
部を配置することにより、バツフア要求元(ホス
トインタフエース部、プロセツサ部及び回線イン
タフエース部等)の個数が増加しても容易に対処
可能である。
【図面の簡単な説明】
第1図はセンタシステムにおける従来の通信制
御装置の接続を示すブロツク図、第2図は機能分
担によるホストプロセツサと通信制御処理装置と
の接続を示すブロツク図、第3図はこの発明の実
施例における通信制御処理装置を示すブロツク
図、第4図はバツフア管理部の具体例を示すブロ
ツク図、第5図はバツフア確保要求時の動作例を
示す流れ図、第6図はバツフア返却時の動作例を
示す流れ図である。 10:メインメモリ、11:メインメモリ制御
部、12:中央処理装置、13:転送制御装置、
14:通信制御装置、20:通信制御処理装置内
のメモリ、21:ホストインタフエース部、2
2:プロセツサ部、23:回線インタフエース
部、24:メモリバス、251〜25m:通信回
線、26:バツフア管理部、260:制御回路、
261:アドレス情報線、262:バツフアアド
レス保持部、263:読出しポインタ部、26
4:書込みポインタ部、265,266:ポイン
タ読出しレジスタ、267,268:インクリメ
ンタ、269:読出し制限突入値保持レジスタ、
270:読出し制限解除値保持レジスタ、27
1:バツフア制限突入状態表示レジスタ、27
2:データバス、273:バツフア制限突入通知
用信号線、274:バツフア制限解除通知用信号
線、275:バツフア確保失敗通知用信号線。

Claims (1)

  1. 【特許請求の範囲】 1 複数のデータ通信回線とホストプロセツサと
    の間で、データの転送を制御する通信制御処理装
    置において、メモリ部、前記メモリ部のバスに接
    続されるホストプロセツサとのインタフエース
    部、処理プログラムが走行するプロセツサ部、回
    線とのインタフエース部及び前記メモリ部上の任
    意のバツフアのアドレスを、バツフアの大きさ毎
    にグループ化して保持するバツフアアドレスプー
    ル部前記バツフアのグループ毎に、複数のバツフ
    ア用途を定義し、そのバツフア用途毎のバツフア
    使用制限値を保持するバツフア使用制限値保持部
    と、 前記ホストプロセツサとのインタフエース部、
    プロセツサ部あるいは回線とのインタフエース部
    から任意のバツフア用途に対してバツフアの使用
    要求が発せられると、該当するバツフア用途のバ
    ツフア使用状態フラグが使用禁止を表示していれ
    ば、その旨要求元に通知する手段と、使用可能を
    表示していれば、該当するバツフアプールの空バ
    ツフアに対応するバツフアアドレスを要求元に割
    当てると共に、そのバツフアプールの残りのバツ
    フア数とそのバツフアプールの各バツフア用途の
    バツフア使用制限値とをそれぞれ比較し、バツフ
    ア使用制限に達しているバツフア用途に対応する
    バツフア使用状態表示フラグを使用禁止状態にし
    て、その旨プロセツサ部へ通知する手段と、前記
    ホストプロセツサとのインタフエース部プロセツ
    サ部、あるいは回線とのインタフエース部から使
    用済みのバツフアの返却要求が発せられると、該
    当するバツフアプールに格納すると共に、そのバ
    ツフアプールの残りのバツフア数と、当該バツフ
    アプールのバツフア用途のうち、バツフア使用状
    態表示フラグが使用禁止状態を示しているバツフ
    ア用途のバツフア使用制限値をそれぞれ比較し、
    バツフア使用制限が解除されているバツフア用途
    がある場合は、当該バツフア用途のバツフア使用
    状態フラグを使用可能状態にして、その旨プロセ
    ツサ部へ通知する手段とを有するバツフア管理部
    とを有することを特徴とする通信制御処理装置。
JP58113347A 1983-06-22 1983-06-22 通信制御処理装置 Granted JPS605367A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58113347A JPS605367A (ja) 1983-06-22 1983-06-22 通信制御処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58113347A JPS605367A (ja) 1983-06-22 1983-06-22 通信制御処理装置

Publications (2)

Publication Number Publication Date
JPS605367A JPS605367A (ja) 1985-01-11
JPH0148574B2 true JPH0148574B2 (ja) 1989-10-19

Family

ID=14609944

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58113347A Granted JPS605367A (ja) 1983-06-22 1983-06-22 通信制御処理装置

Country Status (1)

Country Link
JP (1) JPS605367A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0783381B2 (ja) * 1986-05-21 1995-09-06 日本電装株式会社 シリアル通信制御装置
JPH01276257A (ja) * 1988-04-27 1989-11-06 Yamatake Honeywell Co Ltd 通信制御装置
JPH03174645A (ja) * 1989-09-29 1991-07-29 Yokogawa Electric Corp Cpu間のメッセージ通信装置

Also Published As

Publication number Publication date
JPS605367A (ja) 1985-01-11

Similar Documents

Publication Publication Date Title
US4272819A (en) Inter-subsystem direct transfer system
JP2977688B2 (ja) マルチプロセッシング装置、方法、及びこれらに使用するプロセッサ
US7200695B2 (en) Method, system, and program for processing packets utilizing descriptors
US4092715A (en) Input-output unit having extended addressing capability
US20030126322A1 (en) Method and apparatus for automatically transferring I/O blocks between a host system and a host adapter
EP0464615A2 (en) Microcomputer equipped with DMA controller
JP3807250B2 (ja) クラスタシステム、コンピュータ及びプログラム
JPH02310664A (ja) 共有メモリを用いた通信方式
CA2007737C (en) Data transfer operations between two asynchronous buses
US6105080A (en) Host adapter DMA controller with automated host reply capability
US5204954A (en) Remote storage management mechanism and method
EP3945406A1 (en) Storage device and method for processing commands
JP2001333137A (ja) 自主動作通信制御装置及び自主動作通信制御方法
GB2396450A (en) Data bus system and method for performing cross-access between buses
JPH0148574B2 (ja)
JP4856413B2 (ja) 演算処理装置、情報処理装置、及び演算処理装置の制御方法
JPH08161254A (ja) 情報処理システムおよびそのバス調停方式
JPS593774A (ja) アクセス処理方式
JP3082297B2 (ja) タスク制御方式
JP3349547B2 (ja) スケジューリングシステム
KR930005843B1 (ko) 다중 프로세서 시스템의 다수의 서브 프로세서 제어방법
KR100215572B1 (ko) 인터페이스 버퍼 제어 방법 및 장치
JPH04348442A (ja) アドレス変換装置
JPS6327936A (ja) フアイル管理方法
JPH11353197A (ja) 共有プール資源制御方式