JPH02310664A - 共有メモリを用いた通信方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、マルチプロセッサシステムの通信方式に係わ
り、特にプロセッサ間通信のＣＰＵオーバヘッド削減に
好適なプロセッサ間通信方式に関する。

（従来の技術〕 サブシステム毎に独立した主記憶をもつ計算機システム
間の通信方式の１つは、特開昭６０−８４６５８のよう
にチャネル結合装置により入出力と同様の方法で通信す
る方式であった。この方法では１通信に要するプロセッ
サのオーバへ２ドが大きくなるため、プロセッサの命令
によりアクセス可能な主記憶装置とは異なる共有記憶装
置を設けて、これを複数のサブシステム間で共有し、通
信バッファとして用いる方式がある。

特開昭５８−５６０６３は、システム監視装置内に通信
用の共有記憶装置を設け、これをサブシステムごとに分
割して通信バッファとする。送信は、送信側プログラム
からの依頼を受けたオペレーティングシステム（以下Ｏ
Ｓと略記）が、共有記憶装置内の相手サブシステムに対
応する通信バッファに通信データを書込む０通信データ
には、送信プログラムから受信プログラムへの通信メツ
セージ（以下単にメツセージと呼ぶ）と、送信側および
受信側プログラムの識別情報などが含まれる。システム
監視装置は相手サブシステムに対して割込みを発生させ
る。受信は、割込みを受けた相手サブシステム内のＯＳ
が１通信バッファから通信データを読出し、識別情報な
どを解読して受信側プログラムにメツセージを伝えるも
のである。

特開昭６０−２３７５６６は、共有記憶装置の一部をサ
ブシステムごとに分割して通信バッファとして予めアド
レスを決めておく、送信は、送信側プログラムからの依
頼を受けたＯＳが、共有記憶装置内の相手サブシステム
に対応する通信バッファに、通信データ（メツセージと
識別情報など）を書込み、他の手段で相手サブシステム
に対して割込みを発生させる。受信は、割込みを受けた
相手サブシステム内のＯＳが、自サブシステムに対応す
る通信バッファから通信データを読出し、この中から識
別情報などを解読して受信側プログラムにメツセージを
伝える。また、受信側のＯＳがその通信バッファに特定
のパターンを書込むことにより通信データを受信したこ
とを送信側サブシステムに通知するものである。

【発明が解決しようとする課題〕

上記従来技術は、以下の点で問題があった。

（１）共有記憶装置の一部である通信バッファの大きさ
が固定的であったため９通信バッファよりも大きい通信
データ（メツセージと識別情報から成る）を転送する場
合に、通信バッファの大きさでその通信データを分割し
複数回に分けて通信する必要があった。このために１通
信のための送信側および受信側サブシステムのＣＰＵオ
ーバヘッドは通信回数と共に増加する。

一方１種々の通信データよりも十分大きい領域を通信バ
ッファとして予め準備すると１通信回数の増加は防止で
きるが、実際には使用されない部分が共有記憶装置上に
生じるため共有記憶装置の利用効率が低下する。

（２）また、特開昭６０−２３７５５６のように通信バ
ッファがサブシステムごとに１つであると、上記の複数
回の通信は逐次的に行う必要があった。即ち、通信バッ
ファが一回の通信で占有されるため、受信側のサブシス
テムがこれを受信したことを確認する（連絡を受は取る
）まで、送信側のサブシステムは次の通信ができない、
このため、通信にかかる時間が長くなる。

さらに、上記のように複数回の通信が１つの通信を分割
したものではなくても、送信および受信側のプログラム
の組合せがそれぞれ異なるが送信および受信側サブシス
テムが同じであるような、多数の独立な通信であっても
、同様に通信が逐次的になって通信時間が長くなる。

（３）また、上記のように通信が逐次的になると複数の
通信が待拶訊ることになり、そのための待ち行列の制御
が送信側サブシステム内で必要になる。即ち、あるサブ
システムで複数のプログラムから送信依頼がＯＳに対し
て順次要求された場合、ＯＳは最初の通信中は２番目以
降の送信を例えば待ちキューを作って順番に待たせ、最
初の通信が終了したら２番目の通信を開始する様な制御
を行う必要がある。このために、待ち制御のためのＣＰ
Ｕオーバヘッドが増加する。

（４）サブシステム内ではＯＳのような管理プログラム
により取りまとめられた複数の処理プログラムが動作す
る２通信データには、送信及び受信プログラムを特定す
るための識別情報と処理プログラム間のメツセージが混
在している。このため、一旦ＯＳが通信データを共有記
憶装置から主記憶装置に読出して識別情報を解読して、
そのＯＳの制御下の受信プログラムに通知する必要があ
る。しかし、共有記憶装置内の通信バッファは次の通信
のために早期に解放する必要があるので、ＯＳは受信側
プログラムに通信データのうちのメツセージ部分を主記
憶装置に転送する必要があった。即ち、受信側ＯＳが共
有記憶装置上の通信データをＯＳ用に割り当てられた主
記憶装置内の領域に読出し、さらに受信プログラムに割
り当てられた主記憶装置内の領域に転送するという２段
階の転送が必要になって１通信処理のＣＰＵオーバヘッ
ドが増加する。

本発明は上記（１）〜（４）の問題点を解決することを
目的とする。

（１１ｇ！１１を解決するための手段〕上記（４）の問
題点を解決するため本発明では、通信データの内のサブ
システムおよび受信プログラムを特定する識別情報とプ
ログラム間のメツセージを分離し、識別情報を送信する
手段と、該識別情報を保持する手段と、該識別情報を受
信する手段を設け、（１）の問題点に対しては、必要に
応じて共有記憶装置内のメモリ上にプログラムに対応し
たサイズを可変にした領域を割り当ててメツセージを配
置する手段を設けて通信するようにしたものである。

また、上記（２）のｒｊＪＩＭ点を解決するため、該識
別情報として受信プログラムを各ビット位置で特定する
通信ＩＤを用い、（３）の問題点に対しては該識別情報
を格納する際に複数の通信ＩＤの論理和をとったものを
保持する手段を設けたものである。

〔作用〕

一般に１つのサブシステムでは１つのＯＳの制御下で複
数の処理プログラムが並行して動作する。

複数のサブシステムからなるマルチプロセッサでは、Ｏ
Ｓ間の通信のみならず処理プログラム間での通信が必要
である。処理プログラム間の一回の通信で授受するデー
タ長は、その処理の内容により異なっている。従って、
共有記憶装置内のメモリ上の通信バッファを固定的に設
けず、処理プログラムの処理内容に応じて共有記憶装置
内のメモリ上に領域をアドレスおよび範囲を可変にして
動的に確保することが有効である。

動的な領域確保のためにはＯＳ間通信を用いるが、この
通信は送信および受信プログラムを識別・する情報と共
有記憶装置内のメモリ上の位置および範囲を連絡するだ
けで良いので、通信バッファは固定的であっても不都合
が生じない０本発明の通信方式では、ＯＳ間通信のため
の通信バッファは固定的に設けられ、処理プログラムの
ための通信バッファは動的に確保される。

動的な領域確保のため６１つの方式を以下に示す、ある
処理プログラム（送信プログラム）が他の処理プログラ
ム（受信プログラム）との通信を開始する場合を考える
。送信および受信プログラムをζ便するＯＳをそれぞれ
送信側ＯＳおよび受信側ＯＳと呼ぶことにする。まず、
送信プログラムが送信側ＯＳに対して、通信に必要な記
憶容量と受信プログラムを表す情報を知らせることによ
り、共有記憶装置内のメモリ上に通信バッファの確保を
要求する。送信側ＯＳは、共有記憶装置内のメモリ上の
空き領域から指定された記憶容量（アドレスと範囲）を
割当てるとともに、識別情報である前記通信ＩＤの受信
側サブシステムに対応する部分から未だ使用していない
ビット位置（１ビツト）を割当てる。送信側ＯＳは、割
当てた共有記憶装置内のメモリ上の通信バッファのアド
レスと範囲および通信ＩＤのビット位置および受信プロ
グラムを特定する情報を、受信側ｏｓにＯＳ間通信を用
いて連絡する。これにより、送信および受信側ＯＳは、
受信プログラムに対応した共有記憶装置内のメモリ上の
通信バッファのアドレスと範囲および通信ＩＤのビット
位置を認識することができる。送信および受信側ｏｓは
それぞれ送信および受信プログラムに共有記憶装置内の
メモリ上の通信バッファのアドレスと範囲を通知する。

このようにして、共有記憶装置内のメモリ上に送信およ
び受信プログラム間の通信バッファが動的に確保される
。

通信バッファを確保したあとの通信は以下ようにして行
う、まず、送信プログラムが受信プログラムに伝えるメ
ツセージを該通信バッファに書込み、送信側ＯＳに送信
を依頼する。送信側ＯＳは、受信側プログラムに対応し
たビット位置に１を設定した通信ＩＤのみを送信する。

受信側ＯＳは該ビット位置から受信プログラムを特定し
、受信プログラムに通知する。受信プログラムは、該通
信バッファからメツセージを読出すことにより、送信お
よび受信プログラム間の通信が実現される。

通信ＩＤの送信および受信は以下のようにして行なわれ
る０通信ＩＤの送出および読出しのために専用の命令が
準備され、それぞれ送信命令および受信命令と呼ぶ、こ
れらの命令は、共有記憶装置内のメモリ上のデータの読
出しと書込みの命令とは区別され、共有記憶装置内のメ
モリ上のデータ領域とは別の共有記憶装置内の保持回路
上のレジスタに対してアクセスする命令である。送信側
ＯＳは、共有記憶装置に対して送信命令を発行し保持回
路内のレジスタに通信ＩＤを送る。保持回路はレジスタ
内の内容と送られてきた通信ＩＤとの論理和をとってレ
ジスタに格納する。保持回路は、レジスタ内の値がＯで
ないならば対応する受信側サブシステムに対して割込み
要求を発生する。

割込み要求を受けた受信側ｏｓは、共有記憶装置に対し
て受信命令を発行し、保持回路内のレジスタの値を読出
しを求める。保持回路はレジスタの内容を受信側ＯＳに
送るとともに、レジスタの内容をクリアして割込み要因
をリセットする。

〔実施例〕

以下１本発明の一実施例を図面を用いて説明する。

第１図は、本実施例のシステム構成を示すブロック図で
ある。該システムは、ｎ個のサブシステム１０−１〜ｎ
とそれらにより共有される共有記憶装Ｗ１２０よりなる
。各サブシステムはそれぞれれ１つのＯＳの元で動作す
る。各サブシステム内は複数の命令処理装置を含んでも
よいが、第１図では簡単化のため１つの命令処理装置１
１０−　ｉや主記憶１２０−ｉ　　（ｉ＝１〜ｎ）など
から構成される場合について説明する。なお、簡単化の
ため以下の説明では各サブシステムを識別するサフィッ
クスｉを誤解が生じない場合は省略する。共有記憶表［
１２０は、各サブシステムからの要求から１つを選択す
る共有記憶コントローラ６０と、ＲＡＭ等で構成される
メモリ５０、および本発明で特徴的な保持回路４０より
なる。

本発明で導入される送信および受信命令は、各サブシス
テムから共有記憶装置１２０に対して要求され、保持回
路４０で実行される。保持回路４０は、オア回路４１．
ゲート４２．レジスタ４３゜ノンゼロ検出回路から構成
されるＲａｒｄ　／　Ｗｒｉｔｅ割込み発生回路４４な
どから構成される。送信命令により与えられる通信ＩＤ
は、既に格納されているレジスタ４３の値とオア回路４
１で論理和がとられ、レジスタ４３に格納される。レジ
スタ４３の値番≠、ノンゼロ検出回路４４でチェックさ
れ。

０でない場合にはビット位置に対応するサブシステムに
対して割込み要求が発行される。受信命令が該サブシス
テムから発行されると、保持回路４０は、レジスタ４３
の内容を該サブシステムに送出するとともに、ゲート４
２を用いて該サブシステムに対応する部分のレジスタ４
３の内容をクリアする。

各装置の詳細を説明する前に本発明の通信手順の概略を
まず説明する。

第２図は主記憶装置上のデータ配置と共有記憶装置内の
メモリ上のデータ配置を示したものである。主記憶装置
は、ＯＳ用の領域と各処理プログラム用の領域に分割さ
れる。第２図では、２つのサブシステム１００−１と２
についてそれぞれ２つの処理プログラムがある場合を示
した。すなわち、主記憶装置１２０−１には０８１とプ
ログラムＡおよびＢ用の領域が存在し、主記憶装ｗ１２
〇−２にはＯＳ２とプログラムＣとＢ用の領域が存在す
る。共有記憶装置２０のメモリ５ｏには、メモリ上の領
域の割当てを管理するためのインデクス領域２１とＯＳ
間通信のためのＯＳ固定領域２２が予め割り当てられて
おり、他の領域は動的に確保することで処理プログラム
などが自由に使用できる。第２図に於いてＯＳ固定領域
２２の番号Ｏｊは、ＯＳｊへの通信のための通信バッフ
ァ２３Ａ−Ｄを示している。

第３図は１本実施例における識別情報である通信ＩＤの
形式を示したものである１通信ＩＤはｎバイトからなり
各１バイトが各サブシステムに対応する。各バイトのビ
ット０は各サブシステム内のＯＳを意味するよう予め割
り当てておく、残りの７ビツトは処理プログラム用に使
われるが、通信の必要に応じて動的に割り当てられる。

動的な領域確保の１例を第７図を用いて説明する。ＯＳ
１の処理プログラムＡが０８２の処理プログラムＣに対
して通信を開始する場合を考える。

処理プログラムＡがＯＳＩに対して、通信に必要な共有
記憶装置内のメモリ上の通信バッファの容量と受信先が
処理プログラムＣであることを知らせる。ＯＳ１は、共
有記憶装置内のメモリ上のインデクス領域２１を参照し
て空き領域のサイズを調らべ、空き領域から通信バッフ
ァ領域２３Ｇを確保する（アドレスとサイズを決定する
）とともに、処理プログラムＣがサブシステム２に存在
することから通信ＩＯの２バイト目の１ビツトを割り当
てる。今２バイト目の最初のビットはＯＳ２に割り当て
られているのでつぎのビット１を割り当てる。ＯＳ１は
、割り当てた通信バッファの共有記憶装置内のメモリ上
のアドレスとサイズおよび処理プログラムＣと通信ＩＤ
のピット位置の対応を示す情報をＯＳ固定領域２２の０
２に書込み。

そして、ＯＳ２を意味する２バイト目のビットＯを１に
した通信ＩＤを指定して送信命令を発行する。ＯＳ２は
１割込みを受けると受信命令を発行し通信１０を読み出
す１通信ＩＤのＯＳ２を表すビットが１になっているの
で、ＯＳ固定領域２２の０２を読出し１割当てられた通
信バッファの共有記憶装置内のメモリ上のアドレスとサ
イズおよび通信ＩＤのピット位置および受信プログラム
がＣである旨の情報を受は取る。ＯＳ２は、これらの情
報を受は取った旨をＯＳ固定領域２２の０１に書込み、
ＯＳ１を示す通信ＩＤのビットを１にして上記と同様な
方法で０８１に連絡する。ＯＳ１およびＯＳ２はそれぞ
れ処理プログラムＡとＣに対して、通信バッファ領域Ｃ
のアドレスとサイズを通知することにより、処理プログ
ラムＡからＣへの通信バッファ２３Ｇが動的に確保され
る。

処理プログラムＣからＡへの通信バッファ領域２３Ａの
動的確保も同様の手順により行える。一般に双方行の通
信パスが必要になるので、処理プログラムＡからＣへの
通信バッファ２３Ｃと処理プログラムＣからＡへの通信
バッファ２３Ａの確保を一回で同時に実施しても良い、
あるいは１つの領域を半分に区切って、前半を送信用後
半を受信用などとしても良い。

通信バッファを一部確゛保したら、処理プログラムＡか
らＣへの通信メツセージの転送は以下のようにして行う
６通信メツセージの転送手順を第８図に示す、まず、処
理プログラムＡが処理プログラムＣに伝えるメツセージ
を該通信バッファ領域２３Ｃに書込み、０８１に送信を
依頼する。○Ｓ１は、処理プログラムＣを意味するビッ
ト（２バイト目のビット１）位置に１を設定した通信Ｉ
Ｄを送信命令で送る。ＯＳ２は該ビット位置から処理プ
ログラムを特定し、処理プログラムＣに通知する。処理
プログラムＣは、該通信バッファ領域Ｃからメツセージ
を読出すことにより、プログラム間の通信が実現される
。

このように、処理プログラム間の通信バッファが動的に
確保されるので１通信に必要とする量の共有記憶装置内
のメモリ領域を使用でき、また。

そのメツセージを格納した通信バッファ領域は処理プロ
グラムが直接参照するので、主記憶装置内のメモリ上の
ＯＳ領域にメツセージを一部写すような２段階の転送を
行う必要はなくなる。

今、第２図のように共有記憶装置内のメモリ上に通信バ
ッファ領域２３Ａ、２３Ｂ、２３Ｃ。

２３Ｄが確保され、それらに対応して通信ＩＤのビット
が第３図のように割り当てられているとする。即ち、領
域２３Ａは処理プログラムＡへの通信バッファ、領域２
３Ｂは処理プログラムＢへの通信バッファ、領域２３Ｇ
は処理プログラムＣへの通信バッファ、領域２３Ｄは処
理プログラムＤへの通信バッファであり、それらに対応
する通信ＩＯのビット位置は、それぞれ１バイト目のビ
ット１．１バイト目のビット２．２バイト目のビット１
，２バイト目のビット２である。

この様な状況で、処理プログラムＡからＣへの通信と処
理プログラムＢからＤへの通信が行なわれる場合を第９
図を用いて説明する。処理プログラムＡとＢのメツセー
ジ書込みは、領域２３Ｃと２３Ｄが別々であるため独立
に（概念的には並列に）実行できる。ＯＳ１に対して処
理プログラムＡからの送信要求があり、ＯＳ１は通信Ｉ
Ｄの２バイト目のビット１に１を設定して送信命令を発
行する。そののち、ＯＳ１に対して処理プログラムＢか
らの送信要求があった場合、Ｏ５Ｌは通信ＩＤの２バイ
ト目のビット２に１を設定して送信命令を続けて発行す
ることができる。即ち、最初の送信命令に対する受信命
令が発行されないうちにつぎの送信命令を発行してよい
１通信Ｉｆ）は、第１図の保持回路４０で論理和がとら
れてレジスタ４３に保存される。こののち、ＯＳ２が受
信命令を発行して通信ＩＤを読出すと２バイト目のビッ
ト１と２がともに１であるので、処理プログラムＣとＤ
の両方に通知する。処理プログラムＣとＤは、領域２３
Ｇと２３Ｄからそれぞれメツセージを読出すことが独立
に（概念的には並列に）行える。

また、通信ＩＤの複数のビットに１を設定することによ
り、−回の送信命令で複数の処理プログラムに対して通
信する、いわゆる同報通信が簡単に実現できる。

このように、独立した複数の通信が並列して実行できる
ので通信時間が短縮され、また、ＯＳＩでの待ちが発生
しないので待ち行列を作る必要がなくなる。さらに、あ
る１つの処理プログラムに着目すると通信は双方的であ
り、メツセージの受は取りが確認されるまでっぎの通信
を行わない場合が多いので、処理プログラム内での待ち
制御も非常に簡単になるか実際的に不要になる。

以下、第１図に示した各装置の構成を図を用いて詳細に
説明する。

第４図は、第１図の令命処理装置１１０における本通信
方式に関連する部分の構成を示したブロック図である。

第４図は、命令レジスタ１１１と命令デコーダ１１２お
よび汎用レジスタ群１１３を示している。

本実施例における送信命令、受信命令、および共有記憶
装置内のメモリ上のデータの読出し命令と書込み命令は
通常の命令と同様、動作コードとアドレスなどの指定部
分からなっている。ここでは、ＩＢＭ社システム／３７
０で用いられているようなＲＲＥ形式の命令形式を想定
する。即ち入動作コード２バイトと２つの汎用レジスタ
番号（Ｒ１とＲ２）を指定する１バイトとその他の１バ
イトからなる４バイト長の命令語である。Ｒ１で示され
る汎用レジスタは主記憶装置上のデータのアドレスをＲ
１の次の汎用レジスタＲ１＋１はサイ〆を、汎用レジス
タＲ２は共有記憶装置内のメモリ上のアドレスを指定す
る。なお、送信および受信命令は共有記憶装置内のメモ
リ上のデータをアクセスしないのでＲ２の部分は使用さ
れない。

Ｒ１およびＲ２部分はｌｊ、１１１Ａにより汎用レジス
タ群１１３に与えられすでに述べたような対応するレジ
スタの内容が読出される。即ち、汎用レジスタＲ１の主
記憶装置のアドレスは線１０Ｂに、汎用レジスタＲ２の
は共有記憶装置内のメモリ上のアドレスは線１０Ａに、
汎用レジスタＲ１＋１のサイズは線１０Ｌにそれぞれ出
力する。命令デコーダ１１２は、動作コードである線１
１１Ｂとサイズを表す線１０Ｌをデコードし制御信号１
０Ｃを出力する。制御信号１０Ｃは、命令の種類と長さ
を示すもので、命令の種類としては動作コードそのもの
を出力しても良い、また、長さとしては、共有記憶装置
内のデータの読出しまたは書込み命令の場合は線１０Ｌ
の値そのものを、送信および受信命令の場合には通信Ｉ
Ｄと同じ長さく即ちｎバイト）を出力する。主記憶装置
のアドレスＩＯＢは主記憶装置１２０に、共有記憶装置
内のメモリのアドレスＩＯＡは共有記憶コントローラ６
０に、命令の種類を表す制御信号１０Ｃは主記憶装［１
２０および共有記憶コントローラ６０の両方に、それぞ
れ送られる。なお、送信および受信命令の場合には共有
記憶装置内のメモリのアドレスＩＯＡは使用されない。

第４図の割込み処理回路１１４は、保持回路４０からの
割込み信号１０Ｅが１のとき、命令処理装置内で割込み
を発生させ対応する各種タスクを起動する０割込み処理
回路１１４は従来と同様であり、保持回路４０からの割
込み信号１０Ｅは例えば外部割込み信号の１つとして位
置付けられる。

ここで、第１図に戻り命令毎に処理の制御について説明
する。

命令語が共有記憶装置内のメモリからのデータの読出し
命令であった場合、共有記憶コントローラ６０はアドレ
ス１０Ａで始まる領域から制御線１０Ｇで示される長さ
だけのデータをメモリ５０から一データ線１０Ｄに読出
し、主記憶装置１２０はアドレスＭＩＯＢで始まる領域
に指定された長さのデータをデータ線１０Ｄから書込む
。

命令語が共有記憶への書込み命令であった場合、主記憶
装置１２０はアドレスＩＯＢで始まる領域から制御＃ｉ
１１０　Ｃで示される長さのデータをデータ線１０Ｆに
読出し、共有ｔｄ憶コントローラ６゜はアドレスｕＡ１
０Ａで始まる領域に指定された長さのデータをデータｌ
ｉｔ　ｉ　ＯＦからメモリ５ｏに書込む。

命令語が送信命令であった場合、主記憶装置１２０はア
ドレス線１０Ａで始まる領域から制御線１０Ｇで示され
る長さく即ちｎバイト）のデータ（即ち通信ＩＤ）をデ
ータＰｉＡ１０１’に読出し、共有記憶コントローラ６
０はデータ、ｍ１ＯＦに与えられる通信ＩＤを保持回路
４ｏへ転送する。

命令語が受信命令であった場合、共有記憶コントローラ
６０は保持回路４０からレジスタ４３の内容をデータ線
１０Ｌ）に読出し、主記憶装置ｆｉ１２０はアドレス線
１０Ａで始まる領域にデータ線１゜Ｄから書込む。

第５図は共有記憶コントローラ６０の１例である。各サ
ブシステムから与えられる。制御ｍｘ。

Ｃ−１〜ｎは優先制御回路６１および選択回路６２に、
アドレス線１０Ａ−１〜ｎは選択回路６３に、データ線
１０Ｆ−１〜！ｌは選択回路６４に与えられる。優先回
路６１では１例えば要求の内光にきた方を優先して１つ
を選択し、選択線６１Ａを出力する０選択回路６２，６
３．６４は選択線６１Ａに従ってｎ個の中から１つを選
び、それぞれ制御５ｅｏｃ、アドレス線６０Ａ、データ
線６０Ｆに出力する０選択された制御線６０Ｃはデコー
ダ６５で解読され、要求が共有記憶装置内のメモリから
の読出し命令であればメモリ５０から与えられるデータ
ｌｌＡ３０Ｄを、要求が受信命令であればレジスタ４３
から与えられるデータ線４０Ｄをデータｍ１ＯＤに出力
するよう選択回路６６を制御する。

第６図は、第１図の保持■路４０をより詳細に記述した
１例である。　１ＩＩＪ御１１Ａ６０Ｃはデコーダ４５
１でデコードされ、送信命令であればＪ１４５１Ａを受
信命令であれば線４５１Ｂを出力する。

送信命令の場合、５４５１Ａによりゲート４１１と４１
２を開き１通信ＩＤであるデータ１ＩＡ６０　Ｆとレジ
スタ４３の内容であるデータ＃１４０Ｄとの論理和をと
り、ゲート４２−１”ｎを開いてレジスタ４３にセット
する。

受信命令の場合、線４５１Ｈによりゲート４１２のみを
開き（ゲート４１１を閉じて）レジスタ４３の内容であ
るデータ線４０Ｄをそのままゲート４２−　Ｉ　Ｎｎに
与える。どのサブシステムからの要求かは選択線６１Ａ
でわかるのでこれをデコーダ４５２でデコードすること
により、９４５２−１ｗｎの内対応する１つを１にする
。これらの反転信号と受信命令を表す線４５１Ｂとのア
ンドして、　’ｒ’−ト４２−１−ｎの内対応する１つ
のみを閉じて、レジスタ４３にセットする。こうするこ
とにより、レジスタ４３の対応する１バイトのみがリセ
ットできる。

ノンゼロ検出回路４４は、バイト単位にそれぞれノンゼ
ロチェックして割込み要求線１０Ｅ−１〜ｎを出力する
。受信命令が実行されるとこの内発行元のサブシステム
に対応するバイトがリセットされるので、該サブシステ
ムに対応する割込み要求は取り除かれる。

〔発明の効果〕

本発明によれば１通信データの内プログラム間のメツセ
ージと宛先等を意味する識別情報とを分離し、メツセー
ジを格納する共有記憶装置内のメモリ上の通信バッファ
領域はプログラムに応じて設定することができるので、
多量のデータを分割しておくる必要がなく、かつ、メツ
セージ量に応じて共有記憶装置内のメモリを有効に活用
できる。

また、メツセージは、処理プログラム９が直接共有記憶
装置内のメモリをアクセスしＯＳを経由しないので、Ｏ
Ｓと各プログラム間でのデータ授受が不要になって通信
の効率が高くなる。

また１通信メツセージ用に複数の通信バッファかもで、
かつ、識別情報である通信ＩＤの論理和鼻 をとったものを受信命令で各とめて受は取れるので、−
独立な複数の通信が並行して行える。

さらに、本実施例のごとく通信ＩＤの各ビットにプログ
ラムを対応させているので、通信ＩＤの複数のビットに
１を設定することにより、−回の送信命令で複数の処理
プログラムに対して通信する。いわゆる同報通信が簡単
に実現できる。

【図面の簡単な説明】

第１図は本発明の一実施例のシステム構成図、第２図は
本発明の主記憶装置および共有記憶装置内のメモリの領
域割当てを示す図、第３図は実施例における識別情報で
ある通信ＩＤの形式と意味を示す図、第４図は第１図に
おける命令処理装置１１０の構成図、第５図は第１図に
おける共有記憶コントローラ６０の構成図、第６図は第
１図における保持回路４０の構成図である。第７図は通
信バッファの動的割当ての手順を示す図、第８図はメツ
セージ転送の手順を示す図である。第９図は複数のプロ
グラム間での通信の手順を示す図である。 １０−１〜ｎ・・・サブシステム、４ｏ・・・保持回路
。 ４１・・・オア回路、４２・・・ゲート、４３・・・レ
ジスタ、４４・・・ノンゼロ検出回路、４５・・・デコ
ーダ、５０第　１　図 第　２　凹 第　３　図 ■　４　巳 第　５　図 第　　６　図 ｐ 蔦　７　　国 不　８　　図 １Ｆｊｑ　　図

Claims (1)

1. 【特許請求の範囲】 １、複数のプログラムを実行する命令処理装置や主記憶
   などからなる複数のサブシステムと、これらのサブシス
   テム間で共有される共有記憶装置と、各サブシステム内
   の主記憶装置と共有記憶装置との間でデータ転送する転
   送手段とを有するマルチプロセッサシステムにおいて、 上記共有記憶装置にあつて、該転送データがプログラム
   間の通信メッセージであるか通信メッセージの送り先の
   サブシステムやプログラム等を特定する識別情報である
   かを区別し、該転送データが該メッセージであれば該共
   有記憶装置のメモリに対してアクセスし、該識別情報で
   あれば該メモリとは別に設けたレジスタにアクセスする
   手段と、 該レジスタに該識別情報を格納する際記憶されるデータ
   の値に対応して１つまたは複数の各受信側サブシステム
   に対してそれぞれ割込み要求を発生する手段とを具備し
   た共有メモリを用いた通信方式。 ２、特許請求の範囲第１項記載の通信方式において、各
   サブシステムから転送された該識別情報と既に格納され
   ている該レジスタの内容との論理和をとつた値を該レジ
   スタへ格納することを特徴とする共有メモリを用いた通
   信方式。 ３、特許請求の範囲第１項または第２項記載の通信方式
   において、該レジスタの値の読出しと同時にレジスタ内
   の一部または全部のビットをリセットすることを特徴と
   する共有メモリを用いた通信方式。 ４、特許請求の範囲第１項または第３項記載の通信方式
   において、該レジスタの各ビットを該共有記憶装置内の
   メモリ上の通信メッセージの各領域に対応付けることを
   特徴とする共有メモリを用いた通信方式。 ５、特許請求の範囲第１項または第４項記載の通信方式
   において、該レジスタの各ビットを該サブシステム内の
   各プログラムに対応付けることを特徴とする共有メモリ
   を用いた通信方式。 ６、複数のプログラムと１つのオペレーティングシステ
   ム（ＯＳ）を含むサブシステムが複数存在し、これらの
   サブシステム間で共有記憶装置を共有し、各サブシステ
   ム間の通信における割込みが共有記憶装置を介して各Ｏ
   Ｓに対して行なわれるマルチプロセッサシステムにおい
   て、該共有記憶装置にあつて、該プログラム間の通信メ
   ッセージを該共有記憶装置内のメモリ上に格納する手段
   と、該プログラム間の通信に於いては該プログラムが該
   共有記憶装置内のメモリ上の通信メッセージにＯＳを介
   して直接アクセスする手段と、通信メッセージの送り先
   のサブシステムやプログラム等を特定する識別情報を共
   有記憶装置を介してＯＳ間で転送する手段とを具備する
   ことを特徴とする共有メモリを用いた通信方式。 ７、特許請求の範囲第６項記載の通信方式において、各
   ＯＳ間でプログラム相互の通信が複数あつた場合にすで
   に格納されている該識別情報と新らたに送られた該識別
   情報の論理和を通信メッセージの受信側ＯＳが読み取れ
   ることを特徴とする共有メモリを用いた通信方式。 ８、特許請求の範囲第６項または第７項記載の通信方式
   において、該識別情報の各ビットを上記サブシステム内
   の各プログラムに対応させることを特徴とする共有メモ
   リを用いた通信方式。 ９、特許請求の範囲第６項または第７項記載の通信方式
   において、該識別情報の各ビットを上記共有記憶装置内
   のメモリ上の通信メッセージの各領域に対応させること
   を特徴とする共有メモリを用いた通信方式。