JPS605367A - 通信制御処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、複数のデータ通信回線を制御する通信制御
処理装置に関するものである。

〈従来技術〉 従来、通信制御装置と呼ばれるものは、一般に第１図に
示すよう表構成により、上位のホストプロセッサ１と接
続されていた。ホストプロセッサ１は処理プログラム、
制御テーブルあるいは送受信データ等を保持するメイン
メモリ１０と、メインメモリ制御部１１と、処理プログ
ラムが走行する中央処理装置１２と、メインメモリ１０
及び通信制御装置１４間のデータ転送を中央処理装置（
制御プログラム）１２の介入なしに実行する転送制御装
置１３とより構成される。

このような構成において、通信制御装置１４内にハ送受
信のためのバッファメモリを持たず、通信制御装置１４
では、回線から受信したシリアルデータをキャラクタに
組立てたのち、メインメモリ１０十に直接転送する。あ
るいはメインメモリ１０上のキャラクタを１文字読出し
、ビットシリアルなデータに変換して回線へ送信する等
の低位レベルの通信制御しか行わない場合がある。この
ような場合はメインメモリ１０上に構築する受信バッフ
ァ域の取得Ｊｊ法に関し、各回線毎に受信バッファを固
定せず、通信制御装置に一定数のバッファポインタのプ
ールをもち、使用ごとにバッファポインタと回線と斗だ
バッファ域とを関連ずける共通バッファ方式が、メイン
メモリ】０内のバッファ域を有効利用する」二で有利で
ある。この共通バッファ方式（ｒ：ｒ、、　％許出願公
告昭５７−１６６９６「通信制御装置」に記載されてい
る。

ところで、通信制御槽アＩＩの複雑化及び第１図に示ス
ジステム全体のコストパフォーマンス向」二の観点から
、従来中央処理装置で処理していた高位の通信制御機能
を通信制御装置に分担させる方式が、大規模なシステム
、において−膜化してきた。

そこでは、通信制御装置は大容慴のメモリ及び処理プロ
セッサを含むことになった。このような通信制御装置を
以降通信制御処理装置と呼ぶ。

この通信制御処理装置を含むシステムの構成図及び通信
制御処理装置のブロック図は一般に第２図のように表わ
すことができる。通信制御処理装置２は通信制御プログ
ラム、制御テーブル及び送受信データを保持するメモリ
２０と、ホストプロセッサ１との間のデータ転送を司ど
るホストインタフェース部２１と、通信制御プログラム
が走行する通信制御処理装置のプロセッサ部２２と、通
信回線２５１〜２５ｍからのシリアルな受信データをキ
ャラクタに組立てたのちメモリ上へ書込み、あるいはメ
モリ上の送信キャラクタを読出し、通信制％　２５１〜
２５ｍ上ヘビツトシリアルなデータとして送信する等の
機能をもつ回線インタフェース部２３とよりなる。ホス
トインタフェース部２１、プロセッサ部２２及び回線イ
ンタフェース部２３はメモリパス２４を介してメモリ２
０に接続されている。

さて、通信制御処理装置においては、メモリ２０上の受
信バッファは通信回線からの受信データの格納用だけで
なく、ホストプロセッサ１から送出されるデータを受領
するためにも必要である。つまりホストインタフェース
部２１においても、メモリ２０上の受信バッファ域を有
効利用するために、共通バッファ方式とすることが好ま
しい。ところでこの通信制御処理装置のホストインタフ
ェース部２１にも回線インタフェース部２３にも、前記
特許出願公告昭５７−１６６９６の共通バッファ方式を
適用することが考えられるが、以下の問題がある。

（１）　ホストインタフェース部２１及び回線インタフ
ェース部２３が各々独立に共通バッファをもつ場合、複
数のバッファの先頭アドレスを保持するバッファポイン
タプール部と、バッファの確保及びその返却を制御する
バッファポインタプール制御部とが２重に必要になり、
ハードウェア量が増加する。

（２）　ホストインタフェース部２１及び回線インタフ
ェース部２３に共通に、１組のバッファポインタプール
部及びバッファポインタブール制御部を設ける場合、バ
ッファ確保に関するホストインタフェース部２１と回線
インタフェース部２３との間の優先処理ができない。そ
のため過負荷状態において、すべてのバッファが使用中
になり、ホストインタフェース部２１において回線への
送信データのためのバッファの確保ができなくなると、
一時的にデータの送信も回線からの新たなデータ受信も
不可能になり、通信制御機能が停止してし１うという事
象が発生する。

〈発明の概要〉 この発明の目的はホストインタフェース部及ヒ回線イン
タフェース部が共通バッファとし、しかもハードウェア
量が少なく、ホストインタフェ−ス部及び回線インタフ
ェース部間のバッファ確保に関する優先処理ができ、過
負荷状態においても通信制御機能が停止するおそれが々
い通信制御処理装置を提供することにある。

この発明によれば、バッファの要求元に応じて使用可能
なバッファ数を設定できるようにするととにより通信制
御処理装置における円滑なトラヒック制御を可能にする
。

〈実施例〉 第３図はこの発明の実施例を示１７、第２１図と対応す
る部分には同一符号を付けである。メモリ部２０にはバ
ッファ２０］１，２０１．２，２０１３．・・拳２０１
ｍが設けられてあり、更にメモリバス２４にバッファ管
理部２６が接続され、ホストインタフェース部２１は、
上位ホストからの送信データ受領開始時に、プロセッサ
部２２は内部処理でバッファが必要な場合に、回線イン
タフェース部２３は通信口Ｉからのデータ受信開始時等
に、それぞれバッファ管理部２６をアクセスすることが
できる。

第４図はバッファ管理部２６の具体例を示す。

２６０は制御回路、２６１はバッファ種別に対するｍ色
出し及び返却用アドレス情報線、２６２は２棹類のバッ
ファ種別（ブール１及び２）のバッファアドレスを保持
するバッファアドレス保持部であυ、例えばブール１は
送受信データ用のバッファプールで、１個のバッファが
２５６バイトの長さをもち、ブール２　（４制御情報用
のバッファプールで　ｉ　４１？ｄのバッファが３２バ
イトの長さをもつ。

２６３はバッファ確保要求時、バッファアドレス保持部
：２６２からバッファアドレスを読出すための読出しポ
インタ部であり、バッファプール当すバツファ用途に応
じ２種類のポインタをもつ、２６４はバッファ返却要求
時、バッファアドレス保持部２６２への書込みアドレス
を示す書込みポインタ部であり、バッファプール当りバ
ッファ用途に応じ２種類のポインタをもつ（本実施例で
はバッファプールのバッファ用途を２種類としている）
。２６５及び２６６はそれぞれ読出しポインタ部２６３
及び臀込みポインタ部２６４からのポインタ読出しレジ
スタ及びポインタ書込みレジスタであり、２６７及び２
６８はそれぞれポインタ読出しレジスタ及びポインタ書
込みレジスタの各出力のインクリメンタである。２６９
及び２７０は読出し制限突入値保持レジスタ及び読出し
制限解除値保持レジスタであり、それぞれバッファプー
ルのバッファ用途対応に２組づつ設けられる。２７」は
バッファ制限突入状態表示レジスタであり、バッファプ
ールのバッファ用途対応に２ビツトある。２７２はバッ
ファアドレス保持部２６２からのバッファアドレス読出
しデータ用又はバッファアドレス保持部２６２への返却
用バッファアドレスデータ用のデータバスであり、メモ
リバス２４内のデータバスに接続される。２７３　Ｕ：
バッファ制限に突入したことをプロセッサ部２２へ通知
するだめの信号線、２７４はバッファ制限を解除したと
とをプロセッサ部２２へ通知するだめの信号線、２７５
はバッファ制限突入状態でバッファ確保要求がきたとき
、あるいは当該バッファ確保要求によるバッファ確保後
、バッファ制限に突入したとき要求元へその旨通知する
信号線である。

なお、初期設定時、バッファアドレス保持部２６２、読
出しポインタ部２６３、書込みポインタ部２６４、読出
し制限突入値保持レジスタ２６９、読出し制限解除値保
持レジスタ２７０及びバッファ制限突入状態表示レジス
タ２７１に対するプロセッサ都２２からの初期設定用の
データ線及びアドレス線は便宜上省略している。

さて、初ｊす１設定時プログラムにより、バッファアド
レス保持部２６２には、必要なバッファ個数分のバッフ
ァのアドレスが設定され、読出しポインタ部２６３はオ
ールクリアし、書込みポインタ部２６４には当該バッフ
ァプールに設定ス、べきバッファ個数を設定し、読出し
制限突入状態持レジスタ２６９及び謂、出し制限解除値
保持レジスタ２７０にはバッファプールのバッファ用途
毎に制限突入値及び制限解除値が設定されている。バッ
ファ制限突入状態表示レジスタ２７１はクリアされてい
る。

今、ホストインタフェース部２］かう、バッファプール
１のデータ送信用のバッファ用途のバッファ確保要求を
受けると、バッファ管理部２６の制御回路２６０は第５
図に示すようにステップＳ１でバッファプール１の当該
バッファ用途のバッファ制限突入状態フラグＴＲ８Ｆを
読出し、それが”１″か否かをチェックする。１１″′
であればそのバッファ用途は既に読出し制限突入状態で
あり、新だなバッファの僅′保ができないのでステップ
Ｓ２でホストインタフェース部２１に信号線２７５によ
り「バッファ確保失敗」を通知して当該処理を終了する
。ステップＳ１でフラグＴ　ＲＳ　ＦがｕＯ″′であれ
ばステップＳ３で計、出しポインタ部２６３のバッファ
プール１用の内容をポインタ読出しレジスタ２６５にｉ
売出し、その内容をアドレスとしてバッファアドレス保
持部２６２のバッファプール】の内容を読出し、データ
バス２７２を通してホス）・インタフェース部２２へ送
出すると共に、前記ポインタ読出しレジスタ２６５の内
容をインクリメンタ２６７によりインクリメントして、
読出しポインタ部２６３のバッファプール１の内容を更
新する。一方、書込みポインタ部２６４からバッファプ
ール１用の内容を読出し、その内容と前記インクリメン
トした値との差分から、バッファプール１で使用可能な
残りのバッファ数を算出し、その算出値と読出し制限突
入状態持レジスタ２６９内のバッファプール１用のバッ
ファ用途（２種類）の読出し制限突入値の値をそれぞれ
比較する（ステップＳ４）。その結果、あるバッファ用
途の読出し制限突入値の値が、残バッファ数と等しいか
又はより大きければ、バッファ制限突入状態表示レジス
タ２７１内の該当するバッファ用途のビットを”ｉ”に
する（ステップＳ５）。と共に、当該バッファ用途での
以後のバッファ確保は禁止する旨、信号線２７３により
プロセッサ部２２へ通知する。

ステップＳ４でいずれのバッファ用途でも読出し制限突
入値の値が、残バッファ数よシ小さければ、まだ読出し
可能な空バッファが存在することを示しており、プロセ
ッサ部２２へは何の通知もしない。

ステップＳ６ですべてのバッファ用途について比較した
かチェックし、比較してないバッファ用途があればステ
ップＳ７に移り、ｉを更新して他のバッファ用途につい
ての比較に移る。即ちステップＳ８で設定されたバッフ
ァ用途のバッファ制限突入状態フラグＴＲ８Ｆを読出し
、それが°１″′か否かをチェックする。それが“１＃
ならステップＳ６　に移す、“１′″でなければステッ
プＳ９ですべてのバッファ用途についても比較が終った
かチェックし、終ってなければステップＳ４に戻り、終
った場合はステップＳ１０に移り、制限に突入したバッ
ファ用途があるかチェックし、制限突入したバッファ用
途があった場合はステップＳｌｌでトラヒック制限条件
が発生したことの割込み要求を出す。

以上のことから、同一バッファプールでも、２つのバッ
ファ用途の読出し制限突入値の値を変えておくことによ
り、バッファ確保に関する優先処理が可能となる。例え
ば回線インタフェース部２３のバッファ用途の読出し制
限突入値をホストインクフェース部２１のそれよシ大き
くしておけば、回線インタフェース部２３のバッファ用
途で先ｔｃ説出し制限突入状態が発生する。従ってこの
通知を受けたプロセッサ部２２で走行するプログラムが
、回線に接続されている端末に「受信不可」を通知して
その端末からの送信を禁止しておくことによシ、ホスト
プロセッサ１に蓄っている送信データをすべて送出して
し捷うことかできる。またバッファ確保要求があるごと
に、その要求に対しバッファを割当てると、残りバッフ
ァ数が減少して、他のバッファ用途についても読出し制
限突入状態になることがあり、このことがバッフアイ１
ｖ保が行なわれるごとにチェックされる。

一方、プロセッサ部２２上で走行するプログラムが使用
済みのデータバッファをバッファプール１に返却する出
力命令を発行すると、制御１回路２６０は第６図に示す
ようにステップＳ１２で書込みポインタ部２６４内のバ
ッファプール１用の内容をポインタ書込みレジスタ２６
６へ！出し、その内容をアドレスとして、メモリバス２
４内のデータバス２７２上の内容をバッファアドレス保
持部２６２のバッファプール１の領域に書込んだのち前
記出力命令の終了処理を行うと共に、ポインタ書込みレ
ジスタ２６６の内容をインクリメントして書込みポイン
タ部２６４のバッファプール１用の内容を更新する。一
方、読出°レボインタ部２６３からバッファプール１用
の内容を読出し、その内容と前記インクリメントした値
との差分からバッファプール１で使用可能な残りのバッ
ファ数を算出し、その算出値と読出し制限解除値保持レ
ジスタ２７０内のバッファプール１用のバッファ用途（
２種類）の読出し制限解除値の値をそれぞれ比較する。

その結果、バッファ制限突入状態表示レジスタ２７１内
のバッファプール１のバッファ用途で、”１″の状態（
バッファ制限突入中）のバッファ用途の読出し制限解除
値の値が残バッファ数に等しいか、より小さければバッ
ファ制限突入状態表示レジスタ２７］の前記”１″のビ
ットを“０″にすると共に空バツフア量が増加したため
、当該バッファ用途でのバッファ使用が可能になった旨
信号線２７４によりプロセッサ部２２へ通知する。

バッファ制限突入中のいずれのバッファ用途でも読出し
制限解除値の値が、残バッファ数より太きければ捷だバ
ッファの読出し禁市中であることを示しており、プロセ
ッサ部２２へは何の通知もしない。

ステップ８１．３でバッファ用途番号ｊをＯにし、ステ
ップＳ１４でその指定したバッファ用途Ｊのバッファ制
限突入状態表示（ＴＲ８Ｆ）レジスタ２７１を読出し、
それが１″′ならばステップＳ１５に移り、そのバッフ
ァ用途Ｊの解除値と、空バツフア量とが一致するかをチ
ェックし、一致した場合はステップ８１　Ｇでそのバッ
ファ用途のバッファ制限突入状態表示レジスタ７１の内
容を”０″にする。ステニックを終了したかチェックさ
れる（この例ではバッファ用途の数は４）。ｊ＝３でな
ければステップ８１８でバッファ番号ｊが＋１されてス
テップＳ１４に戻る。Ｊ＝３であればステップ８１８で
制限解除されたバッファ用途があるかチェックされ、制
限解除されたものがあれば、ステップＳ１９で割込みに
よりそのことが通知される。

プロセッサ部２２、回線インタフェース部２３からのバ
ッファ確保要求及びバッファ返却要求処理も前記方法と
同一である。なお、読出し制限突入値及び読出し制限解
除値は、バッファプール毎の空バツフア数を設定する。

また、バッファ使用制限解除値はバッファ使用制限突入
と解除が頻繁に発生してプロセッサ部を擾乱させるのを
防ぐためにバッファ使用制限突入値より大きな値を設定
する。しかし、読出し制限突入値と読出し制限解除値は
同一値としてもよい。

〈効　果〉 以上説明したように、同一バッファプールにおいて読出
し制限突入値及び読出し制限解除値をバッファ用途毎に
設定することによりバッファ用途単位に優先処理が可能
になると共に、バッファ使用率をパラメータとして通信
制御装置上で処理すべきトラヒック量をきめ細かく制御
できる利点がある。壕だ、バッファアドレス保持部にバ
ッファの大きさに応じ、複数のバッファプールを設ける
ことによりメモリの有効利用を図ることができる。

更にバッファアドレス保持部内のバッファプールの数あ
るいはバッファプール内のバッファ用途の数は適用する
システム規模に応じ変更することができる。寸だ、メモ
リバス上にバッファ管理部を配置することにより、バッ
ファ要求元（ホストインタフェース部、プロセッサ部及
び回線インタフェース部等）の個数が増加しても容易に
対処可能である。

【図面の簡単な説明】

第１図はセンタシステムにおける従来の通信制御装置の
接続を示すブロック図、第２図は機能分担によるホスト
プロセッサと通信制御処理装置との接続を示すブロック
図、第３図はこの発明の実施例における通信制御処理装
置を示すブロック図、第４図はバッファ管理部の具体例
を示すブロック図、第５図はバッファ確保要求時の動作
例を示す流れ図、第６図はバッファ返却時の動作例を示
す流れ図である。 ］０：メインメモリ、１１：メインメモリ制御部、１２
：中央処理装置、１３：転送制御装置、１４：通信制御
装置、２０：通信制御処理装置内のメモリ、２１：ホス
トインタフェース部、２２：プロセッサ部、２３：回線
インタフェース部、２４：メモリバス、２５ｆ〜２５ｍ
：通信回線、２６：バッファ管理部、２６０：制御回路
、２６１ニアドレス情報Ｈ１２６２’、バッファアドレ
ス保持部、２６３：読出しポインタ部、２６４：書込み
ポインタ部、２６５，２６６：ポインタ読出しレジスタ
、２６７．２６８：インクリメンタ’、２６９：読出し
制限突入値保持レジスタ、２７０：読出ｌ〜制限解除値
保持レジスタ、２７１：バッファ制限突入状態表示レジ
スタ、２７２：データバス、２７３：バッファ制限突入
通知用信号線、２７４：バッファ制限解除通知用信号線
、２７５：バッファ確保失敗通知用信号線。 特許出願人　日本電信電話公社 代理人草野　卓 区　区 −へ 壮　未 左　３　肥 ２ ／

Claims (1)

【特許請求の範囲】
1. （１）　複数のテーク通信回線とホストプロセッサとの
   間で、テークの転送を制御する通信制御処理装置におい
   て、メモリ部、前記メモリ部のバスに接続されるホスト
   プロセッサとのインタフェース部、処理プログラムが走
   行するプロセッサ部、回線とのインタフェース部及び前
   記メモリ部上の任意のバッファのアドレスを、バッファ
   の大きさ毎にグループ化して保持するバッファアドレス
   プール部前記バッファのグループ毎に、複数のバッファ
   用途を定義し、そのバッファ用途毎のバッファ使用制限
   値を保持するバッファ使用制限値保持部と、前記ホスト
   プロセッサとのインタフェース部、プロセッサ部あるい
   は回線とのインタフェース部から任意のバッファ用途に
   対してバッファの使用要求が発せられると、該当するバ
   ッファ用途のバッファ使用状態フラグが使用禁止を表示
   していれば、その旨要求元に通知する手段と、使用可能
   を表示していれば、該当するバッファプールの空バッフ
   ァに対応するバッファアドレスを要求元に割当てると共
   に、そのバッファプールの残りのバッファ数とそのバッ
   ファプールの各バッファ用途のバッファ使用制限値とを
   それぞれ比較し、バッファ使用制限に達しているバッフ
   ァ用途に対応するバッファ使用状態表示フラグを使用禁
   止状態にして、その旨プロセッサ部へ通知する手段と、
   前記ホストプロセッサとのインタフェース部プロセッサ
   部、あるいは回線とのインタフェース部から使用済みの
   バッファの返却要求が発せられると、該当するバッファ
   プールに格納すると共に、そのバッファプールの残りの
   バッファ数と、当該バッファプールのバッファ用途のう
   ち、バッファ使用状態表示フラグが使用禁止状態を示し
   ているバッファ用途のバッファ使用制限値をそれぞれ比
   較し、バッファ使用制限が解除されているバッファ用途
   がある場合は、当該バッファ用途のバッファ使用状態フ
   ラグを使用可能状態にして、その旨プロセツサ部へ通知
   する手段とを有するバッファ管理部とを有することを特
   徴とする通信制御処理装置。