JP2983167B2 - ネットワーク・インタフェース装置およびネットワーク・インタフェースにおけるパケット処理方法 - Google Patents

ネットワーク・インタフェース装置およびネットワーク・インタフェースにおけるパケット処理方法

Info

Publication number
JP2983167B2
JP2983167B2 JP8022600A JP2260096A JP2983167B2 JP 2983167 B2 JP2983167 B2 JP 2983167B2 JP 8022600 A JP8022600 A JP 8022600A JP 2260096 A JP2260096 A JP 2260096A JP 2983167 B2 JP2983167 B2 JP 2983167B2
Authority
JP
Japan
Prior art keywords
buffer
packet
list
network interface
free buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP8022600A
Other languages
English (en)
Other versions
JPH08297626A (ja
Inventor
ランディ・ビー・オズボルン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Information Technology Corp
Original Assignee
Mitsubishi Electric Information Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Information Technology Corp filed Critical Mitsubishi Electric Information Technology Corp
Publication of JPH08297626A publication Critical patent/JPH08297626A/ja
Application granted granted Critical
Publication of JP2983167B2 publication Critical patent/JP2983167B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/24—Traffic characterised by specific attributes, e.g. priority or QoS
    • H04L47/2441—Traffic characterised by specific attributes, e.g. priority or QoS relying on flow classification, e.g. using integrated services [IntServ]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H04L49/901—Buffering arrangements using storage descriptor, e.g. read or write pointers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H04L49/9047—Buffering arrangements including multiple buffers, e.g. buffer pools
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00—Network arrangements or protocols for supporting network services or applications
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • H04L69/322—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
    • H04L69/326—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the transport layer [OSI layer 4]

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明はコンピュータ・シ
ステム用のネットワーク・インタフェース装置、特に、
ネットワーク・インタフェースが別のコンピュータから
パケットで受信したデータを蓄積する空きバッファ・リ
ストの管理に関する。
【０００２】
【従来の技術】ネットワーク化されたコンピュータ・シ
ステムでは、コンピュータは一般的には別のコンピュー
タと通信するためにネットワーク・インタフェースを介
してネットワークに接続される。データ・パケットを受
信するために、コンピュータには空いたバッファ領域、
すなわちそこにデータを記憶できる空いた記憶位置が必
要である。一般にコンピュータは、設立された全ての通
信チャネル間で共用される、これまで広域的空きバッフ
ァ待ち行列(キュー)もしくはリストと呼ばれてきた単一
の空きバッファ待ち行列(キュー)を有している。
【０００３】異なる通信チャネルを使用するアプリケー
ション間の非干渉性、すなわち保護を確実にするため
に、一人のユーザーの複数のアプリケーション、または
複数のユーザー相互間のアプリケーションのいずれの場
合でも、広域的空きバッファ待ち行列(キュー)は信託さ
れた構成要素(trusted entity)によって管理される。通
常は、この信託された構成要素はオペレーティング・シ
ステムであり、広域的空きバッファ待ち行列(キュー)は
オペレーティング・システム専用のメモリ・スペースか
ら割当てられる。
【０００４】広域的空きバッファ待ち行列(キュー)を管
理するオペレーティング・システムの動作は次のとおり
である。最初に、パケットが到着すると、広域的空きバ
ッファ・リストから１つのバッファが取り出され、それ
にパケット・データが充填される。パケット・データに
追加のバッファが必要な場合は、次にバッファが広域的
空きバッファ待ち行列(キュー)から取り出され、データ
が充填された後、そのパケット用に以前に充填されたバ
ッファへと連結される。アプリケーションへのポーリン
グ、ブロッキングまたは割り込みを介してそのデータが
利用できるという表示がなされた後、アプリケーション
はオペレーティング・システムの呼び出しを行い、それ
によってデータは２つの方式の一方を利用してアプリケ
ーションスペースへと転送される。
【０００５】第１の方式では、オペレーティング・シス
テムはアプリケーションによって指定されたアプリケー
ションスペースの記憶位置にデータを複写する。第２の
方式では、オペレーティング・システムはバッファを含
むメモリ・ページをアプリケーションスペースのアプリ
ケーションによって指定された記憶位置へとマッピング
する。バッファは一般に、このようなマッピング効果を
得るためにメモリ・ページのサイズと等しく、また、そ
れと位置合わせされて構成されている。アプリケーショ
ンが、オペレーティング・システムが完全な受信パケッ
トをアプリケーションに転送することを呼び出すように
受信ハンドラを設定することも可能である。この場合、
オペレーティング・システムはデータを転送するアドレ
スを搬送することも要求される。
【０００６】これらの方式には双方ともオペレーティン
グ・システム呼び出しの高いコストが伴う。勿論、この
ような呼び出しの経費は大量のデータ転送の場合は容易
に償還できる。第１の方式ではデータを複写するコスト
が高いが、アプリケーションが望むアプリケーションス
ペースにデータを正確に配することができるという利点
を有している。第２の方式は直接的にはメモリ・マッピ
ング表を処理するコストと、おそらくは結果的に生ずる
わずかなメモリ転移ミスが伴うだけである。しかし、バ
ッファを含むメモリ・ページはバッファ以外のどのアプ
リケーションデータにも使用できず、それによって、ア
プリケーションが望む位置にデータを正確に配すること
が間接的に制約される。
【０００７】
【発明が解決しようとする課題】以上のような従来のネ
ットワーク・インタフェース装置では、広域的バッファ
待ち行列(キュー)は多重の通信チャネル相互間で共用さ
れるので、どのパケットがどのバッファに割当てられる
かを前もって知ることはできない。従って、データが実
際に転送される記憶位置をアプリケーションが制御する
方法はない。このように制御がなされないことは、ある
種のアプリケーションデータ構造で占められたメモリ・
ページにパケット・データを直接記憶することができな
いことを意味している。その結果、データを複写する必
要がある。この方式は、アプリケーションが大量のデー
タ・ブロックを処理するものと想定されている場合に、
大量のデータを配達することを指向するものである。
【０００８】オペレーティング・システム呼び出しのコ
ストによって、双方の方式とも少量のメッセージ用の処
理時間の経費が比較的高く、待ち時間のメッセージを送
る要求の度合いが低いアプリケーションでは使用しにく
い。さらに、別のアプリケーション構造と混用されたメ
モリ・ページのデータをアプリケーションが必要とする
ことがあるため、双方の方式に、すなわち第１の方式で
は直接的に、また、第２の方式では間接的に複写のコス
トが加わる。従来のネットワーク・インタフェース装置
では以上のような課題があった。
【０００９】この発明は、チャネル毎の外部の空きバッ
ファ・リストと、入力されるパケットの予測サイズに応
じて外部の空きバッファ・リストの一部分をアクセスす
ることによって、各々の入力されるパケット用にロード
された対応するチャネル毎の内部の空きバッファ・テー
ブルと、を利用するネットワーク・インタフェース装置
およびネットワーク・インタフェースにおけるパケット
処理方法を提供することによって、アプリケーションが
どこにデータを蓄積するかを制御できる等、従来技術に
伴う上記のような問題点を克服することを目的とする。
【００１０】
【課題を解決するための手段】上記の目的に鑑み、この
発明の第１の発明は、データとチャネルを示す見出し情
報とを含むパケットを処理するネットワーク・インタフ
ェース装置であって、各チャネル毎に、該チャネル用の
メモリ内の利用できる空きバッファ表示を記憶するため
の空きバッファ・リスト・メモリと、および、パケット
を受信する入力を有するパケット・プロセッサであっ
て、パケットを受信すると動作して、上記空きバッファ
・リスト・メモリをアクセスしてパケットの見出し情報
に表示されるチャネルについて、パケットの予測サイズ
に従って選択された数の空きバッファ表示を検索し、検
索した表示内容を内部の空きバッファ・テーブルに記憶
するための手段、パケットを受信すると動作して、検索
された空きバッファ・テーブルから使用するバッファを
特定するための手段、パケット内のデータを特定された
バッファへと転送する手段、とを含むパケット・プロセ
ッサと、から構成したことを特徴とするネットワーク・
インタフェース装置にある。
【００１１】この発明の第２の発明は、各チャネル毎に
上記空きバッファ・リスト・メモリに記憶された空きバ
ッファ表示が、複数の空きバッファの表示をそれぞれ含
む複数のリストのリストとして編成され、各リストの長
さが入力されるパケットの予測サイズに対応することを
特徴とする請求項１に記載のネットワーク・インタフェ
ース装置にある。
【００１２】この発明の第３の発明は、空きバッファ表
示の各リストが次のバッファ・リストの上記空きバッフ
ァ・リスト・メモリ内の記憶位置の表示を含むことを特
徴とする請求項２に記載のネットワーク・インタフェー
ス装置にある。
【００１３】この発明の第４の発明は、各チャネル毎の
空きバッファ表示と関連する、上記空きバッファ・リス
ト・メモリ内の割り込みコードをさらに備え、上記パケ
ット・プロセッサが、割り込みコードに応答して動作
し、さらにバッファ・リストが必要であることを表示す
る割り込みを発生する手段を含んだことを特徴とする請
求項１に記載のネットワーク・インタフェース装置にあ
る。
【００１４】この発明の第５の発明は、上記パケット・
プロセッサをアクセスできるプロセッサが割り込みに応
答してさらなる空きバッファ表示を作成することを特徴
とする請求項４に記載のネットワーク・インタフェース
装置にある。
【００１５】この発明の第６の発明は、上記プロセッサ
で実行されるアプリケーションが割り込みに応答して空
きバッファ表示をさらに作成することを特徴とする請求
項５に記載のネットワーク・インタフェース装置にあ
る。
【００１６】この発明の第７の発明は、空きバッファ表
示の各リストが割り込みコードを含むことを特徴とする
請求項４に記載のネットワーク・インタフェース装置に
ある。
【００１７】この発明の第８の発明は、オペレーティン
グ・システムが割り込みに応答して、空きバッファ表示
をさらに作成することを特徴とする請求項４に記載のネ
ットワーク・インタフェース装置にある。
【００１８】この発明の第９の発明は、アプリケーショ
ンが割り込みに応答して空きバッファ表示をさらに作成
することを特徴とする請求項４に記載のネットワーク・
インタフェース装置にある。
【００１９】この発明の第１０の発明は、ネットワーク
・インタフェース装置を非同期転送モードのネットワー
クに接続したことを特徴とする請求項１に記載のネット
ワーク・インタフェース装置にある。
【００２０】この発明の第１１の発明は、特定されたバ
ッファが使用され、データがパケット内に残っていると
動作して、検索されたリスト中の別のバッファを特定
し、パケットから別のバッファへのデータの転送を継続
するための手段をさらに上記パケット・プロセッサ内に
備えたことを特徴とする請求項１に記載のネットワーク
・インタフェース装置にある。
【００２１】この発明の第１２の発明は、パケットが受
信されると動作して、空きバッファ表示が外部の上記空
きバッファ・リスト・メモリ内に記憶されていることを
確認するための手段をさらに上記パケット・プロセッサ
内に備えたことを特徴とする請求項１に記載のネットワ
ーク・インタフェース装置にある。
【００２２】この発明の第１３の発明は、上記確認手段
が、アプリケーションへの割り込みコードを発生し、空
きバッファ・リストを要求する手段を含むことを特徴と
する請求項１２に記載のネットワーク・インタフェース
装置にある。
【００２３】この発明の第１４の発明は、空きバッファ
表示の一部分を検索する手段が、空きバッファ表示の次
の一部分の表示内容を検索する手段を含んだことを特徴
とする請求項１に記載のネットワーク・インタフェース
装置にある。
【００２４】この発明の第１５の発明は、空きバッファ
表示の次の一部分の表示がない場合は、次の一部分の表
示を検索する上記手段が、パケット・プロセッサにアク
セスできるプロセッサに割り込みコードを発生し、さら
に空きバッファ表示が作成され空きバッファ・リスト・
メモリに記憶されるように要求することを特徴とする請
求項１４に記載のネットワーク・インタフェース装置に
ある。
【００２５】この発明の第１６の発明は、上記パケット
・プロセッサにアクセスできるプロセッサが、アプリケ
ーションが必要とするデータ蓄積位置に応じて空きバッ
ファ表示リストに特定のバッファ記憶位置を事前装填す
ることによって、プロセッサがデータ蓄積位置を制御す
ることを特徴とする請求項１に記載のネットワーク・イ
ンタフェース装置にある。
【００２６】この発明の第１７の発明は、データとチャ
ネルを示す見出し情報とを含むパケットを処理するネッ
トワーク・インタフェース装置において、チャネル毎に
受信されるパケットからの情報を記憶する空きバッファ
表示を記憶するための、各チャネル毎の内部の空きバッ
ファ・テーブルを含むパケット・プロセッサと、各チャ
ネルごとに使用される空きバッファ表示のリストを含む
外部の空きバッファ・リスト・メモリと、上記パケット
・プロセッサ内で、上記外部の空きバッファ・リスト・
メモリ内の空きバッファ表示のリストの一部分をアクセ
スし、これらの表示をパケット・プロセッサの内部の空
きバッファ・テーブルへと複写する手段と、を備え、上
記部分が入力されるパケットの予測サイズに応じてアク
セスされることを特徴とするネットワーク・インタフェ
ース装置にある。
【００２７】この発明の第１８の発明は、データとチャ
ネルを示す見出し情報とを含むパケットを処理するネッ
トワーク・インタフェース装置であって、各チャネル毎
に、該チャネル用のメモリ内の利用できる空きバッファ
表示を記憶するための空きバッファ・リスト・メモリで
あり、この空きバッファ・リスト・メモリ内に記憶され
た各チャネル毎の空きバッファの表示が複数の空きバッ
ファ表示をそれぞれ含 む複数のリストのリストとして編
成され、各リストの長さが入力されるパケットの予測サ
イズに対応しているものと、およびパケットを受信する
入力を有するパケット・プロセッサであり、パケットを
受信すると動作して、上記空きバッファ・リスト・メモ
リをアクセスしパケットが表示するチャネル用に空きバ
ッファの表示のリストの一つを検索し、検索した表示内
容を内部の空きバッファ・テーブルに記憶する手段、パ
ケットを受信すると動作して、検索された空きバッファ
・テーブルから使用するバッファを特定するための手
段、パケット内のデータを特定されたバッファへと転送
する手段、を含むものと、から構成したことを特徴とす
るネットワーク・インタフェース装置にある。
【００２８】この発明の第１９の発明は、データとチャ
ネルを示す見出し情報とを含むパケットを処理するネッ
トワーク・インタフェース装置であって、各チャネル毎
に、該チャネル用のメモリ内の利用できる空きバッファ
表示と、各チャネル毎の空きバッファ表示と関連する、
空きバッファ・リスト・メモリ内の割り込みコードとを
記憶するための空きバッファ・リスト・メモリと、およ
びパケットを受信する入力を有するパケット・プロセッ
サであり、パケットを受信すると動作して、上記空きバ
ッファ・リスト・メモリをアクセスしてパケットが表示
するチャネルについてパケットの予測サイズに従った数
の空きバッファ表示を検索し、検索した表示内容を内部
の空きバッファ・テーブルに記憶する手段、割り込み信
号を受信すると動作して、より多くのバッファ・リスト
が必要であることを表示する割り込みを発生する手段、
パケットを受信すると動作して、検索した空きバッファ
・テーブルから使用されるバッファを特定する手段、パ
ケット内のデータを特定されたバッファへと転送する手
段、とを含むパケット・プロセッサと、から構成したこ
とを特徴とするネットワーク・インタフェース装置にあ
る。
【００２９】この発明の第２０の発明は、データとチャ
ネルを示す見出し情報とを含むパケットをネットワーク
・インタフェースによって処理する方法であって、第１
メモリに各通信チャネル毎の複数の空きバッファ表示を
記憶するステップと、パケットを受信するステップと、
見出し情報からパケットの通信チャネルを決定するステ
ップと、決定されたチャネル用にパケットの予測サイズ
に応じて上記第１メモリから空きバッファ表示の一部分
を検索し、その部分を第２メモリに記憶するステップ
と、第２メモリ内の検索された空きバッファ・表示から
使用されるバッファを選択するステップと、パケットか
らのデータを選択されたバッファに記憶するステップ
と、からなることを特徴とするネットワーク・インタフ
ェースにおけるパケット処理方法にある。
【００３０】この発明では上述のように、チャネル毎の
外部の空きバッファ・リストと、入力されるパケットの
予測サイズに応じて上記外部の空きバッファ・リストの
一部分をアクセスすることによって、各々の入力される
パケット用にロードされた対応するチャネル毎の内部の
空きバッファ・テーブルと、を利用するネットワーク・
インタフェースを提供することによって、従来技術に伴
う問題点を克服する。
【００３１】“チャネル毎の空きバッファ・リスト”と
いう用語は特定の設立された通信チャネルにバッファが
割当てられることを意味し、それによって、他のチャネ
ルはバッファに書き込むことができないので、アプリケ
ーションスペースで各バッファを有効に利用できる。こ
の構成によって通信の待ち時間が短縮される。さらに、
チャネル毎の空きバッファ・リスト内のバッファを適宜
に制御することによって、アプリケーションスペースの
指定位置にデータを配することができる。その上、付加
的に唯一必要なことは、チャネル毎の空きバッファ・キ
ュー(待ち行列)に空きバッファを追加するためのオペレ
ーティング・システムの呼び出しだけである。ネットワ
ーク・インタフェースは広域的空きバッファ・キュー
(待ち行列)とチャネル毎の空きバッファ・キュー(待ち
行列)との双方を支援できるので、アプリケーションは
その通信要求に基づいて方式を選択することができる。
【００３２】一実施の形態におけるネットワーク・イン
タフェースは、入力されるパケットを処理し、パケット
内のセルからのデータを指定チャネル用の空きバッファ
へと転送するパケット・プロセッサを含んでいる。パケ
ット・プロセッサは各通信チャネル用の内部の空きバッ
ファ・リストを記憶するメモリ(空きバッファ・テー ブ
ル)を有している。内部の空きバッファ・リストは、よ
り大量の各通信チャネル用の空きバッファ・リストを記
憶している外部の空きバッファ・リスト・メモリからロ
ードされる。所定のチャネル用のパケットが到着する毎
に、パケット・プロセッサはそのチャネル用の外部の空
きバッファ・リスト(メモリ)の一部分を検索し、その部
分を上記チャネル用の内部の空きバッファ・リストへと
ロードする。
【００３３】パケット・データが到着すると、パケット
・データは内部の空きバッファ・リスト内のバッファに
蓄積される。パケットを処理した後にバッファが残って
いる場合は、それらは廃棄される。内部の空きバッファ
・リストを使用し尽くした後でパケット・データが残っ
ている場合は、追加の空きバッファを要求する割り込み
が行われる。割り込みはオペレーティング・システム、
または別のアプリケーションプログラムへと向けられ
る。外部の空きバッファ・リストは空きバッファ・リス
トの結合リストのような二次元構造として編成できる。
チャネル用の外部の空きバッファ・リストのアプリケー
ションプログラムをチャネル毎に制御することによっ
て、アプリケーションプログラムはどこにデータを蓄積
するかを制御することができる。
【００３４】例えば、アプリケーションプログラムはメ
モリの任意のサイズの連続部分を外部の空きバッファ・
リスト内の空きバッファとして指定することができる。
外部の空きバッファ・リストが空になる前に割り込みが
強制的に行われるように、割り込みコードを外部の空き
バッファ・リストにも与えることができる。この発明を
利用することによって、ネットワーク・インタフェース
はホスト・オペレーティング・システムとの対話をしな
くても、パケット・データをアプリケーションレベルの
メモリに容易に蓄積することができる。
【００３５】この発明はあらゆる種類のパケットを利用
した通信用のネットワーク・インタフェースに該当する
ものである。パケットを利用した通信の特定の種類の一
つは非同期転送モード(ＡＴＭ)通信、すなわち接続を利
用した通信規範であり、これは各通信チャネル毎に明示
接続が確立されるということを意味している。ＡＴＭ通
信システムでは、基本ユニットは固定サイズのセルであ
り、サイズは５３バイト、データ・ペイロードは４８バ
イトである。パケットは送信側でセルへと細分化され、
ネットワークを通してセルとして伝送され、次に受信側
でパケットへと再構成される。
【００３６】
【発明の実施の形態】以下、この発明の実施の形態を図
面を参照して以下に詳細に説明する。
【００３７】ここで図５を参照すると、代表的な非同期
転送モード(ＡＴＭ)通信システムはネットワーク・イン
タフェース３０を有し、パケット３２はこれを介して受
信されるている。パケット３２は一般に複数個のセル３
４からなっている。一般に、ネットワーク・インタフェ
ース３０はホスト・プロセッサ(図示せず)に接続され、
このホスト・プロセッサは、バッファ４１を含む関連す
るホスト・メモリ４０を有するオペレーティング・シス
テム３８の制御のもとで動作する。このホスト・プロセ
ッサを使用するアプリケーション４６および４８のよう
な別のアプリケーションは、関連する独自のアプリケー
ションレベル・メモリ４２を有している。ネットワーク
・インタフェース３０は制御線４４を介してオペレーテ
ィング・システム３８と通信し、データ線４５を経てデ
ータを転送する。
【００３８】前述したように、一般に図５に示したよう
なシステムでは、ネットワーク・インタフェース３０は
パケット３２を受信すると制御線４４を介してホスト・
プロセッサおよびオペレーティング・システム３８に割
込む。ネットワーク・インタフェース３０は各セルから
のデータをホスト・メモリ４０内の空きバッファへと複
写する。その後、データはセル３４内の見出し情報によ
って表示されるアプリケーションのアプリケーションレ
ベル・メモリ４２内の記憶位置へと複写され、またはデ
ータの記憶位置がマップされる。
【００３９】この従来のシステムは、図６により詳細に
図示してある。すなわち、オペレーティング・システム
３８は空きバッファ・リスト４３と、使用中バッファ・
リスト４９と、通信毎の使用中バッファ・テーブル４７
とを保持している。空きバッファ・リスト４３はバッフ
ァ・プールすなわちホスト・メモリ４０内の利用できる
空きバッファの待ち行列(キュー)である。パケットが受
信されると、線４４ａを介して次の空きバッファへのポ
インタが検索(読み出し)され、データがバッファに書き
込まれる。そのバッファへのポインタは線４４ｂを介し
て使用中バッファ・リスト４９へと書き込まれる。通信
毎の使用中バッファ・テーブル４７は、特定のアプリケ
ーションに利用される全ての使用中バッファを表示す
る。アプリケーションが読み取りを行う場合、そのアプ
リケーションは通信毎のバッファ・テーブル４７中の次
の使用中バッファへのポインタを検索し、バッファ内の
データをアプリケーションレベル・メモリ４２内に複
写、もしくはマップする。
【００４０】これに対してこの発明では、空きバッファ
を表示するリストが各チャネル毎に備えられている。図
１は、この発明の一実施の形態によるネットワーク・イ
ンタフェースに従ったシステムの構成を示す図である。
パケットが受信されると、リストからバッファが選択さ
れ、データはオペレーティング・システム・レベルのバ
ッファに複写されずにそのバッファ内に蓄積される。す
なわち、各々のアプリケーション４６、４８はそれぞれ
独自の空きバッファ・リスト６０、６２(外部の空きバ
ッファ・リスト・メモリ又は第１メモリ)を有してお
り、これらはアプリケーションレベル・メモリ４２、オ
ペレーティング・システム３８、またはネットワーク・
インタフェース３１内に記憶しておくことができる。
【００４１】ネットワーク・インタフェース３１は各パ
ケット毎に、受信されたパケットからのデータが蓄積さ
れる次のバッファを特定する。このようにして、データ
はオペレーティング・システム３８のバッファには複写
されない。さらに、アプリケーションはデータが蓄積さ
れる空きバッファを制御することができ、アプリケーシ
ョンがバッファ内のデータ編成をより厳密に制御するこ
とが可能になる。例えば、バッファはメモリ・ページの
サイズに対応する必要がなく、所望のとおりに小さいサ
イズでも、大きいサイズでもよい。加えて、アプリケー
ションは一連の連続バッファを特定することができる。
【００４２】図２は図１のネットワーク・インタフェー
スをより詳細に示している。このネットワーク・インタ
フェース３１はパケット・プロセッサ５０とバッファ・
リスト５２(外部の空きバッファ・リスト・メモリ又は
第１メモリ)とを含んでいる。パケット・プロセッサ５
０は各々の通信毎に、この通信に割当てられた全ての空
きバッファ記憶位置をリストした空きバッファ・テーブ
ル５４(内部の空きバッファ・テーブル又は第２メモリ)
の表を含んでいる。パケット・プロセッサ５０が単一の
集積回路である場合、このテーブルは内部のテーブルで
ある。ある通信用に入力されるメッセージは、オペレー
ティング・システム・メモリへと送られるのではなく、
アプリケーションレベル・メモリ４２内(ホスト・メモ
リで構成される場合もある)のその通信用の空きバッフ
ァ・リスト内に見い出された記憶位置に直接複写され
る。空きバッファが発見されない場合は、割り込みが行
われ、利用できる空きバッファの新たなリストをアプリ
ケーションまたはオペレーティング・システムが作成
し、それらを図１の空きバッファ・リスト６０、６２に
相当する空きバッファ・リスト５２へと追加する。
【００４３】パケット・プロセッサ５０がパケット３２
を受信すると、ネットワーク・インタフェース３１は、
空きバッファ表示が内部でロードされることを保証す
る。ネットワーク・インタフェースは割り込みコードを
作成することもできる。空きバッファ表示が未だロード
されていない場合は、空きバッファ表示は外部の空きバ
ッファ・リスト５２からロードされる。外部の空きバッ
ファ・リスト５２が空である場合は、ネットワーク・イ
ンタフェースはサービス用の割り込みコードを発生す
る。パケットの処理中は、パケットの終端が受信される
まで、またはロードされたリスト内のバッファが使い果
たされるまで、バッファにはパケット・データが充填さ
れる。後者の場合は、追加のバッファがネットワーク・
インタフェースにロードされ、そのどれもが使用できな
い場合は割り込みが行われる。ネットワーク・インタフ
ェースがパケットの処理を終了すると、おそらくは割り
込みを利用してアプリケーションにその旨の信号が送ら
れることが一般的である。
【００４４】バッファ・リストを作成し、パケット・プ
ロセッサ５０によってバッファを利用するには多くの異
なる方法がある。
【００４５】バッファ・リストを利用する第１の方法に
は、パケットを受信した時点で、バッファ・リスト全体
を内部の空きバッファ・テーブル５４内に複写すること
が含まれている。ある通信についてパケットの処理が終
了すると、バッファ・リストの未使用部分は廃棄され
る。この解決方法の問題点の一つは、大量の空きバッフ
ァ・リストが廃棄されることがあり、新たなリストを作
成しなければならず、ローカルプロセッサ、またはホス
ト・プロセッサによる処理時間が必要になることであ
る。
【００４６】第２の方法もバッファ・リスト全体を内部
の空きバッファ・テーブル５４内に複写する。しかし、
パケットの処理が完了すると、バッファ・リストの未使
用部分は廃棄されず、内部リスト内に保存される。この
方法の問題点の一つは、自己洗浄作用がないことであ
る。すなわち、ローカルまたはホスト・プロセッサは以
前のパケットから残されたバッファの取り出し処理を行
わなければならない。このような取り出し処理は、以前
のパケットで使用されたバッファとは異なる特定のバッ
ファ内に次のパケットを記憶しておくべき場合に必要と
なる。入力されるパケットのサイズは一般に事前には判
明していないので、この第２の方法ではパケットの浄化
は常に必要となる。このような浄化処理はクリティカル
パス(限界経路方式)であり、性能を損ねるばかりではな
く、パケット・プロセッサをこのような浄化を取り扱う
ように設計しなければならない。
【００４７】上述の解決方法ではいずれも、一連のパケ
ットを連続的な集合としてアプリケーションレベルのメ
モリに送る能力を与えるのが困難である。すなわち、第
１のパケットの後で、第２のパケットを連続するバッフ
ァ記憶位置に記憶しなければならない場合、上述の２つ
の解決方法ではそのような能力を与えることができな
い。
【００４８】入力されるパケットのサイズは事前には判
明していないものの、これは限定できる場合が多く、空
きバッファ・リスト内のバッファ容量は上述の限定に合
わせて設定することができる。従って、主要な問題は上
記の限定と、実際のパケット・サイズとの差に起因する
残されたバッファに関連する問題である。場合によって
は、限定を判断することが困難な場合もある。この場
合、ある範囲の限界を設定することができ、新たな空き
バッファ・リストをロードしようとしてその限界を超え
た場合、次の空きバッファ・リストを使用でき、また
は、そのリストが不適切であるか、または存在しない場
合は、ローカルまたはホスト・プロセッサが追加の空き
バッファを指定するように割り込みを発生することがで
きる。このような洞察が第３の方法の基礎になってい
る。
【００４９】次に図３を参照して、バッファ・リストを
より厳密に制御できる第３の方法を説明する。この方法
では、外部バッファ・リストの一部分だけが内部空きバ
ッファ・テーブルへと読み込まれる。読み込まれるバッ
ファの数は入力されるパケットの予測サイズに応じて選
択される。このような能力を付与するために、この発明
の一実施の形態では、バッファ・リストは二次元構造に
されており、複数の結合されたリストの結合リストであ
るとみなすことができる。すなわち、空きバッファ・リ
ストが作成され、複数のリストへと分解されるのであ
る。各リストの長さは読み込まれるバッファの数に対応
する。例えば、空きバッファの各々の表示は１つの予約
された領域かまたは次の空きバッファのいずれかへのポ
インタとして使用される別の領域および、次の空きバッ
ファ・リストのいずれかへとリンクするためのさらに別
の領域を含み得る。
【００５０】パケット・プロセッサ５０はパケット３２
を受信すると各通信毎のいずれかの次のバッファ・リス
トの記憶位置を記憶する。記憶されたポインタが存在し
ない場合は、空きバッファのリストが作成されるように
割り込みが行われる。その後、バッファ・リストは一時
レジスタ内に記憶された次のバッファ・リストへのポイ
ンタとともに検索される。あるいは、次のポインタは第
１のポインタからの定常偏差でもよく、これは単に計算
すればよい。次のバッファ・リストは最初のバッファ・
リストが無くなったときだけ検索される。最初のバッフ
ァ・リストはメモリ内に保持しておくことができ、後続
のいずれかのパケットを受信した時点で廃棄し、または
パケットの処理が完了したときに廃棄すればよい。
【００５１】この方式の利点の一つは、ローカルまたは
ホスト・プロセッサがバッファ・リストの管理の複雑さ
をほとんど処理できることにある。すなわち、負担の殆
どはソフトウェアにある。しかし、二次元構造のバッフ
ァ・リストを使用することにより、上述の第１と第２の
方法のいずれをも実行するフレキシビリティが得られ
る。外部空きバッファに新たな空きバッファ・リストを
追加することには潜在的な矛盾が生ずる。すなわち、パ
ケット・プロセッサはローカル・プロセッサがリストを
修正すると同時にリストを修正することがあり得る。
【００５２】この矛盾を解決するため、チャネル毎の保
持および保持解消(hold and unhold) 動作を利用でき
る。リストを修正する前に、プロセッサはそのチャネル
を“保持”し、次に修正が終了した後、チャネルの“保
持を解消”する。チャネルが“保持”状態にあるときに
到着するデータの損失を防止するため、適当な緩衝処理
を行わなければならない。あるいは、プロセッサが先
ず、利用できる空きバッファ・リストの数をチェック
し、複数の空きバッファ・リストのリストが一つ、また
は２つの空きバッファ・リストしか含んでいない場合に
は“保持”および“保持解消”動作を行うことができ
る。上記の数以上の空きバッファ・リストを利用できる
場合は、プロセッサは、外部リストがパケット・プロセ
ッサによって使用し尽くされる前に、新たな空きバッフ
ァ・リストを外部リストの端に追加することができる。
【００５３】次に新たな空きバッファ・リストを作成す
るための割り込みの制御を図４を参照して説明する。一
般に、空きバッファ・リストをそれ以上利用できない場
合に割り込み動作を行うことができる。加えて、最後の
空きバッファ・リストでは、複数の空きバッファ・リス
トのリスト内の次の空きバッファ・リストへのポインタ
は常に存在しない。従って、パケット・プロセッサは次
の空きバッファ・リスト・ポインタをチェックし、その
ポインタが存在しない場合だけ割り込みコードを作成す
る。
【００５４】さらに補足的な方法は、空きバッファ・リ
ストのリンクされたリスト表現の各々のバッファ・リス
トにコードを追加することである。例えば、複数のバッ
ファ・リストのリンクされたリスト内の要素を表す図４
に示すデータ語７０は、参照番号７２で示すように、次
の空きバッファの記憶位置を記憶する記憶位置へのポイ
ンタを含んでいる。さらに、７４で示した次のバッファ
・リストを記憶するアドレス位置にポインタが与えられ
る。そこで割り込みコード７６が現在のバッファ・リス
トのために付与される。この割り込みコードは、別の空
きバッファ・リストを作成するための割り込みを発生す
るか否かを判定するパケット・プロセッサによって評価
される。
【００５５】このようにして、ネットワーク・インタフ
ェースが入力されるパケットを処理している間に、ロー
カルまたはホスト・プロセッサはより多くの空きバッフ
ァ・リストを発生することができる。各空きバッファ・
リストの見出しに割り込みコードを適宜に設定すること
によって、特定の複数の空きバッファ・リストのロード
中に、または最後の空きバッファ・リストのロード中
に、全ての新たな空きバッファ・リストをロードするた
めに割り込みを発生することができる。この割り込みコ
ードによって、アプリケーションはそれまでにいくつの
空きバッファおよび空きバッファ・リストが使用され、
空きバッファと空きバッファ・リストがいくつ残ってい
るかを判定することができる。この割り込みはさらに、
特定の空きバッファの集合がロードされた時に処理を実
行することができる。最後に、データ語７０は未使用領
域７８を含んでいてもよい。
【００５６】以上のようにチャネル毎の空きバッファ・
リストを使用したこの発明によるネットワーク・インタ
フェースは、入力されるパケットを処理し、パケット・
データをパケットが属するチャネル用に指定されたバッ
ファ内に記憶するパケット・プロセッサを含んでいる。
このパケット・プロセッサは各々の通信チャネル用に内
部の空きバッファ・リストを記憶するメモリを有してい
る。内部空きバッファ・リストは、各通信チャネル用に
より大量の空きバッファ・リストを含んでいる外部の空
きバッファ・リスト・メモリからロードされる。所定の
チャネル用のパケットが到着する毎に、パケット・プロ
セッサはそのチャネル用の外部空きバッファ・リストの
一部分を検索し、その部分を当該チャネル用の内部空き
バッファ・リストへとロードする。ロードされた部分
は、入力されるパケットの予測サイズを処理するのに充
分であるとみなされる多数の空きバッファである。
【００５７】パケットの処理がなされると、データは内
部リストのバッファ内に蓄積される。パケットが処理さ
れた後で未使用の内部バッファはいずれも戻された使用
中バッファのリストの終端に付加され、自己洗浄特性を
有し、それによってアプリケーションは、入力されるパ
ケットがどのバッファを利用するかについてのある種の
制御を行うことが可能になる。内部の空きバッファ・リ
ストが使用し尽くされた後にパケット・データが残って
いる場合は、パケット・プロセッサは外部空きバッファ
・リストの別の部分を検索し、パケットの処理動作を継
続する。外部空きバッファ・リストにそれ以上バッファ
が残っていない場合は、追加の空きバッファを要求する
ように割り込み(コード)が発生される。この割り込みは
ネットワーク・インタフェース、またはホスト・プロセ
ッサと連結されているローカルプロセッサに向けられ
る。外部空きバッファ・リストの一部だけを読み取るこ
とを促進するため、リストは複数の空きバッファ・リス
トの結合リストのような二次元構造として編成すること
ができる。
【００５８】チャネル用の外部の空きバッファ・リスト
のアプリケーションプログラムをチャネル毎に制御する
ことによって、アプリケーションプログラムはどこにデ
ータを蓄積するかを制御することができる。例えば、ア
プリケーションプログラムはメモリの任意のサイズの連
続部分を外部バッファ・リスト内の空きバッファとして
指定することができる。外部バッファ・リストが空にな
る前に割り込みが強制的に行われるように、割り込みコ
ードを外部バッファ・リストにも与えることができる。
【００５９】これまでこの発明の実施の形態を説明して
きたが、これまでの記述は単に説明目的のためであり、
限定されるものではなく、例示したものであるに過ぎな
いことが専門家には明白であろう。専門家には多くの修
正と別の実施の形態の実現が可能である。例えば、外部
バッファ・リストは一つのリストでもよく、また、パケ
ット・プロセッサは外部バッファ・リストから読みださ
れた多数のバッファを表示するプログラム可能なレジス
タを含んでいてもよい。これらの、およびその他の修正
は添付の特許請求の範囲に含まれるものである。
【図面の簡単な説明】
【図１】 この発明の一実施の形態によるネットワーク
・インタフェースに従ったシステムの構成を示す図であ
る。
【図２】 図２のネットワーク・インタフェースをより
詳細に説明するための図である。
【図３】 チャネル毎の外部空きバッファ・リストの好
ましい構造を示す図である。
【図４】 割り込みコードを含む連結されたリスト・デ
ータ構造の一例を示す図である。
【図５】 広域的空きバッファ・リストを使用した多重
通信(結線)用の入力されるパケットを処理するための従
来のネットワーク・インタフェース・システムを示す図
である。
【図６】 図５のより詳細な図である。
【符号の説明】
３０，３１ ネットワーク・インタフェース、３２ パ
ケット、３４ セル、３６ ホスト・プロセッサ、３８
オペレーティング・システム、４０ ホスト・メモ
リ、４１ バッファ、４２ アプリケーションレベル・
メモリ、４３ 空きバッファ・リスト、４４ 制御線、
４５ データ線、４６，４８ アプリケーション、４
７，４９ 使用中バッファ・テーブル、５０ パケット
・プロセッサ、５２ バッファ・リスト、５４ 空きバ
ッファ・テーブル、６０，６２ 空きバッファ・リス
ト。
───────────────────────────────────────────────────── フロントページの続き (73)特許権者 597067574 201 ＢＲＯＡＤＷＡＹ， ＣＡＭＢＲ ＩＤＧＥ， ＭＡＳＳＡＣＨＵＳＥＴＴ Ｓ 02139， Ｕ．Ｓ．Ａ. (56)参考文献 特開 平６−350648（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G06F 13/00 - 13/14

Claims (20)

    (57)【特許請求の範囲】
  1. 【請求項１】 データとチャネルを示す見出し情報とを
    含むパケットを処理するネットワーク・インタフェース
    装置であって、 各チャネル毎に、該チャネル用のメモリ内の利用できる
    空きバッファ表示を記憶するための空きバッファ・リス
    ト・メモリと、および、 パケットを受信する入力を有するパケット・プロセッサ
    であって、 パケットを受信すると動作して、上記空きバッファ・リ
    スト・メモリをアクセスしてパケットの見出し情報に表
    示されるチャネルについて、パケットの予測サイズに従
    って選択された数の空きバッファ表示を検索し、検索し
    た表示内容を内部の空きバッファ・テーブルに記憶する
    ための手段、 パケットを受信すると動作して、検索された空きバッフ
    ァ・テーブルから使用するバッファを特定するための手
    段、 パケット内のデータを特定されたバッファへと転送する
    手段、 とを含むパケット・プロセッサと、 から構成したことを特徴とするネットワーク・インタフ
    ェース装置。
  2. 【請求項２】 各チャネル毎に上記空きバッファ・リス
    ト・メモリに記憶された空きバッファ表示が、複数の空
    きバッファの表示をそれぞれ含む複数のリストのリスト
    として編成され、各リストの長さが入力されるパケット
    の予測サイズに対応することを特徴とする請求項１に記
    載のネットワーク・インタフェース装置。
  3. 【請求項３】 空きバッファ表示の各リストが次のバッ
    ファ・リストの上記空きバッファ・リスト・メモリ内の
    記憶位置の表示を含むことを特徴とする請求項２に記載
    のネットワーク・インタフェース装置。
  4. 【請求項４】 各チャネル毎の空きバッファ表示と関連
    する、上記空きバッファ・リスト・メモリ内の割り込み
    コードをさらに備え、 上記パケット・プロセッサが、割り込みコードに応答し
    て動作し、さらにバッファ・リストが必要であることを
    表示する割り込みを発生する手段を含んだことを特徴と
    する請求項１に記載のネットワーク・インタフェース装
    置。
  5. 【請求項５】 上記パケット・プロセッサをアクセスで
    きるプロセッサが割り込みに応答してさらなる空きバッ
    ファ表示を作成することを特徴とする請求項４に記載の
    ネットワーク・インタフェース装置。
  6. 【請求項６】 上記プロセッサで実行されるアプリケー
    ションが割り込みに応答して空きバッファ表示をさらに
    作成することを特徴とする請求項５に記載のネットワー
    ク・インタフェース装置。
  7. 【請求項７】 空きバッファ表示の各リストが割り込み
    コードを含むことを特徴とする請求項４に記載のネット
    ワーク・インタフェース装置。
  8. 【請求項８】 オペレーティング・システムが割り込み
    に応答して、空きバッファ表示をさらに作成することを
    特徴とする請求項４に記載のネットワーク・インタフェ
    ース装置。
  9. 【請求項９】 アプリケーションが割り込みに応答して
    空きバッファ表示をさらに作成することを特徴とする請
    求項４に記載のネットワーク・インタフェース装置。
  10. 【請求項１０】 ネットワーク・インタフェース装置を
    非同期転送モードのネットワークに接続したことを特徴
    とする請求項１に記載のネットワーク・インタフェース
    装置。
  11. 【請求項１１】 特定されたバッファが使用され、デー
    タがパケット内に残っていると動作して、検索されたリ
    スト中の別のバッファを特定し、パケットから別のバッ
    ファへのデータの転送を継続するための手段をさらに上
    記パケット・プロセッサ内に備えたことを特徴とする請
    求項１に記載のネットワーク・インタフェース装置。
  12. 【請求項１２】 パケットが受信されると動作して、空
    きバッファ表示が外部の上記空きバッファ・リスト・メ
    モリ内に記憶されていることを確認するための手段をさ
    らに上記パケット・プロセッサ内に備えたことを特徴と
    する請求項１に記載のネットワーク・インタフェース装
    置。
  13. 【請求項１３】 上記確認手段が、アプリケーションへ
    の割り込みコードを発生し、空きバッファ・リストを要
    求する手段を含むことを特徴とする請求項１２に記載の
    ネットワーク・インタフェース装置。
  14. 【請求項１４】 空きバッファ表示の一部分を検索する
    手段が、空きバッファ表示の次の一部分の表示内容を検
    索する手段を含んだことを特徴とする請求項１に記載の
    ネットワーク・インタフェース装置。
  15. 【請求項１５】 空きバッファ表示の次の一部分の表示
    がない場合は、次の一部分の表示を検索する上記手段
    が、パケット・プロセッサにアクセスできるプロセッサ
    に割り込みコードを発生し、さらに空きバッファ表示が
    作成され空きバッファ・リスト・メモリに記憶されるよ
    うに要求することを特徴とする請求項１４に記載のネッ
    トワーク・インタフェース装置。
  16. 【請求項１６】 上記パケット・プロセッサにアクセス
    できるプロセッサが、アプリケーションが必要とするデ
    ータ蓄積位置に応じて空きバッファ表示リストに特定の
    バッファ記憶位置を事前装填することによって、プロセ
    ッサがデータ蓄積位置を制御することを特徴とする請求
    項１に記載のネットワーク・インタフェース装置。
  17. 【請求項１７】 データとチャネルを示す見出し情報と
    を含むパケットを処理するネットワーク・インタフェー
    ス装置において、 チャネル毎に受信されるパケットからの情報を記憶する
    空きバッファ表示を記憶するための、各チャネル毎の内
    部の空きバッファ・テーブルを含むパケット・プロセッ
    サと、 各チャネルごとに使用される空きバッファ表示のリスト
    を含む外部の空きバッファ・リスト・メモリと、上記パケット・プロセッサ内で、上記外部の空きバッフ
    ァ・リスト・メモリ 内の空きバッファ表示のリストの一
    部分をアクセスし、これらの表示をパケット・プロセッ
    サの内部の空きバッファ・テーブルへと複写する手段
    と、 を備え、上記部分が入力されるパケットの予測サイズに
    応じてアクセスされることを特徴とするネットワーク・
    インタフェース装置。
  18. 【請求項１８】 データとチャネルを示す見出し情報と
    を含むパケットを処理するネットワーク・インタフェー
    ス装置であって、 各チャネル毎に、該チャネル用のメモリ内の利用できる
    空きバッファ表示を記憶するための空きバッファ・リス
    ト・メモリであり、この空きバッファ・リスト・メモリ
    内に記憶された各チャネル毎の空きバッファの表示が複
    数の空きバッファ表示をそれぞれ含む複数のリストのリ
    ストとして編成され、各リストの長さが入力されるパケ
    ットの予測サイズに対応しているものと、およびパケッ
    トを受信する入力を有するパケット・プロセッサであ
    り、 パケットを受信すると動作して、上記空きバッファ・リ
    スト・メモリをアクセスしパケットが表示するチャネル
    用に空きバッファの表示のリストの一つを検索し、検索
    した表示内容を内部の空きバッファ・テーブルに記憶す
    る手段、 パケットを受信すると動作して、検索された空きバッフ
    ァ・テーブルから使用するバッファを特定するための手
    段、 パケット内のデータを特定されたバッファへと転送する
    手段、 を含むものと、 から構成したことを特徴とするネットワーク・インタフ
    ェース装置。
  19. 【請求項１９】 データとチャネルを示す見出し情報と
    を含むパケットを処理するネットワーク・インタフェー
    ス装置であって、 各チャネル毎に、該チャネル用のメモリ内の利用できる
    空きバッファ表示と、各チャネル毎の空きバッファ表示
    と関連する、空きバッファ・リスト・メモリ内の割り込
    みコードとを記憶するための空きバッファ・リスト・メ
    モリと、およびパケットを受信する入力を有するパケッ
    ト・プロセッサであり、 パケットを受信すると動作して、上記空きバッファ・リ
    スト・メモリをアクセスしてパケットが表示するチャネ
    ルについてパケットの予測サイズに従った数の空きバッ
    ファ表示を検索し、検索した表示内容を内部の空きバッ
    ファ・テーブルに記憶する手段、割り込み信号 を受信すると動作して、より多くのバッフ
    ァ・リストが必要であることを表示する割り込みを発生
    する手段、 パケットを受信すると動作して、検索した空きバッファ
    ・テーブルから使用されるバッファを特定する手段、 パケット内のデータを特定されたバッファへと転送する
    手段、 とを含むパケット・プロセッサと、 から構成したことを特徴とするネットワーク・インタフ
    ェース装置。
  20. 【請求項２０】 データとチャネルを示す見出し情報と
    を含むパケットをネットワーク・インタフェースによっ
    て処理する方法であって、 第１メモリに各通信チャネル毎の複数の空きバッファ表
    示を記憶するステップと、 パケットを受信するステップと、 見出し情報からパケットの通信チャネルを決定するステ
    ップと、決定されたチャネル用にパケットの予測サイズに応じて
    上記第１メモリから空きバッファ表示の一部分を検索
    し、 その部分を第２メモリに記憶するステップと、 第２メモリ内の検索された空きバッファ・表示から使用
    されるバッファを選択するステップと、 パケットからのデータを選択されたバッファに記憶する
    ステップと、 からなることを特徴とするネットワーク・インタフェー
    スにおけるパケット処理方法。
JP8022600A 1995-04-14 1996-02-08 ネットワーク・インタフェース装置およびネットワーク・インタフェースにおけるパケット処理方法 Expired - Lifetime JP2983167B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/422344 1995-04-14
US08/422,344 US5682553A (en) 1995-04-14 1995-04-14 Host computer and network interface using a two-dimensional per-application list of application level free buffers

Publications (2)

Publication Number Publication Date
JPH08297626A JPH08297626A (ja) 1996-11-12
JP2983167B2 true JP2983167B2 (ja) 1999-11-29

Family

ID=23674488

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8022600A Expired - Lifetime JP2983167B2 (ja) 1995-04-14 1996-02-08 ネットワーク・インタフェース装置およびネットワーク・インタフェースにおけるパケット処理方法

Country Status (2)

Country Link
US (1) US5682553A (ja)
JP (1) JP2983167B2 (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5974466A (en) * 1995-12-28 1999-10-26 Hitachi, Ltd. ATM controller and ATM communication control device
US5838994A (en) * 1996-01-11 1998-11-17 Cisco Technology, Inc. Method and apparatus for the dynamic allocation of buffers in a digital communications network
US5909546A (en) * 1996-03-08 1999-06-01 Mitsubishi Electric Information Technology Center America, Inc. (Ita) Network interface having support for allowing remote operations with reply that bypass host computer interaction
US6078733A (en) * 1996-03-08 2000-06-20 Mitsubishi Electric Information Technolgy Center America, Inc. (Ita) Network interface having support for message processing and an interface to a message coprocessor
US6032179A (en) * 1996-08-14 2000-02-29 Mitsubishi Electric Information Technology Center America, Inc. (Ita) Computer system with a network interface which multiplexes a set of registers among several transmit and receive queues
US5987496A (en) 1996-12-03 1999-11-16 Mitsubishi Electric Information Technology Center America, Inc. (Ita) Real-time channel-based reflective memory
US6094712A (en) * 1996-12-04 2000-07-25 Giganet, Inc. Computer network interface for direct mapping of data transferred between applications on different host computers from virtual addresses to physical memory addresses application data
US5961606A (en) * 1997-06-30 1999-10-05 Sun Microsystems, Inc. System and method for remote buffer allocation in exported memory segments and message passing between network nodes
CN1278386A (zh) * 1997-09-05 2000-12-27 松下电器产业株式会社 解码方法和记录解码程序的记录媒体
US6088745A (en) * 1998-03-17 2000-07-11 Xylan Corporation Logical output queues linking buffers allocated using free lists of pointer groups of multiple contiguous address space
US6321276B1 (en) 1998-08-04 2001-11-20 Microsoft Corporation Recoverable methods and systems for processing input/output requests including virtual memory addresses
US6594701B1 (en) * 1998-08-04 2003-07-15 Microsoft Corporation Credit-based methods and systems for controlling data flow between a sender and a receiver with reduced copying of data
US6516361B2 (en) * 1998-09-17 2003-02-04 Sony Corporation Method of and apparatus for capturing and processing continuous media-based data streams transmitted over an IEEE 1394 serial bus
US6978312B2 (en) * 1998-12-18 2005-12-20 Microsoft Corporation Adaptive flow control protocol
US6647413B1 (en) * 1999-05-28 2003-11-11 Extreme Networks Method and apparatus for measuring performance in packet-switched networks
US6609161B1 (en) 2000-06-01 2003-08-19 Adaptec, Inc. Two-dimensional execution queue for host adapters
US6789134B1 (en) * 2000-06-01 2004-09-07 Adaptec, Inc. Dequeuing from a host adapter two-dimensional queue
AU2003219666A1 (en) * 2002-01-15 2003-07-30 Chip Engines Reconfigurable control processor for multi-protocol resilient packet ring processor
US7209440B1 (en) * 2002-05-07 2007-04-24 Marvell International Ltd. Method and apparatus for preventing blocking in a quality of service switch
US7110415B1 (en) 2002-05-17 2006-09-19 Marvell International Ltd. Apparatus and method for dynamically limiting output queue size in a quality of service network
US20040103086A1 (en) * 2002-11-26 2004-05-27 Bapiraju Vinnakota Data structure traversal instructions for packet processing
US6931497B2 (en) * 2003-01-09 2005-08-16 Emulex Design & Manufacturing Corporation Shared memory management utilizing a free list of buffer indices
US7561590B1 (en) 2003-05-05 2009-07-14 Marvell International Ltd. Network switch having virtual input queues for flow control
US7844758B1 (en) * 2003-06-18 2010-11-30 Advanced Micro Devices, Inc. Dynamic resource allocation scheme for efficient use of a queue
US7346716B2 (en) * 2003-11-25 2008-03-18 Intel Corporation Tracking progress of data streamer
US8032675B2 (en) * 2005-12-28 2011-10-04 Intel Corporation Dynamic memory buffer allocation method and system
US7908412B2 (en) * 2006-05-10 2011-03-15 Microsoft Corporation Buffer passing mechanisms
US7694041B2 (en) * 2006-05-19 2010-04-06 Arabella Software Ltd. Method for managing buffers pool and a system using the method
US8364863B2 (en) * 2008-07-11 2013-01-29 Intel Corporation Method and apparatus for universal serial bus (USB) command queuing
US9104637B2 (en) 2013-12-04 2015-08-11 Oracle International Corporation System and method for managing host bus adaptor (HBA) over infiniband (IB) using a single external memory interface
US9311044B2 (en) * 2013-12-04 2016-04-12 Oracle International Corporation System and method for supporting efficient buffer usage with a single external memory interface
US10547559B2 (en) * 2015-12-26 2020-01-28 Intel Corporation Application-level network queueing
CN109298869A (zh) * 2018-08-23 2019-02-01 武汉斗鱼网络科技有限公司 一种目标渠道包的生成方法及相关装置
FR3089374B1 (fr) * 2018-11-29 2024-04-12 Silkan Rt Gestion des données pour le stockage de trames de données dans la mémoire d’un système de transmission de données
DE102020213741A1 (de) * 2020-11-02 2022-05-05 Robert Bosch Gesellschaft mit beschränkter Haftung Datenstruktur für einen Pufferspeicher in einem Multiproduzenten-Multikonsumenten-System
CN113254364B (zh) * 2021-05-24 2022-07-19 山东创恒科技发展有限公司 一种嵌入式系统用信息存储装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5367643A (en) * 1991-02-06 1994-11-22 International Business Machines Corporation Generic high bandwidth adapter having data packet memory configured in three level hierarchy for temporary storage of variable length data packets
EP0522224B1 (en) * 1991-07-10 1998-10-21 International Business Machines Corporation High speed buffer management
US5426639A (en) * 1991-11-29 1995-06-20 At&T Corp. Multiple virtual FIFO arrangement
US5434976A (en) * 1992-09-28 1995-07-18 Standard Microsystems Corporation Communications controller utilizing an external buffer memory with plural channels between a host and network interface operating independently for transferring packets between protocol layers

Also Published As

Publication number Publication date
US5682553A (en) 1997-10-28
JPH08297626A (ja) 1996-11-12

Similar Documents

Publication Publication Date Title
JP2983167B2 (ja) ネットワーク・インタフェース装置およびネットワーク・インタフェースにおけるパケット処理方法
US6032179A (en) Computer system with a network interface which multiplexes a set of registers among several transmit and receive queues
US5367688A (en) Boot system for distributed digital data processing system
US6801927B1 (en) Network adaptor card with reverse proxy and cache and method implemented therewith
US5752078A (en) System for minimizing latency data reception and handling data packet error if detected while transferring data packet from adapter memory to host memory
US4128882A (en) Packet memory system with hierarchical structure
US5864680A (en) Method and system for distributing data in a real time data imaging network
JP2977688B2 (ja) マルチプロセッシング装置、方法、及びこれらに使用するプロセッサ
US8516163B2 (en) Hardware-based concurrent direct memory access (DMA) engines on serial rapid input/output SRIO interface
EP0603994B1 (en) Method and apparatus for transferring and processing data
EP0602772B1 (en) Multiprocessor system
CN100593153C (zh) 在加锁消息中传递受保护数据
JP3889879B2 (ja) 仮想メモリ変換を制御する方法
US5148527A (en) Interface for independently establishing a link and transmitting high level commands including logical addresses from dedicated microprocessor to shared intelligent memory
US20040205319A1 (en) Host computer virtual memory within a network interface adapter
US6912712B1 (en) Real time control system for multitasking digital signal processor using ready queue
US6105080A (en) Host adapter DMA controller with automated host reply capability
JPH113281A (ja) 回路，ネットワーク、及びメモリ内の無効アドレス変換をチェックする方法
JPH0887478A (ja) プロセス間メッセージ通信方法
JP2723245B2 (ja) ファクシミリ蓄積交換装置
JP2905041B2 (ja) メッセージ送受信装置
JP3130892B2 (ja) 二重化システム
JPS605367A (ja) 通信制御処理装置
JP2971119B2 (ja) 複数プロセッサシステムにおける高速データ転送方式
Mueller Solid State Mass Memory with Integrated File Handling System for Mars Express and Venus Express

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R154 Certificate of patent or utility model (reissue)

Free format text: JAPANESE INTERMEDIATE CODE: R154

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080924

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080924

Year of fee payment: 9

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080924

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090924

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100924

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110924

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120924

Year of fee payment: 13