JPS61165160A - バス制御方式 - Google Patents
バス制御方式Info
- Publication number
- JPS61165160A JPS61165160A JP59276364A JP27636484A JPS61165160A JP S61165160 A JPS61165160 A JP S61165160A JP 59276364 A JP59276364 A JP 59276364A JP 27636484 A JP27636484 A JP 27636484A JP S61165160 A JPS61165160 A JP S61165160A
- Authority
- JP
- Japan
- Prior art keywords
- command
- response
- error
- processor
- status
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、共通バスを備え、アクセスコマンドと、応答
コマンドを授受することによりデータ処理を行うデータ
処理装置におけるバス制御方式に関する。
コマンドを授受することによりデータ処理を行うデータ
処理装置におけるバス制御方式に関する。
最近のデータ処理装置における処理量の増大化に伴って
、マルチプロセッサシステムが構築されるようになり、
共通バスに複数の中央処理装置（ＣＰＵ） 、チャンネ
ル制御装置（Ｃ）ＩＰ）を接続して、処理能力の増大化
を図る方法が採られる動向にある。
、マルチプロセッサシステムが構築されるようになり、
共通バスに複数の中央処理装置（ＣＰＵ） 、チャンネ
ル制御装置（Ｃ）ＩＰ）を接続して、処理能力の増大化
を図る方法が採られる動向にある。
一方、最近の半導体技術の著しい進歩に伴って、論理装
置の高集積化が図られ、例えばデータ処理装置の中央処
理装置（ＣＰＵ） 、チャンネル制御装置（Ｃ１（Ｐ）
等が１ボードで構成されるようになり、各装置間のイン
タフェース線を極力削減することが要求されるようにな
ってきた。
置の高集積化が図られ、例えばデータ処理装置の中央処
理装置（ＣＰＵ） 、チャンネル制御装置（Ｃ１（Ｐ）
等が１ボードで構成されるようになり、各装置間のイン
タフェース線を極力削減することが要求されるようにな
ってきた。
こうした事情に鑑み、上記共通バス方式のデータ処理装
置においても、一般的にはアクセスコマンドと、応答コ
マンドを授受することによってデータ処理を行っている
が、エラー処理に関してはエラ一応答の為の専用線を用
いる等して、共通バス方式の利点を生かしていない問題
があり、効果的なバス制御方式が待たれていた。
置においても、一般的にはアクセスコマンドと、応答コ
マンドを授受することによってデータ処理を行っている
が、エラー処理に関してはエラ一応答の為の専用線を用
いる等して、共通バス方式の利点を生かしていない問題
があり、効果的なバス制御方式が待たれていた。
第４図は、共通バス方式のデータ処理装置において、受
信装置側で、コマンド、データ、タグ線等に誤りを検出
した場合の従来方式による応答方法をブロック図で示し
たもので、１はメモリ、２はメモリアクセス制御部（以
下、ＭＭＣと云う）、３はプロセソナ（＃０〜ｔｔｎ）
、 ４は共通バスである。
信装置側で、コマンド、データ、タグ線等に誤りを検出
した場合の従来方式による応答方法をブロック図で示し
たもので、１はメモリ、２はメモリアクセス制御部（以
下、ＭＭＣと云う）、３はプロセソナ（＃０〜ｔｔｎ）
、 ４は共通バスである。
共通バス方式のデータ処理装置におけるデータ処理は、
送信装置がアクセスコマンド、データを送出すると、該
コマンド、データを受信した装置が応答コマンド、デー
タを返送する方法で実行していた。
送信装置がアクセスコマンド、データを送出すると、該
コマンド、データを受信した装置が応答コマンド、デー
タを返送する方法で実行していた。
例えば、各プロセッサ（＃Ｏ〜１ｔｎ） ３がらＭＡＣ
２に対して処理要求を必要とする場合、該要求がメモ１
月に対する読め出しの時は、読み出しタイプを表すコマ
ンドとアドレスを、又メモリ１に対する書き込み要求の
時には、書き込みタイプを表すコマンドとアドレス、且
つ書き込めデータを共通バス４を通してＭＭＣ２に送出
する。
２に対して処理要求を必要とする場合、該要求がメモ１
月に対する読め出しの時は、読み出しタイプを表すコマ
ンドとアドレスを、又メモリ１に対する書き込み要求の
時には、書き込みタイプを表すコマンドとアドレス、且
つ書き込めデータを共通バス４を通してＭＭＣ２に送出
する。
ＭＭＣ２においては、これらのデータを受は取り、各々
のコマンド内容に従い、処理を実行して、その結果を各
要求元のプロセッサ（１１０〜１ｌｎ） ３に共通バス
４を通して応答する。
のコマンド内容に従い、処理を実行して、その結果を各
要求元のプロセッサ（１１０〜１ｌｎ） ３に共通バス
４を通して応答する。
この時の応答内容としては、該要求に対するリターンコ
マンドとアドレス、特に読み出しタイプのコ÷ンドに対
しては読み出しデータも送出する。
マンドとアドレス、特に読み出しタイプのコ÷ンドに対
しては読み出しデータも送出する。
このリターンコマンドには、正常終了を意味するリター
ンコードと、パリティエラー、アドレス例外等の異常終
了を意味するリターンコードの２種類がある。
ンコードと、パリティエラー、アドレス例外等の異常終
了を意味するリターンコードの２種類がある。
このようなデータ処理方式において、ＭＡＣ２で受は取
るコマンド、アドレス、データに関するパリティエラー
等のハードウェアエラー、アドレス例外等のソフトウェ
アエラーを検出した場合には、各プロセッサ間（ＭＡＣ
も含む）に設けた双方向のエラ一応答線Ｅで応答する。
るコマンド、アドレス、データに関するパリティエラー
等のハードウェアエラー、アドレス例外等のソフトウェ
アエラーを検出した場合には、各プロセッサ間（ＭＡＣ
も含む）に設けた双方向のエラ一応答線Ｅで応答する。
該エラーの応答を受けた送信側では、該アクセスコマン
ドの再送を行い、再度エラーが検出された場合には、当
該データ処理をリジェクトし、診断処理に入る等の処理
を行っていた。そして、上記動作をアクセスコマンド、
応答コマンドのそれぞれに対して行う、所謂応答確認方
式をとっていた。
ドの再送を行い、再度エラーが検出された場合には、当
該データ処理をリジェクトし、診断処理に入る等の処理
を行っていた。そして、上記動作をアクセスコマンド、
応答コマンドのそれぞれに対して行う、所謂応答確認方
式をとっていた。
第５図は、受信装置側でエラ一応答を行う迄の動作をタ
イムチャートで示したもので、送信装置（例えば、プロ
セッサＩｔＯ３）が共通バス４の空きサイクルａを確認
して送信要求■を出し、次のサイクルｂでコマンド、デ
ータ、タグ信号（制御情報）■を送出すると、受信送信
（例えば、ＭＡＣ２）においては、サイクルＣで該送信
データ等を受信レジスタに格納して、チェック■を行い
、データに対するパリティエラー、タグ信号に対するイ
ンハリソドコード等を検出すると、メモリ１に対するア
クセスを中止し、サイクルｄにおいて、上記エラ一応答
線Ｅを用いてエラーの報告■を行っていた。
イムチャートで示したもので、送信装置（例えば、プロ
セッサＩｔＯ３）が共通バス４の空きサイクルａを確認
して送信要求■を出し、次のサイクルｂでコマンド、デ
ータ、タグ信号（制御情報）■を送出すると、受信送信
（例えば、ＭＡＣ２）においては、サイクルＣで該送信
データ等を受信レジスタに格納して、チェック■を行い
、データに対するパリティエラー、タグ信号に対するイ
ンハリソドコード等を検出すると、メモリ１に対するア
クセスを中止し、サイクルｄにおいて、上記エラ一応答
線Ｅを用いてエラーの報告■を行っていた。
このように、従来方式においては、共通バス４に接続さ
れている各装置間において、エラ一応答線が張られるこ
とになり、該装置の数が多くなると、各装置とのインタ
フェース線が多くなり、各装置の高集積化を妨げる問題
があった。
れている各装置間において、エラ一応答線が張られるこ
とになり、該装置の数が多くなると、各装置とのインタ
フェース線が多くなり、各装置の高集積化を妨げる問題
があった。
本発明は上記従来の欠点に鑑み、共通バス方式のデータ
処理装置において、該共通バスに接続されている各装置
間で張られていたエラ一応答線を用いることなく、エラ
一応答を行う方法を提供することを目的とするものであ
る。
処理装置において、該共通バスに接続されている各装置
間で張られていたエラ一応答線を用いることなく、エラ
一応答を行う方法を提供することを目的とするものであ
る。
この目的は、共通ハスを備え、アクセスコマンドと、応
答コマンドを授受することによりデータ処理を行うデー
タ処理装置において、受信装置側で、他の装置が送出し
たコマンド、データの誤りを検出した場合、応答コマン
ドにエラーステータスを付加して応答する本発明のバス
制御方式によって達成される。
答コマンドを授受することによりデータ処理を行うデー
タ処理装置において、受信装置側で、他の装置が送出し
たコマンド、データの誤りを検出した場合、応答コマン
ドにエラーステータスを付加して応答する本発明のバス
制御方式によって達成される。
即ち、本発明によれば、共通バス方式のデータ処理装置
においては、送信側からのアクセスコマンドの送出に対
して、受信側から必ず応答コマンドを返送する事に着目
し、該応答コマンドにステータスを付加して応答するよ
うにしたものであるので、該応答コマンド（リターンコ
マンド）を受は取った時に正常終了か、或いは異常終了
かを判別し、異常の時には、該コマンドに付加されてい
るステータス情報により、そのエラーの要因を知ること
ができる効果がある。
においては、送信側からのアクセスコマンドの送出に対
して、受信側から必ず応答コマンドを返送する事に着目
し、該応答コマンドにステータスを付加して応答するよ
うにしたものであるので、該応答コマンド（リターンコ
マンド）を受は取った時に正常終了か、或いは異常終了
かを判別し、異常の時には、該コマンドに付加されてい
るステータス情報により、そのエラーの要因を知ること
ができる効果がある。
以下本発明の実施例を図面によって詳述する。
第１図は本発明を実施してコマンドの授受を行う時の動
作を模式的に示したものであり、第２図はコマンド、ス
テータスのフォーマットの一例を示したものであり、第
３図は本発明を適用したデータ処理装置の一例をブロッ
ク図で示したもので、第４図、第５図と同じ符号は同じ
対象物、動作を示している。
作を模式的に示したものであり、第２図はコマンド、ス
テータスのフォーマットの一例を示したものであり、第
３図は本発明を適用したデータ処理装置の一例をブロッ
ク図で示したもので、第４図、第５図と同じ符号は同じ
対象物、動作を示している。
本発明を実施した場合においても、例えばプロセソナ１
１０３からＭＡＣ２に処理要求をした時の基本的な動作
は従来方式と同じであるので、詳細は省略し、ここでは
本発明の主眼である応答動作を中心に、第３図を参照し
ながら第１図、第２図によって説明する。
１０３からＭＡＣ２に処理要求をした時の基本的な動作
は従来方式と同じであるので、詳細は省略し、ここでは
本発明の主眼である応答動作を中心に、第３図を参照し
ながら第１図、第２図によって説明する。
プロセッサ＃０３から送信されたコマンドが、ＭＡＣ２
において、受信レジスタに格納され、該コマンドに対し
て■で示したパリティチェック等が行われ、パリティエ
ラー等が検出されると（■°参照）、メモリ１に対する
アクセス処理を抑止すると共に、本発明においては、）
ＩＡＣ２において、プロセッサ＃０３に対する応答コマ
ンドと、当該エラーの種別に対応したステータスが生成
される。（■”参照） ＭＡＣ２がプロセッサ＃０３からのアクセスコマンドに
対する応答■を行う時、該生成された応答コマンド（リ
ターンコマンド）とステータスを同時に、共通バス４を
通してプロセッサ＃０３に送出する。 （■参照） 該リターンコマンドを受信したプロセッサ＃０３は、上
記リターンコマンドから、正常終了か、異常終了かを判
別し、異常であれば付加されているステータス情報によ
り、即そのエラーの要因を知ることができる。 （■参
照） 従って、従来の応答確認方式で必要であったエラ一応答
線Ｅを削除することができる。
において、受信レジスタに格納され、該コマンドに対し
て■で示したパリティチェック等が行われ、パリティエ
ラー等が検出されると（■°参照）、メモリ１に対する
アクセス処理を抑止すると共に、本発明においては、）
ＩＡＣ２において、プロセッサ＃０３に対する応答コマ
ンドと、当該エラーの種別に対応したステータスが生成
される。（■”参照） ＭＡＣ２がプロセッサ＃０３からのアクセスコマンドに
対する応答■を行う時、該生成された応答コマンド（リ
ターンコマンド）とステータスを同時に、共通バス４を
通してプロセッサ＃０３に送出する。 （■参照） 該リターンコマンドを受信したプロセッサ＃０３は、上
記リターンコマンドから、正常終了か、異常終了かを判
別し、異常であれば付加されているステータス情報によ
り、即そのエラーの要因を知ることができる。 （■参
照） 従って、従来の応答確認方式で必要であったエラ一応答
線Ｅを削除することができる。
第２図は、本発明を実施して送受信されるアクセスコマ
ンド、応答コマンドのフォーマットの一例を示したもの
で、 （ａ）はアクセスコマンドの例で、例えば第Ｏビット目
が“０゛になっていることで識別される。
ンド、応答コマンドのフォーマットの一例を示したもの
で、 （ａ）はアクセスコマンドの例で、例えば第Ｏビット目
が“０゛になっていることで識別される。
（ｂ）は正常終了の場合のリターンコマンドの例で、例
えば第Ｏビット目が°１′になっていることで識別され
る。
えば第Ｏビット目が°１′になっていることで識別され
る。
（ｃ）は異常終了の場合のリターンコマンドの例で、例
えば第１ビツト目から第７ビツト目迄が、全゛１゛等の
固定値になっていることで識別される。
えば第１ビツト目から第７ビツト目迄が、全゛１゛等の
固定値になっていることで識別される。
上記リターンコマンド（異常）に付加されるステータス
バイトは、“１′にセットされているビット位ｉ（’Ｈ
Ｅ！Ｒ’で示す）によって、エラーの要因が識別できる
ように構成されている。
バイトは、“１′にセットされているビット位ｉ（’Ｈ
Ｅ！Ｒ’で示す）によって、エラーの要因が識別できる
ように構成されている。
このように、本発明においては、アクセスコマンドに対
する応答コマンド（リターンコマンド）・を返送する時
に、エラー要因を示すステータスバイトを付加して送出
するだけで、従来と同じ機能の共通バス方式のデータ処
理装置を構成することができる。
する応答コマンド（リターンコマンド）・を返送する時
に、エラー要因を示すステータスバイトを付加して送出
するだけで、従来と同じ機能の共通バス方式のデータ処
理装置を構成することができる。
以上、詳細に説明したように、本発明のバス制御方式は
、共通バス方式のデータ処理装置においては、送信側か
らのアクセスコマンドの送出に対して、受信側から必ず
応答コマンドを返送する事に着目し、該応答コマンドに
ステータスを付加して応答するようにしたものであるの
で、該応答コマンド（リターンコマンド）を受は取った
時に正常終了か、或いは異常終了かを判別し、異常の時
には、該コマンドに付加されているステータス情報によ
り、そのエラーの要因を知ることができる効果がある。
、共通バス方式のデータ処理装置においては、送信側か
らのアクセスコマンドの送出に対して、受信側から必ず
応答コマンドを返送する事に着目し、該応答コマンドに
ステータスを付加して応答するようにしたものであるの
で、該応答コマンド（リターンコマンド）を受は取った
時に正常終了か、或いは異常終了かを判別し、異常の時
には、該コマンドに付加されているステータス情報によ
り、そのエラーの要因を知ることができる効果がある。
第１図は本発明を実施して、コマンドの送受信を行う時
の動作を模式的に示した図。 第２図はコマンド、ステータスのフォーマットの一例を
示した図。 第３図は本発明を適用じたデータ処理装置の一例をブロ
ック図で示した図。 第４図は従来の共通バス方式によるデータ処理装置の構
成例を示した図。 第５図は従来方式の動作例をタイムチャートで示した図
。 である。 図面において、 １はメモリ。 ２はメモリアクセス制御部（ＭＡＣ） 。 ３はプセセッサ（＃Ｏ〜＃ｎ）。 ４は共通バス。 ■〜■、及び■゛、■”はコマンド送受信動作。 （ａ）〜（Ｃ）はコマンド、ステータスのフォーマット
例。 をそれぞれ示す。 算 ３ 閏 半４ 図 茅 ５ 目 タイミンク゛
の動作を模式的に示した図。 第２図はコマンド、ステータスのフォーマットの一例を
示した図。 第３図は本発明を適用じたデータ処理装置の一例をブロ
ック図で示した図。 第４図は従来の共通バス方式によるデータ処理装置の構
成例を示した図。 第５図は従来方式の動作例をタイムチャートで示した図
。 である。 図面において、 １はメモリ。 ２はメモリアクセス制御部（ＭＡＣ） 。 ３はプセセッサ（＃Ｏ〜＃ｎ）。 ４は共通バス。 ■〜■、及び■゛、■”はコマンド送受信動作。 （ａ）〜（Ｃ）はコマンド、ステータスのフォーマット
例。 をそれぞれ示す。 算 ３ 閏 半４ 図 茅 ５ 目 タイミンク゛
Claims (1)
- 共通バスを備え、アクセスコマンドと、応答コマンドを
授受することによりデータ処理を行うデータ処理装置に
おいて、受信装置側で、他の装置が送出したコマンド、
データ、制御情報の誤りを検出した場合、応答コマンド
にエラーステータスを付加して応答することを特徴とす
るバス制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59276364A JPS61165160A (ja) | 1984-12-28 | 1984-12-28 | バス制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59276364A JPS61165160A (ja) | 1984-12-28 | 1984-12-28 | バス制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61165160A true JPS61165160A (ja) | 1986-07-25 |
Family
ID=17568396
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59276364A Pending JPS61165160A (ja) | 1984-12-28 | 1984-12-28 | バス制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61165160A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6334655A (ja) * | 1986-07-29 | 1988-02-15 | Nec Corp | 障害報告方式 |
| JP2008167711A (ja) * | 2007-01-15 | 2008-07-24 | Kuraray Kuraflex Co Ltd | 農業用被覆シート |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53138710A (en) * | 1977-05-11 | 1978-12-04 | Fujitsu Ltd | Servo-signal writing system |
-
1984
- 1984-12-28 JP JP59276364A patent/JPS61165160A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53138710A (en) * | 1977-05-11 | 1978-12-04 | Fujitsu Ltd | Servo-signal writing system |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6334655A (ja) * | 1986-07-29 | 1988-02-15 | Nec Corp | 障害報告方式 |
| JP2008167711A (ja) * | 2007-01-15 | 2008-07-24 | Kuraray Kuraflex Co Ltd | 農業用被覆シート |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4799148A (en) | Interrupt control system having a processor for determining service priority among a plurality of modules according to an interrupt status table | |
| US5404535A (en) | Apparatus and method for providing more effective reiterations of processing task requests in a multiprocessor system | |
| JP2996440B2 (ja) | データ処理システムの診断方式 | |
| US4736365A (en) | Method and apparatus for controlling access to an asynchronous communication network | |
| JPS61165160A (ja) | バス制御方式 | |
| JPS61165170A (ja) | バス制御方式 | |
| JPH1118122A (ja) | データ転送方式 | |
| US5603057A (en) | System for initiating data transfer between input/output devices having separate address spaces in accordance with initializing information in two address packages | |
| JP3261665B2 (ja) | データ転送方法及びデータ処理システム | |
| JP2001117864A (ja) | 通信バッファのアクセス方法およびその書き込み制御装置 | |
| JPS60502073A (ja) | ワンチツプ・マイクロプロセツサを結合する回路装置 | |
| JPH0511339B2 (ja) | ||
| JPS6061859A (ja) | マイクロコンピュ−タのデ−タ通信方式 | |
| JP2573790B2 (ja) | 転送制御装置 | |
| US6182174B1 (en) | Memory card interface method using multiplexed storage protect key to indicate command acceptance | |
| JP2825589B2 (ja) | バス制御方式 | |
| JP3056169B2 (ja) | データ送受信方式とその方法 | |
| JPS6388644A (ja) | 中央処理装置 | |
| JPH0981465A (ja) | 主記憶制御装置 | |
| JPS6245575B2 (ja) | ||
| JPH0237458A (ja) | 冗長バス構成のバス制御方式 | |
| JPH0514293B2 (ja) | ||
| JPH0438543A (ja) | 装置間通信方式 | |
| JPH0619633A (ja) | 二重化システムにおける信号処理方式 | |
| JPH0823854B2 (ja) | 制御装置 |