JP2001117864A - 通信バッファのアクセス方法およびその書き込み制御装置 - Google Patents
通信バッファのアクセス方法およびその書き込み制御装置Info
- Publication number
- JP2001117864A JP2001117864A JP29547899A JP29547899A JP2001117864A JP 2001117864 A JP2001117864 A JP 2001117864A JP 29547899 A JP29547899 A JP 29547899A JP 29547899 A JP29547899 A JP 29547899A JP 2001117864 A JP2001117864 A JP 2001117864A
- Authority
- JP
- Japan
- Prior art keywords
- data
- communication buffer
- address
- buffer
- communication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Communication Control (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】
【課題】通信バッファの容量が大きくなり、また再送な
どの場合のスループットが低下するという課題を解決す
る。 【解決手段】送信すべきデータを通信バッファの一方の
端から中央に向かって書き込み、受信データを通信バッ
ファの他方の端から中央に向かって書き込むようにし
た。通信バッファの容量が小さくても、定常的な少量の
データ通信時では送信データが壊されることがないので
再送時などでスループットが低下することがなくなり、
かつ非定常な大量データ通信にも対応することができ
る。
どの場合のスループットが低下するという課題を解決す
る。 【解決手段】送信すべきデータを通信バッファの一方の
端から中央に向かって書き込み、受信データを通信バッ
ファの他方の端から中央に向かって書き込むようにし
た。通信バッファの容量が小さくても、定常的な少量の
データ通信時では送信データが壊されることがないので
再送時などでスループットが低下することがなくなり、
かつ非定常な大量データ通信にも対応することができ
る。
Description
【０００１】
【発明の属する技術分野】この発明は、通信バッファを
介して外部機器と通信を行う通信システムにおいて、通
信バッファを有効に利用できる通信バッファのアクセス
方法およびその書き込み装置に関するものである。
介して外部機器と通信を行う通信システムにおいて、通
信バッファを有効に利用できる通信バッファのアクセス
方法およびその書き込み装置に関するものである。
【０００２】
【従来の技術】外部機器と通信を行う通信システムは、
通常送信データを通信バッファに格納してから外部機器
に送信し、また外部機器から送信された受信データを一
旦通信バッファに一時保存してから読み出すようにして
いる。このような通信システムの従来例について説明す
る。なお、通信の手順には種々の方式があるが、ここで
は通信システムをマスタとし外部機器をスレーブとし
て、マスタ側がコマンドを送信するとスレーブ側がそれ
に対してレスポンスを行う、いわゆるマスタ／スレーブ
方式について説明する。
通常送信データを通信バッファに格納してから外部機器
に送信し、また外部機器から送信された受信データを一
旦通信バッファに一時保存してから読み出すようにして
いる。このような通信システムの従来例について説明す
る。なお、通信の手順には種々の方式があるが、ここで
は通信システムをマスタとし外部機器をスレーブとし
て、マスタ側がコマンドを送信するとスレーブ側がそれ
に対してレスポンスを行う、いわゆるマスタ／スレーブ
方式について説明する。
【０００３】図３にこのような通信システムの従来例の
１つを示す。図３において、１はＣＰＵであり、システ
ム全体を統制する。２は送受信部であり、ＣＰＵ１から
の送信データが格納される送信バッファ２１、外部機器
から送信された受信データを格納する受信バッファ２
２、送信バッファ２１に格納されたデータを通信ライン
に送信するためのバッファ２３、通信ラインからデータ
を受信するためのバッファ２４が含まれている。３は送
受信部２と外部機器を接続する通信ライン、４はデータ
を送受信する相手になる外部機器である。
１つを示す。図３において、１はＣＰＵであり、システ
ム全体を統制する。２は送受信部であり、ＣＰＵ１から
の送信データが格納される送信バッファ２１、外部機器
から送信された受信データを格納する受信バッファ２
２、送信バッファ２１に格納されたデータを通信ライン
に送信するためのバッファ２３、通信ラインからデータ
を受信するためのバッファ２４が含まれている。３は送
受信部２と外部機器を接続する通信ライン、４はデータ
を送受信する相手になる外部機器である。
【０００４】次に、この従来例の動作を説明する。送信
すべきデータ、例えばコマンドはＣＰＵ１から送信バッ
ファ２１に書きこまれた後バッファ２３を介して通信ラ
イン３上に出力される。外部機器４はこの通信ライン３
上のデータを取り込み、これに対するレスポンスを同じ
通信ライン３に出力する。このレスポンスデータはバッ
ファ２４を介して一旦受信バッファ２２に取り込まれた
後、ＣＰＵ１によって読み出される。受信パリティエラ
ーが発生したり、再送要求を受信したなどの障害があっ
たときは既に送信したデータを改めて再送信しなければ
ならないが、この送信データは送信バッファ２１に保存
されているのでＣＰＵ１は改めて送信データを送信バッ
ファ２１に書きこむ必要がないので、ＣＰＵ１の負担が
軽くなるという特徴がある。
すべきデータ、例えばコマンドはＣＰＵ１から送信バッ
ファ２１に書きこまれた後バッファ２３を介して通信ラ
イン３上に出力される。外部機器４はこの通信ライン３
上のデータを取り込み、これに対するレスポンスを同じ
通信ライン３に出力する。このレスポンスデータはバッ
ファ２４を介して一旦受信バッファ２２に取り込まれた
後、ＣＰＵ１によって読み出される。受信パリティエラ
ーが発生したり、再送要求を受信したなどの障害があっ
たときは既に送信したデータを改めて再送信しなければ
ならないが、この送信データは送信バッファ２１に保存
されているのでＣＰＵ１は改めて送信データを送信バッ
ファ２１に書きこむ必要がないので、ＣＰＵ１の負担が
軽くなるという特徴がある。
【０００５】図４に他の従来例を示す。この従来例は送
受信バッファを兼用したものである。なお、図３と同じ
要素には同一符号を付し、説明を省略する。図４におい
て、５は送受信部であり、その内部に送受信バッファ５
１およびバッファ２３、２４が含まれている。ＣＰＵ１
は送信すべきデータ、例えばコマンドを送受信バッファ
５１に書き込み、このデータはバッファ２３および通信
ライン３を介して外部機器４に送信される。外部機器４
から送信されたレスポンスデータは同じ送受信バッファ
５１に上書きされる。ＣＰＵ１はこの送受信バッファ５
１に上書きされたデータを受信データとして受け取る。
この従来例では、図３の従来例に比べてバッファのメモ
リサイズをおおむね半分にすることが出来るという特徴
がある。
受信バッファを兼用したものである。なお、図３と同じ
要素には同一符号を付し、説明を省略する。図４におい
て、５は送受信部であり、その内部に送受信バッファ５
１およびバッファ２３、２４が含まれている。ＣＰＵ１
は送信すべきデータ、例えばコマンドを送受信バッファ
５１に書き込み、このデータはバッファ２３および通信
ライン３を介して外部機器４に送信される。外部機器４
から送信されたレスポンスデータは同じ送受信バッファ
５１に上書きされる。ＣＰＵ１はこの送受信バッファ５
１に上書きされたデータを受信データとして受け取る。
この従来例では、図３の従来例に比べてバッファのメモ
リサイズをおおむね半分にすることが出来るという特徴
がある。
【０００６】
【発明が解決しようとする課題】しかしながら、このよ
うな通信システムには次のような問題点があった。図３
の従来例は送信バッファと受信バッファを別々に設けて
いるので、これらのバッファに割り当てるメモリのサイ
ズが大きくなるという問題点があった。使用できるメモ
リのサイズは限られているので、これらのバッファのサ
イズを大きくすることは困難である。また、データ転送
のスループットを高くするためには受信が完全に完了す
るまでは送信データが送信バッファに残っている必要が
あるので、バッファのサイズをますます大きくしなけれ
ばならない。更に、バッファに割り当てるメモリサイズ
は大量のデータを送受信する場合でも送受信データが溢
れないだけの大きさを確保しなければならないので、少
量のデータを送受信する場合は無駄が大きいという問題
点もあった。
うな通信システムには次のような問題点があった。図３
の従来例は送信バッファと受信バッファを別々に設けて
いるので、これらのバッファに割り当てるメモリのサイ
ズが大きくなるという問題点があった。使用できるメモ
リのサイズは限られているので、これらのバッファのサ
イズを大きくすることは困難である。また、データ転送
のスループットを高くするためには受信が完全に完了す
るまでは送信データが送信バッファに残っている必要が
あるので、バッファのサイズをますます大きくしなけれ
ばならない。更に、バッファに割り当てるメモリサイズ
は大量のデータを送受信する場合でも送受信データが溢
れないだけの大きさを確保しなければならないので、少
量のデータを送受信する場合は無駄が大きいという問題
点もあった。
【０００７】また、図４の従来例は送信バッファと受信
バッファを兼用するのでバッファのサイズは図３の従来
例に比べておおむね半分にすることが出来るが、受信時
に送受信バッファ内の送信データが受信データで上書き
されてしまう。そのため、データを再送する場合にはＣ
ＰＵ１が改めて送信データを送受信バッファ５１に設定
しなおさなければならないので、通信のスループットが
著しく低下するという問題点があった。従って本発明が
解決しようとする課題は、通信バッファのサイズを小さ
く出来、かつ通信時のスループットが低下することがな
い通信バッファのアクセス方法およびこの通信バッファ
の書き込み制御装置を提供することにある。
バッファを兼用するのでバッファのサイズは図３の従来
例に比べておおむね半分にすることが出来るが、受信時
に送受信バッファ内の送信データが受信データで上書き
されてしまう。そのため、データを再送する場合にはＣ
ＰＵ１が改めて送信データを送受信バッファ５１に設定
しなおさなければならないので、通信のスループットが
著しく低下するという問題点があった。従って本発明が
解決しようとする課題は、通信バッファのサイズを小さ
く出来、かつ通信時のスループットが低下することがな
い通信バッファのアクセス方法およびこの通信バッファ
の書き込み制御装置を提供することにある。
【０００８】
【課題を解決するための手段】このような課題を解決す
るために本発明は、送信すべきデータと受信したデータ
を同じ通信バッファの両端から中央に向かって書き込む
ようにしたものである。このようにすることによって、
通信バッファのサイズを小さく出来、かつ通信時のスル
ープットが低下することがなくなる。
るために本発明は、送信すべきデータと受信したデータ
を同じ通信バッファの両端から中央に向かって書き込む
ようにしたものである。このようにすることによって、
通信バッファのサイズを小さく出来、かつ通信時のスル
ープットが低下することがなくなる。
【０００９】
【発明の実施の形態】以下に、図に基づいて発明を詳細
に説明する。図１は本発明に係る通信バッファのアクセ
ス方法の一実施例を説明するための構成図である。この
実施例では、図３と同様にマスタ／スレーブ方式を前提
として説明する。なお、図３と同じ要素には同一符号を
付し、説明を省略する。図１において、６は送受信部で
あり、その内部には通信バッファ６１、この通信バッフ
ァ６１に最後に送信データを書き込んだアドレスを保存
している送信アドレスポインタ６２、および最後に受信
データを書き込んだ通信バッファ６１のアドレスを保存
している受信アドレスポインタ６３およびバッファ２
３、２４が含まれている。送信すべきデータが発生する
と、ＣＰＵ１は通信バッファ６１に送信データを書き込
む。この書き込まれた送信データはバッファ２３、通信
ライン３を介して外部機器４に送信される。また、外部
機器４から送信されたレスポンスデータは通信ライン
３、バッファ２４を介して通信バッファ６１に書き込ま
れる。ＣＰＵ１は適宜通信バッファ６１に書き込まれた
受信データを読み出して処理を行う。なお、本発明と直
接関係がないので図１では省略されているが、パリティ
検出や再送要求受信などの処理は送受信部６で行う。
に説明する。図１は本発明に係る通信バッファのアクセ
ス方法の一実施例を説明するための構成図である。この
実施例では、図３と同様にマスタ／スレーブ方式を前提
として説明する。なお、図３と同じ要素には同一符号を
付し、説明を省略する。図１において、６は送受信部で
あり、その内部には通信バッファ６１、この通信バッフ
ァ６１に最後に送信データを書き込んだアドレスを保存
している送信アドレスポインタ６２、および最後に受信
データを書き込んだ通信バッファ６１のアドレスを保存
している受信アドレスポインタ６３およびバッファ２
３、２４が含まれている。送信すべきデータが発生する
と、ＣＰＵ１は通信バッファ６１に送信データを書き込
む。この書き込まれた送信データはバッファ２３、通信
ライン３を介して外部機器４に送信される。また、外部
機器４から送信されたレスポンスデータは通信ライン
３、バッファ２４を介して通信バッファ６１に書き込ま
れる。ＣＰＵ１は適宜通信バッファ６１に書き込まれた
受信データを読み出して処理を行う。なお、本発明と直
接関係がないので図１では省略されているが、パリティ
検出や再送要求受信などの処理は送受信部６で行う。
【００１０】次に、この実施例の動作を説明する。最
初、送信アドレスポインタ６２のアドレスは通信バッフ
ァ６１の（最上位アドレス＋１）に設定され、受信アド
レスポインタ６３のアドレスは通信バッファ６１の（最
下位アドレスー１）に設定される。ＣＰＵ１が送信すべ
きデータを通信バッファ６１に書き込むと、通信バッフ
ァ６１の送信アドレスポインタ６２が指定するアドレス
が１減少され、そのアドレスに送信すべきデータが書き
込まれる。つまり、図１に示すように、送信すべきデー
タは通信バッファ６１の最上位アドレスから下位アドレ
ス方向に向かって順番に格納される。また、データを受
信すると、通信バッファ６１の受信アドレスポインタ６
３が指定するアドレスが1増加され、そのアドレスに受
信したデータが書き込まれる。つまり、受信されたデー
タは通信バッファ６１の最下位アドレスから上位アドレ
ス方向に向かって順番に格納される。
初、送信アドレスポインタ６２のアドレスは通信バッフ
ァ６１の（最上位アドレス＋１）に設定され、受信アド
レスポインタ６３のアドレスは通信バッファ６１の（最
下位アドレスー１）に設定される。ＣＰＵ１が送信すべ
きデータを通信バッファ６１に書き込むと、通信バッフ
ァ６１の送信アドレスポインタ６２が指定するアドレス
が１減少され、そのアドレスに送信すべきデータが書き
込まれる。つまり、図１に示すように、送信すべきデー
タは通信バッファ６１の最上位アドレスから下位アドレ
ス方向に向かって順番に格納される。また、データを受
信すると、通信バッファ６１の受信アドレスポインタ６
３が指定するアドレスが1増加され、そのアドレスに受
信したデータが書き込まれる。つまり、受信されたデー
タは通信バッファ６１の最下位アドレスから上位アドレ
ス方向に向かって順番に格納される。
【００１１】このようにすることにより、受信データが
多く送信データが少ない場合は自動的に受信データのバ
ッファ領域が増加し、送信データが多い場合は逆にな
る。従って、受信データによって送信データが壊される
度合いが少なくなり、再送などの場合のスループットが
低下することがない。また、送信データが壊されたかは
送信アドレスポインタ６２と受信アドレスポインタ６３
のアドレスを参照することによって判断することができ
る。すなわち、送信データが増加すると送信アドレスポ
インタ６２の指定するアドレスは減少し、受信データが
増加すると受信アドレスポインタ６３の指定するアドレ
スが増加するので、送信アドレスポインタ６２の指すア
ドレスが受信アドレスポインタ６３の指すアドレスより
大きいと送信データは壊されていないことがわかる。従
って、再送するときは通信バッファ６１内の送信データ
を使って再送することができる。送信アドレスポインタ
６２の指すアドレスが受信アドレスポインタ６３の指す
アドレスより小さいときは、受信データによって送信デ
ータが上書きされているので、このときのみＣＰＵ１は
再送用の送信データを通信バッファ６１に書き込んで再
送する。そのため、スループットの低下を最小限におさ
えることができる。
多く送信データが少ない場合は自動的に受信データのバ
ッファ領域が増加し、送信データが多い場合は逆にな
る。従って、受信データによって送信データが壊される
度合いが少なくなり、再送などの場合のスループットが
低下することがない。また、送信データが壊されたかは
送信アドレスポインタ６２と受信アドレスポインタ６３
のアドレスを参照することによって判断することができ
る。すなわち、送信データが増加すると送信アドレスポ
インタ６２の指定するアドレスは減少し、受信データが
増加すると受信アドレスポインタ６３の指定するアドレ
スが増加するので、送信アドレスポインタ６２の指すア
ドレスが受信アドレスポインタ６３の指すアドレスより
大きいと送信データは壊されていないことがわかる。従
って、再送するときは通信バッファ６１内の送信データ
を使って再送することができる。送信アドレスポインタ
６２の指すアドレスが受信アドレスポインタ６３の指す
アドレスより小さいときは、受信データによって送信デ
ータが上書きされているので、このときのみＣＰＵ１は
再送用の送信データを通信バッファ６１に書き込んで再
送する。そのため、スループットの低下を最小限におさ
えることができる。
【００１２】図２に本発明の他の実施例を示す。なお、
図１と同じ要素には同一符号を付し、説明を省略する。
図２において、７は送受信部、７２は送信アドレスポイ
ンタ、７３は受信アドレスポインタである。この実施例
は、送信すべきデータを通信バッファの下位アドレスか
ら上位アドレスに向かって書き込み、受信したデータを
通信バッファの上位アドレスから下位アドレスに向かっ
て書くようにしたものである。すなわち、最初に送信ア
ドレスポインタ７２に通信バッファ６１の（最下位アド
レス−１）を設定し、受信アドレスポインタ７３に通信
バッファ６１の（最上位アドレス＋１）を設定する。そ
の後、ＣＰＵ１が送信すべきデータを通信バッファに書
き込むと、通信バッファ６１の送信アドレスポインタ７
２で指定されたアドレスが１増加され、送信すべきデー
タがそのアドレスに書き込まれる。また、外部機器４か
らデータが受信されると、通信バッファ６１の受信アド
レスポインタ７３で指定されたアドレスが１減少され、
受信したデータがそのアドレスに書き込まれる。つま
り、送信すべきデータは通信バッファ６１の最下位アド
レスから上位アドレス方向に向かって順番に書き込ま
れ、受信したデータは通信バッファ６１の最上位アドレ
スから下位アドレス方向に順番に書き込まれる。受信ア
ドレスポインタ７３の指すアドレスが送信アドレスポイ
ンタ７２の指すアドレスより小さいと送信データが壊れ
ているので、この場合のみＣＰＵ１は送信データを再設
定すればよい。その他の動作は図１実施例と同様なの
で、説明を省略する。なお、これらの実施例では送信ア
ドレスポインタ、受信アドレスポインタの具体的な構成
については示さなかったが、アドレスの初期設定がで
き、かつアドレスを１（または任意の値）増減できる構
成であれば、任意のものが使用できる。例えば、カウン
タなどを用いることができる。また、これらの実施例で
は送信アドレスポインタ、受信アドレスポインタに通信
バッファに書き込んだアドレスを格納するようにした
が、アドレスそのものでなくても、アドレスに関連する
情報であればよい。
図１と同じ要素には同一符号を付し、説明を省略する。
図２において、７は送受信部、７２は送信アドレスポイ
ンタ、７３は受信アドレスポインタである。この実施例
は、送信すべきデータを通信バッファの下位アドレスか
ら上位アドレスに向かって書き込み、受信したデータを
通信バッファの上位アドレスから下位アドレスに向かっ
て書くようにしたものである。すなわち、最初に送信ア
ドレスポインタ７２に通信バッファ６１の（最下位アド
レス−１）を設定し、受信アドレスポインタ７３に通信
バッファ６１の（最上位アドレス＋１）を設定する。そ
の後、ＣＰＵ１が送信すべきデータを通信バッファに書
き込むと、通信バッファ６１の送信アドレスポインタ７
２で指定されたアドレスが１増加され、送信すべきデー
タがそのアドレスに書き込まれる。また、外部機器４か
らデータが受信されると、通信バッファ６１の受信アド
レスポインタ７３で指定されたアドレスが１減少され、
受信したデータがそのアドレスに書き込まれる。つま
り、送信すべきデータは通信バッファ６１の最下位アド
レスから上位アドレス方向に向かって順番に書き込ま
れ、受信したデータは通信バッファ６１の最上位アドレ
スから下位アドレス方向に順番に書き込まれる。受信ア
ドレスポインタ７３の指すアドレスが送信アドレスポイ
ンタ７２の指すアドレスより小さいと送信データが壊れ
ているので、この場合のみＣＰＵ１は送信データを再設
定すればよい。その他の動作は図１実施例と同様なの
で、説明を省略する。なお、これらの実施例では送信ア
ドレスポインタ、受信アドレスポインタの具体的な構成
については示さなかったが、アドレスの初期設定がで
き、かつアドレスを１（または任意の値）増減できる構
成であれば、任意のものが使用できる。例えば、カウン
タなどを用いることができる。また、これらの実施例で
は送信アドレスポインタ、受信アドレスポインタに通信
バッファに書き込んだアドレスを格納するようにした
が、アドレスそのものでなくても、アドレスに関連する
情報であればよい。
【００１３】
【発明の効果】以上説明したことから明らかなように、
本発明によれば、送信データを通信バッファの一方の端
から中央に向かって書き込み、受信データを通信バッフ
ァの他方の端から中央に向かって書き込むようにした。
そのため、定常的に行われる少量データの通信では通信
バッファ内の送信データが壊されることがないので、再
送などでスループットが低下することがなくなるという
効果がある。また、設定情報などの非定常の大量データ
の通信の場合は送信バッファと受信バッファの割合が自
動的に変化し適正化されるので、小さい通信バッファ容
量で大量のデータ通信もサポートできるという効果もあ
る。
本発明によれば、送信データを通信バッファの一方の端
から中央に向かって書き込み、受信データを通信バッフ
ァの他方の端から中央に向かって書き込むようにした。
そのため、定常的に行われる少量データの通信では通信
バッファ内の送信データが壊されることがないので、再
送などでスループットが低下することがなくなるという
効果がある。また、設定情報などの非定常の大量データ
の通信の場合は送信バッファと受信バッファの割合が自
動的に変化し適正化されるので、小さい通信バッファ容
量で大量のデータ通信もサポートできるという効果もあ
る。
【図１】本発明の一実施例を示す構成図である。
【図２】本発明の他の実施例を示す構成図である。
【図３】従来の通信バッファのアクセス方法を説明する
ための構成図である。
ための構成図である。
【図４】従来の通信バッファのアクセス方法を説明する
ための構成図である。
ための構成図である。
１ ＣＰＵ ６ 送受信部 ６１ 通信バッファ ６２ 送信アドレスポインタ ６３ 受信アドレスポインタ ７ 送受信部 ７２ 送信アドレスポインタ ７３ 受信アドレスポインタ
Claims (4)
- 【請求項１】送信すべきデータを通信バッファに書きこ
んでこの通信バッファを介して外部機器に送信し、外部
機器から受信した受信データを一旦通信バッファに一時
保存するようにした通信システムの通信バッファのアク
セス方法において、送信すべきデータと受信したデータ
をこの通信バッファの両端から中央に向かって順番に書
き込むようにしたことを特徴とする通信バッファのアク
セス方法。 - 【請求項２】送信すべきデータを通信バッファの最上位
アドレスから下位アドレス方向に順番に書き込み、受信
したデータを前記通信バッファの最下位アドレスから上
位アドレス方向に順番に書き込むようにしたことを特徴
とする請求項１記載の通信バッファのアクセス方法。 - 【請求項３】送信すべきデータを通信バッファの最下位
アドレスから上位アドレス方向に順番に書き込み、受信
したデータを前記通信バッファの最上位アドレスから下
位アドレス方向に順番に書き込むようにしたことを特徴
とする請求項１記載の通信バッファのアクセス方法。 - 【請求項４】通信バッファと、この通信バッファに送信
すべきデータを書き込みまたこの通信バッファから受信
したデータを読み込むＣＰＵと、前記通信バッファに送
信すべきデータを書き込む位置に関連する情報を格納す
る送信アドレスポインタと、受信したデータを前記通信
バッファに書き込む位置に関連する情報を格納する受信
アドレスポインタとを有し、これらのアドレスポインタ
を操作して前記送信すべきデータと前記受信したデータ
を前記通信バッファの互いに異なる端から中央に向かっ
て書き込むようにしたことを特徴とする通信バッファの
書き込み装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29547899A JP2001117864A (ja) | 1999-10-18 | 1999-10-18 | 通信バッファのアクセス方法およびその書き込み制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29547899A JP2001117864A (ja) | 1999-10-18 | 1999-10-18 | 通信バッファのアクセス方法およびその書き込み制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001117864A true JP2001117864A (ja) | 2001-04-27 |
Family
ID=17821133
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29547899A Pending JP2001117864A (ja) | 1999-10-18 | 1999-10-18 | 通信バッファのアクセス方法およびその書き込み制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001117864A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006270469A (ja) * | 2005-03-24 | 2006-10-05 | Fujitsu Ltd | 通信データ制御装置 |
| JP2008085467A (ja) * | 2006-09-26 | 2008-04-10 | Mitsubishi Electric Corp | 遠隔監視制御装置、及びそれを備えた空気調和システム、照明システム、ホームセキュリティシステム、家庭用電化機器 |
| JP2009010835A (ja) * | 2007-06-29 | 2009-01-15 | Mitsubishi Electric Corp | 通信制御装置 |
| JP2010252388A (ja) * | 2010-06-29 | 2010-11-04 | Mitsubishi Electric Corp | 遠隔監視制御装置、及びそれを備えた空気調和システム、照明システム、ホームセキュリティシステム、家庭用電化機器 |
-
1999
- 1999-10-18 JP JP29547899A patent/JP2001117864A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006270469A (ja) * | 2005-03-24 | 2006-10-05 | Fujitsu Ltd | 通信データ制御装置 |
| JP4606216B2 (ja) * | 2005-03-24 | 2011-01-05 | 富士通セミコンダクター株式会社 | 通信データ制御装置 |
| JP2008085467A (ja) * | 2006-09-26 | 2008-04-10 | Mitsubishi Electric Corp | 遠隔監視制御装置、及びそれを備えた空気調和システム、照明システム、ホームセキュリティシステム、家庭用電化機器 |
| JP4628334B2 (ja) * | 2006-09-26 | 2011-02-09 | 三菱電機株式会社 | 遠隔監視制御装置、及びそれを備えた空気調和システム、照明システム、ホームセキュリティシステム、家庭用電化機器 |
| JP2009010835A (ja) * | 2007-06-29 | 2009-01-15 | Mitsubishi Electric Corp | 通信制御装置 |
| JP2010252388A (ja) * | 2010-06-29 | 2010-11-04 | Mitsubishi Electric Corp | 遠隔監視制御装置、及びそれを備えた空気調和システム、照明システム、ホームセキュリティシステム、家庭用電化機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6115803A (en) | Parallel computer which verifies direct data transmission between local memories with a send complete flag | |
| US6687763B2 (en) | ATAPI command receiving method | |
| US20030167368A1 (en) | Transmission control circuit, reception control circuit, communications control circuit, and communications control unit | |
| JP2001117864A (ja) | 通信バッファのアクセス方法およびその書き込み制御装置 | |
| US7921238B2 (en) | USB host system and method for transferring transfer data | |
| JPS61165170A (ja) | バス制御方式 | |
| JP2715815B2 (ja) | デ−タ書き込み方法 | |
| JP2522412B2 (ja) | プログラマブルコントロ―ラと入出力装置の間の通信方法 | |
| JP2002008382A (ja) | メモリの書き込み装置 | |
| JPH06103222A (ja) | バス転送方式 | |
| JPS61165160A (ja) | バス制御方式 | |
| JP2892429B2 (ja) | 入出力制御装置 | |
| JP2731878B2 (ja) | 通信装置 | |
| JPH0471224B2 (ja) | ||
| JPH05165733A (ja) | 非運用系メモリ更新方式 | |
| JP2671743B2 (ja) | マイクロコンピュータ | |
| JP2000010758A (ja) | Ｆｉｆｏコントローラ | |
| JPH05298133A (ja) | データ転送装置 | |
| JP3056169B2 (ja) | データ送受信方式とその方法 | |
| JP3219422B2 (ja) | キャッシュメモリ制御方式 | |
| JP2751879B2 (ja) | プロセッサ間通信方式 | |
| JPH01158554A (ja) | Ｄｍａ装置を備えたデータ処理システム | |
| JPS6388644A (ja) | 中央処理装置 | |
| JPS58169398A (ja) | メモリ・システム | |
| JPH03138744A (ja) | データ伝送方法及び半導体集積回路 |