JPH06103222A - バス転送方式 - Google Patents
バス転送方式Info
- Publication number
- JPH06103222A JPH06103222A JP4100101A JP10010192A JPH06103222A JP H06103222 A JPH06103222 A JP H06103222A JP 4100101 A JP4100101 A JP 4100101A JP 10010192 A JP10010192 A JP 10010192A JP H06103222 A JPH06103222 A JP H06103222A
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- error
- bus
- central control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Retry When Errors Occur (AREA)
- Debugging And Monitoring (AREA)
- Bus Control (AREA)
- Memory System (AREA)
Abstract
(57)【要約】
【目的】中央制御処理装置から主記憶装置へのデータ書
込み時における誤りアドレスもしくは誤りデータの検出
時に、割込み処理を行なわなくても正しいデータを主記
憶装置に早く書き込ませるようにする。 【構成】中央制御処理装置１内のアドレス・データ保持
手段４は送信したアドレスとデータを保持しておく。ア
ドレス・データ誤り検出手段６はアドレス・データ保持
制御手段２が受信したアドレスとデータの誤りを検出し
たとき再送要求制御手段７に通知する。再送要求制御手
段７はこの通知を受けて再送制御手段５にデータの再送
要求を行なう。
込み時における誤りアドレスもしくは誤りデータの検出
時に、割込み処理を行なわなくても正しいデータを主記
憶装置に早く書き込ませるようにする。 【構成】中央制御処理装置１内のアドレス・データ保持
手段４は送信したアドレスとデータを保持しておく。ア
ドレス・データ誤り検出手段６はアドレス・データ保持
制御手段２が受信したアドレスとデータの誤りを検出し
たとき再送要求制御手段７に通知する。再送要求制御手
段７はこの通知を受けて再送制御手段５にデータの再送
要求を行なう。
Description
【０００１】
【産業上の利用分野】本発明は中央制御処理装置と主記
憶装置間のバス転送方式に関する。
憶装置間のバス転送方式に関する。
【０００２】
【従来の技術】図２は従来のバス転送方式の一例を示す
ブロック図である。従来の中央制御処理装置から主記憶
装置へのデータ書込み動作は、図２に示すように中央制
御処理装置１が主記憶装置３に対して書込み動作を行な
うのに、まず中央制御処理装置１がアドレス・データ保
持制御装置２に対して主記憶装置３へのデータ書込み要
求信号８を送信する。次に中央制御処理装置１はアドレ
ス・データ保持制御装置２に対してアドレスバス１０を
通してアドレスを、またデータバス１１を通してデータ
を送信する。アドレス・データ保持制御装置２はアドレ
スとデータを受信して、アドレス・データ保持制御装置
２内のアドレス・データ誤り検出手段６が受信アドレス
もしくは受信データを誤りと判断したときは中央制御処
理装置１に対して割込み信号１２をかけ、次のアクセス
を中央制御処理装置１に許可するアクセス許可信号を返
送して次の書込み動作に移っていた。
ブロック図である。従来の中央制御処理装置から主記憶
装置へのデータ書込み動作は、図２に示すように中央制
御処理装置１が主記憶装置３に対して書込み動作を行な
うのに、まず中央制御処理装置１がアドレス・データ保
持制御装置２に対して主記憶装置３へのデータ書込み要
求信号８を送信する。次に中央制御処理装置１はアドレ
ス・データ保持制御装置２に対してアドレスバス１０を
通してアドレスを、またデータバス１１を通してデータ
を送信する。アドレス・データ保持制御装置２はアドレ
スとデータを受信して、アドレス・データ保持制御装置
２内のアドレス・データ誤り検出手段６が受信アドレス
もしくは受信データを誤りと判断したときは中央制御処
理装置１に対して割込み信号１２をかけ、次のアクセス
を中央制御処理装置１に許可するアクセス許可信号を返
送して次の書込み動作に移っていた。
【０００３】
【発明が解決しようとする課題】この従来の中央制御処
理装置から主記憶装置への書込み動作では、主記憶装置
に書き込まれるデータが誤りを起こしていた場合には、
中央制御処理装置に対して割込みをかけることによって
中央制御処理装置の通常処理を中断させて割込み処理を
行なうので、中央制御処理装置の処理能力が低下すると
いう問題点があった。
理装置から主記憶装置への書込み動作では、主記憶装置
に書き込まれるデータが誤りを起こしていた場合には、
中央制御処理装置に対して割込みをかけることによって
中央制御処理装置の通常処理を中断させて割込み処理を
行なうので、中央制御処理装置の処理能力が低下すると
いう問題点があった。
【０００４】
【課題を解決するための手段】本発明のバス転送方式
は、中央制御処理装置が主記憶装置へのデータ書込み要
求信号に続いてアドレスバスとデータバスを介して送信
したアドレスとデータを受信し前記中央制御処理装置に
前記アドレスとデータの保持と次のアクセスとを許可す
るアクセス許可信号を送信するアドレス・データ保持制
御装置と、前記受信したアドレスとデータの誤りを検出
するアドレス・データ誤り検出手段とを備えるバス転送
方式において、前記中央制御処理装置は前記送信したア
ドレスとデータを保持しておくアドレス・データ保持手
段と、再送要求に対して前記アドレス・データ保持手段
に保持している前記アドレスとデータを送信するよう要
求する再送制御手段とを備え、前記アドレス・データ誤
り検出手段と接続され前記アドレスとデータの誤り検出
を通知されたとき前記再送制御手段にデータの再送要求
を行なう再送要求制御手段を有している。
は、中央制御処理装置が主記憶装置へのデータ書込み要
求信号に続いてアドレスバスとデータバスを介して送信
したアドレスとデータを受信し前記中央制御処理装置に
前記アドレスとデータの保持と次のアクセスとを許可す
るアクセス許可信号を送信するアドレス・データ保持制
御装置と、前記受信したアドレスとデータの誤りを検出
するアドレス・データ誤り検出手段とを備えるバス転送
方式において、前記中央制御処理装置は前記送信したア
ドレスとデータを保持しておくアドレス・データ保持手
段と、再送要求に対して前記アドレス・データ保持手段
に保持している前記アドレスとデータを送信するよう要
求する再送制御手段とを備え、前記アドレス・データ誤
り検出手段と接続され前記アドレスとデータの誤り検出
を通知されたとき前記再送制御手段にデータの再送要求
を行なう再送要求制御手段を有している。
【０００５】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明のバス転送方式の一実施例を示すブロ
ック図である。
る。図１は本発明のバス転送方式の一実施例を示すブロ
ック図である。
【０００６】本実施例は中央制御処理装置１とアドレス
・データ保持制御装置２と、主記憶装置３とを備え、中
央制御処理装置１はアドレス・データ保持手段４と、再
送制御手段５とを内蔵し、アドレス・データ保持制御装
置２はアドレス・データ誤り検出手段６を介して再送要
求制御手段７と接続されている。なお８はデータ書込み
要求信号、９はアクセス許可信号、１０はアドレスバ
ス、１１はデータバス、１２は割込み信号、１３は再送
要求発生信号、１４は再送要求信号、１５はアドレス・
データ送信信号である。
・データ保持制御装置２と、主記憶装置３とを備え、中
央制御処理装置１はアドレス・データ保持手段４と、再
送制御手段５とを内蔵し、アドレス・データ保持制御装
置２はアドレス・データ誤り検出手段６を介して再送要
求制御手段７と接続されている。なお８はデータ書込み
要求信号、９はアクセス許可信号、１０はアドレスバ
ス、１１はデータバス、１２は割込み信号、１３は再送
要求発生信号、１４は再送要求信号、１５はアドレス・
データ送信信号である。
【０００７】続いて本実施例の動作について説明する。
中央制御処理装置１から主記憶装置３へのデータ書込み
動作は、まず中央制御処理装置１のアドレス・データ保
持手段４がアドレス・データ保持制御装置２に対してデ
ータ書込み要求信号８を送信する。次に中央制御処理装
置１はアドレス・データ保持制御装置２に対してアドレ
ス・データ保持手段４からアドレスバス１０を通してア
ドレスを送信し、データバス１１を通してデータを送信
する。この時アドレス・データ保持手段４は送信したア
ドレスとデータを保持しておく。アドレス・データ保持
制御装置２はアドレスとデータを受信してアドレス・デ
ータ誤り検出手段６で誤り確認を行なう。この時に受信
アドレスもしくは受信データがパリティエラー等の誤り
を起こしていた場合は、アドレス・データ誤り検出手段
６は再送要求制御手段７に対して誤り検出信号１３を送
信し、再送要求制御手段７は誤り検出信号１３を受信し
て中央制御処理装置１の再送制御手段５に対してアクセ
ス要求信号９と同時に再送要求信号１４を送信する。そ
して、中央制御処理装置１の再送制御手段５は再送要求
信号１４を受信すると、アドレス・データ保持手段４に
対してアドレス・データ送信信号１５を送信してアドレ
ス・データ保持手段４はアドレス・データ保持制御装置
２に対して誤りを起こしていたデータを再び送信する。
そして、アドレス・データ保持制御装置２がデータを受
信してアドレス・データ誤り検出手段６で受信データの
誤り確認を行ない、正しいデータと判断したならば中央
制御処理装置１にアクセス要求信号７だけを送信して主
記憶装置３への書込み動作を行なう。
中央制御処理装置１から主記憶装置３へのデータ書込み
動作は、まず中央制御処理装置１のアドレス・データ保
持手段４がアドレス・データ保持制御装置２に対してデ
ータ書込み要求信号８を送信する。次に中央制御処理装
置１はアドレス・データ保持制御装置２に対してアドレ
ス・データ保持手段４からアドレスバス１０を通してア
ドレスを送信し、データバス１１を通してデータを送信
する。この時アドレス・データ保持手段４は送信したア
ドレスとデータを保持しておく。アドレス・データ保持
制御装置２はアドレスとデータを受信してアドレス・デ
ータ誤り検出手段６で誤り確認を行なう。この時に受信
アドレスもしくは受信データがパリティエラー等の誤り
を起こしていた場合は、アドレス・データ誤り検出手段
６は再送要求制御手段７に対して誤り検出信号１３を送
信し、再送要求制御手段７は誤り検出信号１３を受信し
て中央制御処理装置１の再送制御手段５に対してアクセ
ス要求信号９と同時に再送要求信号１４を送信する。そ
して、中央制御処理装置１の再送制御手段５は再送要求
信号１４を受信すると、アドレス・データ保持手段４に
対してアドレス・データ送信信号１５を送信してアドレ
ス・データ保持手段４はアドレス・データ保持制御装置
２に対して誤りを起こしていたデータを再び送信する。
そして、アドレス・データ保持制御装置２がデータを受
信してアドレス・データ誤り検出手段６で受信データの
誤り確認を行ない、正しいデータと判断したならば中央
制御処理装置１にアクセス要求信号７だけを送信して主
記憶装置３への書込み動作を行なう。
【０００８】
【発明の効果】以上説明したように本発明は、中央制御
処理装置から主記憶装置へ書込み動作を行なう際、中央
制御処理装置にアドレス・データ保持手段を設け、アド
レス・データ保持制御装置に再送要求手段を設けること
により保守の活線挿抜等の理由でビット反転した場合で
も再送することで救うことができるので、ソフトウェア
による割込み処理を行なわず、ハードウェアによってデ
ータもしくはアドレスの誤り処理を行なうことにより正
しいデータを主記憶装置に書き込むことができ、信頼性
を向上させ得るという効果を有する。
処理装置から主記憶装置へ書込み動作を行なう際、中央
制御処理装置にアドレス・データ保持手段を設け、アド
レス・データ保持制御装置に再送要求手段を設けること
により保守の活線挿抜等の理由でビット反転した場合で
も再送することで救うことができるので、ソフトウェア
による割込み処理を行なわず、ハードウェアによってデ
ータもしくはアドレスの誤り処理を行なうことにより正
しいデータを主記憶装置に書き込むことができ、信頼性
を向上させ得るという効果を有する。
【図１】本発明のバス転送方式の一実施例を示すブロッ
ク図である。
ク図である。
【図２】従来のバス転送方式の一例を示すブロック図で
ある。
ある。
１，２１ 中央制御処理装置 ２ アドレス・データ保持制御装置 ３ 主記憶装置 ４ アドレス・データ保持手段 ５ 再送制御手段 ６，２６ アドレス・データ誤り検出手段 ７ 再送要求制御手段 ８ データ書込み要求信号 ９ アクセス許可信号 １０ アドレスバス １１ データバス作動可能信号 １２ 割込み信号 １３ 再送要求発生信号 １４ 再生要求信号 １５ アドレス・データ送信信号
Claims (1)
- 【請求項１】 中央制御処理装置が主記憶装置へのデー
タ書込み要求信号に続いてアドレスバスとデータバスを
介して送信したアドレスとデータを受信し前記中央制御
処理装置に前記アドレスとデータの保持と次のアクセス
とを許可するアクセス許可信号を送信するアドレス・デ
ータ保持制御装置と、前記受信したアドレスとデータの
誤りを検出するアドレス・データ誤り検出手段とを備え
るバス転送方式において、前記中央制御処理装置は前記
送信したアドレスとデータを保持しておくアドレス・デ
ータ保持手段と、再送要求に対して前記アドレス・デー
タ保持手段に保持している前記アドレスとデータを送信
するよう要求する再送制御手段とを備え、前記アドレス
・データ誤り検出手段と接続され前記アドレスとデータ
の誤り検出を通知されたとき前記再送制御手段にデータ
の再送要求を行なう再送要求制御手段を有することを特
徴とするバス転送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4100101A JPH06103222A (ja) | 1992-04-21 | 1992-04-21 | バス転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4100101A JPH06103222A (ja) | 1992-04-21 | 1992-04-21 | バス転送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06103222A true JPH06103222A (ja) | 1994-04-15 |
Family
ID=14265009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4100101A Pending JPH06103222A (ja) | 1992-04-21 | 1992-04-21 | バス転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06103222A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100172658A1 (en) * | 2007-06-08 | 2010-07-08 | Takayuki Suzuki | Optical receiver circuit |
| JP2013146105A (ja) * | 2006-03-09 | 2013-07-25 | Silicon Image Inc | 集積回路間のポイントツーポイント通信のための物理インタフェースでのエラー検出 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4962039A (ja) * | 1972-10-18 | 1974-06-15 | ||
| JPH02264337A (ja) * | 1989-04-04 | 1990-10-29 | Nec Corp | データ転送制御方式 |
-
1992
- 1992-04-21 JP JP4100101A patent/JPH06103222A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4962039A (ja) * | 1972-10-18 | 1974-06-15 | ||
| JPH02264337A (ja) * | 1989-04-04 | 1990-10-29 | Nec Corp | データ転送制御方式 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013146105A (ja) * | 2006-03-09 | 2013-07-25 | Silicon Image Inc | 集積回路間のポイントツーポイント通信のための物理インタフェースでのエラー検出 |
| US20100172658A1 (en) * | 2007-06-08 | 2010-07-08 | Takayuki Suzuki | Optical receiver circuit |
| US8396376B2 (en) | 2007-06-08 | 2013-03-12 | Hamamatsu Photonics K.K. | Optical receiver circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7383377B2 (en) | Method and apparatus for transferring data | |
| JP5966243B2 (ja) | ストレージ装置及びストレージ装置の制御方法 | |
| US6604154B1 (en) | Data processing device | |
| US5343480A (en) | System for detecting loss of message | |
| JPH06103222A (ja) | バス転送方式 | |
| JP2001117864A (ja) | 通信バッファのアクセス方法およびその書き込み制御装置 | |
| JP2776274B2 (ja) | 中継計算機における仮想バッファ制御システム | |
| JPH0670775B2 (ja) | エラ−検出・訂正システム | |
| JPS6129025B2 (ja) | ||
| JPH0744509A (ja) | Ｃｐｕ間通信方法 | |
| JP3421492B2 (ja) | バスのスタック監視方式 | |
| JP3027439B2 (ja) | タイムスプリットバスの制御回路 | |
| JPH09326782A (ja) | シリアル通信方法 | |
| JPS61165160A (ja) | バス制御方式 | |
| JP2005277552A (ja) | バスリトライ制御方式及びデータ通信装置 | |
| JP2000101626A (ja) | リピータ装置 | |
| JPH03158960A (ja) | データ伝送方法 | |
| JPH07152497A (ja) | ディスク制御装置 | |
| JPH03138744A (ja) | データ伝送方法及び半導体集積回路 | |
| JPS5920130B2 (ja) | 過剰デ−タ転送制限方式 | |
| JPH038040A (ja) | １ビット誤リ情報記憶装置 | |
| JPH02201565A (ja) | 遠隔ｉｐｌ制御方式 | |
| JPH01222538A (ja) | 送信リトライ制御方式 | |
| JP2000339179A (ja) | コンピュータシステムにおけるプロセス間通信システム | |
| JPS6240558A (ja) | 通信処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000411 |