JPH03158960A - データ伝送方法 - Google Patents

データ伝送方法

Info

Publication number
JPH03158960A
JPH03158960A JP1300274A JP30027489A JPH03158960A JP H03158960 A JPH03158960 A JP H03158960A JP 1300274 A JP1300274 A JP 1300274A JP 30027489 A JP30027489 A JP 30027489A JP H03158960 A JPH03158960 A JP H03158960A
Authority
JP
Japan
Prior art keywords
data
processor
received
transfer
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1300274A
Other languages
English (en)
Inventor
Katsuyoshi Okazaki
岡嵜 勝吉
Reiko Sato
玲子 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1300274A priority Critical patent/JPH03158960A/ja
Publication of JPH03158960A publication Critical patent/JPH03158960A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 プロセッサに具備したデータレジスタとコントロールレ
ジスタを介してプロセッサ相互間でデータの伝送処理を
行う計算機システムに関し、データ返送路に固定的な伝
送障害が発生した場合においても、データ転送を継続す
ることができるデータ伝送方法の実現を目的とし、 プロセッサAからプロセッサBに対してデータの転送を
行い、プロセッサBでは受信したデータをプロセッサA
に返送し、プロセッサAではプロセッサBから受信した
返送データと最初に送信したデータとの比較とを行い、
不一致が検出されない場合はプロセッサAはデータ転送
を継続し、不一致が検出された場合にはプロセッサAは
プロセッサBからの返送データと最初に送信したデータ
とを所定の順序で連続してプロセッサBに再送し、プロ
セッサBは受信した連続する2つのデータの比較を行い
、前記受信した連続する2つのデータが不一致である場
合はプロセッサBは一方を正しいデータとして認識し、
プロセッサAはデータの転送を継続し、前記受信した連
続する2つのデー夕が一致している場合はプロセッサA
はデータの転送を中止するように構成するか、 あるいはプロセッサAからプロセッサBに対してデータ
の転送を行い、プロセッサBでは受信したデータをプロ
セッサAに返送し、プロセッサAではプロセッサBから
受信した返送データを読み込み、元のデータとの比較を
行い、不一致が検出された場合にはプロセッサAは最初
に送信したデータの全ビットを反転したデータを再送し
、プロセッサBは最初に受信したデータと再送時に受信
したデータとの全ビットを比較して、前記最初に受信し
たデータと再送時に受信したデータとの全ビットが不一
致である場合はブロセッ・す°Bは最初に受信したデー
タを正しいデータとして認識し、プロセッサAはデータ
の転送を継続し、前記最初に受信したデータと再送時に
受信したデータとで一致するビットを検出した場合には
プロセッサAはデータの転送を中止するように構成する
〔産業上の利用分野〕
本発明はプロセッサに具備したデータレジスタとコント
ロールレジスタを介してプロセッサ相互間でデータの伝
送処理を行う計算機システムに関する。
本体装置と、これと独立したSVP (サービスプロセ
ッサ)よりなる処理システムを現用系と予備系として保
有する計算機システムで、現用系の本体装置が故障した
場合、現用系のsvpから予備系のSVPに現用・予備
切替えに必要なデータが転送される。このようにプロセ
ッサ相互間でデータ転送を行う場合には、データが正確
に転送されたかどうかをチエツクする必要がある。この
ためのデータ伝送誤り検出方式の一つとして反復伝送方
式が用いられている。これは送信側プロセッサから受信
側プロセッサにデータを伝送した後、受信側プロセッサ
は受信したデータを送信側プロセッサに返送し、この返
送データと元のデータとを送信側プロセッサが比較して
データ伝送誤りを検出するものである。
この方式はパリティチエツク方式では困難である伝送デ
ータのビット毎のチエツクを容易に行うことが可能であ
る。
〔従来の技術〕
第1図は反復伝送方式を用いる計算機システムの構成例
を示すブロック図である。図ではプロセッサAとプロセ
ッサBとの相互間でデータ送受信が行われれる。
プロセッサAおよびプロセッサBはそれぞれ送信データ
を保持するデータレジスタIA、IB、送信権の獲得の
通知およびライトモード、リードモードの決定ヲ行うコ
ントロールレジスタ2A。
2B、データを保存するメモリ3A、3B、前記のデー
タレジスタIA、IB、コントロールレジスタ2A、2
Bおよびメモリ3A、3Bの制御を行う制御部4A、4
Bにより構成されている。
また、11.12はデータバスで、それぞれ例えば1ハ
イド(8ピッl−)のデータを同時に伝送できる。
以下、プロセッサAがプロセッナBにデータ伝送を行う
場合の動作を説明する。下記の動作の制御は制御部IA
、IBにより行われる。プロセッサAのコントロールレ
ジスタ2AはプロセッサBのコントロールレジスタ2B
に送信権獲得の通知を行い、同時にプロセッサBによる
送信権獲得の通知がない場合はプロセッサBが受信状態
になり、プロセッサAはプロセッサBに対してデータ転
送を開始する。
プロセッサAはプロセッサBより返送されたブタと元の
データとを比較して、2つのデータが一致した場合には
上記手段によりデータ転送を続行する。
一方2つのデータが一致しない場合は誤り制御が行われ
る。これは例えばプロセッサAはデータの再送を行い、
プロセッサBは受信した再送データを再びプロセッサA
に返送し、プロセッサAはこの2回目の返送データと最
初に転送したデータとを比較して一致した場合は次のデ
ータの転送を再開し、2回目も不一致である場合は伝送
障害が発生したとしてデータ転送を中止する。全データ
の転送が終了すると、コントロールレジスタ2Aはコン
トロールレジスタ2Bに対して送信権解除を通知し、こ
れによりプロセッサBは受信状態が解除される。
〔発明が解決しようとする課題〕
プロセッサ間の伝送障害としては、外部からのノイズ等
により生じる一時的な伝送障害と、データバスのうちの
一本以上の断線または短絡等により生じる固定的な伝送
障害がある。
また、反復伝送方式ではデータの送信路だけでなく、返
送路についても伝送障害を考慮する必要がある。
前述した従来の反復伝送方式では、受信側のプロセッサ
Bから送信側のプロセッサAへの返送路に固定的な伝送
障害が発生した場合は、プロセッサAよりプロセッサB
への送信路に障害が発生していない場合においても元の
データと返送されたデータとで不一致が検出されてしま
うため、プロセッサBには正しいデータが送信されてい
るにもかかわらず通信継続が不可能であると判定されて
しまい、送信が中止されてしまっていた。
′本発明は、データ返送路に固定的な伝送障害が発生し
た場合においても、データ転送を継続することができる
データ伝送誤り制御方法の実現を目的とする。
〔課題を解決するための手段〕
上記の課題を解決するために本発明のデータ伝送方法は
、 プロセッサAからプロセッサBに対してデータ転送を行
い、 プロセッサBでは受信したデータをプロセッサAに返送
し、 プロセッサAではプロセッサBから受信した返送データ
と最初に送信したデータとの比較を行い、不一致が検出
されない場合はプロセッサAはデータの転送を継続し、 不一致が検出された場合にはプロセッサAはプロセッサ
Bからの返送データと最初に送信したデ0 夕とを所定の順序で連続してプロセッサBに再送し、 プロセッサBはプロセッサAより再送された連続する2
つのデータの比較を行い、 前記受信した連続する2つのデータが不一致である場合
はプロセッサBは前記2つのデータのうち所定の一方を
正しいデータとして認識してプロセッサAにデータ転送
の継続を要求し、プロセ、。
ザAはデータの転送を継続し、 前記2つのデータが一致した場合はプロセッサBはプロ
セッサAにデータ転送の中止を要求してプロセッサAは
データの転送を中止するように構成したものである。
または、 プロセッサAからプロセッサBに対してデータの転送を
行い、 プロセッサBでは受信したデータをプロセッサAに返送
し、 プロセッサAではプロセッサBから受信した返送データ
と最初に送信したデータとの比較を行い、不一致が検出
されない場合はプロセッサAはデータの転送を継続し、 不一致が検出された場合にはプロセッサAは最初に送信
したデータの全ビットを反転したデータを再送し、 プロセッサBは最初に受信したデータと再送時に受信し
たデータとの全ビットを比較して、前記最初に受信した
データと再送時に受信したデータとの全ビットが不一致
である場合はプロセッサBは最初に受信したデータを正
しいデータとして認識してプロセッサAにデータの転送
の継続を要求し、プロセッサAはデータの転送を継続し
、前記最初に受信したデータと再送時に受信したデータ
とで一致するビットを検出した場合にはプロセッサBは
プロセッサAにデータの転送の中止を要求してプロセッ
サAはデータの転送を中止するように構成したものであ
る。
〔作用〕 本発明ではプロセッサAが受信したプロセッサ1 2 Bの返送データと元のデータとの不一致が発生した場合
は、プロセッサAは受信した返送データと元のデータと
を連続してプロセッサBに再送する。
プロセッサBはこの連続した二つのデータを受信し、両
者を比較して障害箇所の判定を行う。
前記の連続した二つのデータが不一致である場合は、プ
ロセッサBはプロセッサAが元のデータを送信した側の
データ(例えばプロセッサAが返送データを後半として
再送した場合にはプロセッサBが受信した後半のデータ
)が正しいデータとして認識して、プロセッサAに次の
データ転送を要求し、プロセッサAはデータ転送を再開
する。
これは再送時においては元のデータの再送であるデータ
がプロセッサBに正しく送られたと判定したものであり
、プロセッサBからの返送データと元のデータとの不一
致は送信路」二での一時的な障害の発生によるものか(
プロセッサBの1回目の受信データが誤りデータである
)、または返送路上の障害(固定的であるか一時的であ
るかに係わらない)によるもの(プロセッサAが1回目
に受信した返送データが誤りデータである)とみなすも
のである。
一方2つの連続した再送データが一致した場合は、プロ
セッサBは誤りのデータである側のデータ(上記の例で
は、前半のデータ)と同一の障害が元のデータの再送で
あるデータ(上記の例では、後半のデータ)にも生じた
とみなし、送信路上の固定的な伝送障害が発生したと判
断してプロセッサAにデータ転送の中止を求め、これに
よりプロセッサAはデータ転送を中止する。
あるいは本発明では、プロセッサAが受信したプロセッ
サBの返送データと元のデータとの不一致が発生した場
合は、プロセッサAは元のデータの全ビットを反転して
プロセッサBに再送する。
プロセッサBはこの受信した再送データと最初に転送さ
れたデータとを比較する。比較の結果、送信データが誤
りであると判定した場合は、送信路上に伝送障害が発生
したものであ゛す、プロセッサBはプロセッサAにデー
タ転送の中止を要求し、プロセッサAはデータ転送を中
止する。
3 4 一方送信データが正常であると判定した場合は、プロセ
ッサAに返送されたデータの誤りの原因は返送路」二の
伝送障害によるものであるので、プロセッサBに最初に
転送されたデータを正しいデータとしてこれを記憶装置
に記憶する。プロセッサAはプロセッサBのデータ転送
中止要求がなければ、プロセッサAはデータ転送を再開
する。
〔実施例〕 (aJ  本発明の実施例が適用される計算機システム
の構成 第1および第2の実施例が適用される計算機システムの
構成はともに第1図に図示した従来の反復伝送方式を用
いた計算機システムと基本的には同一であり、プロセッ
サA、Bの制御部4A、4Bのソフトウェアの変更によ
り本発明の適用が可能となる。
第2図は本発明が適用される計算機システムの第1およ
び第2の実施例の詳細構成図である。第1図と同一の部
分は同一の符号を付して示す。同図はコントロールレジ
スタ2A、2Bを詳細に示したものである。即ち、コン
トロールレジスタ2A、2Bはそれぞれ制御信号を相手
側ブロセッ勺に送出する時(以下ライト時と表す)に用
いられるコントロールレジスタ21A、21Bと、相手
側レジスタより制御信号を受は取る時(以下リード時と
表す)に用いられるコントロールレジスタ22A、22
Bより構成される。
また、11.12のデータバスは、同時に1バイト(8
ビツト)のデータを伝送することができる。
ライト時に用いられるコントロールレジスタ2IA  
21BはRQSNDビット、RTSNDビット、FR3
Tビット、R3TDTビットにより構成されている。ま
た、リード時に用いられるコントロールレジスタ22A
、22BはSNDビット、R3NDビット、BUSYビ
ット、DTRDYビットにより構成されている。
コントロールレジスタ21A、21B、22A22Bの
各構成ビットの意味を下記に示す。
5 6 (なお、以下の実施例は全てプロセッサAよりプロセッ
サBにデータ転送を行う場合を例として説明しており、
これはプロセッサBよりプロセッサAにデータ転送を行
う場合でも同様に行いうる。)RQSND :データ転
送を行う時、1゛を書き込むことにより送信権を要求す
る。この送信要求は相手側レジスタ21Bが同時にRQ
SNDビットがオンになっていなければ受は付けられて
、本レジスタ21Aがリードされた時にSNDビットが
”1゛となり、同時に相手側のレジスタ22BのRCV
ビットが1°となる。
RTSND :データ転送を終了した時+11を書き込
むことにより送信権を解除する。送信権が解除されると
本レジスタ21Aがリードされた時にSNDビットが0
゛となり、同時に相手側のレジスタ22BのRCVビッ
トが0゛となる。
FR3T:誤り制御を行うためにデータ送信を強制的に
中断させる時゛1゛を書き込む。本操作により本レジス
タ21Aがリードされた時に本レジスタ2Aの全ビット
が0゛となり、相手側のコントロールレジスタ2Bにお
いても同様に全ビットが0゛となる。
R3TDT:本レジスタ21Aのリード時に、DTRD
Yビットが1゛の時本ビットに 1”を書き込むことに
より本レジスタ21Aがリードされた時にDTRDYビ
ットが0゛となり、同時に相手側のレジスタ22BのB
USYビットが0゛になる。
SND :データ送信要求が受は入れられて送信可能状
態になっていることを表す。すなわち、本ビットが1゛
の時は送信可能状態を表す。
RCV:データ受信状態になっていることを表す。
すなわち、本ビットがl゛の時はデータ受信状態を表す
BUSY:送信状態の時にデータレジスタIAに送信デ
ータを書き込むとレジスタ22Aの本ビットは1”にな
る。相手側のレジスタ21BにR3TDTビットに1゛
が書き込まれると本ビットはOIとなる。
DTRDY :受信状態の時に相手側のデータレジ7 スタIBに送信データが書き込まれるとレジスタ22A
の本ビットは1゛になる。レジスタ22AのR3TDT
ビットに1゛を書き込むと0゛になる。
以上のコントロールレジスタの説明は、プロセソザB側
のコントロールレジスタ21B、22Bについても同様
でアル。
(b)  第1の実施例の動作シーケンスの説明以下、
第3図ないし第6図に基づき第1の実施例の動作シーケ
ンスの説明をする。第3図は本発明の動作シーケンスを
示す図であり、第4図は本発明の動作を示すフローチャ
ートであり、第5図は第1の実施例の障害発生時の動作
シーケンスを示す図であり、第6図は第1の実施例の障
害発生時の動作を示すフローチャートである。コントロ
ルレジスタ2A、2Bの動作については前記の通りに動
作する。なおデータバス11は送信路、データバス12
は返送路として記載している。
■ プロセッサAは送信権を獲得するためRQSNDビ
ットをオン(ビットの内容を1゛とすること。以下同じ
)にする。これによりSNDビットがオンとなるのを確
認したあと、メモリ3Aより送信データ(データ1)を
読み出してデータレジスタIAに書き込む。
■ プロセッサBはコントロールレジスタ2Bを定期的
にリードしている。RCVビットがオンになったのを検
出すると本プロセッサBは受信状態となり、プロセッサ
AからプロセッサBへの一連のデータ転送が開始される
■ プロセッサBはDTRDYがオンになったのを検出
するとデータレジスタIAの(データ1)を読み込んで
メモリIBに書き込み(データ2)、この(データ2)
をデータレジスタIBに書きこみ(データ3)、その後
R5TDTビットをオンにする。
■ プロセッサ・AはBUSYビットがオフ(ビットの
内容を0゛とすること。以下同じ)となるのを検出する
と、プロセッサBのデータレジスタlBを読み込んで返
送データ(データ4)を受信する。
9 0 ■ プロセッサAはこの受信した返送データ(データ4
)と元の送信データ(データl)との比較を行う。
■ プロセッサAは比較の結果、データが一致した場合
は、次の1バイトの送信データをメモリ3Aより読み出
してデータレジスタIAに書き込み、以下、上記の手順
■〜■を用いて次の送信データをプロセッサBに転送す
る。今送信した転送データが最終データである場合はR
TSNDビットをオンにして送信権を解除し、プロセッ
サBのRC■ビットをオフにして、プロセッサAよりプ
ロセッサBへのデータ転送が終了する。
■ 一方プロセッサAは比較の結果、データの不一致が
検出された場合、すなわちプロセッサBの返送データが
誤りである場合は第5図の障害発生時の動作シーケンス
図に示すようにFR3Tビットをオンにして一旦データ
転送を中止する。(以降、第6図の障害発生時のフロー
チャート参照)■ プロセッサAは再度RQSNDビッ
トをオンにして■、■と同様にプロセッサBへの送信権
の獲得制御を行う。
■ プロセッサAはプロセッサBより返送したデータ(
データ5)と元の正しいデータ(データ6)を連続して
プロセッサBに送信する。
[相] 上記の連続した再送データを(データ7)と(
データ8)として受信したプロセッサBは(データ7)
と(データ8)とを比較する。
■ 比較の結果、(データ7)と(データ8)とが不一
致である場合は(データ8)をメモリ3Bに書き込み、
R3TDTビットをオンにしてプロセッサAに次のデー
タ転送を要求する。以下上記の手順■〜■に基づきプロ
セッサAからプロセッサBへのデータ転送を再開する。
@ 比較の結果、2つの連続したデータが一致した場合
はプロセッサBはFR3Tビットをオンにしてプロセッ
サAに通信継続不可能であることを通知する。
障害箇所の判定方法を第7図により具体的に説明する。
プロセッサAが送信した元のデータ(データ1 2 1)がFFo(添字)(は16進数であることを示す。
以下間し)であり、プロセッサBより返送されたデータ
(データ4)がFE、であった場合を考える。データ誤
りが生じた原因となった障害箇所は返送路上で発生した
場合(ケース1)と送信路上で発生した場合とがあり、
後者はさらに一時的に障害が生じた場合(ケース2)と
、固定的な障害が生じている場合(ケース3)とが考え
られる。
以下、上記の各ケースごとの誤り制御方法を説明する。
〔ケース1〕返送路上で障害が発生した場合は、プロセ
ッサBが受信した(データ2)およびプロセッサBが送
信した(データ3)はFFuで正常であり、プロセッサ
Aが受信した(データ4)の段階で初めてデータ誤りが
生じたことになる。プロセッサBは再送された(データ
7)、 (データ8)を比較して不一致が検出されると
、(データ7)が誤って返送されたデータであり、(デ
ータ8)が元の正しいデータとみなされ、この場合はプ
ロセッサAからプロセッサBの方向にはデータ転送を継
続することができる。
〔ケース2〕送信路上で一時的に障害が発生した場合は
、プロセッサBが受信した(データ2)の段階で既にF
EWと誤りが生じている。しかしプロセッサAが再送し
た(データ5)、(データ6)と、プロセッサBが受信
した(データ7)。
(データ8)は同一のFEH,FFHと受信される。こ
のためプロセッサBは(データ7)と(データ8)との
比較した場合不一致となるので、この場合もプロセッサ
AからプロセッサBへとデータの転送が可能である。
〔ケース3〕この場合においても送信路上の障害である
ためプロセッサBが受信した(データ2)の段階で既に
FEHと誤りが生じている。またプロセソ・すΔからプ
ロセッサ°Bに固定的な伝送障害が発生しているため(
データ1)から(データ2)と同様の障害が(データ6
)から(データ8)に起こり、(データ8)は誤りデー
タを再送したものである(データ7)と同一となる。従
っ3 て(データ7)と(データ8)が一致した場合は送信路
上に固定的な障害が発生したとみなし、プロセッサBは
プロセッサAにデータ転送の強制中断を通知して、プロ
セッサAはデータ転送を中止する。
なお本実施例では送信側プロセッサ(上記説明ではプロ
セッサA)が再送する連続データは受信側プロセッサ(
上記説明ではプロセッサB)より返送きれてきた誤りの
データの次に元の正しいデータを送信したが、この順番
はもちろん逆にして処理してもよい。
(C)  第2の実施例の説明 第2の実施例が適用される計算機システムは第1の実施
例と同様に第2図の構成であり、制御部4A、4Bのソ
フトウェアを変更したものである。
以下、第2の実施例の動作シーケンスについて説明する
まずプロセッサAとプロセッサBは第1の実施例に記載
した■〜■と同一の動作シーケンスに基づいてデータ転
送を行う(第3図および第4図を4 参照)。■のプロセッサAは比較の結果、データの不一
致が検出された場合はFR3Tビットをオンにして一旦
データ転送を中止して、第8図の第2の実施例のフロー
チャートに示す以下の動作をする。
■ プロセッサAは再びRQSNDをオンにしてプロセ
ッサBに送信権の獲得を通知し、プロセッサBは受信状
態になる。
[相] 最初に送信したデータ(データ1)の全ビット
を反転したデータ(データ9)をデータレジスタIAに
書き込む。
[相] プロセッサBはプロセッサAのデータレジスタ
IAを読み込んで(データ10)としてメモリ3Bに書
き込むとともに、データレジスタIBに書き込んで2回
目の返送データ(データ11)とする。
[相] プロセッサBは最初に受信したデータ(データ
2)と再送されたデータ(データ10)のENORをと
り、1゛  となるビットの有無を調べる。
■ 全ビットが0゛である場合は、プロセッサB5 6 は最初に受信したデータ(データ2)を取り入れてメモ
リ3Bに書き込む。
プロセッサAはプロセッサBからのデータ転送中断の要
求がなく、2回目の返送データ(データ12)を正常に
受信した場合は、第4図の■〜■の手順に従ってデータ
転送を継続する。
■ ”1゛ となるビットが検出された場合は、プロセ
ッサBばFR3TR3上をオンにしてプロセ・ンザAに
データ転送の中断を要求し、プロセ・ンサAはデータ転
送を中断する。
なお、本実施例ではデータ転送を一旦中止した後、さら
に以下の手順でデータ伝送制御を行う。
(後に詳述する。) ■ プロセッサAはプロセッサBに元のデータ(データ
1)を再送する(データ13)。
[相] プロセッサBは受信した再送データ(データ1
4)と最初に受信したデータ(データ2)を比較して一
致した場合はFR3TR3上をオンにしてプロセッサA
にデータ転送の中断を要求し、プロセッサAはデータ転
送を中止する。不一致である場合はプロセッサBは(デ
ータ14)を取り入れてメモリ3Bに書き込み、プロセ
ッサAはブタ転送を再開する。
具体的な例としてプロセッサAば02oを(データト)
として送信し、一方プロセッサBより返送されたデータ
が038であった場合を考える。
データ誤りが生じた原因の分類は第1の実施例と同様に
返送路上で発生した場合(ケース1)と送信路上で発生
した場合とがあり、後者はさらに一時的に障害が生じた
場合(ケース2)と、固定的な障害が生じている場合(
ケース3)とが老えられる。
以下、第9図を参照して上記の各ケースごとの誤り制御
方法を説明する。
〔ケースl〕返送路上で障害が発生した場合は、プロセ
ッナBが受信した(データ2)およびプロセッサBが送
信した(データ3)は02++で正常であり、プ[Iセ
ッサAが受信した(データ4)の段階で初めてデータ誤
りが生したことになる。この場合は送信路は正常なので
、プロセッサBは27 回目に受信した(データ10)のFEHと最初に受信し
たデータ(データ2)の021IとのENORは全ビッ
トO” となり、(データ2)はメモリ3Bに書き込ま
れる。またプロセッサAはプロセッサBのFR3TR3
上がオフのままであるので、再び返送されたデータ(デ
ータ12)と再送したデータ(データ9)が一致してい
ればデータが正確にプロセッサBに送られたものとみな
してデータ転送を再開する。
〔ケース2〕、〔ケース3]送信路−ヒで障害が発生し
た場合は、プロセッサBが受信した(データ2)の段階
で既に031(と誤りが生じている。このためプロセッ
サAが再送した(データ10)とENORをとると最下
位ピッ1−が共に1であるため、上記@において“l′
が検出されで、プロセッサBはFR3Tをオンにしてプ
ロセッサAに送信の中断を求める。しかしこのままでは
送信路上の伝送障害が一時的であるか固定的なものであ
るかは検出できない。
そこで本実施例では上記■、[相]の手順でデータ8 を再送し、送信路上の障害の種類を認識する。プロセッ
サAは再び元のデータ(データ1)を(データ13)と
して再送し、プロセッサBはこれを(データ14)とし
て受信して最初に受信したデータ(データ2)と比較す
る。(データ14)と(データ2)が一致した場合は、
(データ2)の誤りは送信路上の固定的な伝送障害によ
るものであるため(ケース2)、プロセッサBはプロセ
ッサAにデータ転送の中止を要求する。 一方(データ
14’)と(データ2)が不−itである場合は、(デ
ータ2)の誤りは送信路上の一時的な伝送障害によるも
のであるため(ケース3)、プロセッサBは(データ1
4)を正しいデータとしてメモリ3Bに書き込み、プロ
セッサAはデータ転送を再開する。
なお、本実施例では、上記■のプロセッサBが最初に受
信したデータ(データ2)と、2回目に受信したデータ
(データ10)との比較には両デタのENORをとり、
′1゛ を検出する方法を用いたが、両データの比較に
EORを用いて、+019 0 を検出する方法を用いても良い。
引き続き稼働できるため、実用トの効果が大きい。
〔発明の効果〕
以上説明したように、本発明によれば、受信側のプロセ
ッサで返送路におりる伝送データ誤りの発生を認識する
ことが可能であり、このような場合には送信側のプロセ
ッサにデータ転送の継続を要求することによりデータ転
送を続行することができる。
このため例えば電算機本体と独立したS V ])より
なる処理システムを現用系と予備系として2組保有する
計算機システムにおいて、SVP相互間のデータ伝送に
本発明のデータ伝送方式を適用した場合は、現用系の電
算機本体が故障した場合に現用系のSVPから現用・予
備切替えに必要なデータを予備系のSVPに転送する際
に、上記のように返送路での伝送データ誤りが発生して
もデータ転送は可能である。よって予備系のSVPば前
記の必要なデータを受信することにより現用系の処理シ
ステムと切替えられて、計算機システムは
【図面の簡単な説明】
第1図は本発明が適用される計算機システムのブロック
図、 第2図は本発明の第1および第2の実施例のブロック図
、 第3図は本発明の動作シーケンスを示す図、第4図は本
発明の動作を示すフローチャート、第5図は第1の実施
例の障害発生時の動作を示す動作シーケンス図、 第6図は第1の実施例の障害発生時の動作を示すフロー
チャー1・、 第7図は第1の実施例の障害判定の一例を示す図、 第8図は第2の実施例の動作を示すフローチャート、 第9図は第1の実施例の障害判定の一例を示す図である
。 図において、 1 2  A 2A。 A 4A。  B 8 B  B データレジスタ、 コントロールレジスタ、 メモリ、 制御部。 3

Claims (2)

    【特許請求の範囲】
  1. (1)二つのプロセッサA、B相互間でデータ送受信を
    行う場合において、 プロセッサAからプロセッサBに対してデータの転送を
    行い、 プロセッサBでは受信したデータをプロセッサAに返送
    し、 プロセッサAではプロセッサBから受信した返送データ
    と最初に送信したデータとの比較を行い、不一致が検出
    されなければプロセッサAはデータの転送を継続し、 不一致が検出された場合にはプロセッサAはプロセッサ
    Bからの返送データと最初に送信したデータとを所定の
    順序で連続してプロセッサBに再送し、 プロセッサBは受信した連続する2つのデータの比較を
    行い、 前記受信した連続する2つのデータが不一致である場合
    はプロセッサBは前記2つのデータのうち所定の一方を
    正しいデータとして認識してプロセッサAにデータ転送
    の継続を要求してプロセッサAはデータの転送を継続し
    、 前記受信した連続する2つのデータが一致した場合はプ
    ロセッサBはプロセッサAにデータの転送の中止を要求
    してプロセッサAはデータの転送を中止するように構成
    したことを特徴とするデータ伝送方法。
  2. (2)二つのプロセッサA、B相互間でデータ送受信を
    行う場合において、 プロセッサAからプロセッサBに対してデータの転送を
    行い、 プロセッサBでは受信したデータをプロセッサAに返送
    し、 プロセッサAではプロセッサBから受信した返送データ
    と最初に送信したデータとの比較を行い、不一致が検出
    されない場合はプロセッサAはデータの転送を継続し、 不一致が検出された場合にはプロセッサAは最初に送信
    したデータの全ビットを反転したデータを再送し、 プロセッサBは最初に受信したデータと再送時に受信し
    たデータとの全ビットを比較して、前記最初に受信した
    データと再送時に受信したデータとの全ビットが不一致
    である場合はプロセッサBは最初に受信したデータを正
    しいデータとして認識してプロセッサAにデータの転送
    の継続を要求してプロセッサAはデータの転送を継続し
    、前記最初に受信したデータと再送時に受信したデータ
    とで一致するビットを検出した場合にはプロセッサBは
    プロセッサAにデータの転送の中止を要求してプロセッ
    サAはデータの転送を中止するように構成したことを特
    徴とするデータ伝送方法。
JP1300274A 1989-11-16 1989-11-16 データ伝送方法 Pending JPH03158960A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1300274A JPH03158960A (ja) 1989-11-16 1989-11-16 データ伝送方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1300274A JPH03158960A (ja) 1989-11-16 1989-11-16 データ伝送方法

Publications (1)

Publication Number Publication Date
JPH03158960A true JPH03158960A (ja) 1991-07-08

Family

ID=17882819

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1300274A Pending JPH03158960A (ja) 1989-11-16 1989-11-16 データ伝送方法

Country Status (1)

Country Link
JP (1) JPH03158960A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009290686A (ja) * 2008-05-30 2009-12-10 Fujitsu Ltd データ転送装置、データ転送方制御方法
WO2010103607A1 (ja) * 2009-03-09 2010-09-16 富士通株式会社 データ転送装置及びデータ転送装置の制御方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009290686A (ja) * 2008-05-30 2009-12-10 Fujitsu Ltd データ転送装置、データ転送方制御方法
US8321737B2 (en) 2008-05-30 2012-11-27 Fujitsu Limited Data transfer apparatus and data transfer control method
WO2010103607A1 (ja) * 2009-03-09 2010-09-16 富士通株式会社 データ転送装置及びデータ転送装置の制御方法
JP5459308B2 (ja) * 2009-03-09 2014-04-02 富士通株式会社 データ転送装置及びデータ転送装置の制御方法
US8806291B2 (en) 2009-03-09 2014-08-12 Fujitsu Limited Data transfer device and control method of data transfer device

Similar Documents

Publication Publication Date Title
FI92262B (fi) Joustava väyläjärjestelmä
US4777595A (en) Apparatus for transferring blocks of information from one node to a second node in a computer network
US7747897B2 (en) Method and apparatus for lockstep processing on a fixed-latency interconnect
US7124244B2 (en) Storage system and a method of speeding up writing data into the storage system
WO1999035791A1 (en) System and method for implementing error detection and recovery in a system area network
JPS59188752A (ja) 欠陥サイクル作動式デ−タ処理システム用バス
US5574865A (en) System for data transfer protection during module connection/disconnection onto live bus
JP4451837B2 (ja) データ転送装置およびデータ転送方法
US8572428B2 (en) Storage apparatus and control method for storage apparatus
US6665781B2 (en) Method and apparatus for data duplexing in storage unit system
JPH0691513B2 (ja) データ伝送誤り検出方式
JPH03158960A (ja) データ伝送方法
US20030154288A1 (en) Server-client system and data transfer method used in the same system
US6988176B2 (en) Method and apparatus for data duplexing in storage unit system
JP5145860B2 (ja) メモリ二重化システム及び情報処理装置
JP7506701B2 (ja) 通信制御装置および通信方法
JP2926867B2 (ja) ローカルエリアネットワークの障害監視方式
JPH02266728A (ja) データ伝送誤り制御方式
JP3137040B2 (ja) 障害処理方式
JP2757847B2 (ja) ベーシック手順における二重受信回避方式
JPH11120087A (ja) 二重化メモリ処理装置
JPH088936A (ja) 二重化伝送システム
JPH05265989A (ja) マルチプロセッサシステム
JPH09152995A (ja) 計算機システム
JPH0635817A (ja) バス再送信制御方式