JP4451837B2 - データ転送装置およびデータ転送方法 - Google Patents

データ転送装置およびデータ転送方法 Download PDF

Info

Publication number
JP4451837B2
JP4451837B2 JP2005334714A JP2005334714A JP4451837B2 JP 4451837 B2 JP4451837 B2 JP 4451837B2 JP 2005334714 A JP2005334714 A JP 2005334714A JP 2005334714 A JP2005334714 A JP 2005334714A JP 4451837 B2 JP4451837 B2 JP 4451837B2
Authority
JP
Japan
Prior art keywords
pointer
transmission
data
ring buffer
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005334714A
Other languages
English (en)
Other versions
JP2006190257A (ja
Inventor
新菜 荒滝
貞之 大山
幸明 小久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2005334714A priority Critical patent/JP4451837B2/ja
Priority to US11/353,223 priority patent/US7383377B2/en
Publication of JP2006190257A publication Critical patent/JP2006190257A/ja
Application granted granted Critical
Publication of JP4451837B2 publication Critical patent/JP4451837B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0613—Improving I/O performance in relation to throughput
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0689—Disk arrays, e.g. RAID, JBOD

Description

この発明は、データ送信側の演算処理装置である送信演算処理装置が読み書きするメモリである送信メモリから、データ受信側の演算処理装置である受信演算処理装置が読み書きするメモリである受信メモリへデータの転送を行なうデータ転送装置およびデータ転送方法に関し、特に、送信演算処理装置と受信演算処理装置との間での送受信アドレスの授受を不要とし、データ転送速度を向上するとともに、送信演算処理装置および受信演算処理装置の負荷を軽減することができるデータ転送装置およびデータ転送方法に関するものである。
ディスクアレイ装置では、ホストとのインタフェースとして動作するチャネルアダプタ（ＣＡ：Channel Adapter）とキャッシュの管理を行なうキャッシュ制御部（ＣＭ：Cash Manager）との間で制御情報などの転送を行なう必要がある。
図８は、ディスクアレイ装置の構成を示す図である。同図に示すように、ディスクアレイ装置７は、ファイバーチャネルリンク３を介してホスト２と接続され、ＣＡ７０と、複数のＣＭ８０と、ディスク９０とを有する。また、ＣＡ７０とＣＭ８０はＰＣＩバスで接続され、その間には幾つかのブリッジやスイッチが介在している。
ＣＡ７０は、演算処理装置であるＣＡ−ＭＰＵ７１と、付随するＣＡ−メモリ７２と、ＣＡ７０とＣＭ８０との間でＤＭＡ（Direct Memory Access）によってデータを転送するＤＭＡエンジンを含むＬＳＩ７００とを有する。ＣＭ８０は、演算処理装置であるＣＭ−ＭＰＵ８１と、付随するＣＭ−メモリ８２とを有する。また、ＣＡ７０とＣＭ８０との間では、ＤＭＡ転送の前などに８バイト〜５１２バイトの制御情報のデータ転送が行なわれる。
図９は、ＣＭ８０からＣＡ７０への従来のデータ転送シーケンス（リードシーケンス）を説明するための説明図である。同図に示すように、ＣＭ８０からＣＡ７０へのデータ転送では、ＣＭ−ＭＰＵ８１は、ＣＭ−メモリ８２に転送するデータであるメッセージ（図中ＭＳＧ）と、メッセージを格納したメモリアドレス（図中ＡＤＲ）をそれぞれ格納する。そして、ＬＳＩ７００が、ＣＭ８０が転送可能状態であることをたまにリードし、確認する（図中※）。
その結果、転送可能状態であれば、ＣＭ−ＭＰＵ８１が、転送メッセージ（図中ＭＳＧ）が格納されているアドレス（図中ＡＤＲ）をＣＡ−メモリ７２に格納(ライト)する（１）。そして、ＣＭ−ＭＰＵ８１が、ＡＤＲを格納したＣＡ−メモリ７２のアドレス（図中ＷＰ）をＬＳＩ７００にライトし、ＬＳＩ７００は、ＷＰが存在する事をＣＡ−ＭＰＵ７１へ通知する（図中破線、（２））。
そして、ＣＡ−ＭＰＵ７１は、ＬＳＩ７００からの通知で、割込み要因をリードしてＬＳＩ７００にＷＰがあることを検出し、ＬＳＩ７００上のＷＰを読んで(リード)、ＷＰで指定されるＣＡ−メモリ７２からメッセージの格納されているＡＤＲを読み出す（３）。
そして、ＣＡ−ＭＰＵ７１は、ＡＤＲ情報をＬＳＩ７００へ通知し、ＬＳＩ７００を起動する（４）。起動されたＬＳＩ７００は、ＡＤＲで指定されるＣＭ−メモリ８２上のメッセージをＣＡ−メモリ７２上へ転送する（５）。
また、図１０は、ＣＡ７０からＣＭ８０への従来のデータ転送シーケンス（ライトシーケンス）を説明するための説明図である。同図に示すように、ＣＡ７０からＣＭ８０へのデータ転送では、ＣＡ−ＭＰＵ７１がＬＳＩ７００のＤＭＡ機能を使い、ＣＭ−メモリ８２へメッセージ(図中ＭＳＧ)をライトする（１）。
そして、ＣＡ−ＭＰＵ７１がメッセージを格納したアドレスをＬＳＩ７００のレジスタ上へライトし（２）、ＬＳＩ７００はＣＭ−ＭＰＵ８１へ割込みによりアドレスの存在を通知する（３）。すると、割込みを受けたＣＭ−ＭＰＵ８１は、割込み要因のリードとアドレスのリードを行なう（４）。そして、ＣＭ−ＭＰＵ８１は、メッセージの受信を完了した事を示すために、ＬＳＩ７００に処理の終了したメッセージのアドレスを通知(ライト)する（５）。
なお、プロセッサ間のメッセージ転送については、例えば、特許文献１にシェアードＲＡＭを用いてＣＰＵ間でメッセージの転送を行なう技術が開示されている。
特開平３−１７４６４５号公報
図９に示したリードシーケンスでは、送信メッセージを格納したＣＭ−メモリ８２のアドレスはＣＭ−ＭＰＵ８１が決定するため、このアドレスをＤＭＡ起動の前にＣＭ−ＭＰＵ８１がＣＡ−ＭＰＵ７１に通知する必要がある。また、図１０に示したライトシーケンスでは、送信先アドレスはＣＡ−ＭＰＵ７１が決定するためＤＭＡ起動前のＭＰＵ間の通信は不要であるが、ＤＭＡ起動後に送信先アドレスをＣＡ−ＭＰＵ７１がＣＭ−ＭＰＵ８１に通知する必要がある。
すなわち、いずれのシーケンスにおいてもＭＰＵ間でアドレス情報を通信する必要があるが、ＭＰＵ間の通信では、ＣＡ７０とＣＭ８０がＰＣＩバスやスイッチなどで接続されているため、通信に時間がかかるとともに、ＭＰＵに多大な負荷がかかるという問題がある。
また、特許文献１に記載されたＣＰＵ間のメッセージ転送では、シェアードＲＡＭが必要となるという問題がある。
この発明は、上述した従来技術による問題点を解消するためになされたものであり、送信演算処理装置と受信演算処理装置との間での送受信アドレスの授受を不要とし、データ転送速度を向上するとともに、送信演算処理装置および受信演算処理装置の負荷を軽減することができるデータ転送装置およびデータ転送方法を提供することを目的とする。
上述した課題を解決し、目的を達成するため、請求項１の発明に係るデータ転送装置は、データ送信側の演算処理装置である送信演算処理装置が読み書きするメモリである送信メモリから、データ受信側の演算処理装置である受信演算処理装置が読み書きするメモリである受信メモリへデータの転送を行なうデータ転送装置であって、転送されるデータを格納するリングバッファである送信リングバッファに対して送信演算処理装置が送信データを書き込む位置を送信リングバッファの送信メモリでの位置との相対値で指定し、送信演算処理装置が送信リングバッファに送信データを書き込んだ際に更新する書込ポインタを記憶する書込ポインタ記憶手段と、送信リングバッファから当該データ転送装置が送信データを読み出す位置を送信リングバッファの送信メモリでの位置との相対値で指定する読出ポインタを記憶する読出ポインタ記憶手段と、前記書込ポインタ記憶手段により記憶された書込ポインタと前記読出ポインタ記憶手段により記憶された読出ポインタの値が同一であるか否かを判定するポインタ比較手段と、前記ポインタ比較手段により書込ポインタと読出ポインタの値が異なると判定された場合に、送信リングバッファの読出ポインタで指定された位置に格納されたデータを読み出して受信メモリに転送し、受信データを格納するリングバッファである受信リングバッファの該読出ポインタと同一の値で指定される位置に書き込むメモリ間転送手段と、前記メモリ間転送手段による受信リングバッファへのデータの書き込みが完了すると、前記読出ポインタ記憶手段により記憶された読出ポインタを更新する読出ポインタ更新手段と、を備えたことを特徴とする。
この請求項１の発明によれば、書込ポインタと読出ポインタの値が同一であるか否かを判定し、値が異なると判定した場合に、送信リングバッファの読出ポインタで指定された位置に格納されたデータを読み出して受信メモリに転送し、受信リングバッファの読出ポインタと同一の値で指定される位置に書き込み、データの書き込みが完了すると、読出ポインタを更新するよう構成したので、送信演算処理装置と受信演算処理装置との間での送受信アドレスの授受を不要とすることができる。
また、請求項２の発明に係るデータ転送装置は、請求項１の発明において、受信リングバッファに転送されたデータのうち受信演算処理装置が受信処理を完了したデータの次のデータの位置を受信リングバッファの受信メモリでの位置との相対値で指定し、受信演算処理装置が受信処理を完了した際に更新する完了ポインタを記憶する完了ポインタ記憶手段と、前記完了ポインタ記憶手段により記憶された完了ポインタおよび前記書込ポインタ記憶手段により記憶された書込ポインタに基づいて受信リングバッファに空があるか否かを判定する空状況判定手段と、をさらに備えたことを特徴とする。
この請求項２の発明によれば、受信リングバッファに転送されたデータのうち受信演算処理装置が受信処理を完了したデータの次のデータの位置を受信リングバッファの受信メモリでの位置との相対値で指定し、受信演算処理装置が受信処理を完了した際に更新する完了ポインタおよび書込ポインタに基づいて受信リングバッファに空があるか否かを判定するよう構成したので、受信データが受信演算処理装置によって処理される前に別のデータで上書きされてしまうことを防ぐことができる。
また、請求項３の発明に係るデータ転送装置は、データ送信側の演算処理装置である送信演算処理装置が読み書きするメモリである送信メモリから、データ受信側の演算処理装置である受信演算処理装置が読み書きするメモリである受信メモリへデータの転送を行なうデータ転送装置であって、転送されるデータの格納アドレスを格納するリングバッファである送信リングバッファに対して送信演算処理装置が送信データの格納アドレスを書き込む位置を送信リングバッファの送信メモリでの位置との相対値で指定し、送信演算処理装置が送信リングバッファに送信データの格納アドレスを書き込んだ際に更新する書込ポインタを記憶する書込ポインタ記憶手段と、送信リングバッファから当該データ転送装置が送信データの格納アドレスを読み出す位置を送信リングバッファの送信メモリでの位置との相対値で指定する読出ポインタを記憶する読出ポインタ記憶手段と、前記書込ポインタ記憶手段により記憶された書込ポインタと前記読出ポインタ記憶手段により記憶された読出ポインタの値が同一であるか否かを判定するポインタ比較手段と、前記ポインタ比較手段により書込ポインタと読出ポインタの値が異なると判定された場合に、送信リングバッファの読出ポインタで指定された位置に格納アドレスが格納されたデータを読み出して受信メモリに転送し、受信データを格納するリングバッファである受信リングバッファの該読出ポインタと同一の値で指定される位置に書き込むメモリ間転送手段と、前記メモリ間転送手段による受信リングバッファへのデータの書き込みが完了すると、前記読出ポインタ記憶手段により記憶された読出ポインタを更新する読出ポインタ更新手段と、を備えたことを特徴とする。
この請求項３の発明によれば、書込ポインタと読出ポインタの値が同一であるか否かを判定し、値が異なると判定した場合に、送信リングバッファの読出ポインタで指定された位置に格納アドレスが格納されたデータを読み出して受信メモリに転送し、受信リングバッファの読出ポインタと同一の値で指定される位置に書き込み、データの書き込みが完了すると、読出ポインタを更新するよう構成したので、送信演算処理装置と受信演算処理装置との間での送受信アドレスの授受を不要とすることができる。
また、請求項４の発明に係るデータ転送方法は、データ送信側の演算処理装置である送信演算処理装置が読み書きするメモリである送信メモリから、データ受信側の演算処理装置である受信演算処理装置が読み書きするメモリである受信メモリへデータの転送を行なうデータ転送装置のデータ転送方法であって、転送されるデータを格納するリングバッファである送信リングバッファに対して送信演算処理装置が送信データを書き込む位置を送信リングバッファの送信メモリでの位置との相対値で指定し、送信演算処理装置が送信リングバッファに送信データを書き込んだ際に更新する書込ポインタと、送信リングバッファから当該データ転送装置が送信データを読み出す位置を送信リングバッファの送信メモリでの位置との相対値で指定する読出ポインタの値が同一であるか否かを判定するポインタ比較工程と、前記ポインタ比較工程により書込ポインタと読出ポインタの値が異なると判定された場合に、送信リングバッファの読出ポインタで指定された位置に格納されたデータを読み出して受信メモリに転送し、受信データを格納するリングバッファである受信リングバッファの該読出ポインタと同一の値で指定される位置に書き込むメモリ間転送工程と、前記メモリ間転送工程による受信リングバッファへのデータの書き込みが完了すると、前記読出ポインタを更新する読出ポインタ更新工程と、を含んだことを特徴とする。
この請求項４の発明によれば、書込ポインタと読出ポインタの値が同一であるか否かを判定し、値が異なると判定した場合に、送信リングバッファの読出ポインタで指定された位置に格納されたデータを読み出して受信メモリに転送し、受信リングバッファの読出ポインタと同一の値で指定される位置に書き込み、データの書き込みが完了すると、読出ポインタを更新するよう構成したので、送信演算処理装置と受信演算処理装置との間での送受信アドレスの授受を不要とすることができる。
また、請求項５の発明に係るデータ転送方法は、データ送信側の演算処理装置である送信演算処理装置が読み書きするメモリである送信メモリから、データ受信側の演算処理装置である受信演算処理装置が読み書きするメモリである受信メモリへデータの転送を行なうデータ転送方法であって、転送されるデータの格納アドレスを格納するリングバッファである送信リングバッファに対して送信演算処理装置が送信データの格納アドレスを書き込む位置を送信リングバッファの送信メモリでの位置との相対値で指定し、送信演算処理装置が送信リングバッファに送信データの格納アドレスを書き込んだ際に更新する書込ポインタと、送信リングバッファから当該データ転送装置が送信データの格納アドレスを読み出す位置を送信リングバッファの送信メモリでの位置との相対値で指定する読出ポインタの値が同一であるか否かを判定するポインタ比較工程と、前記ポインタ比較工程により書込ポインタと読出ポインタの値が異なると判定された場合に、送信リングバッファの読出ポインタで指定された位置に格納アドレスが格納されたデータを読み出して受信メモリに転送し、受信データを格納するリングバッファである受信リングバッファの該読出ポインタと同一の値で指定される位置に書き込むメモリ間転送工程と、前記メモリ間転送工程による受信リングバッファへのデータの書き込みが完了すると、前記読出ポインタを更新する読出ポインタ更新工程と、を含んだことを特徴とする。
この請求項５の発明によれば、書込ポインタと読出ポインタの値が同一であるか否かを判定し、値が異なると判定した場合に、送信リングバッファの読出ポインタで指定された位置に格納された格納アドレスのデータを読み出して受信メモリに転送し、受信リングバッファの読出ポインタと同一の値で指定される位置に書き込み、データの書き込みが完了すると、読出ポインタを更新するよう構成したので、送信演算処理装置と受信演算処理装置との間での送受信アドレスの授受を不要とすることができる。
請求項１、３、４および５の発明によれば、送信演算処理装置と受信演算処理装置との間での送受信アドレスの授受を不要とするので、データ転送速度を向上するとともに、送信演算処理装置および受信演算処理装置の負荷を軽減することができるという効果を奏する。
また、請求項２の発明によれば、受信データが受信演算処理装置によって処理される前に別のデータで上書きされてしまうことを防ぐので、確実にデータ転送を行なうことができるという効果を奏する。
以下に添付図面を参照して、この発明に係るデータ転送装置およびデータ転送方法の好適な実施例を詳細に説明する。
まず、本実施例１に係るディスクアレイ装置によるＣＡからＣＭへのデータ転送方式について説明する。図１−１は、本実施例１に係るディスクアレイ装置によるＣＡからＣＭへのデータ転送方式を説明するための説明図である。
同図に示すように、このディスクアレイ装置１では、送信メッセージを格納する送信用リングバッファ１２ａをＣＡ−メモリ１２に用意し、受信メッセージを格納する受信用リングバッファ２２ａをＣＭ−メモリ２２に用意する。
そして、送信用リングバッファ１２ａと受信用リングバッファ２２ａは、同じ構成のリングバッファとし、送信用リングバッファ１２ａと受信用リングバッファ２２ａのポインタを同期化する。すなわち、送信用リングバッファ１２ａのポインタＡで指定される位置に格納されたメッセージは、受信用リングバッファ２２ａのポインタＡで指定される位置に転送される。
したがって、送信先アドレスが受信用リングバッファ２２ａのアドレスにポインタ分のアドレスを加えたものとして算出することができ、メッセージ転送ごとに送信先アドレスをＭＰＵ間で通信する必要がなくなる。
このため、ＬＳＩ１００でＣＡ−メモリ１２とＣＭ−メモリ２２との間でＤＭＡによるメッセージ転送を行なう機能部であるＣＭＩ（CoMmunication Interface）１１０にＴＯＰポインタ、ＢＴＭポインタおよびＣＭＰポインタの三つのポインタを用意する。
ここで、ＴＯＰポインタは、送信用リングバッファ１２ａに送信メッセージを書き込む位置を指定し、ＢＴＭポインタは、送信用リングバッファ１２ａから読み出すメッセージの位置および受信用リングバッファ２２ａにメッセージを格納する位置を指定する。
また、ＣＭＰポインタは、受信用リングバッファ２２ａからＣＭ２０のＭＰＵが受信メッセージを読み出す位置を指定する。すなわち、ＣＭＰポインタは、受信用リングバッファ２２ａの中でＣＭ２０のＭＰＵの処理が完了したメッセージの次の位置を指定する。
なお、ポインタは、メッセージの格納場所の番号を示す。ポインタをメッセージの格納場所のアドレスではなく番号とすることによって、ポインタの情報量を減らし、ポインタの読み出しや書き込みを高速化することができる。
ＣＡ１０のＭＰＵが送信用リングバッファ１２ａに送信メッセージを格納してＴＯＰポインタを更新し、更新したＴＯＰポインタをＣＭＩ１１０に書き込むと、ＣＭＩ１１０がＴＯＰポインタとＢＴＭポインタが異なることから送信メッセージがあると判定する。
そして、ＣＭＩ１１０は、送信メッセージを送信用リングバッファ１２ａのＢＴＭポインタで指定される位置から読み出してＣＭ−メモリ２２へ転送し、受信用リングバッファ２２ａのＢＴＭポインタで指定される位置に書き込む。また、ＣＭＩ１１０は、ＢＴＭポインタをＣＭ−メモリ２２に書き込み、ＢＴＭポインタを更新する。
また、ＣＭ２０のＣＰＵは、受信したメッセージをＣＭ−メモリ２２のＣＭＰポインタを用いて読み出し、読み出したメッセージの処理を終了するとＣＭＰポインタを更新してＣＭＩ１１０のＣＭＰポインタに書き込みを行なうことによってメッセージ処理の終了をＣＭＩ１１０に通知する。
例えば、図１−１では、送信用リングバッファ１２ａに三つのメッセージＭＳＧ0、ＭＳＧ1およびＭＳＧ2がＣＡ１０のＭＰＵによって準備され、ＴＯＰポインタがＭＳＧ2を指定している。また、ＭＳＧ1が転送中であることから、ＢＴＭポインタがＭＳＧ1を指定し、ＭＳＧ0は転送が終了してＣＭ２０のＭＰＵによる処理が未完であることから、ＣＭＰポインタがＭＳＧ0を指定している。
なお、転送シーケンスとポインタとの関係は以下のようになる。初期値としてＴＯＰポインタ、ＢＴＭポインタおよびＣＭＰポインタは「０」の状態にあり、ＣＡ１０のＭＰＵが転送する二つのメッセージＭＳＧ0およびＭＳＧ1を送信用リングバッファ１２ａに格納してＴＯＰポインタを「２」に更新する。この時、ＴＯＰポインタ＝２、ＢＴＭポインタ＝０、ＣＭＰポインタ＝０となる。
そして、ＣＭＩ１１０は、ＴＯＰポインタ≠ＢＴＭポインタであることを検出し、ＭＳＧ0の転送を開始する。そして、ＭＳＧ0の転送を終了すると、ＣＭ２０のＭＰＵへ割込みを上げ、ＢＴＭポインタをインクリメントする。この時、ＴＯＰポインタ＝２、ＢＴＭポインタ＝１、ＣＭＰポインタ＝０となる。
一方、ＣＭ２０のＭＰＵは、ＣＭＩ１１０からの割込みによってメッセージが届いていることを認識し、受信用リングバッファ２２ａのＣＭＰポインタで指定された位置からＭＳＧ0を読み出して処理する。そして、ＭＳＧ0の処理が完了するとＣＭＰポインタをインクリメントするとともにＣＭＩ１１０に書き込み、ＭＳＧ0の受信が正常に終了したことをＣＭＩ１１０に通知する。この時、ＴＯＰポインタ＝２、ＢＴＭポインタ＝１、ＣＭＰポインタ＝１となる。
また、ＣＭＩ１１０は、ＴＯＰポインタ＝ＢＴＭポインタとなるまでメッセージの転送とＢＴＭポインタの更新を繰り返す。なお、ＣＭＩ１１０は、ＣＭ２０のＭＰＵによるＣＭＰポインタの更新を待つことなくメッセージの転送とＢＴＭポインタの更新を行なう。
このように、本実施例１によるディスクアレイ装置では、ＣＡ−メモリ１２とＣＭ−メモリ２２に同じ構成のリングバッファを設け、ＣＭＩ１１０にＴＯＰポインタ、ＢＴＭポインタおよびＣＭＰポインタを設け、これらのリングバッファとポインタを用いてＣＭＩ１１０がＣＡ−メモリ１２からＣＭ−メモリ２２にメッセージを転送することとしたので、ＣＡ１０のＭＰＵとＣＭ２０のＭＰＵとの間でアドレス情報を通信する必要がなく、メッセージの転送を高速に行なうともに、両ＭＰＵの負荷を軽減することができる。
特に、ＣＭ２０とＣＡ１０の間には、スイッチやルータといった汎用デバイスが入るため、ＣＭ２０のＭＰＵからＣＭＩ１１０の情報をリードするとリード完了までに時間がかかりＣＭ２０のＭＰＵの負荷が大きくなる。これを避けるため、ＣＡ１０のＭＰＵからＣＭ２０のＭＰＵへのメッセージ送信では、ＣＭＩ１１０は、ＣＭ−メモリ２２にＢＴＭポインタを書き込むことによって受信用リングバッファ２２ａの書き込み位置をＣＭ２０のＭＰＵに通知する。これによって、ＣＭ２０のＭＰＵは、ＣＭＩ１１０のレジスタをリードすることなく受信メッセージの格納場所を取得することができる。
なお、ここでは、ＣＡ１０からＣＭ２０へメッセージを転送する場合について説明したが、送信用リングバッファをＣＭ−メモリ２２に設け、受信用リングバッファをＣＡ−メモリ１２に設けることによって、同様の方式でＣＭ２０からＣＡ１０へメッセージを転送することができる。
また、ここでは、送信用リングバッファおよび受信用リングバッファにメッセージを格納する場合について説明したが、リングバッファにはメッセージの格納先のアドレスを格納することもできる。
図１−２は、メッセージの代わりにメッセージ格納アドレスを送信用リングバッファに格納する場合を示す図である。同図に示すように、送信用リングバッファ１２ｂには、ＭＳＧ0、ＭＳＧ1、ＭＳＧ2などの格納先のアドレスであるａｄｒ0、ａｄｒ1、ａｄｒ2などが格納される。
次に、本実施例１に係るＣＭＩ１１０の構成について説明する。図２は、本実施例１に係るＣＭＩ１１０の構成を示す機能ブロック図である。なお、ここでは、ＣＡ１０からＣＭ２０へメッセージを転送する場合について説明する。
同図に示すように、このＣＭＩ１１０は、ＴＯＰポインタ格納レジスタ１１１と、ＢＴＭポインタ制御レジスタ１１２と、ＣＭＰポインタ格納レジスタ１１３と、ＴＯＰ／ＢＴＭ比較部１１４と、ＴＯＰ／ＣＭＰ比較部１１５と、メッセージリングバッファリードモジュール１１６と、通知制御部１１７と、ＰＣＩバス制御部１１８および１１９とを有する。
ＴＯＰポインタ格納レジスタ１１１は、ＴＯＰポインタを格納するレジスタであり、ＣＡ１０のＭＰＵが送信用リングバッファ１２ａにメッセージを書き込んだ際に、このＴＯＰポインタ格納レジスタ１１１のＴＯＰポインタを更新する。
ＢＴＭポインタ制御レジスタ１１２は、ＢＴＭポインタを格納するレジスタであり、ＣＡ−メモリ１２からＣＭ−メモリ２２へのメッセージ転送の終了をメッセージリングバッファリードモジュール１１６から通知されるとＢＴＭポインタをインクリメントする。
ＣＭＰポインタ格納レジスタ１１３は、ＣＭＰポインタを格納するレジスタであり、ＣＭ２０のＭＰＵが受信メッセージに対する処理を完了すると、このＣＭＰポインタ格納レジスタ１１３のＣＭＰポインタを更新する。
ＴＯＰ／ＢＴＭ比較部１１４は、ＴＯＰポインタ格納レジスタ１１１に格納されたＴＯＰポインタとＢＴＭポインタ制御レジスタ１１２に格納されたＢＴＭポインタとを比較し、ＴＯＰポインタ≠ＢＴＭポインタであるときにメッセージリングバッファリードモジュール１１６にメッセージ転送開始を指示する処理部である。
ＴＯＰ／ＣＭＰ比較部１１５は、ＣＭ−メモリ２２の受信用リングバッファ２２ａに空領域があるか否かをＴＯＰポインタとＣＭＰポインタを比較して判定する処理部であり、受信用リングバッファ２２ａが空の状態でなく、ＴＯＰポインタとＣＭＰポインタの値が等しい場合には、受信用リングバッファ２２ａに空領域がないと判定する。
メッセージリングバッファリードモジュール１１６は、ＴＯＰ／ＢＴＭ比較部１１４からメッセージ転送開始指示を受け、ＴＯＰ／ＣＭＰ比較部１１５が受信用リングバッファ２２ａに空領域があると判定した場合に、ＣＡ−メモリ１２の送信用リングバッファ１２ａのＢＴＭポインタで指定される位置からメッセージを読み出してＣＭ−メモリ２２の受信用リングバッファ２２ａのＢＴＭポインタで指定される位置に送信する処理部である。また、このメッセージリングバッファリードモジュール１１６は、メッセージ転送が終了すると、転送終了をＢＴＭポインタ制御レジスタ１１２および通知制御部１１７へ通知する。
通知制御部１１７は、メッセージの転送終了をメッセージリングバッファリードモジュール１１６から通知されると、ＣＭ２０のＭＰＵへ割込みを発生して未処理メッセージが受信用リングバッファ２２ａにあることを通知する処理部である。
ＰＣＩバス制御部１１８は、ＣＡ１０のＭＰＵやＣＡ−メモリ１２と接続するＰＣＩバスを制御する制御部であり、ＰＣＩバス制御部１１９は、ＣＭ２０のＭＰＵやＣＭ−メモリ２２と接続するＰＣＩバスを制御する制御部である。
なお、図２では、送信用リングバッファ１２ａにメッセージを格納する場合のＣＭＩ１１０の構成を示したが、送信用リングバッファ１２ｂにメッセージ格納アドレスを格納する場合には、ＣＭＩの構成が異なってくる。
図３は、送信用リングバッファ１２ｂにメッセージ格納アドレスを格納する場合のＣＭＩの構成を示す機能ブロック図である。なお、ここでは説明の便宜上、図２に示した各部と同様の役割を果たす機能部については同一符号を付すこととしてその詳細な説明を省略する。
図３に示すように、このＣＭＩ１２０は、図２に示したＣＭＩ１１０と比較するとメッセージリングバッファリードモジュール１１６に代えてアドレスリングバッファリードモジュール１１６ａと、メッセージリードモジュール１１６ｂとを有する。
アドレスリングバッファリードモジュール１１６ａは、送信用リングバッファ１２ｂからメッセージ格納アドレスを読み出してメッセージリードモジュール１１６ｂに渡す処理部である。
メッセージリードモジュール１１６ｂは、アドレスリングバッファリードモジュール１１６ａから受け取ったメッセージ格納アドレスで指定されるＣＡ−メモリ１２からメッセージを読み出してＣＭ−メモリ２２の受信用リングバッファ２２ａの対応する位置に送信する処理部である。
このように、メッセージリングバッファリードモジュール１１６の代わりにアドレスリングバッファリードモジュール１１６ａと、メッセージリードモジュール１１６ｂを設けることによって、送信用リングバッファ１２ｂに格納アドレスが格納されたメッセージを転送することができる。
次に、ＣＡ１０からＣＭ２０へのメッセージ転送の動作シーケンスについて図４〜図６を用いて説明する。図４は、ＣＡ１０からＣＭ２０へ単一メッセージを転送する場合の動作シーケンスを説明するための説明図である。なお、ここでは、送信用リングバッファ１２ｂにメッセージ格納アドレスを格納する場合について説明する。
同図に示すように、このメッセージ転送では、ＣＡ１０のＭＰＵであるＣＡ−ＭＰＵ１１がＣＭＰポインタをＣＭＩ１２０のＣＭＰポインタ格納レジスタ１１３から読み出し、ＣＡ−メモリ１２に格納したＴＯＰポインタと比較して受信用リングバッファ２２ａに空領域があるか否かを調べる（１）。
具体的には、受信用リングバッファ２２ａが空でなく、ＣＭＰポインタとＴＯＰポインタが等しい場合には、受信用リングバッファ２２ａに空領域がないと判定する。なお、後述するように、受信用リングバッファ２２ａに空領域がない場合には、ＣＭＩ１２０が受信用リングバッファ２２ａへのメッセージの転送を行なわないため、この部分は省略することもできる。
そして、ＣＡ−ＭＰＵ１１は、受信用リングバッファ２２ａに空領域がある場合には、送信メッセージであるＭＳＧ0が格納されているアドレスｍｅｍａ0を送信用リングバッファ１２ｂに書き込み（２）、ＣＡ−メモリ１２のＴＯＰポインタを更新するとともに、ＣＭＩ１２０のＴＯＰポインタを更新する（３）。
すると、ＴＯＰポインタが更新されたＣＭＩ１２０は、ＣＭ２０がｅｎａｂｌｅ状態（メッセージ受信可能状態）であればＴＯＰポインタとＢＴＭポインタを比較し（４）、両者が異なるので、ｍｅｍａ0およびＭＳＧ0を読み出す（５）。
そして、読み出したＭＳＧ0を受信用リングバッファ２２ａのＢＴＭポインタが指定する位置に格納し、ＣＭ−メモリ２２のＢＴＭポインタを更新するとともにＣＭ２０のＭＰＵに割込みを発生する（６）。そして、ＢＴＭポインタ制御レジスタ１１２に格納されたＢＴＭポインタを更新し（７）、ＣＡ−ＭＰＵ１１に割込みを発生する（８）。
一方、割込みを受け取ったＣＭ２０のＭＰＵは、受信用リングバッファ２２ａの受信メッセージを処理するとＣＭＰポインタ格納レジスタ１１３に格納されたＣＭＰポインタを更新し（９）、受信メッセージの処理が完了したことをＣＭＩ１２０に通知する。
このように、ＣＭＩ１２０が、ＴＯＰポインタとＢＴＭポインタが異なる場合に、送信用リングバッファ１２ｂのＢＴＭポインタで指定される場所からメッセージ格納アドレスを読み出し、ＣＡ−メモリ１２のメッセージ格納アドレスで指定される領域に格納されたメッセージを受信用リングバッファ２２ａのＢＴＭポインタで指定される位置に転送することによって、ＣＡ１０とＣＭ２０のＭＰＵ間でアドレス情報を通信することなくメッセージを転送することができる。
図５は、ＣＡ１０からＣＭ２０へ二つのメッセージを転送する場合の動作シーケンスを説明するための説明図である。同図において、（１）〜（８）のシーケンスまでは、二つのメッセージ格納アドレスｍｅｍａ0およびｍｅｍａ1を送信用リングバッファ１２ｂに格納することとＴＯＰポインタとＢＴＭポインタの差が「２」であること以外は図４に示したシーケンスと同様である。
シーケンス（８）でＣＡ−ＭＰＵ１１に割込みを発生した後、ＣＭＩ１２０は、二つ目のメッセージＭＳＧ1を読み出す（９）。そして、読み出したＭＳＧ1を受信用リングバッファ２２ａのＢＴＭポインタが指定する位置に転送し、ＣＭ−メモリ２２のＢＴＭポインタを更新するとともにＣＭ２０のＭＰＵに割込みを発生する（１０）。そして、ＢＴＭポインタ制御レジスタ１１２に格納されたＢＴＭポインタを更新し（１１）、ＣＡ−ＭＰＵ１１に割込みを発生する（１２）。
一方、割込みを受け取ったＣＭ２０のＭＰＵは、受信リングバッファ２２ａの受信メッセージＭＳＧ0およびＭＳＧ1を処理するとＣＭＰポインタ格納レジスタ１１３に格納されたＣＭＰポインタを更新し（１３）、受信メッセージＭＳＧ0およびＭＳＧ1の処理が完了したことをＣＭＩ１２０に通知する。
そして、受信メッセージＭＳＧ0およびＭＳＧ1の処理が完了したことを通知されたＣＭＩ１２０は、ＣＡ−ＭＰＵ１１に割込みを発生する（１４）。また、ＣＭＩ１２０は、ＣＭＰポインタとＢＴＭポインタを比較し、両者が異なることから二つのメッセージの受信処理がＣＭ２０のＭＰＵによって行なわれたことを認識し、ＣＭ２０のＭＰＵに割込みを発生する（１５）。
そして、ＣＭ２０のＭＰＵがＣＭＰポインタ格納レジスタ１１３に格納されたＣＭＰポインタを更新し（１６）、ＣＭＰポインタが更新されたＣＭＩ１２０は、ＣＡ−ＭＰＵ１１に割込みを発生する（１７）。
このように、受信メッセージの処理が完了したことを通知されたＣＭＩ１２０が、ＣＭＰポインタとＢＴＭポインタを比較し、両者が異なる場合には複数のメッセージの受信処理がＣＭ２０のＭＰＵによって行なわれたことを認識し、ＣＭ２０のＭＰＵに割込みを発生し、ＣＭ２０のＭＰＵがＣＭＰポインタ格納レジスタ１１３に格納されたＣＭＰポインタを更新することによって、複数の受信メッセージの処理がまとめてＣＭ２０のＭＰＵで行なわれた場合にも、ＣＭＰポインタを正しく更新することができる。
なお、この例では、二つの受信メッセージの処理がまとめてＣＭ２０のＭＰＵで行なわれた場合について説明したが、二つ目のメッセージＭＳＧ1が受信用リングバッファ２２ａに書き込まれる前にＭＳＧ0の処理が終了してＣＭ２０のＭＰＵがＣＭＰポインタ格納レジスタ１１３に格納されたＣＭＰポインタを更新する場合もある。
図６は、ＣＡ１０からＣＭ２０へメッセージを転送するときに受信用リングバッファ２２ａがフルになった場合の動作シーケンスを説明するための説明図である。同図において、二つのメッセージＭＳＧ2およびＭＳＧ3のうちＭＳＧ2の受信用リングバッファ２２ａの書き込みまでは、図５に示した動作シーケンスと同様なシーケンスで行なわれる。
ただし、ここでは、ＭＳＧ3を書き込む領域は未処理のメッセージがあるため受信用リングバッファ２２ａがバッファフルの状態となる。また、シーケンスの最初にＣＡ−ＭＰＵ１１によって行なわれる受信用リングバッファ２２ａに空領域があるかないかの判定は省略されている。
受信用リングバッファ２２ａにＭＳＧ2を書き込んだＣＭＩ１２０は、ＣＭＰポインタとＢＴＭポインタの差が「１」であることから受信用リングバッファ２２ａがバッファフルの状態になったことを認識し、ＭＳＧ3の転送を停止してＣＡ−ＭＰＵ１１に割込みを発生する（７）。
その後、ＣＭ２０のＭＰＵにより受信メッセージの処理が終了して受信用リングバッファ２２ａに一つ空ができると、ＣＭ２０のＭＰＵは、ＣＭＰポインタ格納レジスタ１１３に格納されたＣＭＰポインタを更新する（８）。
すると、ＣＭＩ１２０は、メッセージの受信処理がＣＭ２０のＭＰＵによって行なわれたことを認識し、ＣＡ−ＭＰＵ１１に割込みを発生する（９）。また、ＣＭＩ１２０は、ＭＳＧ3をＣＡ−メモリ１２から読み出し（１０）、受信用リングバッファ２２ａに書き込んでＣＭ−メモリ２２のＢＴＭポインタを更新するとともにＣＭ２０のＭＰＵに割込みを発生する（１１）。そして、ＣＭＩ１２０は、ＣＡ−ＭＰＵ１１に割込みを発生する（１２）。
このように、ＣＭＩ１２０が受信用リングバッファ２２ａがバッファフルの状態にある場合に空領域ができるまでメッセージの転送を停止することによって、受信用リングバッファ２２ａの受信メッセージが処理前に上書きされてしまうことを防ぐことができる。
次に、ＣＭ２０からＣＡ１０へのメッセージ転送の動作シーケンスについて説明する。図７は、ＣＭ２０からＣＡ１０へのメッセージ転送の動作シーケンスを説明するための説明図である。なお、ここでは、ＣＭ−メモリ２２内の送信用リングバッファ２２ｃに送信メッセージを格納し、ＣＡ−メモリ１２内の受信用リングバッファ１２ｃに受信メッセージを格納する場合について説明する。
同図に示すように、このメッセージ転送では、ＣＭ２０のＭＰＵが送信メッセージであるＭＳＧ0およびＭＳＧ1を送信用リングバッファ２２ｃに書き込み、ＣＭ−メモリのＴＯＰポインタを更新するとともに、ＣＭＩ１１０のＴＯＰポインタを更新する（１）。
すると、ＴＯＰポインタが更新されたＣＭＩ１１０は、ＣＡ１０がｅｎａｂｌｅ状態（メッセージ受信可能状態）であれば、ＴＯＰポインタとＢＴＭポインタを比較し（２）、両者が異なるので、送信用リングバッファ２２ｃからＭＳＧ0を読み出して受信用リングバッファ１２ｃのＢＴＭポインタで指定される領域に書き込む（３）。
そして、ＢＴＭポインタ制御レジスタ１１２に格納されたＢＴＭポインタを更新するとともに、ＣＭ−メモリ２２のＢＴＭポインタを更新し、ＣＭ２０のＭＰＵに割込みを発生する（４）。また、ＣＡ−ＭＰＵ１１へ割込みを発生し、ＣＡ−ＭＰＵ１１がＢＴＭポインタ制御レジスタ１１２に格納されたＢＴＭポインタを読み出してＣＡ−メモリ１２内のＢＴＭポインタを更新する（５）。
そして、ＴＯＰポインタとＢＴＭポインタを比較すると、両者が異なるので、送信用リングバッファ２２ｃからＭＳＧ1を読み出して受信用リングバッファ１２ｃのＢＴＭポインタで指定される領域に書き込む（６）。そして、ＢＴＭポインタ制御レジスタ１１２に格納されたＢＴＭポインタを更新するとともに、ＣＭ−メモリ２２のＢＴＭポインタを更新し、ＣＭ２０のＭＰＵに割込みを発生する（７）。
また、ＣＡ−ＭＰＵ１１へ割込みを発生し、ＣＡ−ＭＰＵ１１がＢＴＭポインタ制御レジスタ１１２に格納されたＢＴＭポインタを読み出してＣＡ−メモリ１２内のＢＴＭポインタを更新する（８）。
その後、ＣＡ−ＭＰＵ１１が受信メッセージの処理を終了するとＣＭＰポインタ格納レジスタ１１３に格納されたＣＭＰポインタを更新する（９）。そして、ＣＭＩ１１０が、ＣＭＰポインタとＢＴＭポインタを比較すると両者が等しくないので、ＣＡ−ＭＰＵ１１の割込みを発生する（１０）。
このように、ＣＭＩ１１０が、ＴＯＰポインタとＢＴＭポインタが異なる場合に、送信用リングバッファ２２ｃのＢＴＭポインタで指定される場所からメッセージを読み出し、受信用リングバッファ１２ｃのＢＴＭポインタで指定される領域に転送することによって、ＣＡ１０とＣＭ２０のＭＰＵ間でアドレス情報を通信することなくＣＭ２０からＣＡ１０へメッセージを転送することができる。
上述してきたように、本実施例１では、ＣＡ−メモリ１２とＣＭ−メモリ２２に同一構成のリングバッファを設け、ＣＭＩ１２０にＴＯＰポインタを格納するＴＯＰポインタ格納レジスタ１１１とＢＴＭポインタを格納するＢＴＭポインタ制御レジスタ１１２を設け、ＴＯＰ／ＢＴＭ比較部１１４がＴＯＰポインタとＢＴＭポインタを比較して値が異なる場合に、アドレスリングバッファリードモジュール１１６ａが送信用リングバッファ１２ｂからＢＴＭポインタで指定されるメッセージ格納アドレスを読み出し、メッセージリードモジュール１１６ｂがメッセージ格納アドレスで指定されるＣＡ−メモリ１２からメッセージを読み出して受信用リングバッファ２２ａのＢＴＭポインタで指定される位置に書き込むこととしたので、ＣＡ１０とＣＭ２０のＭＰＵ間でアドレス情報を通信することなくメッセージを転送することができ、メッセージ通信を高速化するとともに、ＭＰＵの負荷を軽減することができる。
なお、ＰＣＩバス（特にＰＣＩ−Ｅｘｐｒｅｓｓ）においては、割込み通知が割込み専用線によってではなく、単純なライトによって行なわれる場合がある（ＭＳＩ：Message Signaled Interrupt）。この場合、様々な理由によって割込みライト転送が消失すると、メッセージそのものの送信が完了していてもＭＰＵがそれを認識できない。
そこで、このような割込みロストを検出できるように、ＣＭＩにメッセージの送信から受信完了通知（ＣＭＰのライト）までを監視するタイマを設け、所定の時間が経過すると異常が発生したことをＣＰＵに通知することによってメッセージ通信の信頼性を高めることもできる。
また、本実施例１では、ディスクアレイ装置１においてＣＡとＣＭのＭＰＵ間でメッセージを転送する場合について説明したが、本発明はこれに限定されるものではなく、他の装置のＭＰＵ間でメッセージを転送する場合にも同様に適用することができる。
また、本実施例１では、ＭＰＵとＰＣＩバスで接続する場合について説明したが、本発明はこれに限定されるものではなく、他の接続方式でＭＰＵと接続する場合にも同様に適用することができる。
ところで、上記実施例１では、ＣＡとＣＭとの間でメッセージ転送が正しく行なわれたか否かを確認するためには、別途エラーチェックを行なう必要がある。例えば、ＣＡからＣＭにメッセージを転送した場合、ＣＡのメモリからデータを読み出した際にパリティエラーが発生したか否かを確認するためには、ＣＭのＭＰＵはＣＡに別途エラーに関する情報を問い合わせる必要がある。このため、メッセージ転送が正しく行なわれたか否か確認するための処理時間が長くなる。
そこで、本実施例２では、メッセージ転送が正しく行なわれたか否か確認するための処理時間を短縮するＣＭＩについて説明する。なお、本実施例２では、ＣＡからＣＭへメッセージ転送を行なう場合について説明する。また、ＣＡ−メモリ内の送信用リングバッファにはメッセージのアドレスが格納されるものとする。
まず、本実施例２に係るＣＭＩによるステータス情報およびエラー情報のＣＭへの通知方法について説明する。ここで、ステータス情報は、メッセージ転送に関する状態についての情報であり、エラー情報をメッセージ転送に関して発生した異常についての情報である。
図１１は、本実施例２に係るＣＭＩによるステータス情報およびエラー情報のＣＭへの通知方法を説明するための説明図である。同図に示すように、本実施例２に係るＣＡ３０は、ＣＡ−ＭＰＵ１１と、ＣＡ−メモリ１２と、ＬＳＩ２００とを有し、ＬＳＩ２００は、ＤＭＡによるメッセージ転送を行なうＣＭＩ２２０を有する。そして、ＣＭＩ２２０は、ＢＴＭポインタにステータス情報とエラー情報を追加して保持し、ＣＭ−メモリ２２内のＢＴＭポインタの更新時にこれらの情報をＣＭ−メモリ２２に書き込む。
なお、メッセージ転送の際に発生するエラーとしては、ＣＡ−メモリ１２からメッセージまたはアドレスを読み出してＬＳＩ２００が受信するまでのパリティエラー、ＣＡ３０内部やＣＡ３０とＣＭ２０との間のバスエラー（タイムアウト、アボートなど）、指示されたメッセージ長と実際に転送したメッセージ長の不一致、ＣＭ側の受信用リングバッファフルによるデータ転送待ち、ＣＡ−ＭＰＵ１１によるメッセージ転送強制終了などがある。
このように、本実施例２に係るＣＭＩは、ＢＴＭポインタにステータス情報とエラー情報を追加して保持し、ＣＭ−メモリ２２内のＢＴＭポインタの更新時にこれらの情報をＣＭ−メモリ２２に書き込むことによって、ＣＭ２０は、メッセージの内容が正常であるか異常であるかをこれらの追加情報を用いて確認することができ、確認のための処理時間を短縮することができる。
次に、本実施例２に係るＣＭＩの構成について説明する。図１２は、本実施例２に係るＣＭＩの構成を示す機能ブロック図である。なお、ここでは説明の便宜上、図３に示した各部と同様の役割を果たす機能部については同一符号を付すこととしてその詳細な説明を省略する。
図１２に示すように、このＣＭＩ２２０は、図３に示したＣＭＩ１２０と比較して、ＢＴＭポインタ制御レジスタ１１２の代わりにＢＴＭポインタ制御レジスタ２１２を有し、アドレスリングバッファリードモジュール１１６ａの代わりにアドレスリングバッファリードモジュール２１６ａを有し、メッセージリードモジュール１１６ｂの代わりにメッセージリードモジュール２１６ｂを有する。
ＢＴＭポインタ制御レジスタ２１２は、ＢＴＭポインタに加えてステータス情報およびエラー情報を格納するレジスタである。図１３は、ＢＴＭポインタ制御レジスタ２１２の構成を示す図である。同図に示すように、このＢＴＭポインタ制御レジスタ２１２は、エラーが発生したか否かを示すエラー有／無と、ＢＴＭポインタと、エラーを特定するためのエラーコードと、メッセージ転送に関する状態を示すステータスコードとを有する。
アドレスリングバッファリードモジュール２１６ａは、送信用リングバッファからメッセージ格納アドレスを読み出してメッセージリードモジュール２１６ｂに渡す処理部であり、メッセージ格納アドレスを読み出す際にパリティエラーやバスエラーなどが発生すると、ＢＴＭポインタ制御レジスタ２１２のエラー有／無をエラー有に設定し、エラーコードおよびステータスコードに、発生したエラーに対応するコードを設定する。
メッセージリードモジュール２１６ｂは、ＣＡ−メモリ１２からメッセージを読み出してＣＭ−メモリ２２の受信用リングバッファの対応する位置に書き込む処理部であり、ＣＡ−メモリ１２からメッセージを読み出して受信用リングバッファに書き込む際にパリティエラー、バスエラー、転送長不一致、受信用リングバッファフルなどが発生すると、ＢＴＭポインタ制御レジスタ２１２のエラー有／無をエラー有に設定し、エラーコードおよびステータスコードに、発生したエラーに対応するコードを設定する。
また、このメッセージリードモジュール２１６ｂは、メッセージを受信用リングバッファに書き込むと、ＣＭ−メモリ２２内のＢＴＭポインタ、エラー有／無、エラーコードおよびステータスコードを更新するとともに、転送終了をＢＴＭポインタ制御レジスタ２１２および通知制御部１１７に通知する。
このように、ＢＴＭポインタ制御レジスタ２１２にエラー有／無、エラーコード、ステータスコードを設け、メッセージ転送中にエラーが発生した場合には、アドレスリングバッファリードモジュール２１６ａやメッセージリードモジュール２１６ｂがＢＴＭポインタ制御レジスタ２１２にエラーに対応する情報を書き込み、メッセージリードモジュール２１６ｂがＣＭ−メモリ２２内のＢＴＭポインタおよびこれらの追加情報を更新することによって、ＣＭ２０はメッセージ転送が正常に行なわれたか否かを容易に確認することができる。
次に、本実施例２に係るディスクアレイ装置によるＣＡ３０からＣＭ２０へのメッセージ転送の動作シーケンス（エラーが発生した場合）について説明する。図１４は、本実施例２に係るディスクアレイ装置によるＣＡ３０からＣＭ２０へのメッセージ転送の動作シーケンス（エラーが発生した場合）を示す図である。
同図に示すように、このメッセージ転送では、ＣＡ−ＭＰＵ１１が転送するメッセージ（ＭＳＧ0、ＭＳＧ1）をＣＡ−メモリ１２にライトし、それらの格納先を示すアドレス（ａｄｒ0、ａｄｒ1）を送信用リングバッファにライトするとともに、ＣＡ−メモリ１２およびＬＳＩ２００内のＴＯＰポインタを更新する（１）。
そして、ＬＳＩ２００（ＣＭＩ２２０）は、ＴＯＰポインタが更新されると、ＴＯＰポインタとＢＴＭポインタとの比較を行ない、両者が不一致なのでメッセージ転送を開始する（２）。すなわち、ＬＳＩ２００は、送信用リングバッファのＢＴＭポインタで指定される位置からアドレス（ａｄｒ0）を読み出し、読み出したアドレスを用いてメッセージ（ＭＥＧ0）を読み出してＣＭ−メモリ２２の受信用リングバッファに書き込む（３）。
そして、ＬＳＩ２００は、ＢＴＭポインタ制御レジスタ２１２を読み出し、ＢＴＭポインタの値に「１」を加えてステータス情報およびエラー情報とともにＣＭ−メモリ２２に書き込み（４）、ＣＭ−ＭＰＵ２１に一つのメッセージの転送完了を通知する（５）。
また、ＬＳＩ２００は、内部のＢＴＭポインタを更新し（６）、ＣＡ−ＭＰＵ１１に一つのメッセージの転送完了を通知する（７）。そして、ＬＳＩ２００は、ＴＯＰポインタとＢＴＭポインタとの比較を行ない、両者が不一致なのでメッセージ転送を継続する（８）。すなわち、ＬＳＩ２００は、送信用リングバッファのＢＴＭポインタで指定される位置からアドレス（ａｄｒ1）を読み出し、読み出したアドレスを用いてメッセージ（ＭＳＧ1）を読み出してＣＭ−メモリ２２の受信用リングバッファに書き込む（９）。このとき、エラーが発生すると、ＬＳＩ２００は、発生したエラーに対応する情報をＢＴＭポインタ制御レジスタ２１２に書き込む。
そして、ＬＳＩ２００は、ＢＴＭポインタ制御レジスタ２１２を読み出し、ＢＴＭポインタの値に「１」を加えてステータス情報およびエラー情報とともにＣＭ−メモリ２２に書き込み（１０）、ＣＭ−ＭＰＵ２１に一つのメッセージの転送完了を通知する（１１）。
また、ＬＳＩ２００は、内部のＢＴＭポインタを更新し（１２）、ＣＡ−ＭＰＵ１１に一つのメッセージの転送完了を通知する（１３）。そして、ＬＳＩ２００は、ＴＯＰポインタとＢＴＭポインタとの比較を行ない、両者が一致するのでメッセージ転送を終了する（１４）。
また、ＣＭ−ＭＰＵ２１は、ＣＭ−メモリ２２のステータス情報およびエラー情報をチェックし、エラーが発生したことを確認して必要なエラー処理を行なう（１５）。例えば、ＬＳＩ２００に対してデータの異常を通知し、リトライを依頼する。
このように、エラーが発生した際に、ＬＳＩ２００（ＣＭＩ２２０）が、ＢＴＭポインタ制御レジスタ２１２に発生したエラーに対応するステータス情報およびエラー情報を書き込み、ＢＴＭポインタ制御レジスタ２１２のステータス情報およびエラー情報をＣＭ−メモリ２２のＢＴＭポインタの更新時にＣＭメモリ２２に書き込むことによって、ＣＭ−ＭＰＵ２１は、メッセージ転送が正常に行なわれたか否かの判定やエラー処理を短時間で行なうことができる。
例えば、ＣＡ−メモリ１２が故障し、メッセージが正しく転送されない場合には、従来は、以下のような処理を行なう必要があった。
（１）ＣＭ−ＭＰＵ２１は異常を検出し、ＣＡ−ＭＰＵ１１にメッセージの再送を要求する。
（２）ＣＡ−ＭＰＵ１１は、ＣＡ３０内のＬＳＩ２００、ＣＡ−メモリ１２の状態をチェックする。
（３）ＣＡ−ＭＰＵ１１は、被疑箇所を洗い出し、ＣＭ−ＭＰＵ２１に対して情報を送る。
（４）ＣＭ−ＭＰＵ２１は、ＣＡ−ＭＰＵ１１から送信された情報に基づいてＣＡ３０が正常にデータの転送が行なえるか否かを判断し、再送か装置停止かを判断する。
これに対して、本実施例２に係るディスクアレイ装置では、ＣＭＩ２２０がＢＴＭポインタとともにステータス情報およびエラー情報をＣＭ−メモリ２２に書き込むことで、上記（１）〜（３）の処理を不要とすることができる。
特に、ＣＭが複数のＣＡと通信を行なう場合には、エラーが発生すると複数のＣＡから情報を取得して判断する必要があるため、本実施例２のように、各ＣＭＩがＢＴＭポインタとともにステータス情報およびエラー情報をＣＭ−メモリ２２に書き込むことでエラー処理を高速化することができる。
例えば、図１５に示すように、ＣＡが二重化されたディスクアレイ装置では、本実施例２のように、各ＣＭＩがＢＴＭポインタとともにステータス情報およびエラー情報をＣＭ−メモリに書き込むことによって、片側ＣＡ停止による転送の未処理時間を少なくすることができる。
上述してきたように、本実施例２では、ＢＴＭポインタ制御レジスタ２１２にＢＴＰポインタに加えてステータス情報およびエラー情報を格納する領域を設け、ＣＭ−メモリ２２のＢＴＭポインタを更新する際にこれらステータス情報およびエラー情報とともに更新することとしたので、ＣＭ−ＭＰＵ２１は、メッセージ転送が正常に行なわれたか否かの判断および異常処理を高速に行なうことができる。
なお、本実施例２では、送信用リングバッファにメッセージのアドレスを格納する場合について説明したが、本発明はこれに限定されるものではなく、送信用リングバッファにメッセージを格納する場合にも同様に適用することができる。
また、本実施例２では、ＣＡからＣＭにメッセージを転送する場合について説明したが、本発明はこれに限定されるものではなく、ＣＭからＣＡにメッセージを転送する場合、あるいは、二つのＭＰＵ間でリングバッファを用いてデータを転送する場合にも同様に適用することができる。
（付記１）データ送信側の演算処理装置である送信演算処理装置が読み書きするメモリである送信メモリから、データ受信側の演算処理装置である受信演算処理装置が読み書きするメモリである受信メモリへデータの転送を行なうデータ転送装置であって、
転送されるデータを格納するリングバッファである送信リングバッファに対して送信演算処理装置が送信データを書き込む位置を送信リングバッファの位置との相対値で指定し、送信演算処理装置が送信リングバッファに送信データを書き込んだ際に更新する書込ポインタを記憶する書込ポインタ記憶手段と、
送信リングバッファから当該データ転送装置が送信データを読み出す位置を送信リングバッファの位置との相対値で指定する読出ポインタを記憶する読出ポインタ記憶手段と、
前記書込ポインタ記憶手段により記憶された書込ポインタと前記読出ポインタ記憶手段により記憶された読出ポインタの値が同一であるか否かを判定するポインタ比較手段と、
前記ポインタ比較手段により書込ポインタと読出ポインタの値が異なると判定された場合に、送信リングバッファの読出ポインタで指定された位置に格納されたデータを読み出して受信メモリに転送し、受信データを格納するリングバッファである受信リングバッファの該読出ポインタで指定される位置に書き込むメモリ間転送手段と、
前記メモリ間転送手段による受信リングバッファへのデータの書き込みが完了すると、前記読出ポインタ記憶手段により記憶された読出ポインタを更新する読出ポインタ更新手段と、
を備えたことを特徴とするデータ転送装置。
（付記２）受信リングバッファに転送されたデータのうち受信演算処理装置が受信処理を完了したデータの次のデータの位置を受信リングバッファの位置との相対値で指定し、受信演算処理装置が受信処理を完了した際に更新する完了ポインタを記憶する完了ポインタ記憶手段と、
前記完了ポインタ記憶手段により記憶された完了ポインタおよび前記書込ポインタ記憶手段により記憶された書込ポインタに基づいて受信リングバッファに空があるか否かを判定する空状況判定手段と、
をさらに備えたことを特徴とする付記１に記載のデータ転送装置。
（付記３）前記メモリ間転送手段による受信リングバッファへのデータの書き込みが完了すると受信演算処理装置に割込みを発生する受信割込発生手段と、
前記受信割込発生手段による受信演算処理装置への割込みが発生すると時間の計測を開始する時間計測手段と、
前記時間計測手段により計測を開始された時間が所定の時間を経過したか否かを判定する監視手段と、
前記監視手段により所定の時間が経過したと判定された場合に、送信演算処理装置に対して異常を通知する異常通知手段と、
をさらに備えたことを特徴とする付記１または２に記載のデータ転送装置。
（付記４）前記完了ポインタ記憶手段により記憶された完了ポインタが更新された際に前記読出ポインタ記憶手段により記憶された読出ポインタと比較し、完了ポインタと読出ポインタの値が異なる場合には受信演算処理装置により複数の受信データに対する処理が完了したと判断し、前記受信割込発生手段により受信演算処理装置に割込みを発生することによって受信演算処理装置に完了ポインタを更新させる割込再発行手段をさらに備えたことを特徴とする付記３に記載のデータ転送装置。
（付記５）前記ポインタ比較手段は、受信演算処理装置がデータを受信可能な状態であるか否かを判定し、受信演算処理装置がデータを受信可能な状態である場合に書込ポインタと読出ポインタの値が同一であるか否かを判定することを特徴とする付記１〜４のいずれか一つに記載のデータ転送装置。
（付記６）送信演算処理装置、送信メモリ、受信演算処理装置および受信メモリとＰＣＩバスで接続されたことを特徴とする付記１〜５のいずれか一つに記載のデータ転送装置。
（付記７）ディスクアレイ装置のチャネルアダプタとキャッシュ制御装置との間でデータ転送を行ない、チャネルアダプタからキャッシュ制御装置にデータを転送する場合には送信演算処理装置と送信メモリはチャネルアダプタの演算処理装置とメモリであって受信演算処理装置と受信メモリはキャッシュ制御装置の演算処理装置とメモリであり、キャッシュ制御装置からチャネルアダプタにデータを転送する場合には送信演算処理装置と送信メモリはキャッシュ制御装置の演算処理装置とメモリであって受信演算処理装置と受信メモリはチャネルアダプタの演算処理装置とメモリであることを特徴とする付記６に記載のデータ転送装置。
（付記８）データ送信側の演算処理装置である送信演算処理装置が読み書きするメモリである送信メモリから、データ受信側の演算処理装置である受信演算処理装置が読み書きするメモリである受信メモリへデータの転送を行なうデータ転送装置であって、
転送されるデータの格納アドレスを格納するリングバッファである送信リングバッファに対して送信演算処理装置が送信データの格納アドレスを書き込む位置を送信リングバッファの位置との相対値で指定し、送信演算処理装置が送信リングバッファに送信データの格納アドレスを書き込んだ際に更新する書込ポインタを記憶する書込ポインタ記憶手段と、
送信リングバッファから当該データ転送装置が送信データの格納アドレスを読み出す位置を送信リングバッファの位置との相対値で指定する読出ポインタを記憶する読出ポインタ記憶手段と、
前記書込ポインタ記憶手段により記憶された書込ポインタと前記読出ポインタ記憶手段により記憶された読出ポインタの値が同一であるか否かを判定するポインタ比較手段と、
前記ポインタ比較手段により書込ポインタと読出ポインタの値が異なると判定された場合に、送信リングバッファの読出ポインタで指定された位置に格納アドレスが格納されたデータを読み出して受信メモリに転送し、受信データを格納するリングバッファである受信リングバッファの該読出ポインタで指定される位置に書き込むメモリ間転送手段と、
前記メモリ間転送手段による受信リングバッファへのデータの書き込みが完了すると、前記読出ポインタ記憶手段により記憶された読出ポインタを更新する読出ポインタ更新手段と、
を備えたことを特徴とするデータ転送装置。
（付記９）データ送信側の演算処理装置である送信演算処理装置が読み書きするメモリである送信メモリから、データ受信側の演算処理装置である受信演算処理装置が読み書きするメモリである受信メモリへデータの転送を行なうデータ転送装置であって、
転送されるデータを格納するリングバッファである送信リングバッファに対して送信演算処理装置が送信データを書き込む位置を送信リングバッファの位置との相対値で指定し、送信演算処理装置が送信リングバッファに送信データを書き込んだ際に更新する書込ポインタを記憶する書込ポインタ記憶手段と、
送信リングバッファから当該データ転送装置が送信データを読み出す位置を送信リングバッファの位置との相対値で指定する読出ポインタを記憶する読出ポインタ記憶手段と、
前記書込ポインタ記憶手段により記憶された書込ポインタと前記読出ポインタ記憶手段により記憶された読出ポインタの値が同一であるか否かを判定するポインタ比較手段と、
前記ポインタ比較手段により書込ポインタと読出ポインタの値が異なると判定された場合に、送信リングバッファの読出ポインタで指定された位置に格納されたデータを読み出して受信メモリに転送し、受信データの格納アドレスを格納するリングバッファである受信リングバッファの該読出ポインタで指定される位置に転送先のアドレスを書き込むメモリ間転送手段と、
前記メモリ間転送手段による受信リングバッファへのデータの転送先アドレスの書き込みが完了すると、前記読出ポインタ記憶手段により記憶された読出ポインタを更新する読出ポインタ更新手段と、
を備えたことを特徴とするデータ転送装置。
（付記１０）データ送信側の演算処理装置である送信演算処理装置が読み書きするメモリである送信メモリから、データ受信側の演算処理装置である受信演算処理装置が読み書きするメモリである受信メモリへデータの転送を行なうデータ転送装置であって、
転送されるデータの格納アドレスを格納するリングバッファである送信リングバッファに対して送信演算処理装置が送信データの格納アドレスを書き込む位置を送信リングバッファの位置との相対値で指定し、送信演算処理装置が送信リングバッファに送信データの格納アドレスを書き込んだ際に更新する書込ポインタを記憶する書込ポインタ記憶手段と、
送信リングバッファから当該データ転送装置が送信データの格納アドレスを読み出す位置を送信リングバッファの位置との相対値で指定する読出ポインタを記憶する読出ポインタ記憶手段と、
前記書込ポインタ記憶手段により記憶された書込ポインタと前記読出ポインタ記憶手段により記憶された読出ポインタの値が同一であるか否かを判定するポインタ比較手段と、
前記ポインタ比較手段により書込ポインタと読出ポインタの値が異なると判定された場合に、送信リングバッファの読出ポインタで指定された位置に格納アドレスが格納されたデータを読み出して受信メモリに転送し、受信データの格納アドレスを格納するリングバッファである受信リングバッファの該読出ポインタで指定される位置に転送先のアドレスを書き込むメモリ間転送手段と、
前記メモリ間転送手段による受信リングバッファへのデータの転送先アドレスの書き込みが完了すると、前記読出ポインタ記憶手段により記憶された読出ポインタを更新する読出ポインタ更新手段と、
を備えたことを特徴とするデータ転送装置。
（付記１１）データ送信側の演算処理装置である送信演算処理装置が読み書きするメモリである送信メモリから、データ受信側の演算処理装置である受信演算処理装置が読み書きするメモリである受信メモリへデータの転送を行なうデータ転送装置のデータ転送方法であって、
転送されるデータを格納するリングバッファである送信リングバッファに対して送信演算処理装置が送信データを書き込む位置を送信リングバッファの位置との相対値で指定し、送信演算処理装置が送信リングバッファに送信データを書き込んだ際に更新する書込ポインタと、送信リングバッファから当該データ転送装置が送信データを読み出す位置を送信リングバッファの位置との相対値で指定する読出ポインタの値が同一であるか否かを判定するポインタ比較工程と、
前記ポインタ比較工程により書込ポインタと読出ポインタの値が異なると判定された場合に、送信リングバッファの読出ポインタで指定された位置に格納されたデータを読み出して受信メモリに転送し、受信データを格納するリングバッファである受信リングバッファの該読出ポインタで指定される位置に書き込むメモリ間転送工程と、
前記メモリ間転送工程による受信リングバッファへのデータの書き込みが完了すると、前記読出ポインタを更新する読出ポインタ更新工程と、
を含んだことを特徴とするデータ転送方法。
（付記１２）受信リングバッファに転送されたデータのうち受信演算処理装置が受信処理を完了したデータの次のデータの位置を受信リングバッファの位置との相対値で指定し、受信演算処理装置が受信処理を完了した際に更新する完了ポインタおよび前記書込ポインタに基づいて受信リングバッファに空があるか否かを判定する空状況判定工程
をさらに含んだことを特徴とする付記１１に記載のデータ転送方法。
（付記１３）前記メモリ間転送工程による受信リングバッファへのデータの書き込みが完了すると受信演算処理装置に割込みを発生する受信割込発生工程と、
前記受信割込発生工程による受信演算処理装置への割込みが発生すると時間の計測を開始する時間計測工程と、
前記時間計測工程により計測を開始された時間が所定の時間を経過したか否かを判定する監視工程と、
前記監視工程により所定の時間が経過したと判定された場合に、送信演算処理装置に対して異常を通知する異常通知工程と、
をさらに含んだことを特徴とする付記１１または１２に記載のデータ転送方法。
（付記１４）前記完了ポインタが更新された際に前記読出ポインタと比較し、完了ポインタと読出ポインタの値が異なる場合には受信演算処理装置により複数の受信データに対する処理が完了したと判断し、受信演算処理装置に割込みを発生することによって受信演算処理装置に完了ポインタを更新させる割込再発行工程をさらに含んだことを特徴とする付記１３に記載のデータ転送方法。
（付記１５）前記ポインタ比較工程は、受信演算処理装置がデータを受信可能な状態であるか否かを判定し、受信演算処理装置がデータを受信可能な状態である場合に書込ポインタと読出ポインタの値が同一であるか否かを判定することを特徴とする付記１１〜１４のいずれか一つに記載のデータ転送方法。
（付記１６）送信演算処理装置、送信メモリ、受信演算処理装置および受信メモリとＰＣＩバスで接続されたことを特徴とする付記１１〜１５のいずれか一つに記載のデータ転送方法。
（付記１７）ディスクアレイ装置のチャネルアダプタとキャッシュ制御装置との間でデータ転送を行ない、チャネルアダプタからキャッシュ制御装置にデータを転送する場合には送信演算処理装置と送信メモリはチャネルアダプタの演算処理装置とメモリであって受信演算処理装置と受信メモリはキャッシュ制御装置の演算処理装置とメモリであり、キャッシュ制御装置からチャネルアダプタにデータを転送する場合には送信演算処理装置と送信メモリはキャッシュ制御装置の演算処理装置とメモリであって受信演算処理装置と受信メモリはチャネルアダプタの演算処理装置とメモリであることを特徴とする付記１６に記載のデータ転送方法。
（付記１８）データ送信側の演算処理装置である送信演算処理装置が読み書きするメモリである送信メモリから、データ受信側の演算処理装置である受信演算処理装置が読み書きするメモリである受信メモリへデータの転送を行なうデータ転送方法であって、
転送されるデータの格納アドレスを格納するリングバッファである送信リングバッファに対して送信演算処理装置が送信データの格納アドレスを書き込む位置を送信リングバッファの位置との相対値で指定し、送信演算処理装置が送信リングバッファに送信データの格納アドレスを書き込んだ際に更新する書込ポインタと、送信リングバッファから当該データ転送装置が送信データの格納アドレスを読み出す位置を送信リングバッファの位置との相対値で指定する読出ポインタの値が同一であるか否かを判定するポインタ比較工程と、
前記ポインタ比較工程により書込ポインタと読出ポインタの値が異なると判定された場合に、送信リングバッファの読出ポインタで指定された位置に格納アドレスが格納されたデータを読み出して受信メモリに転送し、受信データを格納するリングバッファである受信リングバッファの該読出ポインタで指定される位置に書き込むメモリ間転送工程と、
前記メモリ間転送工程による受信リングバッファへのデータの書き込みが完了すると、前記読出ポインタを更新する読出ポインタ更新工程と、
を含んだことを特徴とするデータ転送方法。
（付記１９）データ送信側の演算処理装置である送信演算処理装置が読み書きするメモリである送信メモリから、データ受信側の演算処理装置である受信演算処理装置が読み書きするメモリである受信メモリへデータの転送を行なうデータ転送方法であって、
転送されるデータを格納するリングバッファである送信リングバッファに対して送信演算処理装置が送信データを書き込む位置を送信リングバッファの位置との相対値で指定し、送信演算処理装置が送信リングバッファに送信データを書き込んだ際に更新する書込ポインタと、送信リングバッファから当該データ転送装置が送信データを読み出す位置を送信リングバッファの位置との相対値で指定する読出ポインタの値が同一であるか否かを判定するポインタ比較工程と、
前記ポインタ比較工程により書込ポインタと読出ポインタの値が異なると判定された場合に、送信リングバッファの読出ポインタで指定された位置に格納されたデータを読み出して受信メモリに転送し、受信データの格納アドレスを格納するリングバッファである受信リングバッファの該読出ポインタで指定される位置に転送先のアドレスを書き込むメモリ間転送工程と、
前記メモリ間転送工程による受信リングバッファへのデータの転送先アドレスの書き込みが完了すると、前記読出ポインタを更新する読出ポインタ更新工程と、
を含んだことを特徴とするデータ転送方法。
（付記２０）データ送信側の演算処理装置である送信演算処理装置が読み書きするメモリである送信メモリから、データ受信側の演算処理装置である受信演算処理装置が読み書きするメモリである受信メモリへデータの転送を行なうデータ転送方法であって、
転送されるデータの格納アドレスを格納するリングバッファである送信リングバッファに対して送信演算処理装置が送信データの格納アドレスを書き込む位置を送信リングバッファの位置との相対値で指定し、送信演算処理装置が送信リングバッファに送信データの格納アドレスを書き込んだ際に更新する書込ポインタと、送信リングバッファから当該データ転送装置が送信データの格納アドレスを読み出す位置を送信リングバッファの位置との相対値で指定する読出ポインタの値が同一であるか否かを判定するポインタ比較工程と、
前記ポインタ比較工程により書込ポインタと読出ポインタの値が異なると判定された場合に、送信リングバッファの読出ポインタで指定された位置に格納アドレスが格納されたデータを読み出して受信メモリに転送し、受信データの格納アドレスを格納するリングバッファである受信リングバッファの該読出ポインタで指定される位置に転送先のアドレスを書き込むメモリ間転送工程と、
前記メモリ間転送工程による受信リングバッファへのデータの転送先アドレスの書き込みが完了すると、前記読出ポインタを更新する読出ポインタ更新工程と、
を含んだことを特徴とするデータ転送方法。
以上のように、本発明に係るデータ転送装置およびデータ転送方法は、ディスクアレイ装置に有用であり、特に、ＣＡおよびＣＭのＭＰＵの負荷を軽減することが必要な場合に適している。
本実施例１に係るディスクアレイ装置によるＣＡからＣＭへのデータ転送方式を説明するための説明図である。 メッセージの代わりにメッセージ格納アドレスを送信用リングバッファに格納する場合を示す図である。 本実施例１に係るＣＭＩの構成を示す機能ブロック図である。 送信用リングバッファにメッセージ格納アドレスを格納する場合のＣＭＩの構成を示す機能ブロック図である。 ＣＡからＣＭへ単一メッセージを転送する場合の動作シーケンスを説明するための説明図である。 ＣＡからＣＭへ二つのメッセージを転送する場合の動作シーケンスを説明するための説明図である。 ＣＡからＣＭへメッセージを転送するときに受信用リングバッファがフルになった場合の動作シーケンスを説明するための説明図である。 ＣＭからＣＡへのメッセージ転送の動作シーケンスを説明するための説明図である。 ディスクアレイ装置の構成を示す図である。 ＣＭからＣＡへの従来のデータ転送シーケンス（リードシーケンス）を説明するための説明図である。 ＣＡからＣＭへの従来のデータ転送シーケンス（ライトシーケンス）を説明するための説明図である。 本実施例２に係るＣＭＩによるステータス情報およびエラー情報のＣＭへの通知方法を説明するための説明図である。 本実施例２に係るＣＭＩの構成を示す機能ブロック図である。 ＢＴＭポインタ制御レジスタ２１２の構成を示す図である。 本実施例２に係るディスクアレイ装置によるＣＡからＣＭへのメッセージ転送の動作シーケンス（エラーが発生した場合）を示す図である。 ＣＡが二重化されたディスクアレイ装置の構成を示す図である。
符号の説明
１，７ ディスクアレイ装置
２ ホスト
３ ファイバーチャネルリンク
１０，３０，７０ ＣＡ（チャネルアダプタ）
１１，７１ ＣＡ−ＭＰＵ
１２，７２ ＣＡ−メモリ
１２ａ，１２ｂ 送信用リングバッファ
２０，８０ ＣＭ（キャッシュ制御部）
２１，８１ ＣＭ−ＭＰＵ
２２，８２ ＣＭ−メモリ
２２ａ 受信用リングバッファ
９０ ディスク
１００，２００，７００ ＬＳＩ
１１０，１２０，２２０ ＣＭＩ
１１１ ＴＯＰポインタ格納レジスタ
１１２，２１２ ＢＴＭポインタ制御レジスタ
１１３ ＣＭＰポインタ格納レジスタ
１１４ ＴＯＰ／ＢＴＭ比較部
１１５ ＴＯＰ／ＣＭＰ比較部
１１６ メッセージリングバッファリードモジュール
１１６ａ，２１６ａ アドレスリングバッファリードモジュール
１１６ｂ，２１６ｂ メッセージリードモジュール
１１７ 通知制御部
１１８ ＰＣＩバス制御部
１１９ ＰＣＩバス制御部

Claims (5)

  1. データ送信側の演算処理装置である送信演算処理装置が読み書きするメモリである送信メモリから、データ受信側の演算処理装置である受信演算処理装置が読み書きするメモリである受信メモリへデータの転送を行なうデータ転送装置であって、
    転送されるデータを格納するリングバッファである送信リングバッファに対して送信演算処理装置が送信データを書き込む位置を送信リングバッファの送信メモリでの位置との相対値で指定し、送信演算処理装置が送信リングバッファに送信データを書き込んだ際に更新する書込ポインタを記憶する書込ポインタ記憶手段と、
    送信リングバッファから当該データ転送装置が送信データを読み出す位置を送信リングバッファの送信メモリでの位置との相対値で指定する読出ポインタを記憶する読出ポインタ記憶手段と、
    前記書込ポインタ記憶手段により記憶された書込ポインタと前記読出ポインタ記憶手段により記憶された読出ポインタの値が同一であるか否かを判定するポインタ比較手段と、
    前記ポインタ比較手段により書込ポインタと読出ポインタの値が異なると判定された場合に、送信リングバッファの読出ポインタで指定された位置に格納されたデータを読み出して受信メモリに転送し、受信データを格納するリングバッファである受信リングバッファの該読出ポインタと同一の値で指定される位置に書き込むメモリ間転送手段と、
    前記メモリ間転送手段による受信リングバッファへのデータの書き込みが完了すると、前記読出ポインタ記憶手段により記憶された読出ポインタを更新する読出ポインタ更新手段と、
    を備えたことを特徴とするデータ転送装置。
  2. 受信リングバッファに転送されたデータのうち受信演算処理装置が受信処理を完了したデータの次のデータの位置を受信リングバッファの受信メモリでの位置との相対値で指定し、受信演算処理装置が受信処理を完了した際に更新する完了ポインタを記憶する完了ポインタ記憶手段と、
    前記完了ポインタ記憶手段により記憶された完了ポインタおよび前記書込ポインタ記憶手段により記憶された書込ポインタに基づいて受信リングバッファに空があるか否かを判定する空状況判定手段と、
    をさらに備えたことを特徴とする請求項１に記載のデータ転送装置。
  3. データ送信側の演算処理装置である送信演算処理装置が読み書きするメモリである送信メモリから、データ受信側の演算処理装置である受信演算処理装置が読み書きするメモリである受信メモリへデータの転送を行なうデータ転送装置であって、
    転送されるデータの格納アドレスを格納するリングバッファである送信リングバッファに対して送信演算処理装置が送信データの格納アドレスを書き込む位置を送信リングバッファの送信メモリでの位置との相対値で指定し、送信演算処理装置が送信リングバッファに送信データの格納アドレスを書き込んだ際に更新する書込ポインタを記憶する書込ポインタ記憶手段と、
    送信リングバッファから当該データ転送装置が送信データの格納アドレスを読み出す位置を送信リングバッファの送信メモリでの位置との相対値で指定する読出ポインタを記憶する読出ポインタ記憶手段と、
    前記書込ポインタ記憶手段により記憶された書込ポインタと前記読出ポインタ記憶手段により記憶された読出ポインタの値が同一であるか否かを判定するポインタ比較手段と、
    前記ポインタ比較手段により書込ポインタと読出ポインタの値が異なると判定された場合に、送信リングバッファの読出ポインタで指定された位置に格納アドレスが格納されたデータを読み出して受信メモリに転送し、受信データを格納するリングバッファである受信リングバッファの該読出ポインタと同一の値で指定される位置に書き込むメモリ間転送手段と、
    前記メモリ間転送手段による受信リングバッファへのデータの書き込みが完了すると、前記読出ポインタ記憶手段により記憶された読出ポインタを更新する読出ポインタ更新手段と、
    を備えたことを特徴とするデータ転送装置。
  4. データ送信側の演算処理装置である送信演算処理装置が読み書きするメモリである送信メモリから、データ受信側の演算処理装置である受信演算処理装置が読み書きするメモリである受信メモリへデータの転送を行なうデータ転送装置のデータ転送方法であって、
    転送されるデータを格納するリングバッファである送信リングバッファに対して送信演算処理装置が送信データを書き込む位置を送信リングバッファの送信メモリでの位置との相対値で指定し、送信演算処理装置が送信リングバッファに送信データを書き込んだ際に更新する書込ポインタと、送信リングバッファから当該データ転送装置が送信データを読み出す位置を送信リングバッファの送信メモリでの位置との相対値で指定する読出ポインタの値が同一であるか否かを判定するポインタ比較工程と、
    前記ポインタ比較工程により書込ポインタと読出ポインタの値が異なると判定された場合に、送信リングバッファの読出ポインタで指定された位置に格納されたデータを読み出して受信メモリに転送し、受信データを格納するリングバッファである受信リングバッファの該読出ポインタと同一の値で指定される位置に書き込むメモリ間転送工程と、
    前記メモリ間転送工程による受信リングバッファへのデータの書き込みが完了すると、前記読出ポインタを更新する読出ポインタ更新工程と、
    を含んだことを特徴とするデータ転送方法。
  5. データ送信側の演算処理装置である送信演算処理装置が読み書きするメモリである送信メモリから、データ受信側の演算処理装置である受信演算処理装置が読み書きするメモリである受信メモリへデータの転送を行なうデータ転送方法であって、
    転送されるデータの格納アドレスを格納するリングバッファである送信リングバッファに対して送信演算処理装置が送信データの格納アドレスを書き込む位置を送信リングバッファの送信メモリでの位置との相対値で指定し、送信演算処理装置が送信リングバッファに送信データの格納アドレスを書き込んだ際に更新する書込ポインタと、送信リングバッファから当該データ転送装置が送信データの格納アドレスを読み出す位置を送信リングバッファの送信メモリでの位置との相対値で指定する読出ポインタの値が同一であるか否かを判定するポインタ比較工程と、
    前記ポインタ比較工程により書込ポインタと読出ポインタの値が異なると判定された場合に、送信リングバッファの読出ポインタで指定された位置に格納アドレスが格納されたデータを読み出して受信メモリに転送し、受信データを格納するリングバッファである受信リングバッファの該読出ポインタと同一の値で指定される位置に書き込むメモリ間転送工程と、
    前記メモリ間転送工程による受信リングバッファへのデータの書き込みが完了すると、前記読出ポインタを更新する読出ポインタ更新工程と、
    を含んだことを特徴とするデータ転送方法。
JP2005334714A 2004-12-10 2005-11-18 データ転送装置およびデータ転送方法 Active JP4451837B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005334714A JP4451837B2 (ja) 2004-12-10 2005-11-18 データ転送装置およびデータ転送方法
US11/353,223 US7383377B2 (en) 2004-12-10 2006-02-14 Method and apparatus for transferring data

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004358142 2004-12-10
JP2005334714A JP4451837B2 (ja) 2004-12-10 2005-11-18 データ転送装置およびデータ転送方法

Publications (2)

Publication Number Publication Date
JP2006190257A JP2006190257A (ja) 2006-07-20
JP4451837B2 true JP4451837B2 (ja) 2010-04-14

Family

ID=36641985

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005334714A Active JP4451837B2 (ja) 2004-12-10 2005-11-18 データ転送装置およびデータ転送方法

Country Status (2)

Country Link
US (1) US7383377B2 (ja)
JP (1) JP4451837B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7801120B2 (en) * 2003-01-13 2010-09-21 Emulex Design & Manufacturing Corporation Method and system for efficient queue management
US8706551B2 (en) 2003-09-04 2014-04-22 Google Inc. Systems and methods for determining user actions
US20050055269A1 (en) * 2003-09-04 2005-03-10 Alex Roetter Systems and methods for determining user actions
US11042886B2 (en) 2003-09-04 2021-06-22 Google Llc Systems and methods for determining user actions
US9898627B2 (en) 2006-06-22 2018-02-20 Google Inc. Secure and extensible pay per action online advertising
US20080065474A1 (en) 2006-09-12 2008-03-13 Abhinay Sharma Secure conversion tracking
KR101593865B1 (ko) 2012-02-29 2016-02-12 미쓰비시덴키 가부시키가이샤 데이터 전송 장치, 데이터 전송 방법 및 데이터 전송 프로그램
JP2015026243A (ja) * 2013-07-26 2015-02-05 アズビル株式会社 記録データ処理方法および情報処理装置
CN110704355B (zh) * 2019-09-23 2022-10-28 天津津航计算技术研究所 一种利用双口ram接收并处理1553b总线数据的方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4507760A (en) * 1982-08-13 1985-03-26 At&T Bell Laboratories First-in, first-out (FIFO) memory configuration for queue storage
JPH03174645A (ja) 1989-09-29 1991-07-29 Yokogawa Electric Corp Ｃｐｕ間のメッセージ通信装置
US5566317A (en) * 1994-06-14 1996-10-15 International Business Machines Corporation Method and apparatus for computer disk drive management
JP2795257B2 (ja) * 1996-04-15 1998-09-10 日本電気株式会社 トラフィックシェーパのセル出力競合制御方式
GB2349717A (en) 1999-05-04 2000-11-08 At & T Lab Cambridge Ltd Low latency network
US6637007B1 (en) * 2000-04-28 2003-10-21 Network Appliance, Inc. System to limit memory access when calculating network data checksums
US6647484B1 (en) * 2000-09-19 2003-11-11 3 Dsp Corporation Transpose address mode in general purpose DSP processor
JP2002259324A (ja) 2001-02-28 2002-09-13 Sharp Corp データ処理装置
US7136991B2 (en) * 2001-11-20 2006-11-14 Henry G Glenn Microprocessor including random number generator supporting operating system-independent multitasking operation
JP2004070570A (ja) * 2002-08-05 2004-03-04 Seiko Epson Corp データ転送制御システム、電子機器、プログラム及びデータ転送制御方法

Also Published As

Publication number Publication date
US20060149866A1 (en) 2006-07-06
US7383377B2 (en) 2008-06-03
JP2006190257A (ja) 2006-07-20

Similar Documents

Publication Publication Date Title
JP4451837B2 (ja) データ転送装置およびデータ転送方法
KR101099471B1 (ko) ＰＣＩ．Ｅｘｐｒｅｓｓ 통신 시스템, 및 그 통신 방법
JPS59188752A (ja) 欠陥サイクル作動式デ−タ処理システム用バス
JPWO2006114822A1 (ja) Ｄｍａコントローラ、ノード、データ転送制御方法、及びプログラム
US7991941B2 (en) Memory access assist
JP4328581B2 (ja) モジュール間データ転送確認機能を有する装置並びにストレージ制御装置および同装置用インターフェイスモジュール
US20050050244A1 (en) Method for controlling data transfer unit, data transfer unit, channel control unit, and storage device control unit
JPH05100879A (ja) 制御情報のインテグリテイを維持するための装置及び方法
JP5966243B2 (ja) ストレージ装置及びストレージ装置の制御方法
TWI394040B (zh) Host, memory device, and host access to the memory device
JP5076400B2 (ja) データ処理システムおよび情報処理装置
JP3102119B2 (ja) ホストコンピュータ装置
JP4589768B2 (ja) 情報処理装置
JP4164473B2 (ja) 機能メモリアクセス制御システム、機能メモリ装置及びその制御方法、プログラム
KR100812710B1 (ko) 제어 버스를 이용한 통신 방법 및 장치
JPH11120087A (ja) 二重化メモリ処理装置
JP4439295B2 (ja) データ転送制御装置
JP2735246B2 (ja) テストアンドセット方式
JP3245552B2 (ja) 転送制御システム
JP3137040B2 (ja) 障害処理方式
JP3341738B2 (ja) メモリのエラー検出方式
KR100454652B1 (ko) 하이파이버스시스템의주기억장치
JP3842764B2 (ja) バスインタフェース回路
KR20050044197A (ko) 피씨아이 디엠에이 에러 처리 장치 및 방법
JP2005277552A (ja) バスリトライ制御方式及びデータ通信装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090623

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090818

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100126

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100128

R150 Certificate of patent or registration of utility model

Ref document number: 4451837

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140205

Year of fee payment: 4