TWI394040B - Host, memory device, and host access to the memory device - Google Patents

Host, memory device, and host access to the memory device Download PDF

Info

Publication number
TWI394040B
TWI394040B TW094122472A TW94122472A TWI394040B TW I394040 B TWI394040 B TW I394040B TW 094122472 A TW094122472 A TW 094122472A TW 94122472 A TW94122472 A TW 94122472A TW I394040 B TWI394040 B TW I394040B
Authority
TW
Taiwan
Prior art keywords
host
memory device
command
response
access
Prior art date
Application number
TW094122472A
Other languages
English (en)
Other versions
TW200604804A (en
Inventor
Toyama Masayuki
Maeda Takuji
Izumi Tomoaki
Tsujita Shouichi
Nakanishi Masahiro
Inoue Shinji
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Publication of TW200604804A publication Critical patent/TW200604804A/zh
Application granted granted Critical
Publication of TWI394040B publication Critical patent/TWI394040B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G06F3/0607—Improving or facilitating administration, e.g. storage management by facilitating the process of upgrading existing storage systems, e.g. for improving compatibility between host and storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062—Securing storage systems
    • G06F3/0623—Securing storage systems in relation to content
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Debugging And Monitoring (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Computer And Data Communications (AREA)
  • Information Transfer Between Computers (AREA)
  • Storage Device Security (AREA)

Description

主機、記憶裝置、及主機對記憶裝置之存取方法
本發明是關於記憶裝置與主機用匯流排加以連接，且用指令來進行進行記憶裝置的初始化及資料的收發訊之主機、記憶裝置、及對記憶裝置之存取方法。
一種控制數位照相機、電影、攜帶型音樂播放器等的數位資訊之機器(以下，稱為主機)，包括有搭載不揮發性記憶體之記憶卡，來作為儲存數位資訊之記憶裝置。為了實現複數個製造廠所製造之記憶卡和主機間的相容性，使主機對記憶卡進行存取的結構規格化。然且，隨著記憶容量的大容量化或功能的追加，進行機型規格的提升。不同機型的主機能夠對記憶卡進行存取的方法，已提案有用複數種容量表示的方式而相對於各主機呈現不同的記憶容量來進行存取的方法(例如參照專利文獻1)。
不過，上述的先前技術會有以下的問題點。即是不同機型的主機能夠對相同的記憶區域進行存取，因而會有舊機型的主機破壞新機型的主機所寫入的資料的問題。另外，在記憶卡內設置複數個區域而依照主機來進行存取控制，會有記憶卡內部的構造或控制變複雜的問題。
<專利文獻1>日本專利特開2004-86505號公報
鑒於上述的問題點，本發明之目的是提供以主機和記憶裝置的簡單控制，就能防止舊機型的主機造成資料受到破壞之主機、記憶裝置、及主機對記憶裝置之存取方法。
為了解決該課題，本發明的主機，是一種用匯流排來與記憶裝置連接，對前述記憶裝置進行資料的寫入和讀出之主機，具備有：針對前述記憶裝置發送包括有主機功能資訊的指令之指令發送部、及受理來自前述記憶裝置的、對前述指令發送部 所發送指令的回應之回應接收部、若由前述回應接收部被判別為正常接收，則判斷為能夠進行存取，除此之外則判斷為不能進行存取之存取可否判斷部。
為了解決該課題，本發明的記憶裝置，是一種用匯流排來與主機連接，根據來自前述主機的指令將資料記憶和讀出之記憶裝置，具備有：儲存從主機所提供的資料之記憶體、及控制對前述記憶體的寫入和讀出資料之記憶體控制部、接收從前述主機所發送的資料，並依照各指令進行處理之指令接收部、支援附加在藉由前述指令接收部所接收之指令中之主機功能資訊所指示的功能時則受理存取之存取判定部、以及前述存取判定部決定受理存取時回送給正常回應之回應發送部。
為了解決該課題，本發明的主機對記憶裝置之存取方法，前述主機是一種用匯流排來與記憶裝置連接，對前述記憶裝置進行資料的寫入和讀出的主機對記憶裝置之存取方法，針對前述記憶裝置發送包括有主機功能資訊之指令，以及受理來自前述記憶裝置的針對前述指令之回應，並判別是否為正常回應，若判別為所接收的回應為正常回應，則判斷為能夠進行存取，除此之外時判斷為不能進行存取。
如上所述，依據本發明，在主機與記憶裝置所對應之規格的版本不同之情況下，因主機無法存取記憶裝置，故可防止資料之破壞。又存取可否之判定由指令之發送接收處理來執行，故可以簡單的結構實現主機及記憶裝置，而可提供可以簡單的控制防止肇因於舊版本之主機對資料之破壞之主機、記憶裝置及對記憶裝置之存取方法。
第一圖為表示本發明的實施形態之記憶裝置的構成之方塊圖。如第一圖所示，本發明的實施形態之記憶系統具有主機1和記憶裝置2，藉由匯流排3連接主機1與記憶裝置2。主 機1具有：CPU101、儲存CPU101的程式之ROM102、成為CPU的運作區域之RAM103、以及介面104。介面104為用來對記憶裝置2發送指令或資料、進行發送位址以及接收回應。此處，ROM102則為記憶著CPU101所執行的存取程式。另外，CPU101則是達成指令發送部101a、回應接收部101b以及存取判定部101c的功能。指令發送部101a是介於介面104發送包括有主機功能資訊之指令。主機功能資訊是指該主機1所能夠執行的功能。回應接收部101b由指令發送部發送指令後受理回應，且判別有無錯誤。存取判定部101c為判定發送指令後可否進行存取，即是由回應接收部101b判別為正常的回應時判斷為能夠進行存取，除此之外之時則判斷為不能進行存取。
記憶裝置2具有：介面201、控制部202、記憶體控制部203以及記憶體204。介面201接收主機1的指令或資料且將回應發送出去。另外，控制部202具有：指令接收部202a、回應發送部202b、存取判定部202c。指令接收部202a是用來接收從主機所發出的指令，依照各指令進行處理。存取判定部202c，判定是否支援藉由指令接收部接收之指令中所附有的功能，當支援時則進行受理存取的處理。回應發送部202b，根據存取判定部202c的判定結果來加以回應。另外，記憶體控制部203，控制資料對記憶體204的寫入和讀出，記憶體204,將從主機1所提供的資料儲存起來。記憶裝置2若支援從主機1發送的指令中所附有的功能時則判定為能夠受理由主機1來進行存取。
第二圖為表示主機1進行指令發送處理之流程圖。主機1對記憶裝置2發送如後述附加有主機功能資訊之指令(S201)，等待記憶裝置2的回應(S202)。當記憶裝置2有回應時，檢查回應的內容並確認有沒有錯誤(S203)。當沒有錯誤時，判定為能夠對記憶裝置2進行存取。若有必要則進行資 料的接收發送。此外，在於S202記憶裝置2沒有回應，或在於S203回應內含有錯誤時則判定為不能對記憶裝置2進行存取。
在於所發送的指令中附加有指示主機1所備有的功能之主機功能資訊。主機功能資訊例如可以是主機1所對應的規格之機型編號，也可以是表示具備有預定的功能之旗標或固有之位元型樣。例如主機功能資訊為FAT16、FAT32、UDF等之檔案系統的種類或定址模式，還有附加功能是否支援有無快取功能、有無插入、高速介面等。
第三A圖至第三D圖為主機1所發送指令格式的一個例子。指令是由開始旗標S、指令識別符COM、用來偵出含在指令引數ARG、COM和ARG中的錯誤之CRC(Cyclic Redundancy Code)以及結束旗標E所構成。指示主機1所具備有的功能之主機功能資訊HI，有時如第三A圖中的陰影處所示使用識別符COM的一部分或全部來附加，或者有時如第三B圖的陰影處所示使用引數ARG的一部分或全部來附加，或者有時如第三C圖用識別符COM和引數ARG的兩方來附加。第三D為表示將主機功能資訊HI用引數ARG的複數個位元通知到記憶裝置之指令的例子。例如，b0、b1為設成檔案系統，b2為設成插入功能的有無，b3為設成快取功能，b4為設成高速介面的有無等。然而，在指令中附加主機功能資訊HI係為了對應於新機型的規格之主機，也有可能指令中沒有附加主機功能資訊其主機功能就能對應於舊機型的規格之主機。另外，如後述記憶裝置2在對指令的回應中附加指示記憶裝置2所備有的功能之記憶裝置資訊的情況，主機1也有可能根據記憶裝置資訊來改變所發送指令的種類、格式。
記憶裝置2接收主機1的指令，則判定是否能夠處理含在指令中的主機功能資訊所指示的功能。第四圖為記憶裝置2的指令接收處理之流程圖。記憶裝置2接收主機1所發送的指令 (S401)則執行該指令，取出指令識別符或引數、或者附加在該兩方之主機功能資訊(S402)。然後，判定是否能夠處理主機的功能(S402)。能夠處理指令所式的功能時，針對主機回送給正常的回應(S404)。本實施形態則是只在支援所指示的全部功能時才進行正常回應。此外，在於S403判定為至少一部分的功能不能處理時則回送給包括有錯誤資訊的回應(S405)。另外，也可以取代此情況則即使不回送回應而產生暫停也可以。
前述之實施形態中，為了僅只在支援其所指示的全部功能時所進行正常回應，然，只支援一部分的功能時也可以回送正常回應，且將表示記憶裝置所備有的功能之記憶裝置資訊附加在回應中。其記憶裝置資訊，可以例如有記憶裝置2所對應的規格之機型號碼，也可以指示具備有預定的功能之旗標或固有的位元樣型。
第五A圖與第五B圖為針對主機1的指令回應記憶裝置2附加有記憶裝置資訊時的格式。回應係如第五A圖表示由開始旗標S、傳送旗標T、主機1所發送之指令的識別符COM、回應RES、用來偵出含在COM和RES中的錯誤之CRC以及結束旗標E所構成之回應的格式的例子。此處則是表示如同陰影部分所示在回應RES的一部分含有記憶裝置資訊DI的例子。也可以如第五B圖以沒有主機1所發送之指令的識別符COM的方式構成。另外，也可以在回應RES中附加指示是否能夠處理主機1所發送的指令之錯誤資訊。另外，也可以不在回應RES附加記憶裝置資訊。然而，在對指令的回應中附加記憶裝置資訊DI係用來對應於新機種的規格之記憶裝置，也可能是對指令的回應中不附加記憶裝置資訊就能對應於舊機種的規格之記憶裝置。
第六A圖為表示從主機1所發送之指令的其他例子。第六B圖為對應於這情況之記憶裝置側的回應的例子之圖。此 例子則是將來自主機的指令及其回應設成相同的格式。加上指令識別符(指令號碼)，引數區域分割成3個欄位F1、F2、F3。第1欄位F1為表示主機功能資訊的欄位，與前述過同樣，含有主機的功能，例如含有檔案系統或插入功能、定址模式等的資訊。此情況被認為是使與檔案系統或插入功能、定址模式等的支援功能相對應的位元建立。第2欄位F2為擴充用欄位，也是將來用來追加擴充功能的區域。第3欄位F3為插入用來檢查通訊品質的檢查型樣之欄位。
另外，如第六B圖所示，記憶裝置的回應也是由與該情況相同的欄位所構成。此情況，對應於主機功能資訊之第1欄位F1為記憶裝置資訊，檢查對應於主機功能資訊的內容，將支援的功能作為記憶裝置資訊進行回應。來自主機的指令之主機功能資訊建立有與所支援的功能相對應的位元的情況，被認為是在記憶裝置的回應也支援該功能時則建立相同的位元，不支援時則為0之回應。另外，第2欄位F2由於是當作擴充用來儲存著的區域，因而由記憶裝置回送全部“1”或“0”。另外，第3欄位F3為用來確認通訊品質之欄位。此回應即使是原樣回送從主機1所發送的檢查型樣亦可，也可以有時反轉取得適當輸出排他邏輯和(EXOR)而由記憶裝置回應給主機側。
用第六A圖、第六B圖所示的格式的情況，第一圖所示的回應接收部101b，不單是讀出儲存在第1欄位F1之記憶裝置資訊，還必須含有檢查型樣與所發送的檢查型樣相同或是判定是否與施行必要的處理過後的結果一致之功能。另外，回應發送部202b，必須要將從主機所取得的檢查型樣原樣發送或是施予預定的操作來設成回送到第3欄位的處理。經過此處理則不單是可以將主機功能資訊傳送到記憶裝置側，將來還能夠擴充，通訊品質在記憶裝置側及主機側就可以得知。
【產業上之可利用性】
依據本發明，記憶裝置對包含於主機之發送指令的功能進 行判定，僅在該支援該功能之情況下，判定可受理主機之存取，故可以簡單的構造‧控制進行存取控制，有助於使用指令執行記憶裝置之初始化及資料之發送接收之主機、記憶裝置及對記憶裝置之存取方法。
1‧‧‧主機
101‧‧‧CPU
102‧‧‧ROM
103‧‧‧RAM
104‧‧‧介面
101a‧‧‧指令發送部
101b‧‧‧回應接收部
101c‧‧‧存取判定部
2‧‧‧記憶裝置
201‧‧‧介面
202‧‧‧控制部
203‧‧‧記憶體控制部
204‧‧‧記憶體
202a‧‧‧指令接收部
202b‧‧‧回應發送部
202c‧‧‧存取判定部
3‧‧‧匯流排
第一圖為表示本發明的實施形態之主機和記憶裝置的構成之方塊圖。
第二圖為表示主機對記憶裝置進行存取的方法之流程圖；第三A圖至第三D圖為表示主機所發送的指令格式之圖；第四圖為表示記憶裝置處理指令的方法流程圖；第五A圖與第五B圖為表示記憶裝置的指令回應之格式之圖；以及第六A圖與第六B圖為表示從主機發送指令的其他例子及記憶裝置回應的其他例子之圖。
1‧‧‧主機
101‧‧‧CPU
102‧‧‧ROM
103‧‧‧RAM
104‧‧‧介面
101a‧‧‧指令發送部
101b‧‧‧回應接收部
101c‧‧‧存取判定部
2‧‧‧記憶裝置
201‧‧‧介面
202‧‧‧控制部
203‧‧‧記憶體控制部
204‧‧‧記憶體
202a‧‧‧指令接收部
202b‧‧‧回應發送部
202c‧‧‧存取判定部
3‧‧‧匯流排

Claims (17)

  1. 一種主機，其特徵為其係一種用匯流排來與記憶裝置連接，對前述記憶裝置進行資料的寫入和讀出之主機，且具備有：針對前述記憶裝置發送包括有主機功能資訊的指令之指令發送部；受理來自前述記憶裝置的、對前述指令發送部所發送之指令的回應之回應接收部；及若由前述回應接收部被判別為正常接收，則判斷為能夠進行存取，除此之外則判斷為不能進行存取之存取可否判斷部。
  2. 如申請專利範圍第1項所記載之主機，其中，指令發送部係發送以指令識別符來表現之主機功能資訊。
  3. 如申請專利範圍第1項所記載之主機，其中，指令發送部係發送附加在指令的引數中之主機功能資訊。
  4. 如申請專利範圍第1項所記載之主機，其中，指令發送部係發送以指令識別符和指令的引數來表現之主機功能資訊。
  5. 如申請專利範圍第1項所記載之主機，其中，由前述指令發送部發送之指令具有引數區域，其包含：儲存主機所用的主機功能資訊之第1欄位；作為擴充用的區域使用之第2欄位；及儲存用來檢查通訊品質的檢查型樣(check pattern)之第3欄位。
  6. 如申請專利範圍第5項所記載之主機，其中，前述回應接收部係具有根據由前述記憶裝置所接收的回應之第3欄位的檢查型樣判別通訊品質之功能。
  7. 一種記憶裝置，其特徵為其係一種用匯流排來與主機連接，根據來自前述主機的指令將資料記憶和讀出之記憶裝置，且具備有：儲存從主機所提供的資料之記憶體；控制對前述記憶體的資料寫入和讀出之記憶體控制部； 接收由前述主機所發送的資料，進行依照各指令之處理之指令接收部；依據前述記憶裝置是否支援主機功能資訊所指示的功能，判定存取之可否的存取判定部，該主機功能資訊附加在藉由前述指令接收部所接收之指令；及發送回應給前述主機之回應發送部；前述主機功能資訊係指示藉由前述主機可執行之功能之資訊；前述存取判定部於前述記憶裝置支援藉由前述主機功能資訊所指示之功能的情況下，決定受理來自前述主機的存取；前述回應發送部於前述存取判定部決定存取之受理時，回送正常回應給前述主機。
  8. 如申請專利範圍第7項所記載之記憶裝置，其中，前述回應發送部，係對附加有主機功能資訊的指令之回應中，附加指示前述記憶裝置所備有的功能之記憶裝置資訊。
  9. 如申請專利範圍第7項所記載之記憶裝置，其中，前述回應發送部係於前述主機功能資訊所指示的功能不能處理之情況下，將錯誤資訊回送給前述主機。
  10. 如申請專利範圍第7項所記載之記憶裝置，其中，前述回應發送部係只在前述主機功能資訊所指示的功能能夠處理之情況下，對前述主機進行回應。
  11. 如申請專利範圍第7項所記載之記憶裝置，其中，來自前述回應發送部的回應中包括：儲存記憶裝置資訊之第1欄位，該記憶裝置資訊對應於來自前述主機的指令中之機器資訊來指示記憶裝置所備有的功能；全部設成特定的值之第2欄位；及指示檢查型樣之第3欄位。
  12. 如申請專利範圍第11項所記載之記憶裝置，其中，前 述回應發送部，係在來自主機的指令中含有檢查型樣之情況下，進行預定的操作，操作後之檢查型樣附加在回應的第3欄位。
  13. 如申請專利範圍第7項所記載之記憶裝置，其中，前述記憶裝置為半導體記憶卡。
  14. 一種主機對記憶裝置的存取方法，其特徵為前述主機係一種用匯流排來與記憶裝置連接，對前述記憶裝置進行資料的寫入和讀出的主機，該存取方法係：針對前述記憶裝置發送包括有主機功能資訊之指令；受理來自前述記憶裝置的針對前述指令之回應，並判別是否為正常回應；及判別接收的回應為正常回應之情況下，判斷為能夠進行存取，除此之外之情況下判斷為不能進行存取。
  15. 如申請專利範圍第14項所記載之對記憶裝置的存取方法，其中，前述指令發送之時，發送以指令識別符呈現之主機功能資訊。
  16. 如申請專利範圍第14項所記載之對記憶裝置的存取方法，其中，前述指令發送之時，發送附加在指令的引數中之主機功能資訊。
  17. 如申請專利範圍第14項所記載之對記憶裝置的存取方法，其中，前述指令發送之時，發送以指令識別符和指令的引數呈現之主機功能資訊。
TW094122472A 2004-07-08 2005-07-01 Host, memory device, and host access to the memory device TWI394040B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004201509 2004-07-08

Publications (2)

Publication Number Publication Date
TW200604804A TW200604804A (en) 2006-02-01
TWI394040B true TWI394040B (zh) 2013-04-21

Family

ID=35783733

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094122472A TWI394040B (zh) 2004-07-08 2005-07-01 Host, memory device, and host access to the memory device

Country Status (6)

Country Link
US (1) US7921229B2 (zh)
EP (1) EP1785827A4 (zh)
JP (1) JPWO2006006388A1 (zh)
CN (1) CN100454226C (zh)
TW (1) TWI394040B (zh)
WO (1) WO2006006388A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006006387A1 (ja) * 2004-07-08 2006-01-19 Matsushita Electric Industrial Co., Ltd. ホスト機器、記憶装置、及び記憶装置へのアクセス方法
US20090277965A1 (en) * 2005-10-28 2009-11-12 Panasonic Corporation Semiconductor memory card
JPWO2010001602A1 (ja) * 2008-07-01 2011-12-15 パナソニック株式会社 メモリコントローラ、不揮発性記憶装置、データ処理装置、不揮発性記憶装置システム及び方法
KR101083508B1 (ko) * 2009-10-12 2011-11-17 엘지이노텍 주식회사 스핀들 모터

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0228741A (ja) * 1988-07-18 1990-01-30 Nippon Telegr & Teleph Corp <Ntt> 入出力デバイスの状態制御方式
JPH0660235A (ja) * 1992-08-13 1994-03-04 Matsushita Electric Ind Co Ltd Ｉｃカード
TW479170B (en) * 1999-12-16 2002-03-11 Hitachi Ltd Recording/reproduction device, semiconductor memory, and memory card using the semiconductor memory
US20030090953A1 (en) * 2001-11-05 2003-05-15 Matsushita Electric Industrial Co., Ltd. Semiconductor memory card, method of controlling the same and interface apparatus for semiconductor memory card
JP2003223623A (ja) * 2001-11-05 2003-08-08 Matsushita Electric Ind Co Ltd 半導体メモリカード、その制御方法及び半導体メモリカード用インターフェース装置
JP2004139503A (ja) * 2002-10-21 2004-05-13 Matsushita Electric Ind Co Ltd 記憶装置及びその制御方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69320900T3 (de) 1992-08-13 2007-04-26 Matsushita Electric Industrial Co., Ltd., Kadoma IC-Karte mit hierarchischer Dateienstruktur
AU6769994A (en) * 1993-05-07 1994-12-12 Apple Computer, Inc. Data streaming for non-dma digital computing devices
JP3480746B2 (ja) * 1993-11-11 2003-12-22 株式会社東芝 携帯可能電子装置
US6279114B1 (en) * 1998-11-04 2001-08-21 Sandisk Corporation Voltage negotiation in a single host multiple cards system
US6609167B1 (en) * 1999-03-17 2003-08-19 Adaptec, Inc. Host and device serial communication protocols and communication packet formats
JP2001249802A (ja) * 2000-03-07 2001-09-14 Sony Corp 伝送方法、伝送システム、伝送制御装置及び入力装置
ATE463916T1 (de) * 2001-01-26 2010-04-15 Microsoft Corp Verfahren und vorrichtung zur automatischen bestimmung eines geeigneten übertragungsverfahrens in einem netzwerk
JP3806077B2 (ja) 2002-08-26 2006-08-09 株式会社東芝 メモリカード認識システム、容量切り替え型メモリカード・ホスト機器、容量切り替え型メモリカード、記憶容量設定方法及び記憶容量設定プログラム
KR100949420B1 (ko) * 2002-10-31 2010-03-24 파나소닉 주식회사 통신장치, 통신 시스템 및 알고리즘 선택방법
BRPI0410885B1 (pt) * 2003-06-02 2018-01-30 Qualcomm Incorporated Gerar e implementar um protocolo de sinal e interface para taxas de dados mais altas
US20050053091A1 (en) * 2003-09-04 2005-03-10 Hewlett-Packard Development Company, Lp Method and infrastructure for minimizing compatibility issues among interacting components of different dialect versions

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0228741A (ja) * 1988-07-18 1990-01-30 Nippon Telegr & Teleph Corp <Ntt> 入出力デバイスの状態制御方式
JPH0660235A (ja) * 1992-08-13 1994-03-04 Matsushita Electric Ind Co Ltd Ｉｃカード
TW479170B (en) * 1999-12-16 2002-03-11 Hitachi Ltd Recording/reproduction device, semiconductor memory, and memory card using the semiconductor memory
US20030090953A1 (en) * 2001-11-05 2003-05-15 Matsushita Electric Industrial Co., Ltd. Semiconductor memory card, method of controlling the same and interface apparatus for semiconductor memory card
JP2003223623A (ja) * 2001-11-05 2003-08-08 Matsushita Electric Ind Co Ltd 半導体メモリカード、その制御方法及び半導体メモリカード用インターフェース装置
JP2004139503A (ja) * 2002-10-21 2004-05-13 Matsushita Electric Ind Co Ltd 記憶装置及びその制御方法

Also Published As

Publication number Publication date
EP1785827A1 (en) 2007-05-16
CN100454226C (zh) 2009-01-21
WO2006006388A1 (ja) 2006-01-19
JPWO2006006388A1 (ja) 2008-04-24
US20080046606A1 (en) 2008-02-21
CN1981260A (zh) 2007-06-13
TW200604804A (en) 2006-02-01
EP1785827A4 (en) 2009-05-06
US7921229B2 (en) 2011-04-05

Similar Documents

Publication Publication Date Title
US9032182B2 (en) Electronic apparatus with storage media having real address designated by stimulated request format and storage media having real address not designated by stimulated request format
US9015695B2 (en) Information processing apparatus and information processing method
KR20170139438A (ko) 디디알 호환 비동기 메모리 모듈 시스템 및 그것의 동작 방법
JP4451837B2 (ja) データ転送装置およびデータ転送方法
US20070245055A1 (en) USB composite device, USB communication system, and USB communication method
US8364872B2 (en) Slave and communicating method between a master and the same
TWI394040B (zh) Host, memory device, and host access to the memory device
US6694360B1 (en) Multi-mode network interface having loadable software images
CN114238184A (zh) 一种多功能dma的传输方法、装置及存储介质
JP2009187314A (ja) 二重化コントローラ・システム、ｃｐｕモジュール、そのプログラム
US20060129370A1 (en) Inter integrated circuit extension via shadow memory
US8291270B2 (en) Request processing device, request processing system, and access testing method
US7287098B2 (en) Control method and electronic device enabling recognition of functions installed in the electronic device
US7363393B2 (en) Chipset feature detection and configuration by an I/O device
JP4863472B2 (ja) メモリ管理方法
JP3747213B1 (ja) シーケンシャルｒｏｍインターフェース対応ｎａｎｄ型フラッシュメモリーデバイス及びそのコントローラ
JP5010065B2 (ja) マイクロコンピュータ
US20050138236A1 (en) Direct memory access control device and method for automatically updating data transmisson size from peripheral
JP4164473B2 (ja) 機能メモリアクセス制御システム、機能メモリ装置及びその制御方法、プログラム
JP2004062347A (ja) Ｕｓｂデバイスおよびｕｓｂシステム
JP3897028B2 (ja) 情報処理システム、共有データ処理方法、共有データ処理プログラム
CN117369905B (zh) 闪存平台的开机方法、系统、电子设备及存储介质
JP2006146839A (ja) 装置を管理するシステム及び方法
JP4764945B2 (ja) キャッシュ制御装置、キャッシュ制御方法およびキャッシュ制御プログラム
JP5435647B2 (ja) コンピュータシステム、メモリ初期化方法、及びプログラム