JP4764945B2 - キャッシュ制御装置、キャッシュ制御方法およびキャッシュ制御プログラム - Google Patents

キャッシュ制御装置、キャッシュ制御方法およびキャッシュ制御プログラム Download PDF

Info

Publication number
JP4764945B2
JP4764945B2 JP2009520204A JP2009520204A JP4764945B2 JP 4764945 B2 JP4764945 B2 JP 4764945B2 JP 2009520204 A JP2009520204 A JP 2009520204A JP 2009520204 A JP2009520204 A JP 2009520204A JP 4764945 B2 JP4764945 B2 JP 4764945B2
Authority
JP
Japan
Prior art keywords
data
store
cache memory
stored
store data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009520204A
Other languages
English (en)
Other versions
JPWO2008155850A1 (ja
Inventor
隆司 三浦
巌 山崎
孝仁 平野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2008155850A1 publication Critical patent/JPWO2008155850A1/ja
Application granted granted Critical
Publication of JP4764945B2 publication Critical patent/JP4764945B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0804—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with main memory updating
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1064—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in cache or content addressable memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0844—Multiple simultaneous or quasi-simultaneous cache accessing
    • G06F12/0855—Overlapped cache accessing, e.g. pipeline
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Description

この発明は、演算部から送信されるストアデータをキャッシュメモリに書き込むとともに、当該ストアデータのＥＣＣを生成するキャッシュ制御装置、キャッシュ制御方法およびキャッシュ制御プログラムに関する。
従来より、データ用キャッシュメモリ(ＤＡＴＡ−ＲＡＭ)は、８バイトのデータ毎に１バイトのＥＣＣ（Error Check and Correct）を付加してデータ保護を行っている。また、ＥＣＣは、ＤＡＴＡ−ＲＡＭとは別にＥＣＣ専用に設けられたＥＣＣ用キャッシュメモリ(ＥＣＣ−ＲＡＭ)に格納される。このＥＣＣ−ＲＡＭは、キャッシュメモリへの登録とキャッシュメモリへの書き込みで更新される。
ここで、図１７を用いてＥＣＣを生成する一般的な手法について説明する。図１７に示すように、キャッシュメモリへの書き込みは、まず、命令処理装置からストア命令が記憶処理装置に要求される。そして、この要求を受信した記憶処理装置は、ストア対象のキャッシュラインがキャッシュメモリに存在するかどうかを確認し、同時にストア対象のキャッシュラインのデータをキャッシュメモリから読み出してデータエラーのチェックを行う。ここで、演算器などから発行されたストアデータは、ストアバッファ（ＳＴＢ）に書き込まれる。
その後、命令処理装置からストア許可が発行されれば、記憶処理装置は、ストアバッファのデータをライトバッファ（ＷＢ）に書き込み、さらに、ライトバッファからＤＡＴＡ−ＲＡＭへとストアデータを書き込む。この時、記憶処理装置は、書き込むと同時に、ＤＡＴＡ−ＲＡＭから読み出した８バイトのフェッチデータの中のストア対象外バイトのデータからＥＣＣを生成（ＥＣＣ生成１）する。さらに、記憶処理装置は、８バイトのストアデータの中のストア対象バイトのデータからＥＣＣを生成（ＥＣＣ生成２）する。そして、記憶処理装置は、この２つのＥＣＣをマージして、ストア更新後のデータに対するＥＣＣを作成し、作成したＥＣＣをＥＣＣ−ＲＡＭに格納する。
ところが、ストア要求によるキャッシュメモリの検索アクセスでキャッシュメモリのエラーチェックを行った時のＤＡＴＡ−ＲＡＭの読み出し結果と、ストア許可後にキャッシュメモリへの書き込みアクセスでＥＣＣの生成のためにＤＡＴＡ−ＲＡＭの読み出した結果とで、１ビットエラーの発生状況に差がある可能性が発生ある。つまり、検索実行時にエラーチェックを行ったときにはエラーが検出されず、書き込み実行時に読み出したときにエラーがあると、書き込み後のデータに対応するＥＣＣを正しく生成できない。また、この時点で残っているＥＣＣは書き込み前のデータに対応するＥＣＣであり、書き込み前のデータが失われているため、故障ビットの訂正ができない。このため、書き込み実行時の読み出しでは、１ビットエラーが訂正不能なエラーとなる。この訂正不能なエラーが発生する原因として、ＤＡＴＡ−ＲＡＭを２回読み出しているためにそれぞれの結果が異なる可能性が存在することがあげられる。
そこで、１回の読み出しで、エラーチェックとＥＣＣ生成までを実行する手法が開示されている（図１８参照）。つまり、書き込み実行時には、ＤＡＴＡ−ＲＡＭから読みだしたデータを使用しない記憶処理装置の構造が開示されている。具体的には、既に格納されているデータから作成されたＥＣＣを、ＳＴＢに入力されたストアデータに付加して新たなストアデータを生成する。このようにして生成した新たなストアデータからＥＣＣを生成する（特許文献１〜４参照）。
特開平１−１８５７５３号公報 特開平３−１０８０４１号公報 特開平１０−２３２７８９号公報 特表２００４−５１４１８４号公報
しかしながら、上記した従来の技術は、同一アドレスで８バイト以下の連続ストアが発生した場合、ＳＳＩ（Store-Store-interlock）が発生して性能が低下するという課題があった。具体的には、この構造を用いた記憶処理装置では、ストア対象外のデータをＥＣＣとして保持しているため、先行するストア命令が後続のストア命令と同一領域への書き込みを行う場合、先行するストアの終了を待たないとＥＣＣが作成されないため、８バイトフルストアを除く他のストアデータにおいてＳＳＩを検出し、次のストアを実行することができなかった。
そこで、この発明は、上述した従来技術の課題を解決するためになされたものであり、同一アドレスで８バイト以下の連続ストアが発生した場合でも、ＳＳＩの発生を抑止することが可能であるとともに、正確なＥＣＣを生成することが可能であるキャッシュ制御装置、キャッシュ制御方法およびキャッシュ制御プログラムを提供することを目的とする。
上述した課題を解決し、目的を達成するため、本発明は、演算部から送信されるストアデータをキャッシュメモリに書き込むとともに、当該ストアデータのＥＣＣを生成するキャッシュメモリ制御装置であって、前記演算部からストアデータが送信された場合に、当該ストアデータがストアされるキャッシュメモリ上の書込みアドレスと、当該ストアデータからストア対象となるストア領域と、ストア対象外となるストア対象外領域とを検出するデータ検出手段と、前記データ検出手段により検出された書込みアドレスに既に書き込まれているストア対象のデータが存在するか否かを判定するデータ判定手段と、前記データ判定手段により書込みアドレスにストア対象のデータが存在すると判定された場合に、当該書込みアドレスに書き込まれているデータのうち、前記データ検出手段によって検出されたストア対象外領域に書き込まれているデータをストア対象外既存データとして取得する対象外既存データ取得手段と、前記対象外既存データ取得手段によって取得されたストア対象外既存データと、前記データ検出手段によって検出されたストア対象領域のストア対象データとをマージして生成した新たなストアデータを、前記データ検出手段によって検出された書込みアドレスに書き込むストアデータ書込手段と、前記ストアデータ書込手段によって生成された新たなストアデータから、前記ストアデータ書込手段によってキャッシュメモリに書き込まれた新たなストアデータのＥＣＣを生成するＥＣＣ生成手段と、を備えたことを特徴とする。
また、本発明は、上記の発明において、前記データ判定手段によって前記キャッシュメモリの書込みアドレスにストア対象のデータが存在しないと判定された場合に、前記ストア対象のデータを登録した後に、前記データ検出手段によって検出されたキャッシュメモリ上のアドレスに既に格納されている格納済みデータを検出するデータ再検出手段をさらに備え、前記ストアデータ書込手段は、前記データ再検出手段によって前記キャッシュメモリ上の書込みアドレスに既に格納されている格納済みデータが検出された場合に、前記新たなストアデータと前記格納済みデータとをマージして生成したさらに新たなストアデータを、前記データ検出手段によって検出された書込みアドレスに書き込み、前記ＥＣＣ生成手段は、前記ストアデータ書込手段によって生成されたさらに新たなストアデータから、前記ストアデータ書込手段によってキャッシュメモリに書き込まれたさらに新たなストアデータのＥＣＣを生成することを特徴とする。
また、本発明は、上記の発明において、前記データ検出手段は、前記演算部からストアデータが送信された場合に、当該ストアデータより先に演算部から送信された先行する先行ストアデータがストアされるキャッシュメモリ上の書込みアドレスと、当該先行ストアデータからストア対象となる先行ストア領域とをさらに検出し、前記データ判定手段は、前記データ検出手段によって検出された当該ストアデータの書込みアドレスと、前記先行ストアデータの書込みアドレスとが一致するか否かをさらに判定し、前記ストアデータ書込手段は、前記データ判定手段によって当該ストアデータの書込みアドレスと、前記先行ストアデータの書込みアドレスとが一致すると判定された場合に、前記ストア対象外既存データと、前記ストア対象データと、前記データ検出手段によって検出された先行ストア領域の先行ストア対象データとをマージして生成した新たなストアデータを、前記キャッシュメモリ上の書込みアドレスに書き込み、前記ＥＣＣ生成手段は、前記ストアデータ書込手段によって生成された新たなストアデータから、前記ストアデータ書込手段によってキャッシュメモリに書き込まれた新たなストアデータのＥＣＣを生成することを特徴とする。
また、本発明は、演算部から送信されるストアデータをキャッシュメモリに書き込むとともに、当該ストアデータのＥＣＣを生成することに適するキャッシュメモリ制御方法であって、前記演算部からストアデータが送信された場合に、当該ストアデータがストアされるキャッシュメモリ上の書込みアドレスと、当該ストアデータからストア対象となるストア領域と、ストア対象外となるストア対象外領域とを検出するデータ検出ステップと、前記データ検出ステップにより検出された書込みアドレスに既に書き込まれているストア対象のデータが存在するか否かを判定するデータ判定ステップと、前記データ判定ステップにより書込みアドレスにストア対象のデータが存在すると判定された場合に、当該書込みアドレスに書き込まれているデータのうち、前記データ検出ステップによって検出されたストア対象外領域に書き込まれているデータをストア対象外既存データとして取得する対象外既存データ取得ステップと、前記対象外既存データ取得ステップによって取得されたストア対象外既存データと、前記データ検出ステップによって検出されたストア対象領域のストア対象データとをマージして生成した新たなストアデータを、前記データ検出ステップによって検出された書込みアドレスに書き込むストアデータ書込ステップと、前記ストアデータ書込ステップによって生成された新たなストアデータから、前記ストアデータ書込ステップによってキャッシュメモリに書き込まれた新たなストアデータのＥＣＣを生成するＥＣＣ生成ステップと、を含んだことを特徴とする。
また、本発明は、上記の発明において、前記データ判定ステップによって前記キャッシュメモリの書込みアドレスにストア対象のデータが存在しないと判定された場合に、前記ストア対象のデータを登録した後に、前記ストアデータ書込ステップによって前記新たなストアデータが書き込まれた後に、前記データ検出ステップによって検出されたキャッシュメモリ上のアドレスに既に格納されている格納済みデータを検出するデータ再検出ステップをさらに備え、前記ストアデータ書込ステップは、前記データ再検出ステップによって前記キャッシュメモリ上の書込みアドレスに既に格納されている格納済みデータが検出された場合に、前記新たなストアデータと前記格納済みデータとをマージして生成したさらに新たなストアデータを、前記データ検出ステップによって検出された書込みアドレスに書き込み、前記ＥＣＣ生成ステップは、前記ストアデータ書込ステップによって生成されたさらに新たなストアデータから、前記ストアデータ書込ステップによってキャッシュメモリに書き込まれたさらに新たなストアデータのＥＣＣを生成することを特徴とする。
また、本発明は、上記の発明において、前記データ検出ステップは、前記演算部からストアデータが送信された場合に、当該ストアデータより先に演算部から送信された先行する先行ストアデータがストアされるキャッシュメモリ上の書込みアドレスと、当該先行ストアデータからストア対象となる先行ストア領域とをさらに検出し、前記データ判定ステップは、前記データ検出ステップによって検出された当該ストアデータの書込みアドレスと、前記先行ストアデータの書込みアドレスとが一致するか否かをさらに判定し、前記ストアデータ書込ステップは、前記データ判定ステップによって当該ストアデータの書込みアドレスと、前記先行ストアデータの書込みアドレスとが一致すると判定された場合に、前記ストア対象外既存データと、前記ストア対象データと、前記データ検出ステップによって検出された先行ストア領域の先行ストア対象データとをマージして生成した新たなストアデータを、前記キャッシュメモリ上の書込みアドレスに書き込み、前記ＥＣＣ生成ステップは、前記ストアデータ書込ステップによって生成された新たなストアデータから、前記ストアデータ書込ステップによってキャッシュメモリに書き込まれた新たなストアデータのＥＣＣを生成することを特徴とする。
また、本発明は、演算部から送信されるストアデータをキャッシュメモリに書き込むとともに、当該ストアデータのＥＣＣを生成することをコンピュータに実行させるキャッシュメモリ制御プログラムであって、前記演算部からストアデータが送信された場合に、当該ストアデータがストアされるキャッシュメモリ上の書込みアドレスと、当該ストアデータからストア対象となるストア領域と、ストア対象外となるストア対象外領域とを検出するデータ検出手順と、前記データ検出手順により検出された書込みアドレスに既に書き込まれているストア対象のデータが存在するか否かを判定するデータ判定手順と、前記データ判定手順により書込みアドレスにストア対象のデータが存在すると判定された場合に、当該書込みアドレスに書き込まれているデータのうち、前記データ検出手順によって検出されたストア対象外領域に書き込まれているデータをストア対象外既存データとして取得する対象外既存データ取得手順と、前記対象外既存データ取得手順によって取得されたストア対象外既存データと、前記データ検出手順によって検出されたストア対象領域のストア対象データとをマージして生成した新たなストアデータを、前記データ検出手順によって検出された書込みアドレスに書き込むストアデータ書込手順と、前記ストアデータ書込手順によって生成された新たなストアデータから、前記ストアデータ書込手順によってキャッシュメモリに書き込まれた新たなストアデータのＥＣＣを生成するＥＣＣ生成手順と、をコンピュータに実行させることを特徴とする。
また、本発明は、上記の発明において、前記データ判定手順によって前記キャッシュメモリの書込みアドレスにストア対象のデータが存在しないと判定された場合に、前記ストア対象のデータを登録した後に、前記ストア対象のデータを登録した後に、前記データ検出手順によって検出されたキャッシュメモリ上のアドレスに既に格納されている格納済みデータを検出するデータ再検出手順をさらに備え、前記ストアデータ書込手順は、前記データ再検出手順によって前記キャッシュメモリ上の書込みアドレスに既に格納されている格納済みデータが検出された場合に、前記新たなストアデータと前記格納済みデータとをマージして生成したさらに新たなストアデータを、前記データ検出手順によって検出された書込みアドレスに書き込み、前記ＥＣＣ生成手順は、前記ストアデータ書込手順によって生成されたさらに新たなストアデータから、前記ストアデータ書込手順によってキャッシュメモリに書き込まれたさらに新たなストアデータのＥＣＣを生成することを特徴とする。
また、本発明は、上記の発明において、前記データ検出手順は、前記演算部からストアデータが送信された場合に、当該ストアデータより先に演算部から送信された先行する先行ストアデータがストアされるキャッシュメモリ上の書込みアドレスと、当該先行ストアデータからストア対象となる先行ストア領域とをさらに検出し、前記データ判定手順は、前記データ検出手順によって検出された当該ストアデータの書込みアドレスと、前記先行ストアデータの書込みアドレスとが一致するか否かをさらに判定し、前記ストアデータ書込手順は、前記データ判定手順によって当該ストアデータの書込みアドレスと、前記先行ストアデータの書込みアドレスとが一致すると判定された場合に、前記ストア対象外既存データと、前記ストア対象データと、前記データ検出手順によって検出された先行ストア領域の先行ストア対象データとをマージして生成した新たなストアデータを、前記キャッシュメモリ上の書込みアドレスに書き込み、前記ＥＣＣ生成手順は、前記ストアデータ書込手順によって生成された新たなストアデータから、前記ストアデータ書込手順によってキャッシュメモリに書き込まれた新たなストアデータのＥＣＣを生成することを特徴とする。
本発明によれば、演算部からストアデータが送信された場合に、当該ストアデータがストアされるキャッシュメモリ上の書込みアドレスと、当該ストアデータからストア対象となるストア領域と、ストア対象外となるストア対象外領域とを検出し、検出された書込みアドレスに既に書き込まれているストア対象のデータが存在するか否かを判定し、書込みアドレスにストア対象のデータが存在すると判定された場合に、当該書込みアドレスに書き込まれているデータのうち、検出されたストア対象外領域に書き込まれているデータをストア対象外既存データとして取得し、取得されたストア対象外既存データと、検出されたストア対象領域のストア対象データとをマージして生成した新たなストアデータを、検出された書込みアドレスに書き込み、生成された新たなストアデータから、キャッシュメモリに書き込まれた新たなストアデータのＥＣＣを生成するので、同一アドレスで８バイト以下の連続ストアが発生した場合でも、ＳＳＩの発生を抑止することが可能であるとともに、正確なＥＣＣを生成することが可能である。
また、本発明によれば、キャッシュメモリの書込みアドレスにストア対象のデータが存在しないと判定された場合に、ストア対象のデータを登録した後に、検出されたキャッシュメモリ上のアドレスに既に格納されている格納済みデータを検出し、キャッシュメモリ上の書込みアドレスに既に格納されている格納済みデータが検出された場合に、新たなストアデータと格納済みデータとをマージして生成したさらに新たなストアデータを、前記データ検出手段によって検出された書込みアドレスに書き込み、生成されたさらに新たなストアデータから、キャッシュメモリに書き込まれたさらに新たなストアデータのＥＣＣを生成するので、キャッシュミスが発生した場合でも、正確なＥＣＣを生成することが可能である。
また、本発明によれば、演算部からストアデータが送信された場合に、当該ストアデータより先に演算部から送信された先行する先行ストアデータがストアされるキャッシュメモリ上の書込みアドレスと、当該先行ストアデータからストア対象となる先行ストア領域とをさらに検出し、検出された当該ストアデータの書込みアドレスと、前記先行ストアデータの書込みアドレスとが一致するか否かをさらに判定し、当該ストアデータの書込みアドレスと、先行ストアデータの書込みアドレスとが一致すると判定された場合に、ストア対象外既存データと、ストア対象データと、検出された先行ストア領域の先行ストア対象データとをマージして生成した新たなストアデータを、キャッシュメモリ上の書込みアドレスに書き込み、生成された新たなストアデータから、キャッシュメモリに書き込まれた新たなストアデータのＥＣＣを生成するので、先行するストアデータを考慮して新たなストアデータおよびＥＣＣを生成することができる結果、同一アドレスで８バイト以下の連続ストアが発生した場合でも、ＳＳＩの発生をより確実に抑止することが可能であるとともに、より正確なＥＣＣを生成することが可能である。
図１は、実施例１に係るキャッシュメモリ制御装置の全体構成を示すシステム構成図である。 図２は、実施例１に係るキャッシュメモリ制御部の構成を示すブロック図である。 図３は、ＳＴＢに記憶される情報の構成例を示す図である。 図４は、ＷＢに記憶される情報の構成例を示す図である。 図５は、ＦＣＤＲに記憶される情報の構成例を示す図である。 図６は、実施例１に係るキャッシュメモリ制御部における処理の流れを示すフローチャートである。 図７は、ＩＵ−ＲＥＱ処理におけるデータの流れを示す図である。 図８は、ＷＢ−ＧＯ処理におけるデータの流れを示す図である。 図９は、ＳＴ１−ＲＥＱ処理におけるデータの流れを示す図である。 図１０は、ＳＴ２−ＲＥＱ処理におけるデータの流れを示す図である。 図１１は、ＩＵ−ＲＥＱ処理の流れを示すフローチャートである。 図１２は、ＷＢ−ＧＯ処理の流れを示すフローチャートである。 図１３は、ＳＴ１−ＲＥＱ処理の流れを示すフローチャートである。 図１４は、ＳＴ２−ＲＥＱ処理の流れを示すフローチャートである。 図１５は、ストアデータのマージ例を示す図である。 図１６は、データをマージする際に優先するデータ順位の例を示す図である。 図１７は、従来技術を説明するための図である。 図１８は、従来技術を説明するための図である。
１０ キャッシュメモリ制御部
１１ ＤＡＴＡ−ＲＡＭ
１２ ＥＣＣ−ＲＡＭ
１３ データ保持部
１４ ＳＴＢ
１５ ＷＢ
１６ ＦＣＤＲ
２０ 処理部
２１ データ検出部
２２ データ判定部
２３ 対象外既存データ取得部
２４ ストアデータ書込部
２５ ＥＣＣ生成部
以下に添付図面を参照して、この実施例に係るキャッシュ制御装置、キャッシュ制御方法およびキャッシュ制御プログラムの実施例を詳細に説明する。なお、以下では、本実施例に係るキャッシュ制御部の概要および特徴、キャッシュ制御部の構成および処理の流れを順に説明し、最後に本実施例に対する種々の変形例を説明する。
［キャッシュメモリ制御装置の概要および特徴］
まず最初に、図１を用いて、実施例に係るキャッシュメモリ制御装置の概要および特徴を説明する。図１は、実施例１に係るキャッシュメモリ制御装置の全体構成を示すシステム構成図である。
図１に示すように、このキャッシュメモリ制御装置は、演算器と命令処理部とに接続されて中央処理部（ＣＰＵまたはＭＰＵ）を構成している。また、中央処理部は、メインメモリに対してデータの読出しや書込みを行うメモリ制御部に接続されている。キャッシュメモリ制御部に接続される命令処理部は、ストアアドレス、ストアデータ幅、アライン情報などのストアに関する情報を付加したストア命令をキャッシュメモリ制御部に送信する。また、演算器は、８バイトのストアデータをキャッシュメモリ制御部に送信する。
そして、キャッシュメモリ制御部は、演算器より送信された８バイトのストアデータを保持する複数のＳＴＢ（ストアバッファ）と、ＤＡＴＡ−ＲＡＭにストアする（書き込む）ストアデータを一時的に保持する複数のＷＢ（ライトバッファ）と、８バイトのストアデータを記憶するキャッシュメモリであるＤＡＴＡ−ＲＡＭと、ＤＡＴＡ−ＲＡＭから出力されたデータを保持する複数のＦＣＤＲ（フェッチデータレジスタ：Fetch Data Register）と、ＤＡＴＡ−ＲＡＭに記憶される８バイトのストアデータに対応したＥＣＣを記憶するＥＣＣ−ＲＡＭとを備える。
このような構成において、このキャッシュメモリ制御部は、演算器から送信されるストアデータをキャッシュメモリに書き込むとともに、当該ストアデータのＥＣＣを生成することを概要とするものであり、特に、同一アドレスで８バイト以下の連続ストアが発生した場合でも、ＳＳＩの発生を抑止することが可能であるとともに、正確なＥＣＣを生成することが可能である点に主たる特徴がある。
この主たる特徴を具体的に説明すると、キャッシュメモリ制御部は、演算器からストアデータが送信された場合に、当該ストアデータがストアされるキャッシュメモリ上のアドレスと、当該ストアデータからストア対象となるストア領域と、ストア対象外となるストア対象外領域とを検出する（図１の（１）参照）。具体的に例を挙げると、ＤＡＴＡ−ＲＡＭへの格納対象（ストア対象）となる６バイトのデータと格納対象外（ストア対象外）となる２バイトのデータから構成される８バイトのストアデータが演算器から送信された場合に、キャッシュメモリ制御部は、当該ストアデータがストアされる先のＤＡＴＡ−ＲＡＭ上のアドレス「アドレスＡ」と、当該ストアデータからストア対象となるストア領域「６バイト」と、ストア対象外となるストア対象外領域「２バイト」などを検出して当該ストアデータをＳＴＢに保持するとともに、ストアデータをＷＢに出力する。
続いて、キャッシュメモリ制御部は、検出されたキャッシュメモリ上のアドレスに既に書き込まれている他のデータが存在するか否かを判定する（図１の（２）参照）。上記した例で具体的に説明すると、キャッシュメモリ制御部は、検出されたＤＡＴＡ−ＲＡＭ上のアドレス「アドレスＡ」を参照して、既に他のデータが書き込まれているか否かを判定する（キャッシュ検索を行う）。
そして、キャッシュメモリ制御部は、キャッシュメモリのアドレスに他のデータが存在すると判定された場合に当該アドレスに書き込まれているデータのうち、先に検出されたストア対象外領域に書き込まれているデータをストア対象外既存データとして取得する（図１の（３）参照）。上記した例で具体的に説明すると、キャッシュメモリ制御部は、ＤＡＴＡ−ＲＡＭのアドレス「アドレスＡ」に他のデータが存在すると判定された場合に、つまり、キャッシュヒットした場合に、当該アドレスに書き込まれているデータのうち、検出されたストア対象外領域「２バイト」に書き込まれているデータをストア対象外既存データ（ここでは、２バイトのデータ）としてＦＣＤＲに格納する。なお、「２バイト」のストア対象外領域のデータだけでなく、この「２バイト」を含む「８バイト」全体をＦＣＤＲに格納するようにしてもよい。
その後、キャッシュメモリ制御部は、取得されたストア対象外既存データと、先に検出されたストア対象領域のストア対象データとをマージして生成した新たなストアデータを、検出されたキャッシュメモリ上のアドレスに書き込む（図１の（４）参照）。上記した例で具体的に説明すると、キャッシュメモリ制御部は、ＦＣＤＲに保持されている取得されたストア対象外既存データ「２バイト」をＷＢに読み出して格納するとともに、このストア対象外既存データとストア対象データ「６バイト」とをマージして新たなストアデータ「８バイト」を生成してＷＢに格納する。そして、キャッシュメモリ制御部は、新たなストアデータ「８バイト」をＷＢから読み出して、検出されたＤＡＴＡ−ＲＡＭ上のアドレス「アドレスＡ」に書き込む。
続いて、キャッシュメモリ制御部は、生成された新たなストアデータから、キャッシュメモリに書き込まれた新たなストアデータのＥＣＣを生成する（図１の（５）参照）。上記した例で具体的に説明すると、キャッシュメモリ制御部は、生成されてＷＢに保持される新たなストアデータ「８バイト」から、ＤＡＴＡ−ＲＡＭに書き込まれた新たなストアデータの１バイトのＥＣＣを生成して、ＥＣＣ−ＲＡＭに格納する。
このように、実施例１に係るキャッシュメモリ制御部は、ＤＡＴＡ−ＲＡＭに既に格納されているデータから作成されたＥＣＣではなく、ストア対象外領域のデータ（ストアデータにより上書きされない領域のデータ）そのものを、ストア実行前にＷＢに保持しておき、ストア対象データとストア対象外領域のデータとをマージして新たなストアデータとＥＣＣとを生成することができる結果、上記した主たる特徴のごとく、同一アドレスで８バイト以下の連続ストアが発生した場合でも、ＳＳＩの発生を抑止することが可能であるとともに、正確なＥＣＣを生成することが可能である点に主たる特徴がある。
［キャッシュメモリ制御装置の構成］
次に、図２を用いて、図１に示したキャッシュメモリ制御部の構成を説明する。図２は、実施例１に係るキャッシュメモリ制御部の構成を示すブロック図である。図２に示すように、このキャッシュメモリ制御部１０は、ＤＡＴＡ−ＲＡＭ１１、ＥＣＣ−ＲＡＭ１２と、データ保持部１３と、処理部２０とから構成される。
ＤＡＴＡ−ＲＡＭ１１は、８バイト単位で複数のデータを記憶するキャッシュメモリであり、具体的には、命令処理部によって、演算器から出力されたデータを記憶したり、記憶されているデータが読み出されたりする。
ＥＣＣ−ＲＡＭ１１は、後述するＥＣＣ生成部２５によって生成されたＥＣＣデータを記憶するメモリであり、具体的には、ＤＡＴＡ−ＲＡＭ１１に記憶されるデータそれぞれに対してＥＣＣ生成部２５によって生成された１バイトのＥＣＣデータを、それぞれのデータに対応付けて記憶する。
データ保持部１３は、演算器から送信されたストアデータに対して後述する処理部２０が各処理を実施するために、当該ストアデータを一時的に保持するバッファであり、特に本実施例に密接に関連するものとしては、ＳＴＢ１４と、ＷＢ１５と、ＦＣＤＲ１６とを備える。
ＳＴＢ１４は、演算器から送信されたストアデータを一時的に保持するバッファである。具体的に例を挙げれば、ＳＴＢ１４は、演算器からストアデータが送信され、命令処理部からストア命令とともにストアアドレス、ストアデータ幅、アライン情報などのストアに関する情報が出力されると、図３に示すように、後述するデータ検出部２１によって検出（作成）されて格納されたストアデータのどのバイトをストアするかを示すストア対象データ（ストアバイトマーク：ＳＴＢＭ）と、ＤＡＴＡ−ＲＡＭ上のどこにストアするかを示すストアアドレス（ＡＤＲＳ）とを記憶する。なお、図３は、ＳＴＢに記憶される情報の構成例を示す図である。
ＷＢ１５は、ＳＴＢ１４からＤＡＴＡ−ＲＡＭ１１にストアデータを格納する際に、ストアデータ領域、ストア対象外領域、ストアアドレスが検出されると、ＳＴＢ１４から出力されたストアデータを保持する。例えば、ＷＢ１５は、図４に示すように、ＳＴＢ１４と同様、ストア対象データ（ストアバイトマーク：ＳＴＢＭ）と、ストアアドレス（ＡＤＲＳ）とを、ＥＶＥＮとＯＤＤとのそれぞれに対応付けて保持する。なお、図４は、ＷＢに記憶される情報の構成例を示す図である。
ＦＣＤＲ１６は、ＤＡＴＡ−ＲＡＭ１１から出力されたストア対象外領域に書き込まれているデータをストア対象外既存データとして一時的に保持するバッファである。具体的には、ＦＣＤＲ１６には、データ検出部２１によって検出された当該ストアデータからストア対象外となるストア対象外領域に書き込まれているストア対象外既存データが、対象外既存データ取得部２３によって当該ストアデータがストアされるＤＡＴＡ−ＲＡＭ１１上のアドレスから読み出されて格納される。例えば、ＦＣＤＲ１６は、図５に示すように、８バイトの領域にＤＡＴＡ−ＲＡＭ１１から読み出されたストア対象外既存データを保持する。なお、図５は、ＦＣＤＲに記憶される情報の構成例を示す図である。
処理部２０は、種々の処理を実行する処理部であり、特に本実施例に密接に関連するものとしては、データ検出部２１と、データ判定部２２と、対象外既存データ取得部２３と、ストアデータ書込部２４と、ＥＣＣ生成部２５とを備える。
データ検出部２１は、演算部からストアデータが送信された場合に、当該ストアデータがストアされるキャッシュメモリ上のアドレスと、当該ストアデータからストア対象となるストア領域と、ストア対象外となるストア対象外領域とを検出する。具体的には、データ検出部２１は、演算器から８バイトのストアデータが送信されると、当該ストアデータからストア対象データ（ストアバイトマーク：ＳＴＢＭ）と、ストアアドレス（ＡＤＲＳ）とをＳＴＢ１４に格納するとともに、ストア対象外となるストア対象外領域を検出して、当該ストアデータをＷＢ１５に送信する。例えば、データ検出部２１は、演算器から送信されたストアデータからストア対象領域（６バイト）のＳＴＢＭと、ストアアドレス（ＡＤＲＳ＝アドレスＡ）とをＳＴＢ１４に保持するとともに、ストア対象外となるストア対象外領域（２バイト）を検出して、当該ストアデータをＷＢ１５に送信する。
データ判定部２２は、データ検出部２１により検出されたキャッシュメモリ上のアドレスに既に書き込まれている他のデータが存在するか否かを判定する。具体的に例を挙げると、データ検出部２１により検出されてＳＴＢ１４に格納されるＤＡＴＡ−ＲＡＭ１１上のアドレス「ＡＤＲＳ」を参照して、既に他のデータが書き込まれているか否かを判定し、判定した結果を後述する対象外既存データ取得部２３に通知する。
対象外既存データ取得部２３は、データ判定部２２によりキャッシュメモリのアドレスに他のデータが存在すると判定された場合に、当該アドレスに書き込まれているデータのうち、データ検出部２１によって検出されたストア対象外領域に書き込まれているデータをストア対象外既存データとして取得する。上記した例で具体的に説明すると、対象外既存データ取得部２３は、ＤＡＴＡ−ＲＡＭ１１上のアドレス「ＡＤＲＳ（例えば、アドレスＡ）」に他のデータが存在するとデータ判定部２２から通知された場合に、つまり、キャッシュヒットした場合に、当該アドレスに書き込まれているデータのうち、検出されたストア対象外領域（２バイト）に書き込まれているデータをストア対象外既存データ（ここでは、２バイトのデータ）としてＦＣＤＲ１６に格納する。
ストアデータ書込部２４は、対象外既存データ取得部２３によって取得されたストア対象外既存データと、データ検出部２１によって検出されたストア対象領域のストア対象データとをマージして生成した新たなストアデータを、データ検出部２１によって検出されたキャッシュメモリ上のアドレスに書き込む。上記した例で具体的に説明すると、ストアデータ書込部２４は、ＦＣＤＲ１６に格納されているストア対象外既存データ「２バイト」とＷＢ１５に格納されているストア対象領域のストア対象データ「６バイト」とをＷＢ１５上でマージ（例えば、ＥＯＲ回路による処理）して新たなストアデータ「８バイト」を生成してＷＢ１５に格納する。そして、ストアデータ書込部２４は、ＷＢ１５から新たなストアデータ「８バイト」を読み出して、検出されたＤＡＴＡ−ＲＡＭ１１上のアドレス「ＡＤＲＤ（例えば、アドレスＡ）」に書き込む。
ＥＣＣ生成部２５は、ストアデータ書込部２４によって生成された新たなストアデータから、ストアデータ書込部２４によってキャッシュメモリに書き込まれた新たなストアデータのＥＣＣを生成する。上記した例で具体的に説明すると、ＥＣＣ生成部２５は、ストアデータ書込部２４によって生成されてＷＢ１５に格納される新たなストアデータ「８バイト」を読み出し、ＤＡＴＡ−ＲＡＭに書き込まれた新たなストアデータの１バイトのＥＣＣを生成して、ＥＣＣ−ＲＡＭ１２に格納する。
［キャッシュメモリ制御部による処理］
次に、図６を用いて、キャッシュメモリ制御部による処理を説明する。図６は、実施例１に係るキャッシュメモリ制御部における処理の流れを示すフローチャートである。
図６に示すように、演算器からストアデータが送信されると（ステップＳ６０１肯定）、キャッシュメモリ制御部１０のデータ検出部２１は、当該ストアデータからストア対象データ（ストアバイトマーク：ＳＴＢＭ）と、ストアアドレス（ＡＤＲＳ）とを、ＳＴＢ１４に格納するとともに、ストア対象外となるストア対象外領域を検出して、当該ストアデータをＷＢ１５に送信する（ステップＳ６０２）。
続いて、データ判定部２２は、データ検出部２１により検出されてＳＴＢ１４に保持されるＤＡＴＡ−ＲＡＭ１１上のアドレス「ＡＤＲＳ」を参照して、既に他のデータが書き込まれているか否かを判定する、つまり、キャッシュ検索を実施する（ステップＳ６０３）。
そして、既に他のデータが書き込まれている（キャッシュヒットした）場合（ステップＳ６０４肯定）、対象外既存データ取得部２３は、当該アドレスに書き込まれているデータのうち、検出されたストア対象外領域に書き込まれているデータをストア対象外既存データとしてＤＡＴＡ−ＲＡＭ１１から取得し、取得したストア対象外既存データをＦＣＤＲ１６に格納する（ステップＳ６０５）。
その後、ストアデータ書込部２４は、ＦＣＤＲ１６に格納されているストア対象外既存データをＷＢ１５に読み出して、ＷＢ１５に保持されているストア対象領域のストア対象データとＷＢ１５上でマージして新たなストアデータを生成し、検出されたＤＡＴＡ−ＲＡＭ１１上のアドレスに書き込む（ステップＳ６０６）。
そして、ＥＣＣ生成部２５は、ストアデータ書込部２４によって生成された新たなストアデータから、ストアデータ書込部２４によってＤＡＴＡ−ＲＡＭ１１に書き込まれた新たなストアデータのＥＣＣを生成してＥＣＣ−ＲＡＭ１２に格納する（ステップＳ６０７）。
一方、ステップＳ６０４に戻り、ストア対象のデータが書き込まれていない（キャッシュミスした）場合（ステップＳ６０４否定）、ストデータ書き込み対象のデータを登録し（ステップＳ６０８）、再び、キャッシュ検索を実施する。（ステップＳ６０３）。
［実施例１による効果］
このように、実施例１によれば、演算部からストアデータが送信された場合に、当該ストアデータがストアされるキャッシュメモリ上の書込みアドレスと、当該ストアデータからストア対象となるストア領域と、ストア対象外となるストア対象外領域とを検出し、検出された書込みアドレスに既に書き込まれているストア対象のデータが存在するか否かを判定し、書込みアドレスにストア対象のデータが存在すると判定された場合に、当該書込みアドレスに書き込まれているデータのうち、検出されたストア対象外領域に書き込まれているデータをストア対象外既存データとして取得し、取得されたストア対象外既存データと、検出されたストア対象領域のストア対象データとをマージして生成した新たなストアデータを、検出された書込みアドレスに書き込み、生成された新たなストアデータから、キャッシュメモリに書き込まれた新たなストアデータのＥＣＣを生成するので、同一アドレスで８バイト以下の連続ストアが発生した場合でも、ＳＳＩの発生を抑止することが可能であるとともに、正確なＥＣＣを生成することが可能である。
具体的には、ＤＡＴＡ−ＲＡＭに既に記憶されているデータから生成されるＥＣＣを用いずに、ＤＡＴＡ−ＲＡＭに記憶されているデータそのものを用いて、新たなストアデータを生成するとともに、ＥＣＣを生成するので、先行するストアデータがＥＣＣを作成するのを待たずに処理することができる結果、同一アドレスで８バイト以下の連続ストアが発生した場合でも、ＳＳＩの発生を抑止することが可能であるとともに、正確なＥＣＣを生成することが可能である。また、ＲＡＭ１ビットエラー完全救済が可能である。
ところで、実施例１では、ＤＡＴＡ−ＲＡＭに既に格納されているストア対象外領域のデータそのものを、ストア実行前にＦＣＤＲ又は、ＷＢに保持しておき、ストアデータとストア対象外領域のデータとをマージして新たなストアデータとＥＣＣとを生成する場合について説明したが、本実施例はこれに限定されるものではなく、先行するストアデータが同じアドレスにストアされる場合に、この先行するストアデータのストア対象領域を予め考慮して、新たなストアデータとＥＣＣとを生成することもできる。
そこで、実施例２では、図７〜図１４を用いて、ストアデータが処理されるバッファであるＳＴＢ、ＷＢ、ＦＣＤＲやストアデータやＥＣＣが格納されるＤＡＴＡ−ＲＡＭ、ＥＣＣ−ＲＡＭとの間でやり取りされるデータの流れについて、詳細に説明するとともに、先行するストアデータが同じアドレスにストアされる場合に、この先行するストアデータのストア対象領域を予め考慮して、新たなストアデータとＥＣＣとを生成する。
［各処理におけるデータの流れ］
（演算器／命令処理部からのストア要求）
まず、図７を用いて、演算器／命令処理部からのストア要求が送信されると、実施されるＩＵ−ＲＥＱ（Instruction Unit-Request）処理の流れについて説明する。図７は、ＩＵ−ＲＥＱ処理におけるデータの流れを示す図である。
図７に示すように、命令処理部は、ストアアドレス、ストアデータ幅、アライン情報などのストアに関するストア情報が付随したストア命令をキャッシュメモリ制御部に送信（発行）する。このストア命令の発行を受けたキャッシュメモリ制御部では、これらのストア情報からＳＴＢＭを作成し、ＡＤＲＳとともにＳＴＢに格納する。
続いて、キャッシュメモリ制御部は、ストア命令をパイプラインへと投入し、ストア対象のキャッシュラインがキャッシュメモリ(ＤＡＴＡ−ＲＡＭ)に存在するかどうかを確認する。また、キャッシュメモリ制御部は、ストアアドレスにより８バイトのデータキャッシュメモリから読み出すと同時に、このデータのエラーチェックを行う。そして、キャッシュヒットした場合、キャッシュメモリ制御部は、読み出したストア領域のデータをＦＣＤＲにセットし、キャッシュミスした場合は、主記憶（メインメモリ）に対してデータを要求する。
（ＳＴＢからＷＢへの書き込み）
次に、図８を用いて、ＳＴＢからＷＢへストアデータが書き込まれるＷＢ−ＧＯ（Write-Buffer-GO）処理の流れについて説明する。図８は、ＷＢ−ＧＯ処理におけるデータの流れを示す図である。
図８に示すように、キャッシュメモリ制御部は、命令処理部からストア許可を受け取り、対象のＳＴＢの優先順位が最も高く、空きのＷＢがあった場合に、ＷＢ−ＧＯ（書き込みリクエスト）を発行する。すると、キャッシュメモリ制御部は、ストア対象領域のデータをＳＴＢから、ストア対象外領域のデータをＦＣＤＲから、それぞれ読み出してＷＢへ更新する。なお、キャッシュメモリ制御部は、ＳＴＢ−ＳＴＢＭからストア対象領域を判断する。
ここで、キャッシュメモリ制御部は、現在ストア対象となっているストアデータのＷＢ−ＧＯ−ＡＤＲＳ（ＷＢ−ＧＯ対象のＳＴＢ−ＡＤＲＳ）と、現在のストアデータよりも先に演算器から送信されたストアデータを示す先行ストアデータのＳＴ２−ＡＤＲＳ（ＳＴ２−ＲＥＱのアドレス）がアドレスマッチして、ＷＢ−ＧＯとＳＴ２−ＲＥＱのタイミングが同一の場合、ＳＴ２−ＳＴＢＭを参照してＳＴ２−ＤＡＴＡもさらにマージしてＷＢに書き込む。つまり、ここで、キャッシュメモリ制御部は、先行する先行ストアデータがストアされるＤＡＴＡ−ＲＡＭのアドレスと、現地点でのストアデータがストアされるＤＡＴＡ−ＲＡＭのアドレスとが一致する場合に、先行ストアデータのストア対象データをＷＢから取得して、現地点でのストア対象データとＦＣＤＲから取得したストア対象外既存データと先行ストアデータのストア対象データとをマージしてＷＢに書き込むこととなる。
（キャッシュメモリ検索）
次に、図９を用いて、図７においてキャッシュミスが発生した場合に実施されるＳＴ１−ＲＥＱ（Store1-Request）処理の流れについて説明する。図９は、ＳＴ１−ＲＥＱ処理におけるデータの流れを示す図である。
図９に示すように、キャッシュメモリ制御部は、ストアデータがＷＢに格納されても、ストア対象の領域がＤＡＴＡ−ＲＡＭにまだ存在しない場合は、ＷＢからＳＴ１−ＲＥＱを起動する。すると、キャッシュメモリ制御部は、ＷＢ−ＡＤＲＳを用いて、キャッシュメモリを検索する。そして、キャッシュヒットし、かつ、ＤＡＴＡ−ＲＡＭにエラーがない場合、キャッシュメモリ制御部は、ＷＢ−ＳＴＢＭにより、ストア対象外領域のデータのみをＷＢに書き込み、キャッシュミスした場合は、主記憶に対してデータ要求する。
（キャッシュメモリへの書き込み）
次に、図１０を用いて、ＷＢからキャッシュメモリへストアデータを書き込む際またはＥＣＣを生成する際に実施されるＳＴ２−ＲＥＱ（Store2-Request）処理の流れについて説明する。図１０は、ＳＴ２−ＲＥＱ処理におけるデータの流れを示す図である。
図１０に示すように、キャッシュメモリ制御部は、ストア対象の領域がキャッシュメモリに存在する場合は、ＷＢからＳＴ２−ＲＥＱを起動する。そして、キャッシュメモリ制御部は、ＳＴ２−ＲＥＱを起動すると、ＳＴ２−ＲＥＱ対象のＷＢからストアデータを取り出し、ＤＡＴＡ−ＲＡＭに更新する。そして、キャッシュメモリ制御部は、このデータから８バイトデータに対する１バイトのＥＣＣを作成してＥＣＣ−ＲＡＭに書き込む。
ここで、キャッシュメモリ制御部は、ＳＴ２-ＡＤＲＳとＳＴＢ−ＡＤＲＳ（各ストアバッファのアドレス）がアドレスマッチした場合、対象のＦＣＤＲへこのストアデータを反映する。その場合、キャッシュメモリ制御部は、ＳＴ２−ＳＴＢＭによりストア対象領域のみ更新する。また、キャッシュメモリ制御部は、ＳＴ２−ＡＤＲＳと他のＷＢ−ＡＤＲＳ（ＳＴ２を実行する以外の各ＷＢのアドレス）とがアドレスマッチした場合に、対象のＷＢへとストアデータを反映する。このときも、キャッシュメモリ制御部は、ＳＴ２−ＳＴＢＭによりストア対象領域のみ更新する。
さらに、ＳＴ２−ＲＥＱが連続した場合、キャッシュメモリ制御部は、先行するストアのデータを後続のストアを実行するＷＢに反映することができないので、ＥＣＣの生成前に１τ前の先行するストアのアドレスであるＳＴ２−ＡＤＲＳとＳＴ２−ＡＤＲＳがマッチした場合は、１τ前の先行するストアのデータとマージする。
［各処理のおける処理フロー］
次に、図１１〜図１４を用いて、上記した各処理「演算器／命令処理部からのストア要求（ＩＵ−ＲＥＱ）」、「ＳＴＢからＷＢへの書き込み（ＷＢ−ＧＯ）」、「キャッシュメモリ検索（ＳＴ１−ＲＥＱ）」、「キャッシュメモリへの書き込み（ＳＴ２−ＲＥＱ）」の処理フローについて説明する。なお、各処理のフローチャートで用いる「ＬＩＤ」とは、ストアする領域がキャッシュメモリに排他型で存在することを示しており、この「ＬＩＤ」とは、キャッシュヒットした場合に更新され、ＳＴＢ、ＷＢに格納される。
（ＩＵ−ＲＥＱ処理フロー）
まず、図１１を用いて、図７に示したＩＵ−ＲＥＱ処理フローについて説明する。図１１は、ＩＵ−ＲＥＱ処理の流れを示すフローチャートである。
図１１に示すように、命令処理部からストア命令が送信（発行）されると（ステップＳ１１０１肯定）、キャッシュメモリ制御部は、ストア対象のデータがＤＡＴＡ−ＲＡＭに既に記憶されているか否か（キャッシュ検索）を判定する（ステップＳ１１０２）。
そして、キャッシュヒットした場合（ステップＳ１１０２肯定）、キャッシュメモリ制御部は、「ＬＩＤ」を「１」に更新し（ステップＳ１１０３）、受信したストアデータからＳＴＢＭを作成し、ＡＤＲＳとともにＳＴＢに格納する（ステップＳ１１０４）と同時に、キャッシュヒットしたストア対象データをＤＡＴＡ−ＲＡＭから読み出してＦＣＤＲに格納する（ステップＳ１１０５）。
一方、キャッシュヒットしなかった場合（ステップＳ１１０２否定）、キャッシュメモリ制御部は、「ＬＩＤ」を「０」に更新して、受信したストアデータからＳＴＢＭを作成し、ＡＤＲＳとともにＳＴＢに格納する（ステップＳ１１０６）。
（ＷＢ−ＧＯ処理フロー）
次に、図１２を用いて、図８に示したＷＢ−ＧＯ処理フローについて説明する。図１２は、ＷＢ−ＧＯ処理の流れを示すフローチャートである。
図１２に示すように、命令処理部からストア許可を受信すると（ステップＳ１２０１肯定）、キャッシュメモリ制御部は、ＷＢ−ＧＯリクエストを発行してＷＢ−ＧＯ処理を実行する（ステップＳ１２０２）。
すると、キャッシュメモリ制御部は、ＳＴＢから取得したストア対象領域のデータであるストア対象データと、ＦＣＤＲから取得したストア対象外領域のデータであるストア対象外既存データと、ＷＢ−ＧＯとＳＴ２がアドレスマッチした場合に取得した他のＷＢのストア対象データ（先行ストアデータのストア対象データ）と、ＷＢ−ＧＯと同一ＷＢとがアドレスマッチした場合に取得した同一ＷＢのストア対象データ（先行ストアデータのストア対象データ）とをマージして（ステップＳ１２０３〜ステップＳ１２０８）、マージしたストアデータをＷＢに格納する（ステップＳ１２０９）。
（ＳＴ１−ＲＥＱ処理フロー）
次に、図１３を用いて、図９に示したＳＴ１−ＲＥＱ処理フローについて説明する。図１３は、ＳＴ１−ＲＥＱ処理の流れを示すフローチャートである。
図１３に示すように、キャッシュミスが発生すると（ステップＳ１３０１肯定）、キャッシュメモリ制御部は、ＷＢの状態を確認する（ステップＳ１３０２）。
そして、ＷＢのＬＩＤが「０」である場合（ステップＳ１３０３肯定）、キャッシュメモリ制御部は、ＳＴ１−ＲＥＱを起動する（ステップＳ１３０４）。
そして、キャッシュメモリ制御部は、演算器から受信したストアデータのキャッシュ検索を再度行い（ステップＳ１３０５）、キャッシュヒットすると（ステップＳ１３０５肯定）、ＬＩＤを「１」に更新するとともに、キャッシュヒットしたストア対象データをＤＡＴＡ−ＲＡＭから読み出してＷＢに格納する（ステップＳ１３０６）。
一方、キャッシュヒットしなかった場合（ステップＳ１３０５否定）、キャッシュメモリ制御部は、受信したストアデータを主記憶に要求するとともに（ステップＳ１３０８）、当該ストアデータをＤＡＴＡ−ＲＡＭに書き込み（ステップＳ１３０９）、ステップＳ１３０２以降の処理を実施する。
ステップＳ１３０３に戻り、ＷＢのＬＩＤが「０」でない場合（ステップＳ１３０３否定）、キャッシュメモリ制御部は、ＳＴ２−ＲＥＱを起動する（ステップＳ１３０７）。
（ＳＴ２−ＲＥＱ処理フロー）
次に、図１４を用いて、図１０に示したＳＴ２−ＲＥＱ処理フローについて説明する。図１４は、ＳＴ２−ＲＥＱ処理の流れを示すフローチャートである。
図１４に示すように、キャッシュメモリ制御部は、ＷＢの状態を確認し（ステップＳ１４０１）、ＬＩＤが「１」である場合に（ステップＳ１４０２肯定）、ＳＴ２−ＲＥＱを起動する（ステップＳ１４０３）。
すると、キャッシュメモリ制御部は、ＷＢのストアデータをＤＡＴＡ−ＲＡＭに格納する（ステップＳ１４０４）。同時に、キャッシュメモリ制御部は、ＷＢ−ＧＯとＳＴ２とのアドレスがマッチする場合に（ステップＳ１４０５肯定）、ストア対象領域のデータを他のＷＢに格納するとともに（ステップＳ１４０６）、ＳＴＢとＳＴ２とのアドレスがマッチする場合に（ステップＳ１４０７肯定）、ストア対象領域のデータをＦＣＤＲに格納し（ステップＳ１４０８）、他のＷＢとＳＴ２とのアドレスがマッチする場合に（ステップＳ１４０９肯定）、ストア対象領域のデータを他のＷＢに格納し（ステップＳ１４１０）、１τ前のＳＴ２とＳＴ２とのアドレスがマッチする場合に（ステップＳ１４１１肯定）、１τ前のデータと現地点でのストアデータとをマージして（ステップＳ１４１２）、当該マージしたストアデータからＥＣＣを作成してＥＣＣ−ＲＡＭに格納する（ステップＳ１４１３）。
一方、ステップＳ１４０２に戻り、ＬＩＤが「１」でない場合に（ステップＳ１４０２否定）、計算機は、ＳＴ１−ＲＥＱを起動する（ステップＳ１４１４）。
［実施例２による効果］
このように、実施例２によれば、キャッシュメモリの書込みアドレスにストア対象のデータが存在しないと判定された場合に、ストア対象を登録した後に、検出されたキャッシュメモリ上のアドレスに既に格納されている格納済みデータを検出し、キャッシュメモリ上の書込みアドレスに既に格納されている格納済みデータが検出された場合に、新たなストアデータと格納済みデータとをマージして生成したさらに新たなストアデータを、前記データ検出手段によって検出された書込みアドレスに書き込み、生成されたさらに新たなストアデータから、キャッシュメモリに書き込まれたさらに新たなストアデータのＥＣＣを生成するので、キャッシュミスが発生した場合でも、正確なＥＣＣを生成することが可能である。
また、実施例２によれば、演算部からストアデータが送信された場合に、当該ストアデータより先に演算部から送信された先行する先行ストアデータがストアされるキャッシュメモリ上の書込みアドレスと、当該先行ストアデータからストア対象となる先行ストア領域とをさらに検出し、検出された当該ストアデータの書込みアドレスと、前記先行ストアデータの書込みアドレスとが一致するか否かをさらに判定し、当該ストアデータの書込みアドレスと、先行ストアデータの書込みアドレスとが一致すると判定された場合に、ストア対象外既存データと、ストア対象データと、検出された先行ストア領域の先行ストア対象データとをマージして生成した新たなストアデータを、キャッシュメモリ上の書込みアドレスに書き込み、生成された新たなストアデータから、キャッシュメモリに書き込まれた新たなストアデータのＥＣＣを生成するので、先行するストアデータを考慮して新たなストアデータおよびＥＣＣを生成することができる結果、同一アドレスで８バイト以下の連続ストアが発生した場合でも、ＳＳＩの発生をより確実に抑止することが可能であるとともに、より正確なＥＣＣを生成することが可能である。
ところで、実施例２では、現地点でのストアデータと、先行するストアデータや現地点でのストアデータを格納する先のＷＢに既に格納されているストアデータなどをマージして、新たなストアデータとを生成する場合について説明したが、本実施例では、マージする際にどのデータを優先するかについて説明する。
まず、図１５を用いて、ストアデータのマージが発生する場合について説明する。図１５は、ストアデータのマージ例を示す図である。なお、図１５で示す「ＷＢ０」と「ＷＢ１」とは、物理的に異なるライトバッファであることを示している。
例えば、キャッシュメモリ制御部は、演算器から送信されたストアデータのストア対象データと、当該ストア対象外領域に対応するＤＡＴＡ−ＲＡＭに既に記憶されているデータであるストア対象外既存データとのデータマージを行う（図１５の（１）参照）。
また、演算器から現地点で送信されたストアデータの書き込み先アドレスと、現地点で受信したストアデータより先にＷＢに格納されている先行ストアデータの書き込み先アドレスとが一致する場合に、キャッシュメモリ制御部は、演算器から送信されたストアデータのストア対象データと、当該ストア対象外領域に対応するＤＡＴＡ−ＲＡＭに既に記憶されているデータであるストア対象外既存データと、先行ストアデータのストア対象データとのデータマージを行う（図１５の（２）参照）。
また、ＷＢ０に格納されているストアデータの書き込み先アドレスと、ＷＢ１に格納されているストアデータの書き込み先アドレスとが一致する場合に、キャッシュメモリ制御部は、ＷＢ０に格納されているストアデータのストア対象データと、ＷＢ１に格納されているストアデータのストア対象データとのデータマージを行う（図１５の（３）参照）。
また、演算器から現地点で送信されたストアデータの書き込み先アドレスと、演算器から現地点で送信されたストアデータの格納先であるＷＢ０に格納されているストアデータの書き込み先アドレスとが一致する場合に、キャッシュメモリ制御部は、演算器から送信されたストアデータのストア対象データと、当該ストア対象外領域に対応するＤＡＴＡ−ＲＡＭに既に記憶されているデータであるストア対象外既存データと、ＷＢ０に格納されているストアデータのストア対象データとのデータマージを行ってＷＢ１に格納する（図１５の（４）参照）。
また、図１５の（４）で当該ストア対象外領域に対応するＤＡＴＡ−ＲＡＭに既に記憶されているデータであるストア対象外既存データと、ＷＢ０に格納されているストアデータのストア対象データとのデータマージを行ってＷＢ１に格納する際に、新たに生成したストアデータの書き込み先アドレスと、新たに生成したストアデータの格納先であるＷＢ１に既に格納されているストアデータの書き込み先アドレスとが一致する場合に、キャッシュメモリ制御部は、新たに生成したストアデータのストア対象データと、ＷＢ１に既に保存されているストアデータのストア対象データとのデータマージを行ってＷＢ１に新たなストアデータを格納する（図１５の（５）参照）。
次に、図１６を用いて、上記した図１５の（１）〜（５）において、マージする際に優先するストアデータについて説明する。なお、図１６は、データをマージする際に優先するデータ順位の例を示す図である。
図１６の（１）に示すように、データマージの優先順位として「ＳＴＢ−ＤＡＴＡ（ＷＢ−ＧＯ）」に格納されるストアデータが最も優先され、順に「ＷＢ−ＤＡＴＡ」、「ＳＴ２−ＤＡＴＡ（ＳＴ２−ＲＥＱ）」、「ＦＣＤＲ−ＤＡＴＡ（ＷＢ−ＧＯ）」に格納されるストアデータが優先される。この優先度を適用すると、図１５に示した各例では、図１６の（２）に示したようなストアデータが作成されることとなる。
さて、これまで本実施例について説明したが、本実施例は上述した実施例以外にも、種々の異なる形態にて実施されてよいものである。そこで、以下に示すように、（１）マージ処理データ選択、（２）システム構成等にそれぞれ区分けして異なる実施例を説明する。
（１）マージ処理選択
例えば、実施例２では、ＤＡＴＡ−ＲＡＭに既に記憶されるデータや、キャッシュミスした後に再検索して検索されたデータや、先行するストアデータなどを、演算器により送信されたデータと全てマージする場合について説明したが、本実施例はこれに限定されるものではなく、いずれかのデータのみをマージするなど、マージ対象とするデータを任意に指定することもできる。
（２）システム構成等
また、本実施例において説明した各処理のうち、自動的におこなわれるものとして説明した処理（例えば、演算器からストアデータ出力処理など）の全部または一部を手動的におこなうこともできる。この他、上記文書中や図面中で示した処理手順、制御手順、具体的名称、各種のデータやパラメータを含む情報（例えば、図３〜図５）については、特記する場合を除いて任意に変更することができる。
また、図示した各装置の各構成要素は機能概念的なものであり、必ずしも物理的に図示の如く構成されていることを要しない。すなわち、各装置の分散・統合の具体的形態は図示のものに限られず、その全部または一部を、各種の負荷や使用状況などに応じて、任意の単位で機能的または物理的に分散・統合（例えば、データ検出部とデータ判定部とを統合するなど）して構成することができる。
以上のように、本キャッシュ制御装置、キャッシュ制御方法およびキャッシュ制御プログラムは、演算器から送信されるストアデータをキャッシュメモリに書き込むとともに、当該ストアデータのＥＣＣを生成することに有用であり、特に、同一アドレスで８バイト以下の連続ストアが発生した場合でも、ＳＳＩの発生を抑止することと、正確なＥＣＣを生成することに適する。

Claims (6)

  1. 演算部から送信されるストアデータをキャッシュメモリに書き込むとともに、当該ストアデータのＥＣＣを生成するキャッシュメモリ制御装置であって、
    前記演算部からストアデータが送信された場合に、当該ストアデータより先に演算部から送信された先行する先行ストアデータがストアされるキャッシュメモリ上の書込みアドレスと、当該先行ストアデータのうちストア対象となるデータが格納される先行ストア領域と、当該ストアデータがストアされるキャッシュメモリ上の書込みアドレスと、当該ストアデータのうちストア対象となるデータが格納されるストア領域と、ストア対象外となるデータが格納されるストア対象外領域とを検出するデータ検出手段と、
    前記データ検出手段によって検出された当該ストアデータの書込みアドレスと、前記先行ストアデータの書込みアドレスとが一致するか否か、及び、前記データ検出手段により検出された前記キャッシュメモリ上の書込みアドレスに既に書き込まれているマージ対象とすべき既存データが存在するか否かを判定するデータ判定手段と、
    前記データ判定手段により、前記キャッシュメモリ上の書込みアドレスにマージ対象とすべき既存データが存在すると判定された場合に、当該書込みアドレスに書き込まれているデータのうち、前記データ検出手段によって検出されたストア対象外領域に書き込まれているデータをストア対象外既存データとして取得する対象外既存データ取得手段と、
    前記データ判定手段によって当該ストアデータの書込みアドレスと、前記先行ストアデータの書込みアドレスとが一致すると判定された場合に、前記対象外既存データ取得手段によって取得されたストア対象外既存データと、前記データ検出手段によって検出されたストア領域のストア対象データと、前記データ検出手段によって検出された先行ストア領域の先行ストア対象データとをマージして生成した新たなストアデータを、前記データ検出手段によって検出された前記キャッシュメモリ上の書込みアドレスに書き込むストアデータ書込手段と、
    前記ストアデータ書込手段によって生成された新たなストアデータから、前記ストアデータ書込手段によってキャッシュメモリに書き込まれた新たなストアデータのＥＣＣを生成するＥＣＣ生成手段と、
    を備えたことを特徴とするキャッシュメモリ制御装置。
  2. 前記データ判定手段によって前記キャッシュメモリ上の書込みアドレスにマージ対象とすべき既存データが存在しないと判定された場合に、前記ストア対象のデータを前記キャッシュメモリに登録した後に、前記データ検出手段によって検出されたキャッシュメモリ上のアドレスに既に格納されている格納済みデータを検出するデータ再検出手段をさらに備え、
    前記ストアデータ書込手段は、前記データ再検出手段によって前記キャッシュメモリ上の書込みアドレスに既に格納されている格納済みデータが検出された場合に、前記ストア対象データと前記格納済みデータとをマージして生成したさらに新たなストアデータを、前記データ検出手段によって検出された書込みアドレスに書き込み、
    前記ＥＣＣ生成手段は、前記ストアデータ書込手段によって生成されたさらに新たなストアデータから、前記ストアデータ書込手段によってキャッシュメモリに書き込まれたさらに新たなストアデータのＥＣＣを生成することを特徴とする請求項１に記載のキャッシュメモリ制御装置。
  3. 演算部から送信されるストアデータをキャッシュメモリに書き込むとともに、当該ストアデータのＥＣＣを生成することに適するキャッシュメモリ制御方法であって、
    前記演算部からストアデータが送信された場合に、当該ストアデータより先に演算部から送信された先行する先行ストアデータがストアされるキャッシュメモリ上の書込みアドレスと、当該先行ストアデータのうちストア対象となるデータが格納される先行ストア領域と、当該ストアデータがストアされるキャッシュメモリ上の書込みアドレスと、当該ストアデータのうちストア対象となるデータが格納されるストア領域と、ストア対象外となるデータが格納されるストア対象外領域とを検出するデータ検出ステップと、
    前記データ検出ステップによって検出された当該ストアデータの書込みアドレスと、前記先行ストアデータの書込みアドレスとが一致するか否か、及び、前記データ検出ステップにより検出された前記キャッシュメモリ上の書込みアドレスに既に書き込まれているマージ対象とすべき既存データが存在するか否かを判定するデータ判定ステップと、
    前記データ判定ステップにより、前記キャッシュメモリ上の書込みアドレスにマージ対象とすべき既存データが存在すると判定された場合に、当該書込みアドレスに書き込まれているデータのうち、前記データ検出ステップによって検出されたストア対象外領域に書き込まれているデータをストア対象外既存データとして取得する対象外既存データ取得ステップと、
    前記データ判定ステップによって当該ストアデータの書込みアドレスと、前記先行ストアデータの書込みアドレスとが一致すると判定された場合に、前記対象外既存データ取得ステップによって取得されたストア対象外既存データと、前記データ検出ステップによって検出されたストア領域のストア対象データと、前記データ検出ステップによって検出された先行ストア領域の先行ストア対象データとをマージして生成した新たなストアデータを、前記データ検出ステップによって検出された前記キャッシュメモリ上の書込みアドレスに書き込むストアデータ書込ステップと、
    前記ストアデータ書込ステップによって生成された新たなストアデータから、前記ストアデータ書込ステップによってキャッシュメモリに書き込まれた新たなストアデータのＥＣＣを生成するＥＣＣ生成ステップと、
    をキャッシュメモリ制御装置に実行させることを特徴とするキャッシュメモリ制御方法。
  4. 前記データ判定ステップによって前記キャッシュメモリ上の書込みアドレスにマージ対象とすべき既存データが存在しないと判定された場合に、前記ストア対象のデータを前記キャッシュメモリに登録した後に、前記データ検出ステップによって検出されたキャッシュメモリ上のアドレスに既に格納されている格納済みデータを検出するデータ再検出ステップをさらにキャッシュメモリ制御装置に実行させ、
    前記ストアデータ書込ステップは、前記データ再検出ステップによって前記キャッシュメモリ上の書込みアドレスに既に格納されている格納済みデータが検出された場合に、前記ストア対象データと前記格納済みデータとをマージして生成したさらに新たなストアデータを、前記データ検出ステップによって検出された書込みアドレスに書き込み、
    前記ＥＣＣ生成ステップは、前記ストアデータ書込ステップによって生成されたさらに新たなストアデータから、前記ストアデータ書込ステップによってキャッシュメモリに書き込まれたさらに新たなストアデータのＥＣＣを生成することを特徴とする請求項３に記載のキャッシュメモリ制御方法。
  5. 演算部から送信されるストアデータをキャッシュメモリに書き込むとともに、当該ストアデータのＥＣＣを生成することをコンピュータに実行させるキャッシュメモリ制御プログラムであって、
    前記演算部からストアデータが送信された場合に、当該ストアデータより先に演算部から送信された先行する先行ストアデータがストアされるキャッシュメモリ上の書込みアドレスと、当該先行ストアデータのうちストア対象となるデータが格納される先行ストア領域と、当該ストアデータがストアされるキャッシュメモリ上の書込みアドレスと、当該ストアデータのうちストア対象となるデータが格納されるストア領域と、ストア対象外となるデータが格納されるストア対象外領域とを検出するデータ検出手順と、
    前記データ検出手順によって検出された当該ストアデータの書込みアドレスと、前記先行ストアデータの書込みアドレスとが一致するか否か、及び、前記データ検出手順により検出された前記キャッシュメモリ上の書込みアドレスに既に書き込まれているマージ対象とすべき既存データが存在するか否かを判定するデータ判定手順と、
    前記データ判定手順により、前記キャッシュメモリ上の書込みアドレスにマージ対象とすべき既存データが存在すると判定された場合に、当該書込みアドレスに書き込まれているデータのうち、前記データ検出手順によって検出されたストア対象外領域に書き込まれているデータをストア対象外既存データとして取得する対象外既存データ取得手順と、
    前記データ判定手順によって当該ストアデータの書込みアドレスと、前記先行ストアデータの書込みアドレスとが一致すると判定された場合に、前記対象外既存データ取得手順によって取得されたストア対象外既存データと、前記データ検出手順によって検出されたストア領域のストア対象データと、前記データ検出手順によって検出された先行ストア領域の先行ストア対象データとをマージして生成した新たなストアデータを、前記データ検出手順によって検出された前記キャッシュメモリ上の書込みアドレスに書き込むストアデータ書込手順と、
    前記ストアデータ書込手順によって生成された新たなストアデータから、前記ストアデータ書込手順によってキャッシュメモリに書き込まれた新たなストアデータのＥＣＣを生成するＥＣＣ生成手順と、
    をコンピュータに実行させることを特徴とするキャッシュメモリ制御プログラム。
  6. 前記データ判定手順によって前記キャッシュメモリ上の書込みアドレスにマージ対象とすべき既存データが存在しないと判定された場合に、前記ストア対象のデータを前記キャッシュメモリに登録した後に、前記データ検出手順によって検出されたキャッシュメモリ上のアドレスに既に格納されている格納済みデータを検出するデータ再検出手順をさらに備え、
    前記ストアデータ書込手順は、前記データ再検出手順によって前記キャッシュメモリ上の書込みアドレスに既に格納されている格納済みデータが検出された場合に、前記ストア対象データと前記格納済みデータとをマージして生成したさらに新たなストアデータを、前記データ検出手順によって検出された書込みアドレスに書き込み、
    前記ＥＣＣ生成手順は、前記ストアデータ書込手順によって生成されたさらに新たなストアデータから、前記ストアデータ書込手順によってキャッシュメモリに書き込まれたさらに新たなストアデータのＥＣＣを生成することを特徴とする請求項５に記載のキャッシュメモリ制御プログラム。
JP2009520204A 2007-06-20 2007-06-20 キャッシュ制御装置、キャッシュ制御方法およびキャッシュ制御プログラム Expired - Fee Related JP4764945B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2007/062464 WO2008155850A1 (ja) 2007-06-20 2007-06-20 キャッシュ制御装置、キャッシュ制御方法およびキャッシュ制御プログラム

Publications (2)

Publication Number Publication Date
JPWO2008155850A1 JPWO2008155850A1 (ja) 2010-08-26
JP4764945B2 true JP4764945B2 (ja) 2011-09-07

Family

ID=40156016

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009520204A Expired - Fee Related JP4764945B2 (ja) 2007-06-20 2007-06-20 キャッシュ制御装置、キャッシュ制御方法およびキャッシュ制御プログラム

Country Status (4)

Country Link
US (1) US8533565B2 (ja)
EP (1) EP2169555A4 (ja)
JP (1) JP4764945B2 (ja)
WO (1) WO2008155850A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11249842B2 (en) * 2019-05-24 2022-02-15 Texas Instruments Incorporated Error correcting codes for multi-master memory controller

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03108041A (ja) * 1989-09-19 1991-05-08 Internatl Business Mach Corp <Ibm> パイプライン式エラー検査／訂正キヤツシユ・メモリ及びキヤツシユ・メモリ・アレイ
JPH06119238A (ja) * 1992-10-07 1994-04-28 Hitachi Ltd 主記憶制御方法および装置
JPH08286977A (ja) * 1995-04-14 1996-11-01 Kofu Nippon Denki Kk ストアインキャッシュの障害処理システム
JPH09134314A (ja) * 1995-11-08 1997-05-20 Hitachi Ltd メモリアクセス制御装置
JP2004038341A (ja) * 2002-06-28 2004-02-05 Fujitsu Ltd 記憶制御装置およびデータ格納方法
JP2004514184A (ja) * 1999-08-17 2004-05-13 サン・マイクロシステムズ・インコーポレーテッド デジタル・データにおけるソフト・エラーを訂正するための方法および装置
WO2007088597A1 (ja) * 2006-01-31 2007-08-09 Fujitsu Limited エラー訂正コード生成方法及びメモリ管理装置
WO2007094045A1 (ja) * 2006-02-14 2007-08-23 Fujitsu Limited 読み出し処理装置および読み出し方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3814921A (en) * 1972-11-15 1974-06-04 Honeywell Inf Systems Apparatus and method for a memory partial-write of error correcting encoded data
JP2518333B2 (ja) 1988-01-21 1996-07-24 日本電気株式会社 記憶装置
US5313475A (en) * 1991-10-31 1994-05-17 International Business Machines Corporation ECC function with self-contained high performance partial write or read/modify/write and parity look-ahead interface scheme
JPH10232789A (ja) 1997-02-19 1998-09-02 Hitachi Ltd Ｅｃｃパーシャルライト制御ユニット
US6366984B1 (en) * 1999-05-11 2002-04-02 Intel Corporation Write combining buffer that supports snoop request
US6751698B1 (en) * 1999-09-29 2004-06-15 Silicon Graphics, Inc. Multiprocessor node controller circuit and method
US6804162B1 (en) * 2001-04-05 2004-10-12 T-Ram, Inc. Read-modify-write memory using read-or-write banks
US6848071B2 (en) * 2001-04-23 2005-01-25 Sun Microsystems, Inc. Method and apparatus for updating an error-correcting code during a partial line store
US6988172B2 (en) * 2002-04-29 2006-01-17 Ip-First, Llc Microprocessor, apparatus and method for selectively associating store buffer cache line status with response buffer cache line status
US7392456B2 (en) * 2004-11-23 2008-06-24 Mosys, Inc. Predictive error correction code generation facilitating high-speed byte-write in a semiconductor memory
US20070044003A1 (en) * 2005-08-04 2007-02-22 Jack Doweck Method and apparatus of detecting and correcting soft error
US7617437B2 (en) * 2006-02-21 2009-11-10 Freescale Semiconductor, Inc. Error correction device and method thereof
US20080235461A1 (en) * 2007-03-22 2008-09-25 Sin Tan Technique and apparatus for combining partial write transactions
US7836262B2 (en) * 2007-06-05 2010-11-16 Apple Inc. Converting victim writeback to a fill
US8086936B2 (en) * 2007-08-31 2011-12-27 International Business Machines Corporation Performing error correction at a memory device level that is transparent to a memory channel

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03108041A (ja) * 1989-09-19 1991-05-08 Internatl Business Mach Corp <Ibm> パイプライン式エラー検査／訂正キヤツシユ・メモリ及びキヤツシユ・メモリ・アレイ
JPH06119238A (ja) * 1992-10-07 1994-04-28 Hitachi Ltd 主記憶制御方法および装置
JPH08286977A (ja) * 1995-04-14 1996-11-01 Kofu Nippon Denki Kk ストアインキャッシュの障害処理システム
JPH09134314A (ja) * 1995-11-08 1997-05-20 Hitachi Ltd メモリアクセス制御装置
JP2004514184A (ja) * 1999-08-17 2004-05-13 サン・マイクロシステムズ・インコーポレーテッド デジタル・データにおけるソフト・エラーを訂正するための方法および装置
JP2004038341A (ja) * 2002-06-28 2004-02-05 Fujitsu Ltd 記憶制御装置およびデータ格納方法
WO2007088597A1 (ja) * 2006-01-31 2007-08-09 Fujitsu Limited エラー訂正コード生成方法及びメモリ管理装置
WO2007094045A1 (ja) * 2006-02-14 2007-08-23 Fujitsu Limited 読み出し処理装置および読み出し方法

Also Published As

Publication number Publication date
JPWO2008155850A1 (ja) 2010-08-26
US8533565B2 (en) 2013-09-10
EP2169555A4 (en) 2011-01-05
US20100107038A1 (en) 2010-04-29
WO2008155850A1 (ja) 2008-12-24
EP2169555A1 (en) 2010-03-31

Similar Documents

Publication Publication Date Title
US9836403B2 (en) Dynamic cache allocation policy adaptation in a data processing apparatus
US8024496B2 (en) Enhanced memory migration descriptor format and method
CN102388372B (zh) 保证数据缓存与主存储器之间的一致性
KR101531078B1 (ko) 데이터 처리 시스템 및 데이터 처리 방법
US9836397B2 (en) Direct memory access of dynamically allocated memory
EP2016499B1 (en) Migrating data that is subject to access by input/output devices
US10114701B2 (en) Space efficient cascading point in time copying
JP3935885B2 (ja) 境界ワード格納機構を用いた読み取り−修正−書き込み動作を回避する方法及びシステム
US9830218B2 (en) Cache memory with fault tolerance
CN103988184A (zh) 元比特在系统存储器内的高效存储
JPS6324428A (ja) キヤツシユメモリ
US20070240021A1 (en) Method, system and program product for autonomous error recovery for memory devices
CN111208933A (zh) 数据访问的方法、装置、设备和存储介质
US9501243B2 (en) Method and apparatus for supporting wide operations using atomic sequences
US8533560B2 (en) Controller, data storage device and program product
KR20140108787A (ko) 텍스쳐 맵핑 파이프라인을 위한 논블로킹 방식의 텍스쳐 캐쉬 메모리 시스템 및 논블로킹 방식의 텍스쳐 캐쉬 메모리의 동작 방법
JP4764945B2 (ja) キャッシュ制御装置、キャッシュ制御方法およびキャッシュ制御プログラム
US7321964B2 (en) Store-to-load forwarding buffer using indexed lookup
US8495452B2 (en) Handling corrupted background data in an out of order execution environment
EP1510924A1 (en) Apparatus and method for handling transactions with writes and reads to EEPROM or Flash memories
JP3129224B2 (ja) キャッシュメモリ装置
EP3136245B1 (en) Computer
WO2022194021A1 (zh) 并发控制方法、网卡、计算机设备、存储介质
TWI394040B (zh) Host, memory device, and host access to the memory device
CN107977282B (zh) 一种SPI-Nand读取数据页的方法及装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100608

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110607

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110613

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140617

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees