JPH088936A - 二重化伝送システム - Google Patents

Abstract

(57)【要約】 【目的】 データ処理装置のデータ処理業務の負担を増
大する事なく、デーテ欠落等を未然に防止し、システム
全体の信頼性を向上する。 【構成】 データ収集装置１１から常に運用系伝送路と
待機系伝送路との２つの伝送路１２ａ，１２ｂに同一の
データを出力し、データ処理装置１３の伝送インタフェ
ース部１３ａにおいて、２つの伝送路上を伝送される各
データを受信してそれぞれ記憶保持し，記憶保持された
２つのデータのうち運用系伝送路のデータを正常性チエ
ックしデータメモリへ転送する。また、第１のチエック
手段のチエック結果が異常のとき、記憶保持された他方
の待機系伝送路のデータを正常性チェックしデータメモ
リへ転送する。第２のチエック手段のチエック結果が正
常のとき、二重化伝送路における運用系伝送路と待機系
伝送路との指定を変更する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、データ収集装置で収集
したデータを二重化伝送路を介してデータ処理装置へ伝
送する二重化伝送システムに係わり、特に、データ処理
装置におけるデータ処理業務の負担を軽減した二重化伝
送システムに関する。

【０００２】

【従来の技術】データ処理すべきデータを採取するデー
タ収集装置と、データ処理装置とが一定距離以上離間し
ている場合は、両者間は一般に伝送路で接続される。故
障等によるデータ伝送不可能期間が長時間に及ぶことが
許容できないシステムにおいては、両者間は二重化伝送
路で接続されている。

【０００３】このような二重化伝送路を採用した二重化
伝送システムは例えば図４に示すように構成されてい
る。データ収集装置１は一対の伝送路２ａ，２ｂからな
る二重化伝送路２を介してデータ処理装置３に接続され
ている。

【０００４】データ収集装置１において、ＣＰＵ１ａは
外部からデータ入力部１ｂを介して入力されたデータを
バス１ｃを介して読取って一旦メモリ１ｄへ格納する。
その後、このメモリ１ｄに格納したデータを読出して送
信制御部１ｅへ送出する。送信制御部１ｅは入力された
データを、図５に示す伝送フレーム４に組込んで、二重
化伝送路２における２つの伝送路２ａ，２ｂのうちの現
在時点で運用系と指定された一方の伝送路２ａ（２ｂ）
へ出力する。

【０００５】データ処理装置３において、伝送インタフ
ェース３ａはＣＰＵ３ｂからの受信指令に基づいて二重
化伝送路２の運用系と指定された一方の伝送路２ａ（２
ｂ）からデータが組込まれた伝送フレーム４を受信し
て、バス３ｃを介してデータメモリ３ｄへ書込む。ＣＰ
Ｕ３ｂは、このデータメモリ３ｄに書込まれた伝送フレ
ーム４に対して、プログラムメモリ３ｅに記憶されてい
る業務プロクラム（アプリケーション・プログラム）に
従ってエラーチエック処理を実施し、正常なデータであ
ば、この業務プロクラムを用いて本来の業務であるデー
タ処理を実行する。

【０００６】このエラーチエック処理においては、受信
した伝送フレーム４を構成する送信先アドレスＤＡ，送
信元アドレスＳＡ，データ長等が正しいフォーマットで
あるか否かのチエック、また、ＦＣＳ（フレーム・チエ
ック・シーケンス）を用いた伝送エラー有無等チェック
が実行される。

【０００７】そして、このエラーチエック結果におい
て、異常が検出されると、ＣＰＵ３ｂは伝送インタフェ
ース３ａに対して、二重化伝送路２の運用系と待機系と
の変更指令を送出する。同時に、ＣＰＵ３ｂはデータ収
集装置１に対して異常発生情報を送出する。その結果、
データ収集装置１の送信制御亜１ｅは新たに運用系と指
定された伝送路２ｂ（２ａ）へデータが組込まれた伝送
フレーム４を送出する。

【０００８】一方、データ処理装置３の伝送インタフェ
ース部３ａは新たに運用系と指定された伝送路２ｂ（２
ａ）から伝送フレーム４を受信してデータメモリ３ｄへ
書込む。

【０００９】このように、たとえ一方の伝送路２ａ（２
ｂ）に異常が発生したとしても、他方の伝送路２ｂ（２
ａ）を介してデータ伝送が可能となるので、伝送システ
ム全体の信頼性を向上できる。

【００１０】

【発明が解決しようとする課題】しかしながら、図４に
示す二重化伝送システムにおいてもまだ次のような課題
があった。すなわち、前述したように、伝送インタフェ
ース部３ａで受信したデータが正常であるか異常である
かのチエック処理は、プログラムメモリ３ｅに記憶され
ている業務プログラムに従ってＣＰＵ３ｂが実行してい
る。

【００１１】ＣＰＵ３ｂは当然本来のデータ処理業務を
実行する必要がある。この本来のデータ処理教務にデー
タチエック業務が加わるので、ＣＰＵ３ｂの処理負担が
増大し、本来のデータ処理能率が低下する問題がある。

【００１２】また、プログラムメモリ３ｅに記憶されて
いる教務プログラムが複雑化する。すなわち、業務プロ
グララムは必要に応じて頻繁に変更される可能性が高
く、プログラム自体はなるべく簡単な方がよい。

【００１３】さらに、伝送インタフェース３ａは、常に
運用系と指定された一方の伝送路２ａ（２ｂ）からのデ
ータのみしか受信していないので、ＣＰＵ３ｂが受信し
たデータに異常を検出した場合は、該当データの正しい
データを得ることができない。この場合、ＣＰＵ３はデ
ータ収集装置１に対して、データ再送要求を送信する必
要がある。当然、伝送路２ａ，２ｂを切替えている期間
はデータを受信できない。

【００１４】さらに、異常発生した場合に、その異常発
生箇所及び異常原因を究明するための自己試験機能をプ
ログラムメモリ３ｅの業務プログラムに組込むことは可
能であるが、業務プログラムがより一層複雑化する。ま
た、その試験期間中ＣＰＵ３ｂは正規のデータ処理が実
行できないことになり、実際問題として、業務プロクラ
ムに自己試験機能を組込むことは不可能である。

【００１５】本発明はこのような事情に鑑みてなされて
ものであり、常時２つの伝送路に同一データを送出する
とともに。伝送インタフェース部にデータチエック機能
を付加することによって、データ処理装置側のＣＰＵは
何等データ異常を関知することなく、正規のデータ処理
を実行でき、ＣＰＵの負担を大幅に軽減できると共に、
たとえデータ異常が発生したとしてもデータ欠落を未然
に防止でき、システム全体の信頼性を大幅に向上できる
二重化伝送システムを提供することを目的とする。

【００１６】

【課題を解決するための手段】本発明は、データ収集装
置と、運用系伝送路と待機系伝送路とからなり、データ
収集装置から出力されたデータを伝送する二重化伝送路
と、この二重化伝送路上を伝送されるデータを伝送イン
タェース部を介して受信してデータメモリに記憶し、こ
の記憶したデータに対して所定のデータ処理を行うデー
タ処理装置とからなる二重化伝送システムに適用され
る。

【００１７】そして、上述した課題を解消するために、
本発明においては、データ収集装置に対して、常に運用
系伝送路と待機系伝送路との２つの伝送路に同一のデー
タを出力するデータ出力手段を付加し、データ処理装置
の伝送インタフェース部に対して、２つの伝送路上を伝
送される各データを受信してそれぞれ記憶保持するデー
タ受信記憶保持手段と、記記憶保持された２つのデータ
のうち運用系伝送路のデータを正常性チエックしデータ
メモリへ転送する第１のチェック手段と、第１のチエッ
ク手段のチエック結果が異常のとき、記憶保持された他
方の待機系伝送路のデータを正常性チェックしデータメ
モリへ転送する第２のチェック手段と、第２のチエック
手段のチエック結果が正常のとき、二重化伝送路におけ
る運用系伝送路と待機系伝送路との指定を変更する伝送
路指定変更手段とを付加している。

【００１８】また、別の発明においては、さらに、デー
タ処理装置の伝送インタフェース部に対し、伝送路指定
変更後においてチエック結果が異常と判定された伝送路
を含む伝送系に対する自己試験を行う自己試験手段を付
加している。

【００１９】

【作用】このように構成された二重化システムにおいて
は、二重化伝送路を介して受信したデータに対する異常
チエック処理及び異常発生時における運用系と待機系と
の指定替え処理等は伝送インタフェース部内で実行され
る。

【００２０】そして、データメモリにはチエック済みの
正しいデータのみが転送される。したがって、データ処
理装置側の業務プログラムには何等は異常チエック機能
を有する必要がないので、ＣＰＵにおける本来のデータ
処理能率が向上する。

【００２１】さらに、運用系伝送路のデータが異常の場
合は、即座に待機系伝送路のデータを使用することが可
能であるので、データ欠落を未然に防止できる。また、
別の発明においては、データ異常が発生すると、異常が
生じた運用系が待機系に変更になるが、この変更になっ
た待機系に対して自己試験が自動的に実施される。待機
系に対する自己試験期間中は運用系を用いて正規のデー
タ受信が可能てあるので、データ処理装置としての正規
のデータ処理動作が影響を受けることはない。

【００２２】

【実施例】以下本発明の一実施例を図面を用いて説明す
る。図１は実施例の二重化伝送システムの概略構成を示
すブロック図である。データ収集装置１１は一対の伝送
路１２ａ，１２ｂからなる二重化伝送路１２を介してデ
ータ処理装置１３に接続されている。

【００２３】データ収集装置１１において、ＣＰＵ１１
ａは外部からデータ入力部１１ｂを介して入力されたデ
ータをバス１１ｃを介して読取って一旦メモリ１１ｄへ
格納する。その後、このメモリ１１ｄに格納したデータ
を読出して送信制御部１１ｅへ送出する。送信制御部１
１ｅは入力されたデータを、図５に示す伝送フレーム４
に組込んで、二重化伝送路１２における両方の伝送路１
２ａ，１２ｂへ同時に出力する。

【００２４】データ処理装置１３において、伝送インタ
フェース部１３ａは二重化伝送路１２の両方の各伝送路
１２ａ，１２ｂに送出された各データを各送受信器１４
ａ，１４ｂを介して受信して、正常ないずれか一方のデ
ータをバス１３ｃを介してデータメモリ１３ｄへ書込
む。ＣＰＵ１３ｂは、このデータメモリ１３ｄに書込ま
れたデータに対して、プログラムメモリ１３ｅに記憶さ
れている業務プロクラム（アプリケーション・プログラ
ム）に従って本来のデータ処理業務を実行する。また、
ＣＰＵ１３ｂは、業務プロクラムに従って、必要であれ
は、データ処理結果を表示部１３ｆへ書込む。

【００２５】したがって、プログラムメモリ１３ｅに記
憶されている業務プログラムには前述したデータの異常
をチエックする機能及び二重化伝送路１２における運用
系と待機系の指定変更機能は組込まれていない。また、
データメモリ１３ｄ内には、図５の伝送フレーム４にお
けるデータ部分のみが抽出されて記憶されている。

【００２６】伝送インタフェース部１３ａは、図示する
ように一種のマイクロコンピュータで構成されている。
ゲート１４を介して、装置本体のバス１３ｃに接続され
たサブバス１６に対して、各種情報処理を実行するＣＰ
Ｕ１７，プログラムを含む各種情報を記憶するメモリ１
８，各伝送路１２ａ，１２ｂに対応する一対の送受信バ
ッファ１９ａ，１９ｂが接続されている。

【００２７】各送受信バッファ１９ａ．１９ｂには、前
記送受信器１４ａ，１４ｂを介して各伝送路１２ａ，１
２ｂからデータが組込まれた伝送フレーム４を受信し、
かつ必要なデータを各伝送路１２ａ，１２ｂへ送出する
ためのＬＡＮ送受信制御部２０ａ，２０ｂが接続されて
いる。各ＬＡＮ送受信制御部２０ａ，２０ｂは各送受信
器１４ａ，１４ｂを介して受信した伝送フレーム４のう
ち自己宛ての伝送フレーム４を取込んで送受信バッフア
１９ａ，１９ｂへ格納すると共に、ＣＰＵ１７にて送受
信バッフア１９ａ，１９ｂに書込まれた伝送フレームを
送受信器１４ａ，１４ｂを介して各伝送路１２ａ，１２
ｂへ送出する。

【００２８】前記メモリ１８内には、各送受信バッファ
１９ａ，１９ｂに一時的に記憶保持している受信した伝
送フレーム４の異常チエック処理，各伝送路１２ｓ，１
２ｂ間における運用系と待機系との指定変更処理，異常
発生した伝送経路に対する自己試験処理を実施するため
のプログラムが記憶されている。そして、これらのプロ
グラムは伝送インタフェース部１３ａ内のＣＰＵ１７に
よって実行される。

【００２９】このように構成された二重化伝送システム
において、システムの電源が投入されて稼働状態に移行
すると、メモリ１８のプログラムに従って、二重化伝送
路１２を構成する２つの伝送路１２ａ，１２ｂのうちの
予め定められた一方の伝送路１２ａ（１２ｂ）が運用系
と初期指定され、他方の伝送路１２ｂ（１２ａ）が待機
系と初期指定される。そして、データ収集装置１１の送
信制御部１１ｅは例えば一定周期でデータを図５に示す
伝送フレーム４に組込んで両方の伝送路１２ａ，１２ｂ
へ同時に送出する。

【００３０】そして、データ処理装置１３の伝送インタ
フェース部１３ａのＣＰＵ１７は、図２に示す流れ図に
従って、二重化伝送路１２上を伝送される伝送フレーム
４を受信して、装置本体のデータメモリ１３ｄへ転送す
る。

【００３１】図２の流れ図が開始されると、各ＬＡＮ送
受制御部２０ａ，２０ｂで受信した自己宛ての伝送フレ
ーム４を送受信バッファ１９ａ，１９ｂへ書込む（Ｐ
１）。次に、運用系と指定されている伝送路１２ａ（１
２ｂ）に対応する送受信バッファ１９ａ（１９ｂ）に記
憶されている伝送フレーム４を読出して、前述した手法
に従って、この伝送フレーム４の異常有無チエックを実
行する（Ｐ２）。

【００３２】異常が存在しない場合は（Ｐ３）、ゲート
１５を導通して、この運用系と指定されている側の送受
信バッファ１９ａ（１９ｂ）に記憶している伝送フレー
ム４に組込まれているデータを抽出して、ゲート１５及
びバス１３ｃを介してデータメモリ１３ｄに書込む（Ｐ
４）。そして、不要となった待機系と指定されている側
の送受信バッファ１９ｂ（１９ａ）に記憶されている伝
送フレーム４を破棄する（Ｐ５）。そして、Ｐ１へ戻
り、次のデータ受信を待つ。

【００３３】また、Ｐ３にて、異常が検出されると、待
機系と指定されている側の伝送路１２ｂ（１２ａ）の伝
送フレーム４を読出して、前述した手法に従って、この
伝送フレーム４の異常有無チエックを実行する（Ｐ
６）。

【００３４】異常が存在しない場合は（Ｐ７）、この待
機系と指定されている側の伝送フレーム４に組込まれて
いるデータを抽出して、ゲート１５及びバス１３ｃを介
してデータメモリ１３ｄに書込む（Ｐ８）。そして、不
要となった運用系と指定されている側の伝送路１２ａ
（１２ｂ）の伝送フレーム４を破棄する（Ｐ９）。その
後、二重化伝送路１２における伝送路１２ａ，１２ｂ相
互間における運用系と待機系とを指定替えする（Ｐ１
０）。

【００３５】Ｐ１１において、指定替えによって待機系
と指定された異常発生が検出された伝送路１２ａ（１２
ｂ）を含む伝送経路に対する自己試験処理を起動する。
そして、Ｐ１へ戻り、次のデータ受信を待つ。

【００３６】さらに、Ｐ７において、異常が存在した場
合は、運用系及び待機系の両方の伝送路１２ａ，１２ｂ
から受信した伝送フレーム４に同時に異常が発生したの
でゲート１５を介して処理装置本体のＣＰＵ１３ｂへ異
常発生を通知する（Ｐ１２）。そして、運用系及び待機
系の各送受信バッファ１９ａ，１９ｂの伝送フレーム４
を破棄する（Ｐ１３）。そして、今度は両方の伝送経路
に対する自己試験処理を起動する、図３はＣＰＵ１７が
行う自己試験処理を示す流れ図である。

【００３７】自己試験処理が開始されると、Ｑ１におい
て、試験対象伝送経路側のＬＡＮ送受信制御部２０ａ
（２０ｂ）に対する折返しテストを実施する。具体的に
は、該当伝送制御部２０ａ（２０ｂ）において、折返指
令がデータとして書込まれた試験用伝送フレームを試験
対象側の送受信バッファ１９ａ（１９ｂ）へ書込む。

【００３８】ＬＡＮ送受信制御部２０ａ（２０ｂ）はこ
の送受信バッファ１９ａ（１９ｂ）に設定された試験用
伝送フレームを取込むと、この試験用伝送フレームに受
信情報を付加して再度送受信バッファ１９ａ（１９ｂ）
へ書込む。

【００３９】ＣＰＵ１７は送受信バッファ１９ａ（１９
ｂ）に正常な試験用伝送フレームが書込まれていない場
合（Ｑ２）は、このＬＡＮ送受信制御部２０ａ（２０
ｂ）が異常であると判断して、ＬＡＮ送受信制御部２０
ａ（２０ｂ）の異常発生情報を処理装置本体のＣＰＵ１
３ｂへ通知する（Ｑ３）。

【００４０】Ｑ２にて、正常な試験用伝送フレームが書
込まれていた場合は、前述と同様な手法にて送受信器１
４ａ（１４ｂ）に対する折返しテストを実施する（Ｑ
４）。正常な試験用伝送フレームが折返されない場合
（Ｑ５）は、送受信器１４ａ（１４ｂ）又は送受信器１
４ａ（１４ｂ）に至るまでの接続ケーブルが異常である
との異常発生情報を処理装置本体のＣＰＵ１３ｂへ通知
する（Ｑ６）。

【００４１】正常な試験用伝送フレームが折返された場
合（Ｑ５）は、伝送路１２ａ（１２ｂ）に対する折返し
テストを実施する（Ｑ７）。すなわち、図５に示す伝送
フレーム４における送信先アドレスＤＡに自己のアドレ
スを組込んで送受信バッファ１９ａ（１９ｂ）へ設定す
る。その結果、ＬＡＮ送受信制御部２０ａ（２０ｂ）は
この伝送フレームを送受信器１４ａ（１４ｂ）を介し
て、伝送路１２ａ（１２ｂ）へ送出する。

【００４２】この伝送フレームは伝送路１２ａ（１２
ｂ）上を伝送されるが、送信先アドレスＤＡが送信した
ＬＡＮインフェース部１３ａを示すので、この伝送フレ
ームは再度同一のＬＡＮインフェース部１３ａのＬＡＮ
送受信制御部２０ａ．２０ｂで受信されて、送受信バッ
ファ１９ａ，１９ｂへ書込まれる。

【００４３】送信した伝送フレームが試験対象側の送受
信バッファ１９ａ（１９ｂ）に書き込まれていない場合
（Ｑ８）は、該当伝送路１２ａ（１２ｂ）に断線を含む
何等かのハード的異常が発生したので、伝送路異常を処
理装置本体のＣＰＵ１３ｂへ通知する（Ｑ９）。

【００４４】また、Ｑ８において、送信した伝送フレー
ムが試験対象側の送受信バッファ１９ａ（１９ｂ）に書
込まれていた場合は、伝送路１２ａ（１２ｂ）に異常が
発見できなかったので、その他の異常発生情報を処理装
置本体のＣＰＵ１３ｂへ通知する（Ｑ１０）。

【００４５】このように、折返し位置を指定した複数種
類の試験用伝送フレームを。異常発生が検出された伝送
経路に印加することによって、異常発生位置が、ＬＡＮ
送受信制御部２０ａ（２０ｂ），送受信器１４ａ（１４
ｂ），伝送路１２ａ（１２ｂ）のうちのどこであるのか
が概略判定できる。そして、この判定された異常発生位
置は、ＣＰＵ１３ｂによって処理装置本体における表示
器１３ｆに表示される。

【００４６】なお、図３は異常が発生したいずれか一方
の伝送経路に対する自己試験の動作を示したが、例えば
図２におけるＰ１４で両方の伝送経路に対する自己試験
を実施する必要がある場合は。図３に示す流れ図を試験
対象伝送経路を変更して２回実施すればよい。

【００４７】さらに、図３における試験処理は、図２に
示すデータ受信処理に対して、例えば時分割で実行する
ことによって、同一時間帯で実施される。このように構
成された二重化伝送システムにおいては、データ処理装
置１３の伝送インタフェース部１３ａが二重化伝送路１
２の各伝送路１２ａ，１２ｂを介して受信した伝送フレ
ーム４に組込まれたデータに対する異常チエック処理及
び異常発生時における運用系伝送路と待機系伝送路との
指定替え処理等は伝送インタフェース部１３ａ内におけ
るＣＰＵ１７の処理で実行される。

【００４８】そして、処理装置本体のデータメモリ１３
ｄには異常チエック済みの正しいデータのみが伝送イン
タフェース部１３ａから転送される。したがって、デー
タ処理装置側のプログラムメモリ１３ｅに設定される業
務プログラムは、異常チエック処理及び運用系伝送路と
待機系伝送路との指定替え処理を有する必要がないの
で、ＣＰＵ１３ｂはデーテ異常等を全く関知する事なく
本来のデータ処理業務のみを実行すればよいのて、本来
のデータ処理能率が向上する。

【００４９】また、プログラムメモリ１３ｅに設定され
た業務プログラムが大幅に簡素化される。さらに、運用
系と待機系との両方の伝送路１２ａ，１２ｂに常時同一
のデータを伝送させて、両方のデータを同時に受信し
て、各送受信バッフア１９ａ，１９ｂに同時に記憶保持
している。したがって、異常有無チエックの結果、運用
系伝送路のデータが異常の場合は、即座に待機系伝送路
のデータを使用することが可能であるので、データ処理
装置１３で使用するデータの欠落を未然に防止できる。
よって、システム全体の信頼性をさらに向上できる。

【００５０】また、データ異常が発生すると、異常が生
じた現在の運用系の伝送経路が直ちに、待機系の伝送経
路に変更になるが、この変更になった待機系の伝送経路
に対して。図３に示す自己試験処理が。図２に示す本来
のデータ受信処理に並列して例えば時分割で実施され
る。したがって、データ処理装置１３としての正規のデ
ータ処理動作が影響を受けることはない。その結果、異
常発生位置が短時間で特定でき、異常発生原因究明及び
その対応処置を短時間で講ずることが可能となる。

【００５１】

【発明の効果】以上説明したように本発明のに二重化伝
送シススムにおいては、常時２つの伝送路にデータを送
出するとともに、伝送インタフェース部にデータチエッ
ク機能を付加している。したがって、データ処理装置側
のＣＰＵは何等データ異常を関知する事なく、装置本来
のデータ処理を実行でき、ＣＰＵの負担を大幅に軽減で
きると共に、たとえデータ異常が発生したとしてもデー
タ欠落を未然に防止でき、システム全体の信頼性を大幅
に向上できる。

【００５２】さらに、異常発生した場合には、異常発生
側の伝送経路に対する自己試験も伝送インタフェース部
において自動的に実施している。よって、異常発生位置
が短時間で特定でき、異常原因究明及びその対応処置を
短時間で講ずることが可能となる。

【図面の簡単な説明】

【図１】 本発明の一実施例に係わる二重化伝送システ
ムの概略構成を示すブロック図

【図２】 同実施例二重化伝送システムの伝送インタフ
ェース部のデータ受信動作を示す流れ図

【図３】 同伝送インタフェース部の自己試験動作を示
す流れ図

【図４】 従来の二重化伝送システムの概略構成を示す
ブロック図

【図５】 伝送路上を伝送される伝送フレームを示す図

【符号の説明】

４…伝送フレーム、１１…データ収集装置、１２…二重
化伝送、１２ａ，１２ｂ…伝送路、１３…データ処理装
置、１３ａ…伝送インタフェース、１４ａ，１４ｂ…送
受信器、１１ａ、１３ｂ，１７…ＣＰＵ、１３ｄ…デー
タメモリ、１３ｅ…プログラムメモリ、１８…メモリ、
１９ａ，１９ｂ…送受信バッファ。２０ａ．２０ｂ…Ｌ
ＡＮ送受信制御部

Claims (2)

【特許請求の範囲】
1. 【請求項１】 データ収集装置と、運用系伝送路と待機
   系伝送路とからなり、前記データ収集装置から出力され
   たデータを伝送する二重化伝送路と、この二重化伝送路
   上を伝送されるデータを伝送インタェース部を介して受
   信してデータメモリに記憶し、この記憶したデータに対
   して所定のデータ処理を行うデータ処理装置とからなる
   二重化伝送システムにおいて、 前記データ収集装置は常に前記運用系伝送路と待機系伝
   送路との２つの伝送路に同一のデータを出力するデータ
   出力手段を有し、 前記データ処理装置の伝送インタフェース部は、 前記２つの伝送路上を伝送される各データを受信してそ
   れぞれ記憶保持するデータ受信記憶保持手段と、 前記記憶保持された２つのデータのうち運用系伝送路の
   データを正常性チエックし前記データメモリへ転送する
   第１のチェック手段と、 この第１のチエック手段のチエック結果が異常のとき、
   前記記憶保持された他方の待機系伝送路のデータを正常
   性チェックし前記データメモリへ転送する第２のチェッ
   ク手段と、 この第２のチエック手段のチエック結果が正常のとき、
   前記二重化伝送路における運用系伝送路と待機系伝送路
   との指定を変更する伝送路指定変更手段とを有すること
   を特徴とする二重化伝送システム。
2. 【請求項２】 前記データ処理装置の伝送インタフェー
   ス部は、前記伝送路指定変更後においてチエック結果が
   異常と判定された伝送路を含む伝送系に対する自己試験
   を行う自己試験手段を有することを特徴とする請求項１
   記載の二重化伝送システム。