JP2644571B2 - 遠隔ｉｐｌ制御方式 - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は情報処理装置、とくに情報処理装置間におけ
る遠隔IPL制御方式に関する。

（従来の技術） 情報処理システムには、たとえば上位情報処理装置
と、この上位情報処理装置に遠隔制御される少なくとも
１つ以上の下位情報処理装置とにより構成されるものが
ある。ここでは、下位情報処理装置の初期設定を行なう
初期プログラムを、上位情報処理装置が下位情報処理装
置に対し初期プログラムロード（以下IPLと称す）する
ことにより、上位情報処理装置が下位情報処理装置を遠
隔IPL制御する。

この従来技術に示された遠隔IPL制御方式では、上位
情報処理装置が遠隔に配設された下位情報処理装置に対
し遠隔IPL制御を行なう場合、上位情報処理装置は、IPL
に際し必要な複数のブロックからなるプログラムまたは
データを下位情報処理装置に伝送する。上位情報処理装
置は、プログラムまたはデータを伝送する際、これら情
報に下位情報処理装置のメモリの格納先を示すアドレス
情報を付加して送り、伝送した情報が下位情報処理装置
のメモリの指定したアドレスに格納されるよう制御す
る。アドレス情報が付加されたこれらプログラムおよび
データが下位情報処理装置で受信されると、下位情報処
理装置はこれら情報をアドレス情報で指定されたメモリ
のアドレスに書き込む。

このような情報処理装置間でのデータ伝送では、上位
情報処理装置より送信したデータが下位情報処理装置に
届かなかったり、伝送誤りが発生したりすることがあ
る。このため従来技術では、上位情報処理装置はたとえ
ば誤り検出用ビットを伝送情報に付加して送り、下位情
報処理装置はこの検出用ビットにより受信した常法の誤
りの検出を行なっている。具体的には、上位情報処理装
置より伝送されたプログラムおよびデータを下位情報処
理装置が受信すると、下位情報処理装置は、そのアドレ
ス情報に従って受信した情報をメモリに格納し、メモリ
格納後に受信した情報の誤り検出を誤り検出用ビットに
より行なう。

下位情報処理装置は、誤り検出の結果、誤りが無いと
判断したときには応答信号を上位情報処理装置に送信
し、もし誤りが有ると認めた場合には応答信号を上位情
報処理装置に送らない。上位情報処理装置は、下位情報
処理装置に情報を送信した後、一定時間この下位情報処
理装置からの応答信号を監視し、この時間内に応答信号
が送られてこない場合には同じ情報を下位情報処理装置
に再送する。下位情報処理装置は再送された情報を受信
すると、前述と同様にその情報のアドレス情報に従い受
信情報をメモリに格納する。

（発明が解決しようとする課題） 上位情報処理装置からIPLにて下位情報処理装置の初
期設定に必要なプログラムおよびデータが下位情報処理
装置に伝送される際、伝送されたプログラムおよびデー
タを格納する下位情報処理装置のメモリのアドレスの値
が、たとえば伝送路などの不良により変わることがあ
る。従来技術では、前述したように伝送された情報をメ
モリに格納した後に誤り検出を行なうため、このように
格納先のアドレス値が変わると、伝送されたプログラム
またはデータが目的以外のアドレスに誤って格納され、
以前ローディングされたプログラムまたはデータを破壊
することがあった。このように従来技術は、たとえば伝
送路の品質などの影響を受け易く信頼性の低いものであ
った。また、一連のローディングされた情報のうち誤り
検出された情報があると、以前にローディングした情報
を最初から再送しなければならず、IPL処理時間が長く
なるという問題もあった。

本発明はこのような従来技術の欠点を解消し、信頼性
が高く、伝送誤りが発生した際にIPL処理時間の短縮に
優れた遠隔IPL制御方式を提供することを目的とする。

（課題を解決するための手段） 本発明は上述の課題を解決するために、上位情報処理
装置と上位情報処理装置に遠隔IPL制御される下位情報
処理装置により構成される情報処理システムにおける遠
隔IPL制御方式において、下位情報処理装置は、第１の
記憶エリアと第２の記憶エリアとを有する記憶手段を有
し、上位情報処理装置は、遠隔IPL制御における初期プ
ログラムロードの情報を、情報の記憶されるアドレス情
報とともに下位情報処理装置に送り、下位情報処理装置
は、上位情報処理装置より初期プログラムロードされた
情報を受信すると、この情報を第１の記憶エリアに格納
するとともにこの情報の正常性を確認し、この情報が正
常に受信されたことが認められると、この情報をアドレ
ス情報に示された第２の記憶エリアのアドレス先に格納
する。

上述に記載の遠隔IPL制御方式において、上位情報処
理装置は、初期プログラムロードの情報を下位情報処理
装置に送信後、下位情報処理装置から情報を正しく受信
した旨の応答信号を所定の時間監視し、応答信号が所定
の時間監視内に受信しないときには、応答信号に対応す
る情報を再送する。

（作 用） 本発明によれば、上位情報処理装置は、遠隔IPL制御
における初期プログラムロードの情報を、この情報の記
憶されるアドレス情報とともに下位情報処理装置に送
る。下位情報処理装置が上位情報処理装置より初期プロ
グラムロードされた情報を受信すると、この情報を第１
の記憶エリアに格納するとともにこの情報の正常性を確
認する。そして、この情報が正常に受信されたことを下
位情報処理装置が認めると、この情報を前記アドレス情
報に示された第２の記憶エリアのアドレス先に格納す
る。また、上位情報処理装置は、初期プログラムロード
の情報を下位情報処理装置に送信後、下位情報処理装置
から情報が正しく受信された旨の応答信号を所定の時間
監視する。そしてもし、この応答信号を所定の時間内に
受信しないときには、応答信号が受信できなかった情報
を再送する。

（実施例） 次に添付図面を参照して本発明による遠隔IPL制御方
式の実施例を詳細に説明する。

第１図を参照すると、本発明による遠隔IPL制御方式
をたとえばメッセージ通信処理システムなどの上位情報
処理装置から自律的に下位情報処理装置に遠隔初期設定
を行なう情報処理システムに適用した中継方式図が示さ
れている。本実施例におけるメッセージ通信処理システ
ムは、同図に示すように上位情報処理装置１と、信号線
100を介しこの上位情報処理装置１に接続され、この信
号線100を介し上位情報処理装置１に遠隔IPL制御される
複数の下位情報処理装置２（♯１〜♯ｎ）を有する。

上位情報処理装置１と下位情報処理装置２との間でや
りとりされる。IPLに伴うプログラムまたはデータなど
の情報の伝送制御手順は、本実施例ではハイレベルデー
タリンク制御手順（以下HDLCと称す）が用いられる。下
位情報処理装置２は、この手順によりIPLされた情報を
受信すると後述するメモリ50に記憶する。

第２図にはこの制御手順を適用した本実施例における
信号フォーマットの例が示されている。信号フォーマッ
ト10は、上位情報処理装置１より下位情報処理装置２に
IPLされるプログラムまたはデータを伝送するときの信
号フォーマットであり、アドレスフィールド12、コント
ロールフィールド14、情報フィールド16およびフレーム
チェックシーケンス18のブロックを有する。

アドレスフィールド12は、下位情報処理装置♯１〜♯
ｎまでの情報処理装置番号が記載されるフィールドであ
る。すなわち、たとえば上位情報処理装置１が下位情報
処理装置♯ｎにIPLを行なうとき、上位情報処理装置１
は下位情報処理装置♯ｎの装置番号をこのアドレスフィ
ールド12に示す。コントロールフィールド14は、送信す
る信号フォーマット10における制御情報などが記載され
るフィールドである。

情報フィールド16は、転送すべき情報、すなわち本実
施例ではIPLにおけるプログラムまたはデータなどに関
する情報が記載されるフィールドである。情報フィール
ド16はまた、下位情報処理装置のメモリ50のIPLデータ
格納エリア54（第３図）のアドレス番地が示されたアド
レスエリア20と、プログラムまたはデータなどが記載さ
れるデータエリア22とを有する。下位情報処理装置２が
上位情報処理装置１によりIPLされると、下位情報処理
装置２は受信した情報に誤りが無いと判断すれば、デー
タエリア212の情報をメモリのアドレスエリア20に示さ
れた番地に格納する。

フレームチェックシーケンス18は、終結フラグの直前
にあり、アドレスフィールド12、コントロールフィール
ド14、情報フィールド16の各ブロックが誤りなく転送さ
れたかどうかのフレームチェックシーケンス（以下FCS
と称す）を行なう誤り制御に用いられる。下位情報処理
装置２は、上位情報処理装置１より受信した情報に誤り
が無いと判断した場合には、正常に情報を受信した旨を
示す応答情報（以下ACK信号と称す）を上位情報処理装
置１に送る。

信号フォーマット30にはACK信号の信号フォーマット
が示されている。同図に示すようにACK信号30は、アド
レスフィールド32、コントロールフィールド14およびフ
レームチェックシーケンス18を有する。アドレスフィー
ルド32には上位情報処理装置１の装置番号が記載され
る。また、ACK信号30の場合には実際に伝送すべき情報
が無いため、情報フィールドは同図には記載されていな
い。なお、同図においてこれら信号フォーマット10およ
び30には示されていないが、IPLの信号およびACK信号に
は信号の開始・終了を示す識別子であるオープニングフ
ラグおよびクロージングフラグが、それぞれ信号の開始
と終了に付加されている。

第３図には、本実施例における下位情報処理装置２の
IPLの受信データ格納手順の説明図が示されている。同
図に示すようにメモリ50は、IPL受信エータを一旦格納
するバッファエリア52とこの受信データに示されたアド
レスのIPLデータ格納エリア54とを有する。下位情報処
理装置２は、IPL信号データを受信すると、この受信デ
ータのFCS18をチェックし、FCS18が正常であればこの受
信データのアドレスエリア20に示されているIPL格納エ
リア54のアドレス先に受信データのデータエリアの情報
を格納する。

第４図には本実施例における遠隔IPL制御方式の動作
シーケンス例が、また第５図には本実施例におけるフロ
ーチャートがそれぞれ示されている。これら図を用い
て、上位情報処理装置１よりIPLされてくる一連の初期
プログラムロード情報であるIPL（１）〜IPL（ｎ）を下
位情報処理装置２に送ったときに、IPL（２）が受信エ
ラーとなりこれを再送したときの動作を説明する。

下位情報処理装置２は、上位情報処理装置１よりHDLC
手順にてIPLされてくる先頭のIPL（１）を、オープニン
グフラグ、アドレスフィールド12、コントロールフィー
ルド14、情報フィールド16、FCS18およびクロージング
フラグの順に受信する（500〜506）。下位情報処理装置
２は、IPL（１）が受信されると、このデータをメモリ5
0のバッファエリア52に転送して記憶するとともに（50
8）、IPL（１）のデータ受信が終了したかどうかを判断
する（510）。このデータ受信が終了すると、下位情報
処理装置２はこれのFCSチェックを行ない（512）、FCS1
8が正常であるかどうかを判断する。

下位情報処理装置２は、IPL（１）が正常に受信され
たと判断すると、IPL（１）の情報フィールド16のデー
タエリア22に示されたプログラムまたはデータなどの情
報を、この情報フィールド16のアドレスエリア20に記載
されたIPLデータ格納エリア54の番地に転送する（51
6）。下位情報処理装置２はまた、IPL（１）に示された
情報がFCS18で正常であると判断されると、これの応答
情報すなわちACK（１）を上位情報処理装置１に送る。

IPL（１）に続いて上位情報処理装置１よりIPL（２）
が下位情報処理装置２に行なわれると、下位情報処理装
置２は、受信したIPL（２）をIPL（１）と同様にバッフ
ァエリアに記憶し、FCS18により受信したデータが正常
かどうかを判断する。第４図に示すようにIPL（２）が
正常に受信されない場合には、このデータは格納エリア
54に転送されず、またACK信号も上位信号処理装置１に
送信されることはない。上位情報処理装置１は、IPL
（２）を送信した後に一定時間ACK（２）の時間監視を
行ない、監視タイムアウトになるとIPL（２）を再送す
る。以下同様にして上位情報処理装置１は、下位情報処
理装置２に対してIPL（ｎ）まで行なう。

第６図には従来技術の受信データ格納手順が示されて
いる。同図に示すように従来の遠隔IPL制御方式では、
従来技術の下位情報処理装置が上位情報処理装置よりIP
L受信データを受信すると、メモリ80のIPLデータ格納エ
リア54に格納し、データ格納後に格納データの正常性を
チェックする。このため、たとえば伝送途中で格納先の
アドレス情報が変化し誤って伝送されたような場合に
は、すでにIPLされている格納エリアに間違って格納さ
れる可能性がある。したがって従来技術では、伝送誤り
が検出されると、以前にIPLしたデータが破壊されてい
る可能性があるため、誤りの生じたデータのみ伝送する
のではなく、一連のIPLを最初から行なわなければなら
なかった。

これに対して本実施例では、下位情報処理装置２はIP
L受信データを受信すると、一旦これをバッファエリア
に格納し、誤りチェックを行なった後、IPLデータ格納
エリア54にこれを格納する。このため、以前IPLデータ
格納エリア54に格納したIPLデータを破壊することがな
く、誤りとなった受信データを再送すればよい。このよ
うに本実施例では、遠隔IPL制御方式の信頼性が高くな
るとともに、IPL処理時間の短縮を行なうことが可能と
なる。

なお本実施例では、メッセージ処理通信システムなど
に適用される情報処理装置としたが、本発明は勿論この
ような情報処理装置に限定されるものではなく、遠隔IP
L制御されるあらゆる情報処理装置により構成される情
報処理システムに適用可能である。また、本実施例にお
いて上位情報処理装置１に遠隔IPL制御される下位情報
処理装置２は、とくに複数に限定されるものではなく１
つであってもよい。なお、ここで説明したこれら実施例
は、本発明を説明するためのものであって本発明は必ず
しもこれらに限定されるものではなく、本発明の精神を
逸脱することなく可能な変形および修正は本発明の範畴
に含まれる。

（発明の効果） このように本発明によれば、下位情報処理装置は、上
位情報処理装置からの遠隔IPLの情報を受信すると、こ
れをバッファ手段に一旦格納し、この情報の誤りの有無
を確認した後、誤っていないと判断すればアドレス先情
報に示されたこの情報が格納されるべき記憶手段の番地
にこの情報を転送する。このため、たとえば伝送路など
の不良によりIPLされた情報のアドレス先情報が変わっ
ても、伝送誤りと判断されればIPLされた情報が記憶手
段に格納されないため、以前にローデイングされた情報
が破壊されることはなく、誤り検出された情報のみ再送
すれば良い。したがって、遠隔IPL制御の信頼性が高く
なるとともに、誤り検出された場合にIPL処理時間の短
縮を行なうことが可能となる。

【図面の簡単な説明】

第１図は本発明による遠隔IPL制御方式の実施例を示す
中継方式図、 第２図は、本実施例における上位の情報処理装置と下位
の情報処理装置とでやりとりされる信号のフォーマット
例を示した信号フォーマット図、 第３図は、本実施例における受信データ格納手順の例を
示した説明図、 第４図は、本実施例における動作例を示した動作シーケ
ンス図、 第５図は、本実施例における動作フローの例を示す動作
フロー図、 第６図は従来の受信データ格納手順を示した説明図であ
る。 主要部分の符号の説明 １……上位情報処理装置 ２……下位情報処理装置 10、30……信号フォーマット 50……メモリ 52……バッファエリア 54……IPLデータ格納エリア

フロントページの続き (72)発明者 日比野 和久 東京都千代田区内幸町１丁目１番６号 日本電信電話株式会社内 (56)参考文献 特開 昭63−179644（ＪＰ，Ａ)

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】上位情報処理装置と該上位情報処理装置に
   遠隔IPL制御される下位情報処理装置により構成され、
   該上位情報処理装置は遠隔IPL制御における初期プログ
   ラムロードの情報を複数のブロックに分割し、各ブロッ
   クに該ブロックの情報が記憶されるアドレスの情報を付
   加して順次１ブロックずつ該下位情報処理装置に送信す
   る情報処理システムにおける遠隔IPL制御方式におい
   て、 前記上位情報処理装置は、前記１ブロックを前記下位情
   報処理装置に送信する毎に前記下位情報処理装置からの
   該１ブロックの情報を正しく受信した旨の応答信号を所
   定の時間監視し、該応答信号を該所定の時間内に受信し
   たときは次の１ブロックを該下位情報処理装置に送信
   し、該応答信号を該所定の時間内に受信しないときは該
   応答信号に対応する前記１ブロックを再送信し、 前記下位情報処理装置は、前記上位情報処理装置より前
   記１ブロックを受信する毎に該１ブロックの情報を第１
   の記憶エリアに格納するとともに該情報の正常性を確認
   し、該情報が正常に受信されたことが認められると、該
   情報を前記アドレスに示された第２の記憶エリアのアド
   レス先に格納するとともに前記応答信号を前記上位情報
   処理装置に送信することを特徴とする遠隔IPL制御方
   式。