JPS63179644A - 回線制御処理方式 - Google Patents
回線制御処理方式Info
- Publication number
- JPS63179644A JPS63179644A JP62009900A JP990087A JPS63179644A JP S63179644 A JPS63179644 A JP S63179644A JP 62009900 A JP62009900 A JP 62009900A JP 990087 A JP990087 A JP 990087A JP S63179644 A JPS63179644 A JP S63179644A
- Authority
- JP
- Japan
- Prior art keywords
- control
- program
- transmission
- data
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 title claims abstract description 25
- 230000005540 biological transmission Effects 0.000 claims abstract description 43
- 238000012546 transfer Methods 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 18
- 238000003672 processing method Methods 0.000 claims description 2
- 238000004891 communication Methods 0.000 claims 1
- 238000001514 detection method Methods 0.000 abstract description 5
- 230000003139 buffering effect Effects 0.000 abstract description 3
- 238000013500 data storage Methods 0.000 abstract description 3
- MHABMANUFPZXEB-UHFFFAOYSA-N O-demethyl-aloesaponarin I Natural products O=C1C2=CC=CC(O)=C2C(=O)C2=C1C=C(O)C(C(O)=O)=C2C MHABMANUFPZXEB-UHFFFAOYSA-N 0.000 description 5
- 238000012544 monitoring process Methods 0.000 description 4
- 230000004913 activation Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000011084 recovery Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
Landscapes
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は回線制御処理に係り、特にスタート・コードや
ストップ・コード、更に誤りチェック等の処理手段を持
つデータの送受信処理をＤＭＡ転送を用いて行なうのに
好適な回線制御方式に関する。
ストップ・コード、更に誤りチェック等の処理手段を持
つデータの送受信処理をＤＭＡ転送を用いて行なうのに
好適な回線制御方式に関する。
従来の回線制御装置としては特開昭５７−９０７４５号
公報に記載のようにスタート・コード、ストップ・コー
ドをメモリに有し、受信データとの比較器を設けＭＰＵ
を経由することなく直接主メモリに転送開始、終了する
ため、ＤＭＡ転送の開始。
公報に記載のようにスタート・コード、ストップ・コー
ドをメモリに有し、受信データとの比較器を設けＭＰＵ
を経由することなく直接主メモリに転送開始、終了する
ため、ＤＭＡ転送の開始。
終了の切りわけが容易であった。しかし比較器を用いた
場合、汎用の手順を持つ回線制御を行なう上での複数伝
送制御コード処理、すなわちスター（へ・コード、スト
ップ・コードを複数種使用したり、それらの制御コード
が複数文字の組み合わせである場合、比較器回路は膨大
となり、必然的に制約が生ずることから汎用性が失われ
きめ細かな処理および制御が出来なかった。
場合、汎用の手順を持つ回線制御を行なう上での複数伝
送制御コード処理、すなわちスター（へ・コード、スト
ップ・コードを複数種使用したり、それらの制御コード
が複数文字の組み合わせである場合、比較器回路は膨大
となり、必然的に制約が生ずることから汎用性が失われ
きめ細かな処理および制御が出来なかった。
また汎用性を持つ従来の回線制御装置についてはＤＭＡ
を使わず、全てプログラム処理方式となる為、高速伝送
の実現が困難であり、中低速伝送に留まっていた。
を使わず、全てプログラム処理方式となる為、高速伝送
の実現が困難であり、中低速伝送に留まっていた。
従来技術はＤＭＡ転送を用いることにより受信データが
ＭＰＵを経由せず高速伝送を行うことが出来、受信デー
タのスタート・コード、ストップ・コードの検出をハー
ドウェアの比較器回路により行なっていた。しかしなが
らスタート・コード。
ＭＰＵを経由せず高速伝送を行うことが出来、受信デー
タのスタート・コード、ストップ・コードの検出をハー
ドウェアの比較器回路により行なっていた。しかしなが
らスタート・コード。
ストップ・コード以外の伝送制御コードを複数種類使用
する汎用の手順を持つ回路制御をこの従来方式で行なう
場合、比較器回路やエラーリカバリ回路が増大するとい
う問題があった。
する汎用の手順を持つ回路制御をこの従来方式で行なう
場合、比較器回路やエラーリカバリ回路が増大するとい
う問題があった。
また汎用性を持つ従来の回線制御装置についてはＤＭＡ
転送を使用せず、全てプログラム処理方式となる為、受
信データ処理は１語受信毎に割込処理、回線インタフェ
ース装置からのデータ読み出し処理、および受信バッフ
ァへの格納処理が伴う為、オーバーヘッドが大きくなり
、高速伝送の実現が困難であることから中低速伝送に留
まっていた。
転送を使用せず、全てプログラム処理方式となる為、受
信データ処理は１語受信毎に割込処理、回線インタフェ
ース装置からのデータ読み出し処理、および受信バッフ
ァへの格納処理が伴う為、オーバーヘッドが大きくなり
、高速伝送の実現が困難であることから中低速伝送に留
まっていた。
本発明の目的は、上記問題である汎用の手順を持つ回線
制御をハードウェア回路を増やすことなく安価に、且つ
高速伝送を実現することにある。
制御をハードウェア回路を増やすことなく安価に、且つ
高速伝送を実現することにある。
上記目的は、受信データのバッファリングにＭＰＵを経
由しないＤＭＡ転送を使用し、この動作と並行にプログ
ラムによるバッファに格納されたデータからのスタート
・コード、ストップ・コードまたはそれ以外の制御コー
ドの検出、および誤りチェック処理を行なうことで達成
することが出来る。
由しないＤＭＡ転送を使用し、この動作と並行にプログ
ラムによるバッファに格納されたデータからのスタート
・コード、ストップ・コードまたはそれ以外の制御コー
ドの検出、および誤りチェック処理を行なうことで達成
することが出来る。
回線より取り込まれた受信データはＭＰＵを経んせずに
回線インタフェース装置からＤＭＡ転送で受信バッファ
へ格納される。これと並行してプログラムはＤＭＡ転送
のアドレスポインタを監視する。データの格納を検出す
るとバッファ内の受信データを保存したまま順次１語毎
に受信データを取り出し、プログラムの伝送制御手順処
理により制御コードの検出を行なう。
回線インタフェース装置からＤＭＡ転送で受信バッファ
へ格納される。これと並行してプログラムはＤＭＡ転送
のアドレスポインタを監視する。データの格納を検出す
るとバッファ内の受信データを保存したまま順次１語毎
に受信データを取り出し、プログラムの伝送制御手順処
理により制御コードの検出を行なう。
このようにプログラムによる受信データのスタート・コ
ード、ストップ・コード検出および誤りチェック処理と
ＤＭＡによる回線からの受信データのバッファリング動
作とが並行に独立して行なわれる為、高速伝送が実現で
きる。
ード、ストップ・コード検出および誤りチェック処理と
ＤＭＡによる回線からの受信データのバッファリング動
作とが並行に独立して行なわれる為、高速伝送が実現で
きる。
また、本発明は、プログラム処理方式による１語受信毎
の割込処理や１回復インタフェース装置から受信バッフ
ァへの受信データ転送処理を必要としない為、受信処理
におけるオーバーヘッドを大巾に下げることが出来、受
信データの取りこぼしが発生する様なことはない。
の割込処理や１回復インタフェース装置から受信バッフ
ァへの受信データ転送処理を必要としない為、受信処理
におけるオーバーヘッドを大巾に下げることが出来、受
信データの取りこぼしが発生する様なことはない。
以下、本発明の一実施例を図面により説明する。
第３図は本発明が適用される回線制御装置および計算機
システムの構成例である。
システムの構成例である。
回線制御装置１はＣＰＵ１５からの命令で相手装置Ｆ！
３との回線制御を行なう。
３との回線制御を行なう。
ＭＰＵ１８を搭載した回線制御装置１はプログラム１０
により動作し、ＣＰＵ１５との入出力を行なう為のＣＰ
Ｕインタフェース装置！１６をもつ。
により動作し、ＣＰＵ１５との入出力を行なう為のＣＰ
Ｕインタフェース装置！１６をもつ。
回線制御装置１と相手装置３との送受信は回線２を介し
、ＲＡＭ１７内の送受信バッファと回線インタフェース
装［６の間をＤＭＡＣ５によりＤＭＡ転送して行なう。
、ＲＡＭ１７内の送受信バッファと回線インタフェース
装［６の間をＤＭＡＣ５によりＤＭＡ転送して行なう。
第２図は第３図における回線制御装置内の受信データ処
理の詳細で本発明が適用される実施例である。
理の詳細で本発明が適用される実施例である。
最初ＣＰＵは回線制御装置に対し、イニシャライズ命令
を発行し制御情報９に相手装置との伝送手順およびスタ
ート・コード、ストップ・コード等の制御コード情報を
書き込む。
を発行し制御情報９に相手装置との伝送手順およびスタ
ート・コード、ストップ・コード等の制御コード情報を
書き込む。
第１図、第２図における伝送制御処理の動作を示すもの
である。
である。
ＣＰＵからの起動命令を受けた回線制御装置１はＤＭＡ
Ｃ：５および回線インタフェース装置６に対して動作開
始を要求し、アドレス・ポインタ１２及びＤＭＡＣアド
レスレジスタ１１に受信バッファ４の先頭アドレスをセ
ットして受信監視処理プログラム８を起動する。
Ｃ：５および回線インタフェース装置６に対して動作開
始を要求し、アドレス・ポインタ１２及びＤＭＡＣアド
レスレジスタ１１に受信バッファ４の先頭アドレスをセ
ットして受信監視処理プログラム８を起動する。
ＤＭＡＣ５は動作開始命令を受けても相手装置３からデ
ータが受信され、回線インタフェース装置６からデータ
が入力されないと転送動作１４を行なわずＤＭＡＣは動
作可能な状態で待機する。
ータが受信され、回線インタフェース装置６からデータ
が入力されないと転送動作１４を行なわずＤＭＡＣは動
作可能な状態で待機する。
相手装置３から回線制御装置１ヘデータが送られると回
線インタフェース装置６に受信されたデータは、ＤＭＡ
Ｃ５によって受信ＤＭＡ伝送１４され受信バッファ４へ
のデータ格納を開始する。
線インタフェース装置６に受信されたデータは、ＤＭＡ
Ｃ５によって受信ＤＭＡ伝送１４され受信バッファ４へ
のデータ格納を開始する。
ＤＭＡＣ５は１語のデータ転送をする毎にアドレス・レ
ジスタ１１を更新する。
ジスタ１１を更新する。
受信監視処理プログラム８はアドレス・レジスタ１１と
アドレス・ポインタ１２を比較し、アドレス・レジスタ
１１が受信ＤＭＡ転送１４により更新され、受信データ
１９のバッファリンダが行なわれていることを検出する
と伝送制御手順プログラム７に制御を移す。
アドレス・ポインタ１２を比較し、アドレス・レジスタ
１１が受信ＤＭＡ転送１４により更新され、受信データ
１９のバッファリンダが行なわれていることを検出する
と伝送制御手順プログラム７に制御を移す。
伝送制御手順プログラム７は受信バッファ４内のデータ
を保存したままアドレス・ポインタ１２の指す受信バッ
ファ４内の受信データを１語読み出し、制御情報に登録
されているスタート・コードと比較するとともに誤りチ
ェックを行ない、アドレス・ポインタ１２を更新して受
信監視処理プログラム８に制御を戻す。
を保存したままアドレス・ポインタ１２の指す受信バッ
ファ４内の受信データを１語読み出し、制御情報に登録
されているスタート・コードと比較するとともに誤りチ
ェックを行ない、アドレス・ポインタ１２を更新して受
信監視処理プログラム８に制御を戻す。
受信監視処理プログラム８はアドレス・ポインタ１２と
アドレス・レジスタ１１が一致し、伝送制御手順プログ
ラム７が受信データの全てを処理し終えるまで伝送制御
手順プログラムの起動をくり返す。
アドレス・レジスタ１１が一致し、伝送制御手順プログ
ラム７が受信データの全てを処理し終えるまで伝送制御
手順プログラムの起動をくり返す。
伝送制御手順プログラムは、スタート・コードからスト
ップ・コードまでのデータを検出するとそのデータに誤
りがあったかをチェックする。プログラム１０は受信バ
ッファ４内からスタート・コードとストップ・コード間
の制御コードを除いたデータをＣＰＵへ転送する。
ップ・コードまでのデータを検出するとそのデータに誤
りがあったかをチェックする。プログラム１０は受信バ
ッファ４内からスタート・コードとストップ・コード間
の制御コードを除いたデータをＣＰＵへ転送する。
また、ＣＰＵから送信データが送信バッファ１１内に転
送され、回線制御装置が送信命令を受付けた場合、送信
データに対しては送信処理プログラム２２における前処
理で誤りチェックを行ない、スタート・コード、ストッ
プ・コードおよび誤りチェック・コードをデータに付加
する。
送され、回線制御装置が送信命令を受付けた場合、送信
データに対しては送信処理プログラム２２における前処
理で誤りチェックを行ない、スタート・コード、ストッ
プ・コードおよび誤りチェック・コードをデータに付加
する。
送信データは送信バッファ１１から回線インタフェース
装置６に送信ＤＭＡ転送１３され１回線２を介して相手
装置３へ送出される。
装置６に送信ＤＭＡ転送１３され１回線２を介して相手
装置３へ送出される。
第４図は本発明における伝送制御手順プログラムのフロ
ー ・チャートを示したものであり、受信監視処理プロ
グラムから起動される処理である。
ー ・チャートを示したものであり、受信監視処理プロ
グラムから起動される処理である。
ステップ８１０によってアドレスポインタの指す受信バ
ッファより処理すべきデータを１語読み出す、読み出し
後は直ちにステップＳｌｌにてアドレス・ポインタを更
新し、次の起動に備える。
ッファより処理すべきデータを１語読み出す、読み出し
後は直ちにステップＳｌｌにてアドレス・ポインタを更
新し、次の起動に備える。
後、ステップＳ１２およびステップＳ１３によりスター
ト・コードとストップ・コードの検出処理を行なう。ス
テップＳ１３にてストップ・コードを検出すると、ステ
ップＳ１４で誤りチェックの判定が行なわれ、本プログ
ラム終了後、ＣＰＵへのデータ転送が行なわれる。
ト・コードとストップ・コードの検出処理を行なう。ス
テップＳ１３にてストップ・コードを検出すると、ステ
ップＳ１４で誤りチェックの判定が行なわれ、本プログ
ラム終了後、ＣＰＵへのデータ転送が行なわれる。
ステップＳ１５ではスタート・コードやス１−ツブ・コ
ード以外の制御コードの検出および、その制御コードに
対する伝送制御手順処理が行なわれる。この伝送制御手
順プログラムは、先に述べたＣＰＵによってイニシャル
時に登録された制御情報を基に動作するものである。
ード以外の制御コードの検出および、その制御コードに
対する伝送制御手順処理が行なわれる。この伝送制御手
順プログラムは、先に述べたＣＰＵによってイニシャル
時に登録された制御情報を基に動作するものである。
本方式によればＤＭＡ転送により高速伝送が実現できる
とともに、並行にプログラムで伝送制御手順処理による
制御コードの検出が出来るため、制御コードの設定およ
び検出が柔軟性を持ち、きめ細かに各汎用の手順に対応
できる効果がある。
とともに、並行にプログラムで伝送制御手順処理による
制御コードの検出が出来るため、制御コードの設定およ
び検出が柔軟性を持ち、きめ細かに各汎用の手順に対応
できる効果がある。
本発明によれば１回線制御において信頼性の高い汎用の
手順による伝送の高速化が出来ることにより伝送効率が
向上する効果がある。
手順による伝送の高速化が出来ることにより伝送効率が
向上する効果がある。
またハードウェア回路を増やすことなく安価に複数制御
コードの検出が実現出来ることから経済性の向上に効果
がある。
コードの検出が実現出来ることから経済性の向上に効果
がある。
第１図は本発明の一実施例の動作図、第２図は本発明が
適用される回線制御処理方式の一実施例のブロック図、
第３図は本発明が適用される回線制御および計算機シス
テムの構成図、第４図は本発明が適用される伝送制御手
順プログラムのフローチャートである。
適用される回線制御処理方式の一実施例のブロック図、
第３図は本発明が適用される回線制御および計算機シス
テムの構成図、第４図は本発明が適用される伝送制御手
順プログラムのフローチャートである。
Claims (1)
- １、通信回線を経由し、相手装置とデータ伝送を行う為
に、データを相手装置へ正しく送信し、相手装置から正
しくデータを受信する為に交わされるデータ伝送制御手
順を有し、そのデータ伝送制御手順をマイクロプロセッ
サを介しプログラム処理で行うようにした回線制御装置
において、回線に対する送受信制御をＤＭＡで伝送せし
め、伝送制御に係るデータのスタート・コードやストッ
プ・コード等の制御コード、更に誤りチェック処理をＤ
ＭＡ転送開始と並行にプログラム処理で行うことを特徴
とする回線制御処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62009900A JPS63179644A (ja) | 1987-01-21 | 1987-01-21 | 回線制御処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62009900A JPS63179644A (ja) | 1987-01-21 | 1987-01-21 | 回線制御処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63179644A true JPS63179644A (ja) | 1988-07-23 |
Family
ID=11732988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62009900A Pending JPS63179644A (ja) | 1987-01-21 | 1987-01-21 | 回線制御処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63179644A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02201565A (ja) * | 1989-01-31 | 1990-08-09 | Oki Electric Ind Co Ltd | 遠隔ｉｐｌ制御方式 |
-
1987
- 1987-01-21 JP JP62009900A patent/JPS63179644A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02201565A (ja) * | 1989-01-31 | 1990-08-09 | Oki Electric Ind Co Ltd | 遠隔ｉｐｌ制御方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7383377B2 (en) | Method and apparatus for transferring data | |
| JPS63179644A (ja) | 回線制御処理方式 | |
| US20060129714A1 (en) | Method and apparatus for transferring data | |
| JPS6359042A (ja) | 通信インタ−フエイス装置 | |
| JPH1063617A (ja) | シリアル通信装置 | |
| JPS63228856A (ja) | 通信制御装置 | |
| JP3164996B2 (ja) | シリアルデータ受信装置 | |
| JPS63228855A (ja) | 通信制御装置 | |
| JP2602975B2 (ja) | 調歩同期式通信における受信制御装置 | |
| JPS62135038A (ja) | スレ−ブプロセツサのデ−タ通信方式 | |
| JP2599971B2 (ja) | 通信プロセッサのバス異常検出処理方式 | |
| JP2953878B2 (ja) | データ転送システム | |
| JP3245552B2 (ja) | 転送制御システム | |
| JPS63187943A (ja) | 通信制御装置 | |
| JPS6119145B2 (ja) | ||
| JPS6345820B2 (ja) | ||
| JPH03260859A (ja) | Ｃｐｕ間通信のトレースデータ記録方式 | |
| JPH0444156A (ja) | 転送データ生成装置 | |
| JPS63187944A (ja) | 通信制御装置 | |
| JPH06103181A (ja) | データ処理装置 | |
| JPH0194741A (ja) | 通信制御装置の割込み制御方式 | |
| JPS63172534A (ja) | 誤り演算方式 | |
| JPH09198339A (ja) | バスアダプタ装置 | |
| JPS62111341A (ja) | オ−バラン制御方式 | |
| JPH02250453A (ja) | データ受信装置 |