JPS62135038A - スレ−ブプロセツサのデ−タ通信方式 - Google Patents
スレ−ブプロセツサのデ−タ通信方式Info
- Publication number
- JPS62135038A JPS62135038A JP27545885A JP27545885A JPS62135038A JP S62135038 A JPS62135038 A JP S62135038A JP 27545885 A JP27545885 A JP 27545885A JP 27545885 A JP27545885 A JP 27545885A JP S62135038 A JPS62135038 A JP S62135038A
- Authority
- JP
- Japan
- Prior art keywords
- data
- slave
- address
- slave processors
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はスレーブプロセッサのデータ通信方式に関し、
特に特定の複数のスレーブプロセッサへデータを同時に
送出することを必要とするシステムにおけるスレーブプ
ロセッサのデータ通信方式1゛従来の技術〕 従来、この種のデータ通信方式は、主プロセッサと複数
のスレーブプロセッサとを接続するバスとからなり、前
記スレーブプロセッサは個別アドレスを識別する手段と
、主プロセッサからのデータを格納するバッファと、個
別アドレスと共に主プロセッサから送出されるデータを
バッファに書き込む手段とから構成されていた。
特に特定の複数のスレーブプロセッサへデータを同時に
送出することを必要とするシステムにおけるスレーブプ
ロセッサのデータ通信方式1゛従来の技術〕 従来、この種のデータ通信方式は、主プロセッサと複数
のスレーブプロセッサとを接続するバスとからなり、前
記スレーブプロセッサは個別アドレスを識別する手段と
、主プロセッサからのデータを格納するバッファと、個
別アドレスと共に主プロセッサから送出されるデータを
バッファに書き込む手段とから構成されていた。
上述した従来のスレーブプロセッサのデータ通信方式は
、個別アドレスを識別する手段しかもたないので、主プ
ロセッサからすべてのスレーブプロセッサにデータを送
出する際、順番に各スレーブプロセッサにデータを送出
しなければならず、処理に時間がかかってしまうという
欠点がある。
、個別アドレスを識別する手段しかもたないので、主プ
ロセッサからすべてのスレーブプロセッサにデータを送
出する際、順番に各スレーブプロセッサにデータを送出
しなければならず、処理に時間がかかってしまうという
欠点がある。
本発明のスレーブプロセッサのデータ通信方式は、主プ
ロセッサと複数のスレーブプロセ・ソサとを接続するバ
スとからなり、前記スレーブプロセッサは個別アドレス
と共通アドレスを識別する識別手段と、前記主プロセッ
サからのデータを格納するバ・ソファと、個別アドレス
及び共通アトトスと共に前記主プロセッサから送出され
るデータを前記バッファに書き込む書込み手段と、デー
タに付与された識別符号により該スレーブプロセッサ側
で該データの有効、/無効を判断する判断手段とを備え
ている。
ロセッサと複数のスレーブプロセ・ソサとを接続するバ
スとからなり、前記スレーブプロセッサは個別アドレス
と共通アドレスを識別する識別手段と、前記主プロセッ
サからのデータを格納するバ・ソファと、個別アドレス
及び共通アトトスと共に前記主プロセッサから送出され
るデータを前記バッファに書き込む書込み手段と、デー
タに付与された識別符号により該スレーブプロセッサ側
で該データの有効、/無効を判断する判断手段とを備え
ている。
次に、本発明について図面を参照して説明する。
第1図は本発明のスレーブプロセッサのデータ通信方式
の一実施例を示すブロック図である。
の一実施例を示すブロック図である。
主プロセッサ1とスレーブプロセ・ソサ20.〜22、
〜29がアドレスバス11とデータバス12と書込み信
号13により接続され、スレーブアロセッサ20.〜2
2.〜29はそれぞれ1固別アドレス識別回路4と共通
アドレス識別回路5と主プロセッサ1からのデータを格
納するバッファ3と制御部6とで構成される。
〜29がアドレスバス11とデータバス12と書込み信
号13により接続され、スレーブアロセッサ20.〜2
2.〜29はそれぞれ1固別アドレス識別回路4と共通
アドレス識別回路5と主プロセッサ1からのデータを格
納するバッファ3と制御部6とで構成される。
第2図は第1図における主プロセ・ソサがらスレーブプ
ロセッサに送出されるデータの一例を示すデータ構成図
で、データ71.72.73からなる識別符号7とデー
タ8で構成される。
ロセッサに送出されるデータの一例を示すデータ構成図
で、データ71.72.73からなる識別符号7とデー
タ8で構成される。
第3図は特定の複数のスレーブプロセッサにおけるデー
タの有効/゛無効判断処理の一例を示すフローチャート
である。通常この判断処理は、スレーブプロセ・ソサが
プログラムを実行してなされる。
タの有効/゛無効判断処理の一例を示すフローチャート
である。通常この判断処理は、スレーブプロセ・ソサが
プログラムを実行してなされる。
続いて本実施例の動作について説明する。
例えば、主プロセッサ1がらスレーブプロセッサ20/
\データを送出する場合の動作は、主10セ・ソサ1が
アドレスバス111にスレーブ10セ・ソサ20のアド
レスを送出し、データバス12上にデータを送出する。
\データを送出する場合の動作は、主10セ・ソサ1が
アドレスバス111にスレーブ10セ・ソサ20のアド
レスを送出し、データバス12上にデータを送出する。
スレーブプロセッサ2oは1171 別7ドレス識別回
路4によりアドレスバス11上のアトしスと自分の個別
アドレスとの一致を検出し、データバス12上のデータ
をバッファ3に書き込む、このバ・ソファ3は、順次書
き込み11F4次読み出しメモリで以下FIFOと記す
。P I FO3はデータバス12上のデータを1バイ
トずつ順番に書き込み、スレーブプロセッサ20内の制
御部6の指示により最初に書き込まれた1バイトから順
番に読み出していくものである。このI’1F03に書
き込まれたデータから制御部6の指示により最初に読み
出される1バイトのデータは第2図に示す識別符号7で
ある。この識別符号7を構成するデータに例えば次の意
味を持たせる。データ71が“1°゛のときデータ8は
個別アドレスに対するものとし、データ71が0°゛の
ときデータ8は共通アドレスに対するものとする。従っ
てスレーブプロセッサ20に送られた識別符号7は、デ
ータ7】が″1”で他は特に意味を持たない。
路4によりアドレスバス11上のアトしスと自分の個別
アドレスとの一致を検出し、データバス12上のデータ
をバッファ3に書き込む、このバ・ソファ3は、順次書
き込み11F4次読み出しメモリで以下FIFOと記す
。P I FO3はデータバス12上のデータを1バイ
トずつ順番に書き込み、スレーブプロセッサ20内の制
御部6の指示により最初に書き込まれた1バイトから順
番に読み出していくものである。このI’1F03に書
き込まれたデータから制御部6の指示により最初に読み
出される1バイトのデータは第2図に示す識別符号7で
ある。この識別符号7を構成するデータに例えば次の意
味を持たせる。データ71が“1°゛のときデータ8は
個別アドレスに対するものとし、データ71が0°゛の
ときデータ8は共通アドレスに対するものとする。従っ
てスレーブプロセッサ20に送られた識別符号7は、デ
ータ7】が″1”で他は特に意味を持たない。
このときスレーブプロセ・ソサ20はデータ8を有効デ
ータとして処理する(第3図の判断ステップ#1〉。
ータとして処理する(第3図の判断ステップ#1〉。
次に、主プロセ・ソサ1から全スレーブプロセッサ20
.〜29にデータを送出する場合の動作は、主プロセッ
サ1がアドレスバス11上に全スレーブプロセッサ20
.〜29に共通のアドレスを送出し、データバス12上
にデータを送出する。すべてのスレーブプロセッサ20
.〜29はそれぞれ共通アドレス識別回路5によりアド
レスバス11−ヒのアドレスと共通アドレスとの一致を
検出し、データバス12上のデータをそれぞれP I
FO3に書き込む、制御部6に指示により読み出される
最初の1バイトのデータは前記識別符号7である。
.〜29にデータを送出する場合の動作は、主プロセッ
サ1がアドレスバス11上に全スレーブプロセッサ20
.〜29に共通のアドレスを送出し、データバス12上
にデータを送出する。すべてのスレーブプロセッサ20
.〜29はそれぞれ共通アドレス識別回路5によりアド
レスバス11−ヒのアドレスと共通アドレスとの一致を
検出し、データバス12上のデータをそれぞれP I
FO3に書き込む、制御部6に指示により読み出される
最初の1バイトのデータは前記識別符号7である。
この識別符号7を構成するデータに例えば次の意味をも
たせる。データ71の意味と共にデータ72の意味とし
て、“1”°のときデータ8は全スレーブブロセ・ソサ
20.〜29に対するものとし、°O”のときデータ8
は特定の複数のストーブアロセ・・lすに対するものと
する。従ってすべてのスレーブプロセッサ20.〜29
に送られた識別符号7は、データ71がO“がっデータ
72が1゛となる。このとき、全スレーブプロセッサ2
O0〜29はそれぞれデータ8を有効データとして処理
する(第3図は判断ステ・ツブ#2)。
たせる。データ71の意味と共にデータ72の意味とし
て、“1”°のときデータ8は全スレーブブロセ・ソサ
20.〜29に対するものとし、°O”のときデータ8
は特定の複数のストーブアロセ・・lすに対するものと
する。従ってすべてのスレーブプロセッサ20.〜29
に送られた識別符号7は、データ71がO“がっデータ
72が1゛となる。このとき、全スレーブプロセッサ2
O0〜29はそれぞれデータ8を有効データとして処理
する(第3図は判断ステ・ツブ#2)。
次に、特定の複数のスレーブプロセッサにデータを送出
する場合の動作は、主プロセ・・ノサ1がアドレスバス
11上に全ス1−ブプロセ・・lす20゜〜29に共通
のアドレスを送出しデータバス12上にデータを送出す
る。全スレーブプロセッサ20、〜29はそれぞれ共通
アドレス識別回路5によりアドレスバス11上のアドレ
スと共通アドレスとの一致を判断し、データバス12上
のデータをそれぞれFIF○3に書き込む。制御部6の
指示により読み出される最初の1バイトのデータは前記
識別符号7である。この識別符号7をn4成するデータ
に例えば次の意味をもたせる。データ71の意味とデー
タ72の意味と共にデータ73の意味として、特定の複
数のスレーブプロセッサのグループを示す識別符号とす
る、例えば、スレーブプロセッサ20.〜22にデータ
を送出したいとき、データ73を000011”とする
。従って全スレーブプロセッサ20.〜29に送られた
識別符号7は、データ71が“”o”、データ72が’
o”、データ73が” 000011 ”となる。この
識別符号7のデータ73によりスレーブプロセッサ20
.〜22はデータ8を自分が含まれるグループに対する
ものと判断し有効データとして処理するが、スレーブプ
ロセッサ20.〜22以外のスレーブプロセッサは、デ
ータ8が自分を含むグループに対するものでないと判断
し無効データとして処理する(第3図の判断ステップ#
3 ) 。
する場合の動作は、主プロセ・・ノサ1がアドレスバス
11上に全ス1−ブプロセ・・lす20゜〜29に共通
のアドレスを送出しデータバス12上にデータを送出す
る。全スレーブプロセッサ20、〜29はそれぞれ共通
アドレス識別回路5によりアドレスバス11上のアドレ
スと共通アドレスとの一致を判断し、データバス12上
のデータをそれぞれFIF○3に書き込む。制御部6の
指示により読み出される最初の1バイトのデータは前記
識別符号7である。この識別符号7をn4成するデータ
に例えば次の意味をもたせる。データ71の意味とデー
タ72の意味と共にデータ73の意味として、特定の複
数のスレーブプロセッサのグループを示す識別符号とす
る、例えば、スレーブプロセッサ20.〜22にデータ
を送出したいとき、データ73を000011”とする
。従って全スレーブプロセッサ20.〜29に送られた
識別符号7は、データ71が“”o”、データ72が’
o”、データ73が” 000011 ”となる。この
識別符号7のデータ73によりスレーブプロセッサ20
.〜22はデータ8を自分が含まれるグループに対する
ものと判断し有効データとして処理するが、スレーブプ
ロセッサ20.〜22以外のスレーブプロセッサは、デ
ータ8が自分を含むグループに対するものでないと判断
し無効データとして処理する(第3図の判断ステップ#
3 ) 。
以上説明したように本発明は、主プロセッサからスレー
ブプロセッサに送出するデータに識別符号を付与し、ス
レーブプロセッサ側に共通アドレスを識別する回路と識
別符号を判断するプログラムを有することにより、すべ
てのスレーブプロセッサもしくは特定の複数のスレーブ
プロセッサに同時にデータを送出できる効果がある。
ブプロセッサに送出するデータに識別符号を付与し、ス
レーブプロセッサ側に共通アドレスを識別する回路と識
別符号を判断するプログラムを有することにより、すべ
てのスレーブプロセッサもしくは特定の複数のスレーブ
プロセッサに同時にデータを送出できる効果がある。
第1図は本発明のスレーブプロセッサのデータ通信方式
の一実施例を示すブロック図、第2図は第1図における
主プロセッサからスレーブブロセ・ソサに送出されるデ
ータの一例を示すデータ構成図、第3図は特定の複数の
スレーブプロセッサにおけるデータの有効7/無効の判
断処理の一例の示すフローチャー1へである。 1・・・主プロセッサ、11・・・アドレス、12・・
・データバス、13・・・書込み信号、20.〜22.
〜29・・・スレーブプロセッサ、3・・・バッファ、
4・・・個別アドレス識別回路、5・・・共通アドレス
識別回路、6・・・制御部、7・・・識別符号、71.
72,73.8・・・データ。
の一実施例を示すブロック図、第2図は第1図における
主プロセッサからスレーブブロセ・ソサに送出されるデ
ータの一例を示すデータ構成図、第3図は特定の複数の
スレーブプロセッサにおけるデータの有効7/無効の判
断処理の一例の示すフローチャー1へである。 1・・・主プロセッサ、11・・・アドレス、12・・
・データバス、13・・・書込み信号、20.〜22.
〜29・・・スレーブプロセッサ、3・・・バッファ、
4・・・個別アドレス識別回路、5・・・共通アドレス
識別回路、6・・・制御部、7・・・識別符号、71.
72,73.8・・・データ。
Claims (1)
- 主プロセッサと複数のスレーブプロセッサとを接続する
バスとからなり、前記スレーブプロセッサは個別アドレ
スと共通アドレスを識別する識別手段と、前記主プロセ
ッサからのデータを格納するバッファと、個別アドレス
及び共通アドレスと共に前記主プロセッサから送出され
るデータを前記バッファに書き込む書込み手段と、デー
タに付与された識別符号により該スレーブプロセッサ側
で該データの有効/無効を判断する判断手段とを備え、
特定の複数のスレーブプロセッサへデータを転送するこ
とを特徴とするスレーブプロセッサのデータ通信方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27545885A JPS62135038A (ja) | 1985-12-06 | 1985-12-06 | スレ−ブプロセツサのデ−タ通信方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27545885A JPS62135038A (ja) | 1985-12-06 | 1985-12-06 | スレ−ブプロセツサのデ−タ通信方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62135038A true JPS62135038A (ja) | 1987-06-18 |
Family
ID=17555807
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27545885A Pending JPS62135038A (ja) | 1985-12-06 | 1985-12-06 | スレ−ブプロセツサのデ−タ通信方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62135038A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6464494A (en) * | 1987-09-04 | 1989-03-10 | Toshiba Corp | Digital key telephone system |
JPS6464493A (en) * | 1987-09-04 | 1989-03-10 | Toshiba Corp | Digital key telephone system |
JP2011130888A (ja) * | 2009-12-24 | 2011-07-07 | Sophia Co Ltd | 遊技機 |
JP2011130890A (ja) * | 2009-12-24 | 2011-07-07 | Sophia Co Ltd | 遊技機 |
-
1985
- 1985-12-06 JP JP27545885A patent/JPS62135038A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6464494A (en) * | 1987-09-04 | 1989-03-10 | Toshiba Corp | Digital key telephone system |
JPS6464493A (en) * | 1987-09-04 | 1989-03-10 | Toshiba Corp | Digital key telephone system |
JP2011130888A (ja) * | 2009-12-24 | 2011-07-07 | Sophia Co Ltd | 遊技機 |
JP2011130890A (ja) * | 2009-12-24 | 2011-07-07 | Sophia Co Ltd | 遊技機 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04257054A (ja) | チャネル間接続装置 | |
US6108755A (en) | Asynchronous access system to a shared storage | |
JPS62135038A (ja) | スレ−ブプロセツサのデ−タ通信方式 | |
EP0376003A2 (en) | Multiprocessing system with interprocessor communications facility | |
JPS63228856A (ja) | 通信制御装置 | |
JPH0223060B2 (ja) | ||
JPS5917445B2 (ja) | デ−タ転送方式 | |
JP2837522B2 (ja) | 入出力命令制御方式 | |
JPS608949A (ja) | 汎用インタ−フエ−スバスアナライザ | |
JPH036766A (ja) | マルチプロセッサ装置における同報通信方式 | |
JPS6130300B2 (ja) | ||
JPS6049464A (ja) | マルチプロセッサ計算機におけるプロセッサ間通信方式 | |
JPS63228855A (ja) | 通信制御装置 | |
JP2667285B2 (ja) | 割込制御装置 | |
JP3211694B2 (ja) | マルチプロセッサ接続方式 | |
JP3086245B2 (ja) | 他系アクセス指定装置 | |
JP2824890B2 (ja) | Scsiプロトコル制御装置 | |
JPS6118058A (ja) | デ−タ転送方式 | |
JPH01133444A (ja) | システムバス制御装置 | |
JPS5856891B2 (ja) | 情報処理システム | |
JPS6415853A (en) | Memory access processing system | |
JPS60246152A (ja) | デ−タ交換処理方式 | |
JPS6444558A (en) | Memory access control system | |
JPH01234962A (ja) | バス制御方式 | |
JPS6168664A (ja) | 入出力装置アドレス設定方式 |