JPS5917445B2

JPS5917445B2 - デ−タ転送方式

Info

Publication number: JPS5917445B2
Application number: JP54065124A
Authority: JP
Inventors: 悟斎藤
Original assignee: Omron Tateisi Electronics Co
Current assignee: Omron Corp
Priority date: 1979-05-25
Filing date: 1979-05-25
Publication date: 1984-04-21
Also published as: JPS55157025A

Description

【発明の詳細な説明】この発明はデータ転送方式に関し、特に、データ転送線
と制御線とによつて結ばれる２台の制御装置間でデータ
の授受を行なうようなデータ転送方式に関する。

従来より、２台の制御装置間でデータのやりとりを行な
う方式として、ハンドシェイク（ＨａｎｄＳｈａｋｅ）
方式が知られている。

このハンドシェイク方式は伝送すべきデータのバイト長
が不特定な場合、最初にデータのバイト長を伝送してい
る。ところが、一方の制御装置から５バイトのデータを
送るべきところを他方側の制御装置が６バイトであると
判断してしまう場合がある。このようなときには、一方
の制御装置からデータを伝送し終えても、他方側の制御
装置はまだデータが送られてくるものとして待機し、転
送未完状態になる。また、逆の場合には、データの転送
を終えていなくても、転送が終了したものと判別してし
まい転送完了状態になつてしまうような転送ミスを生じ
る場合があつた。そこで、この発明はデータを転送する
ときの転送ミスを少なくし得て、より確実にデータ転送
できるようなデータ転送方式を提供することを主たる目
的とする。

この発明を要約すれば、データの転送を開始するときに
、一方の制御装置によつて伝送すべきデータのバイト長
を表わすデータを複数のデータ転送線に送出するととも
に、複数の制御線のうちの１本を所定の論理状態に保持
し、データ転送が終了したときにその制御線の論理状態
を反転し、他方の制御装置によつて転送されてくるデー
タのバイト数を計数し、その計数値が所定に値になりか
つ制御線の論理状態の反転を判別したことに基づいてデ
ータ転送を終了し、バイト数の計数するタイミングと制
御線の論理状態が反転するタイミングとを比較してそれ
ぞれのタイミングがずれているとき転送エラーであるこ
とを判別するようにしたものである。

以下に、図面に示す実施例とともにこの発明をより具体
的に説明する。

第１図はこの発明の一実施例が適用される制御装置の概
略プロツク図である。

構成において、第１の制御装置１０は中央処理装置（以
下、ＣＰＵ）１１と、リードオンリメモリ（以下、ＲＯ
Ｍ）１２と、ランダムアクセスメモリ（以下、ＲＡＭ）
１３と、ステータスインターフエイス１４と、データバ
スインターフエイス１５とを含む。ＣＰＵｌｌはＲＯＭ
ｌ２に予め記憶されているプログラムに基づいて演算制
御したり、データの転送制御を行うものである。ＣＰＵ
ｌｌによつて演算されたデータはＲＡＭｌ３に記憶され
る。このＲＡＭｌ３はカウンタとしての記憶領域１３１
を含む。このカウンタ１３１はデータを１バイト転送す
るごとに歩進されるものであつて、転送すべきデータの
バイト長を計数する。ステータスインターフエィス１４
は第１の制御装置１０と第２の制御装置２０との間で制
御信号のやりとりを行うものであり、データバスインタ
ーフエイス１５は同じくデータのやりとりを行うもので
ある。第２の制御装置２０は第１の制御装置１０と同様
にして構成される。

そして、第１の制御装置１０と第２の制御装置２０とは
、５本の制御線としての制御バス３１と、８本のデータ
転送線としてのデータバス３２とによつて接続される。
５本の制御バス３１はそれぞれＢＢ信号，０Ｗ信号，０
Ｒ信号，ＩＷ信号およびＲ信号を送るものである。

この５本の信号のうちＢＢ信号はデータバス３２を介し
てデータを転送するとき、ＣＰＵ２ｌによつて論理「０
」に設定されるものである。０Ｗ信号はＣＰＵ２ｌによ
つてデータバス３２にデータが転送されたことを表わす
信号である。

０Ｒ信号は制御装置１０のＣＰＵｌｌがＣＰＵ２ｌから
送られてきたデータを読込んだことを表わす信号である
。

ＩＷ信号はＣＰＵｌｌによつてデータバス３２にデータ
が転送されたことを表わす信号である。ＩＲ信号はＣＰ
Ｕ２ｌがＣＰＵｌｌから送られてきたデータを読込んだ
ことを表わす信号である。第２図は制御装置１０から制
御装置２０にデータを転送する場合の波形図であり、特
に第２図ａはＣＰＵｌｌの動作を示し、第２図ｂはＣＰ
Ｕ２ｌの動作を示す。

なお、この第２図において、実線はＣＰＵｌｌによる制
御を示し、点線はＣＰＵ２ｌによる制御を示す。第３図
はこの発明の一実施例によつて制御装置１０から制御装
置２０にデータを転送する場合の具体的な動作を説明す
るためのフロー図であり、特に第３図ａは制御装置１０
の動作を示し、第３図・ｂは制御装置２０の動作を示す
。

次に、第１図ないし第３図を参照して制御装置１０から
制御装置２０にデータを転送する場合の動作について説
明する。

なお、制御装置１０から制御装置２０にデータを転送す
る場合は、５本の制御バス３１のうちＷ信号とＢＢ信号
とＩＲ信号とが用いられる。まず、第１の制御装置１０
のＣＰＵｌｌは、データバスインターフエイス１５から
データバス３２を介して制御装置２０にデータを転送す
るために、ＩＷ信号を論理「Ｏ」（以下、単に「０」と
称する）に設定する。第２の制御装置２０に含まれるＣ
ＰＵ２ｌは、常時ＣＰＵｌｌから「０］の１Ｗ信号が送
られて来るまで待機している。そして、ＣＰＵ２ｌはＷ
信号が「Ｏ」になつたことを判別すると、ＣＰＵｌｌか
らのデータの読込みが可能であることを表わすために、
ＩＲ信号を「０］に設定する。同時に、データ転送中す
なわちハンドシエイタ期間であることを表わすためにＢ
Ｂ信号を「Ｏ」に設定する。ＣＰＵｌｌはＣＰＵ２ｌか
らＲ信号およびＢＢ信号がともに「Ｏ」に設定されたこ
とを判別すると、ＩＷ信号を論理「１」（以下、単に「
１」と称する）に設定する。ＣＰＵ２ｌはＲ信号および
ＢＢ信号を「Ｏ」に設定した後に、「１］のＷ信号が送
られてくるまで待機している。そして、Ｗ信号が「１」
になつたことを判別すると、Ｒ信号を「１］にする。Ｃ
ＰＵｌｌはＲ信号が「１］になつたことを判別すると、
ＲＡＭｌ３に含まれるカウンタ１３１に、制御装置１０
から転送すべきデータのバイト長をセツトする。

同時に、１バイト目のデータとしてそのバイト長をデー
タバスインターフエイス１５からデータバス３２を介し
て制御装置２０に転送する。さらに、データバス３２を
介してデータを転送したことを制御装置２０に知らせる
ためにＩＷ信号を「Ｏ」にセツトする。ＣＰＵ２ｌでは
、ＩＷ信号が［０」に設定されるまで待機していて、「
Ｏ」に設定されたことを判別すると、データバス３２か
らデータバスインターフエイス２５を介して与えられた
データのバイト長を読込み、ＲＡＭ２３に含まれるカウ
ンタ２３１にセツトする。そして、そのバイト長のデー
タを読込んだことをＣＰＵｌｌに知らせるために、Ｒ信
号を［０」にセツトする。ＣＰＵｌｌはＣＰＵ２ｌがＩ
Ｒ信号を［０」にセツトするまで待機していて、Ｒ信号
が「０」になつたことを判別すると、ＢＢ信号が「０」
の状態を保持しているか否かを判別する。

もし、このときＢＢ信号が［１」に設定されていれば、
まだデータを転送していないにもかかわらず、ＣＰＵ２
ｌがまちがつてデータの転送が完了したものと判別しエ
ラー処理する。すなわち、ＣＰＵｌｌは１バイトのデー
タを転送している間ＢＢ信号の論理を判別していて、デ
ータを転送しているにもかかわらずＢＢ信号が［１」に
なつたときには、第２の制御装置２０のカウンタ２３１
にセツトされたバイト長が少ないものとみなす。ＢＢ信
号が「０」に保持されていることを判別すると、ＩＷ信
号を「１」に設定する。ＣＰＵ２ｌはＩＷ信号が「１」
に設定されるまで待機していて、「１」に設定されたこ
とを判別すると、１Ｒ信号を「１」に設定する。

ＣＰＵｌｌはＷ信号を「１」に設定した後に、Ｒ信号が
［１」に設定されるまで待機している。そして、ＩＲ信
号が「１」に設定されたことを判別すると、ＲＡＭｌ３
に記憶している２バイトめのデータすなわち最初のデー
タを転送する。そして、データの転送したことを知らせ
るために、ＩＷ信号を「ｏ」に設定する。一方、ＣＰＵ
２ｌはＩＷ信号が「０」になるまで待機していて、ＩＷ
信号が［０」になつたことを判別すると、転送されてき
た２バイトめのデータを読込みＲＡＭ２３にストアする
。そして、最初のデータの転送を終えたため、カウンタ
２３１にストアしているデータのバイト長ｎを「１」だ
け減算する。そして、転送されてくるべきデータのバイ
ト長が「０」になつたか否かを判別し、「０」になつた
ことを判別すると、データ転送が終えたことを表わすた
めにＢＢ信号を「１」にセツトするが、バイト長が「Ｏ
］でなければ、続いて次のデータの転送を要求するため
にＩＲ信号を［０］にする。一方、ＣＰＵｌｌはＩＲ信
号が「Ｏ］になるまで待機していて、ＩＲ信号が［０」
になつたことを判別すると、自已のカウンタ１３１のデ
ータ長を見て転送すべきデータがあるかないか、すなわ
ちデータの転送が終了したか否かを判別する。

転送すべきデータがなければＣＰＵ２ｌのデータの転送
が終了したことを判別して、ＢＢ信号を「１」に設定し
ているか否かを判別する。データの転送が終了していな
ければ、ＢＢ信号が「Ｏ」か否かを判別する。すなわち
、まだ転送すべきデータがあるにもかかわらずＢＢ信号
が「１」に設定されていれば、ＣＰＵ２ｌがまちがつて
データの転送が終了したものとみなしエラー処理する。
ＢＢ信号が「Ｏ］であれば、次のデータの転送すること
を知らせるためにＷ信号を「１］にする。そして、ＣＰ
Ｕ２ｌからＩＲ信号が「１］に設定されるまで待機し、
「１」に設定されれば３バイト目のデータすなわち２番
目のデータを転送する。以後、前述の説明と同様にして
、カウンタ１３１のバイト長が「Ｏ」になるまでデータ
を転送する。また、ＣＰＵ２ｌでは、ＩＲ信号を「０」
に設定した後Ｗ信号が「Ｏ］に設定されるまで待機し、
］１Ｗ信号が「１」になると、前述の説明と同様にして
転送されてくるデータをＲＡＭ２３に記憶するとともに
、カウンタ２３１のバイト長を減算する。ＣＰＵ２ｌは
カウンタ２３１の計数値が［０」９になつたことを判別
すると、データの転送が終了したことを判別し、ＢＢ信
号を「１」にセツトするとともに、１Ｒ信号を「０」に
する。

応じて、ＣＰＵｌｌはＩＲ信号が「Ｏ］になつたことを
判別し、自己のカウンタ１３１のバイト長が「Ｏ］゛５
になつて転送すべきデータがないことを判別すると、Ｂ
Ｂ信号が「１」になつたか否かを判別する。ＢＢ信号が
［１」でなければ、ＣＰＵ２ｌは最初にデータのバイト
長の読込みをまちがつたものとしてエラー処理する。す
なわち、ＣＰＵｌｌが全″Ｏてのヂータを転送したにも
かかわらずＣＰＵ２ｌがＢＢ信号を「Ｏ」にセツトしな
いということは、カウンタ２３１にまだバイト長が残つ
ていることであり、これはＣＰＵ２ｌが最初にデータの
バイト長を読込むときにまちがつたものであるから工ラ
一として処理する。もし、ＣＰＵｌｌは転送すべきデー
タがないことを判別しかつＢＢ信号が「１」に設定され
ていることを判別すると、データバス３２をクリアしか
つＩＷ信号を「１」にして全ての動作を終了する。また
、ＣＰＵ２ｌはＩＷ信号が「１」になるまで待機してい
て、Ｗ信号が「１」になつたことを判別すると、ＩＲ信
号を「１」にして全てのデータを終了する。このように
、データを転送するときに、まずデータのバイト長をそ
れぞれのカウンタ１３１および２３１にセツトするとと
もに、データを転送している間はＢＢ信号を「０」にし
、１バイトのデータを転送するごとにそれぞれのカウン
タを減算し、カウンタのバイト長が［０」になりかつＢ
Ｂ信号が１になつたとき全てのデータの転送が終了した
ことを判別するようにしているため、第１の制御装置１
０と第２の制御装置２０との間で転送すべきデータのバ
イト長を読みまちがつてもエラーとして処理することが
できる。したがつて、データ転送をより正確に行うこと
ができるという利点がある。第４図はこの発明の他の実
施例として第２の制御装置から第１の制御装置にデータ
を転送する場合の波形図であり、特に第４図ａは第１の
制御装置１０の動作波形図であり、第４図ｂは第２の制
御装置２０の動作波形図である。

第５図はこの発明の他の実施例の具体的な動作を説明す
るためのフロー図であり、特に第５図ａは第１の制御装
置１０の動作を示し、第５図１ｂは第２の制御装置２０
の動作を示す。次に、第１図、第４図および第５図を参
照して、この発明の他の実施例の動作について説明する
。

なお、この実施例は第２の制御装置２０から第１の制御
装置１０にデータを転送するものであり、前述の第２図
および第３図の説明と異なる点は、５本の制御バスのう
ちＢＢ信号と０Ｒ信号と０Ｗ信号とを用い、ＣＰＵ２ｌ
がデータ転送の主導権を有している以外はほぼ同じであ
る。そのため、ここでは簡単に動作説明をすることにす
る。まず、第２の制御装置２０のＣＰＵ２ｌはＣＰＵ２
ｌからＣＰＵｌｌに対してデータを転送するために、０
Ｗ信号を「Ｏ」にするとともに、ハンドシエイク期間を
表わすＢＢ信号を「Ｏ］にする。

そして、ＣＰＵｌｌがＢＢ信号および０Ｗ信号が「Ｏ」
になつたことを判別すると、ＣＰＵｌｌがＣＰＵ２ｌか
らのデータを読込み可能になつたことを表わすために０
Ｒ信号を［０」にする。さらに、ＣＰＵ２ｌが０Ｗ信号
を「１」にすると、ＣＰＵｌｌはＢＢ信号が「０」か否
かを判別する。すなわち、データが転送中であるにもか
かわらずＢＢ信号が「１」になると、ＣＰＵ２ｌがまち
がつてデータの転送が完了したことを判別したものとみ
なしてエラー処理する。ＣＰＵｌｌが０Ｒ信号を［１」
にすると、ＣＰＵ２ｌは転送すべきデータのバイト長を
カウンタ２３１にセツトするとともにデータバス３２を
介して制御装置１０に転送する。そして、データの転送
したことを表わすために０Ｗ信号を「０」にする。ＣＰ
Ｕｌｌは０Ｗ信号が「Ｏ］になつたことを判別すると、
転送されてきたデータのバイト長を読込み、カウンタ１
３１にセツトするとともに、０Ｒ信号を「Ｏ」にする。
ＣＰＵ２ｌは０Ｒ信号が［０」になると、０Ｗ信号を［
１］にする。

ＣＰＵｌｌは０Ｗ信号が「１」になると、データの転送
が終了したか否かを判別する。そして、データの転送が
終了していないにもかかわらずＢＢ信号が「０」になつ
ていれば、エラー処理し、ＢＢ信号が「０」であれば０
Ｒ信号を「１］にする。ＣＰＵ２ｌは０Ｒ信号が「１］
になると、次のデータを転送し、それを表わすために０
Ｗ信号を「０」にする。ＣＰＵｌｌは０Ｗ信号が「０」
になると、２番目のデータを読込みかつカウンタ１３１
の内容を減算し、０Ｒ信号を［０」にする。ＣＰＵ２ｌ
は０Ｒ信号が「０」になると、自己のカウンタ２３１を
計数しているバイト長を減算し、そのバイト長が「Ｏ」
でないことを判別すると０Ｗ信号を「１」にする。ＣＰ
Ｕｌｌは０Ｗ信号が「１」になると、前述の説明と同じ
動作を繰返す。また、ＣＰＵ２ｌも０Ｗ信号を「１］に
した後に、ＣＰＵｌｌが０Ｒ信号を［１」にしたことを
判別すると、前述の説明と同様にして次のデータを転送
する。ＣＰＵ２ｌはカウンタ２３１の計数値がＯであれ
ば、データの転送が終了したことを判別し、ＢＢ信号を
「１」にする。

そして、データバス３２をクリアし、０Ｗ信号を「１」
にする。ＣＰＵｌｌはデータの転送が完了したにもかか
わらずＢＢ信号が「１」でなければカウンタ１３１にセ
ツトしたバイト長ｎを読みまちがつたものとしてエラー
処理する。すなわち、データの転送が終了したにもかか
わらず、ＣＰＵｌｌから「０」のＢＢ信号が送られてい
ることは、カウンタ１３１にセツトしたデータのバイト
長ｎが大きく読み違えたものであるため、エラーとして
処理する〇ＣＰＵ１１はカウンタ１３１の内容が「Ｏ」
でありかつＢＢ信号が［１」であれば０Ｒ信号を「１」
にして動作を終了する。また、ＣＰＵ２ｌは０Ｒ信号が
「１」であればＣＰＵｌｌもデータの転送が完了したも
のと判別し動作を終了する。このように、第２の制御装
置２０から第１の制御装置１０にデータを転送する場合
であつても、カウンタ１３１および２３１によつて計数
されているデータのバイト長およびＢＢ信号の論理状態
に基づいてそれぞれ確実にデータの転送が終了したこと
を判別することができる。

したがつて、第２図および第３図で説明した動作とこの
第４図および第５図で説明した動作とを組合わせること
によつて、第１の制御装置１０および第２の制御装置２
０の間で正確にデータの転送を行うことができるという
利点がある。以上のように、この発明によれば、データ
の転送を開始するときに一方の制御装置によつて伝送す
べきデータのバイト長を表わすデータを複数のデータ転
送線に送出するとともに複数の制御線のうちの或る１本
の制御線を所定の論理状態に保持し、データ転送が終了
したことに応じて制御線のノ論理状態を反転し、他方の
制御装置によつて転送されてくるデータのバイト数を計
数し、その計数値が所定の値になりかつ制御線の論理状
態の反転を判別したことに応答して、データの転送終了
を判別し、バイト数の計数するタイミングと制御線の論
理状態の反転するタイミングとがずれているとき転送エ
ラーであることを判別するようにしたため、より確実に
データの転送が終了したことを判別できるとともに、も
しデータの転送誤りがあればその転送エラーを容易に判
別することができる。

【図面の簡単な説明】

第１図はこの発明の一実施例が適用される制御装置の概
略プロツタ図である。第２図はこの発明の一実施例の動作を説明するための波
形図である。第３図はこの発明の一実施例の具体的な動
作を説明するためのフロー図である。第４図はこの発明
の他の実施例の動作波形図である。第５図はこの発明の
他の実施例の具体的な動作を説明するためのフロー図で
ある。図において、１０は第１の制御装置、２０は第２
の制御装置、１１，２１は中央処理装置、１２，２２は
リードオンリメモＩ八１３，２３はランダムアクセス
メモリ、１３１，２３１はカウンタ、１４，２４はステ
ータスインターフエイス、１５，２５はデータバスイン
ターフエイス、３１は制御バス、３２はデータバスを示
す。

Claims

【特許請求の範囲】

１第１および第２の制御装置が複数のデータ転送線と
複数の制御線とによつて接続され、前記複数の制御線の
制御に基づいて、前記複数のデータ転送線を介して任意
のバイト長のデータの授受を行なうデータ転送方式であ
つて、前記データの転送開始時に、前記第２の制御装置
によつて伝送すべきデータのバイト長を表わすデータを
前記複数のデータ転送線に送出するとともに前記複数の
制御線のうち或る制御線を所定の論理状態に保持し、前
記伝送すべきバイト長のデータ転送が終了したことに応
じて、前記第２の制御装置によつて前記或る制御線の論
理状態を反転し、前記第１の制御装置によつて転送され
てくるデータのバイト数を計数し、その計数値が所定の
値になりかつ前記或る制御線の論理状態が反転したこと
に応じて、前記第１および第２の制御装置間におけるデ
ータ転送の終了したことを判別し、前記バイト数の計数
するタイミングと前記或る制御線の論理状態の反転する
タイミングとを比較し、それぞれのタイミングがずれて
いるとき転送エラーであることを判別するようにした、
データ転送方式。