JPS6298444A - デ−タ通信方式 - Google Patents
デ−タ通信方式Info
- Publication number
- JPS6298444A JPS6298444A JP60237263A JP23726385A JPS6298444A JP S6298444 A JPS6298444 A JP S6298444A JP 60237263 A JP60237263 A JP 60237263A JP 23726385 A JP23726385 A JP 23726385A JP S6298444 A JPS6298444 A JP S6298444A
- Authority
- JP
- Japan
- Prior art keywords
- data
- frame
- header
- memory
- line control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「発明の利用分野〕
本発明は局所ネットワーク（Ｌｏｃａｌ Ａｒｅａ Ｎ
ｅｔｗｏｒｋ。
ｅｔｗｏｒｋ。
ＬＡＮ）に接続されたステーション間の通信に係り、ス
テーションに内蔵された通信制御ボード内で通信処理を
行う場合に、好適なデータ通信方式〔発明の背景〕 ＬＡ、Ｈに接続された複数のステーション間で通信を行
う場合、ステーションに接続された通信制御部内にロー
カルメモリを持ち、回線から入力されるデータをこのロ
ーカルメモリにＤＭＡ転送し、通信処理をした後、ロー
カルメモリから、ステーションの主メモリＩ’） Ｍ
Ａ転送している。この方式だと以下、２点の問題点があ
る。
テーションに内蔵された通信制御ボード内で通信処理を
行う場合に、好適なデータ通信方式〔発明の背景〕 ＬＡ、Ｈに接続された複数のステーション間で通信を行
う場合、ステーションに接続された通信制御部内にロー
カルメモリを持ち、回線から入力されるデータをこのロ
ーカルメモリにＤＭＡ転送し、通信処理をした後、ロー
カルメモリから、ステーションの主メモリＩ’） Ｍ
Ａ転送している。この方式だと以下、２点の問題点があ
る。
（１） 回線とステーション間のデータ転送に、２回の
ＤＭＡ転送が必要である。
ＤＭＡ転送が必要である。
（２）通信制御ボード内に、データ受信用のメモリをた
くさん持つ必要があり、ハードウェア敗もかなり多くな
る。
くさん持つ必要があり、ハードウェア敗もかなり多くな
る。
そこで、効率の良いデータ転送ができ、よりコンパクト
な通信制御ボードを構築する必要が生じた。
な通信制御ボードを構築する必要が生じた。
本発明の目的は、ネットワークに接続されているステー
ションにおいて、回線とステーション間のデータ転送に
効率良く行い、コンパクトなデータ通信方式を提供する
ことにある。
ションにおいて、回線とステーション間のデータ転送に
効率良く行い、コンパクトなデータ通信方式を提供する
ことにある。
ステーションに内蔵される通信制御ボードは、データを
回線に送受信する回線制御部と送受信データを格納する
メモリ間のデータ転送をＤＭＡ転送により実現するもの
である。本発明は、今、回線に対して送受信しＪ：うと
しているものが、フレームのヘッダであるか、データで
あるかを識別し、回線制御部とローカルメモリ間のＤ
Ｍ Ａ転送と、回線制御部とステーション内の主メモリ
間のＤＭＡ転送とを切替える。
回線に送受信する回線制御部と送受信データを格納する
メモリ間のデータ転送をＤＭＡ転送により実現するもの
である。本発明は、今、回線に対して送受信しＪ：うと
しているものが、フレームのヘッダであるか、データで
あるかを識別し、回線制御部とローカルメモリ間のＤ
Ｍ Ａ転送と、回線制御部とステーション内の主メモリ
間のＤＭＡ転送とを切替える。
これにより、フレームのヘッダとデータを異なるバスの
メモリにに格納できる。
メモリにに格納できる。
以下、本発明の一実施例を第１〜４図を参照しく３）
て説明する。
第１図は、本発明の一実施例を示すブロック図である。
本実施例における通信制御ボート２は、ローカルプロセ
ッサ７、プログラム及びプＣｌグラ１１実行に必要とな
るワークデータを格納する為のローカルメモリ８、通信
制御ボード２と通信路とのインタフェースをとる回線制
御部１１、回線２２への送受信データを一時的に蓄える
ファースト・イン・ファースト・アウト（ＦＴＦＯ）バ
ッファ１０、送受信データの転送の際のバス制御を行う
バスコントローラ９、及びローカルメモリ８とＦ’ＴＰ
Ｏバッファ１０間のｒ）ＭＡＡ転送制御するＩＴＩ Ｍ
Ａコントローラ１２で構成される。通信制御ボード２
は、直接ステーション１内のシステムバスに接続され、
ネットワークの通信制御を行う。
ッサ７、プログラム及びプＣｌグラ１１実行に必要とな
るワークデータを格納する為のローカルメモリ８、通信
制御ボード２と通信路とのインタフェースをとる回線制
御部１１、回線２２への送受信データを一時的に蓄える
ファースト・イン・ファースト・アウト（ＦＴＦＯ）バ
ッファ１０、送受信データの転送の際のバス制御を行う
バスコントローラ９、及びローカルメモリ８とＦ’ＴＰ
Ｏバッファ１０間のｒ）ＭＡＡ転送制御するＩＴＩ Ｍ
Ａコントローラ１２で構成される。通信制御ボード２
は、直接ステーション１内のシステムバスに接続され、
ネットワークの通信制御を行う。
第２図に、ステーション１と通信制御ボード２とのイン
タフェースを示す。ステーション１は、＝１マントＦＴ
ＦＴ＋ １３を介し１通信制御ボード２にコマンドを発
行する。通信制御ボード２は、ステータスＦＴＰＯ１５
を介し、ステーション１からの要求に対する応答及び、
通信制御ボード２の状態を通知する。入力ＦＴＦ（１１
４及び出力ＦＴＦＯ１，６は、コマンドＦＴＦＯ１３或
いは、ステータスＦＴＦＯＩＦ５の内容を補助するもの
として使用する。
タフェースを示す。ステーション１は、＝１マントＦＴ
ＦＴ＋ １３を介し１通信制御ボード２にコマンドを発
行する。通信制御ボード２は、ステータスＦＴＰＯ１５
を介し、ステーション１からの要求に対する応答及び、
通信制御ボード２の状態を通知する。入力ＦＴＦ（１１
４及び出力ＦＴＦＯ１，６は、コマンドＦＴＦＯ１３或
いは、ステータスＦＴＦＯＩＦ５の内容を補助するもの
として使用する。
次に実際の動作について説明する。ステーション１から
回線２２へのデータ送信を考える。ステーション１は、
主メモリ６上に送信データを生成する。その際、送信デ
ータは、バッファ形式をとり、複数のバッファをチェイ
ンしておいても良い。
回線２２へのデータ送信を考える。ステーション１は、
主メモリ６上に送信データを生成する。その際、送信デ
ータは、バッファ形式をとり、複数のバッファをチェイ
ンしておいても良い。
送信データを生成したメインプロセッサ５は、バッファ
の先頭アドレス（バッファがチェインされている場合は
、全バツ：ファの先頭アドレス）を入力ＦＩＦＯ１４に
入力し、ローカルプロセッサ７に対して送信データの存
在するアドレスを通知しておく。その移、コマンドＦＴ
ＦＯ１，３を介し、ローカルプロセッサ７に送信要求を
出す。ローカルプロセッサ７は、入力口Ｆ０１４かｒ）
送信データの格納されているアドレスを知り、フ【ノー
ムの送信に必要なヘッダをローカルメモリ８Ｉ−、に作
成する。次に、ローカルメモリ８内のヘッダ及び主メモ
リ６内の送信データを回線制御部１１にＤＭＡ転送する
為に、ＤＭＡコントローラ１．２に対してＤＭＡ転送要
求を出す。ＤＭＡコントローラ１２は、送信ＦＴＦＯＩ
Ｏに入りきらなくなるまで、ヘッダ、送信データの順に
ｒ） Ｍ Ａ転送する。送信ＦＴＦＯＩＯにデータが入
りきらなくなると、ＤＭＡコントローラ１２は、ＤＭＡ
転送を中断し、ローカルプロセッサ７に制御を戻す。そ
こでローカルプロセッサ７は、回線制御部１１に対して
フレーム送信要求を出す。回線制御部１１は、回線２２
へのデータ送信が可能になると、送信ＰＩＦＯ１Ｏから
データを読み込み、回線２２に送出する。ここで送信Ｐ
ＩＦＯ１０に１バイトでも空きが生じると、再びＤＭＡ
コントローラ１２が作動し、送信データをメモリから送
信ＦＴＦＯ］０にＤＭＡ転送する。ローカルプロセッサ
７は、回線制御部１１からの割込みによりフ１ノー１１
の送信終了を認識すると、送信完了情報をチェックし、
ステータスＰＩＦＯ１５を介し、メインプロセッサ５に
データ送信完了を通知する。
の先頭アドレス（バッファがチェインされている場合は
、全バツ：ファの先頭アドレス）を入力ＦＩＦＯ１４に
入力し、ローカルプロセッサ７に対して送信データの存
在するアドレスを通知しておく。その移、コマンドＦＴ
ＦＯ１，３を介し、ローカルプロセッサ７に送信要求を
出す。ローカルプロセッサ７は、入力口Ｆ０１４かｒ）
送信データの格納されているアドレスを知り、フ【ノー
ムの送信に必要なヘッダをローカルメモリ８Ｉ−、に作
成する。次に、ローカルメモリ８内のヘッダ及び主メモ
リ６内の送信データを回線制御部１１にＤＭＡ転送する
為に、ＤＭＡコントローラ１．２に対してＤＭＡ転送要
求を出す。ＤＭＡコントローラ１２は、送信ＦＴＦＯＩ
Ｏに入りきらなくなるまで、ヘッダ、送信データの順に
ｒ） Ｍ Ａ転送する。送信ＦＴＦＯＩＯにデータが入
りきらなくなると、ＤＭＡコントローラ１２は、ＤＭＡ
転送を中断し、ローカルプロセッサ７に制御を戻す。そ
こでローカルプロセッサ７は、回線制御部１１に対して
フレーム送信要求を出す。回線制御部１１は、回線２２
へのデータ送信が可能になると、送信ＰＩＦＯ１Ｏから
データを読み込み、回線２２に送出する。ここで送信Ｐ
ＩＦＯ１０に１バイトでも空きが生じると、再びＤＭＡ
コントローラ１２が作動し、送信データをメモリから送
信ＦＴＦＯ］０にＤＭＡ転送する。ローカルプロセッサ
７は、回線制御部１１からの割込みによりフ１ノー１１
の送信終了を認識すると、送信完了情報をチェックし、
ステータスＰＩＦＯ１５を介し、メインプロセッサ５に
データ送信完了を通知する。
次に回線からのデータ受信を考える。ステージヨン１は
、通信制御ボード２をイニシャライズする段階で、受信
用バッファの先頭アドレス（バッファをチェインしてい
る場合は、全バッファの先頭アドレス）を人力ＦｒＦＯ
１４及びコマンドＦＴＦＴ１１３を介して、ローカルプ
ロセッサ７に通知しておく。
、通信制御ボード２をイニシャライズする段階で、受信
用バッファの先頭アドレス（バッファをチェインしてい
る場合は、全バッファの先頭アドレス）を人力ＦｒＦＯ
１４及びコマンドＦＴＦＴ１１３を介して、ローカルプ
ロセッサ７に通知しておく。
ローカルプロセッサ７は、この空き受信バッファアドレ
スを記憶しておき、空き受信バッファを、受信６ｒ能状
態番ニする。以下、この状態での受（Ｎを考える。回線
２２からデータを受信した回線制御部１１は、受イｄナ
ータを受イ、４＋パ＋ｐｏ ｉ （１に書き込んでゆく
。［）ＭΔコントローラ１２は、受信１噸” ｌ １７
１）１０にデータが書かれたことをＲｇ識すると、フＩ
ノームのへツタ部分け、［１−カルメモリ８にｒ’）
Ｍ Ａ転送し、データ部分は、主メ干り６に直接ｒ’ｌ
Ｍ Ａ転送する。
スを記憶しておき、空き受信バッファを、受信６ｒ能状
態番ニする。以下、この状態での受（Ｎを考える。回線
２２からデータを受信した回線制御部１１は、受イｄナ
ータを受イ、４＋パ＋ｐｏ ｉ （１に書き込んでゆく
。［）ＭΔコントローラ１２は、受信１噸” ｌ １７
１）１０にデータが書かれたことをＲｇ識すると、フＩ
ノームのへツタ部分け、［１−カルメモリ８にｒ’）
Ｍ Ａ転送し、データ部分は、主メ干り６に直接ｒ’ｌ
Ｍ Ａ転送する。
ローカルプロセッサ７は回線制御部１１からの受信完了
割込みにより、フレームの受信を認識すると、受信した
フレームのへツタの処理を行い、受信フレームの先頭バ
ッファア１（レスを出力Ｆ −ｒ Ｆ （１１６に出力
した後、ステータスＦＴＰ（１１，５を介して、メイン
プロセッサ５にデータ受信を通知する。
割込みにより、フレームの受信を認識すると、受信した
フレームのへツタの処理を行い、受信フレームの先頭バ
ッファア１（レスを出力Ｆ −ｒ Ｆ （１１６に出力
した後、ステータスＦＴＰ（１１，５を介して、メイン
プロセッサ５にデータ受信を通知する。
以上実際の動作について説明した。以−し、本実ｂＮ例
に−）いて実際にインプリメントする場合の問題点及び
、その解決策を述べる。実際にインプリメントする場合
、以下の３点を特決する必要がある。
に−）いて実際にインプリメントする場合の問題点及び
、その解決策を述べる。実際にインプリメントする場合
、以下の３点を特決する必要がある。
（１） フレーム受信時に、ヘッダ部分どデータ部分を
どのＪ：うに識別し、ローカルメモリ８と１メモリ６に
振り分けて格納するか。
どのＪ：うに識別し、ローカルメモリ８と１メモリ６に
振り分けて格納するか。
（２） フＬ／−ム連続受信（受信したフレームの処理
が完了する前に次のフレー１１を受（ｉ＝ｌする状ｍ）
を可能にするには、どうすれば良いが。
が完了する前に次のフレー１１を受（ｉ＝ｌする状ｍ）
を可能にするには、どうすれば良いが。
（ご３）送受イ目ＦＩＦＯＩＯは必要であるか。
［問題１の解決法］
ヘッダ長髪指定するヘッダ長指定レジスタ１７を１ｌｔ
ｔける。第３図を用いて、ヘッダ部とデータ部 ゛
の識別力Ｙノ、を説明する。ローカルプロセッサ７は、
予めヘッダ長指定レジスタ１７に、フレームのヘッダ長
をセットしてよ１〈。ＦＩＦＯ取出しカウンタ１９は、
フレームを受信していない時はＯクリアされており、受
信１”ＴＦ（１１０かρ、デデーをメモリにＤＭＡ転送
するごとに、インクリメントされる。
ｔける。第３図を用いて、ヘッダ部とデータ部 ゛
の識別力Ｙノ、を説明する。ローカルプロセッサ７は、
予めヘッダ長指定レジスタ１７に、フレームのヘッダ長
をセットしてよ１〈。ＦＩＦＯ取出しカウンタ１９は、
フレームを受信していない時はＯクリアされており、受
信１”ＴＦ（１１０かρ、デデーをメモリにＤＭＡ転送
するごとに、インクリメントされる。
このＦＩＦＯ取出しカウンタ１９の値が、ヘッダ長指定
レジスタ１７の値より小さい間は受信ＦＴＦＯＩＯから
取出したデータはヘッダであり、逆にＦＴＦＩＩ取出し
カウンタ１９の値が、ヘッダ長指定レジスタ１７の値よ
り大きくなれば、データであることが識別できる。Ｆ
Ｔ Ｐ （１敗出しカウンタ１９は、回線制御部１１か
らのフレーム受信完了信号・２１によりクリアされる。
レジスタ１７の値より小さい間は受信ＦＴＦＯＩＯから
取出したデータはヘッダであり、逆にＦＴＦＩＩ取出し
カウンタ１９の値が、ヘッダ長指定レジスタ１７の値よ
り大きくなれば、データであることが識別できる。Ｆ
Ｔ Ｐ （１敗出しカウンタ１９は、回線制御部１１か
らのフレーム受信完了信号・２１によりクリアされる。
次に受信ＦＴＦＯＩＯから取出したデータを、［１−カ
ルメモリ８とメインメモリ６に振り分ける方Ｖ；につい
て説明する。フレー１１の受信に際しては、２つのＤＭ
Ａチャネルを使用する。仮にヘッダ部のＤＭＡ転送チャ
ネルをチャネル０．データ部のＤＭＡ転送チャネルをチ
ャネル１とする。そこでヘッダ領域検出信号２０が有効
である場合は、ＤＭＡチャネル０に対するｒ）ＭＡ要求
信号であるＤＲＥＱ Ｏが入力され、ヘッダ領域検出信
号（２０）が無効である場合は、Ｄ Ｍ Ａチャネル１
に対する（１］） １１ＭΔ要求信号であるＤＲＥＱ １が入力される。
ルメモリ８とメインメモリ６に振り分ける方Ｖ；につい
て説明する。フレー１１の受信に際しては、２つのＤＭ
Ａチャネルを使用する。仮にヘッダ部のＤＭＡ転送チャ
ネルをチャネル０．データ部のＤＭＡ転送チャネルをチ
ャネル１とする。そこでヘッダ領域検出信号２０が有効
である場合は、ＤＭＡチャネル０に対するｒ）ＭＡ要求
信号であるＤＲＥＱ Ｏが入力され、ヘッダ領域検出信
号（２０）が無効である場合は、Ｄ Ｍ Ａチャネル１
に対する（１］） １１ＭΔ要求信号であるＤＲＥＱ １が入力される。
ＤＭＡコントローラ１２のチャネルＯは受信ＦＩＦＯ１
０からローカルメモリ８へ、またチャネル１は受信ＦＴ
ＦＯ１０から主メモリ６へそれぞれＤ Ｍ Ａ転送され
るようにプログラムしておく。
０からローカルメモリ８へ、またチャネル１は受信ＦＴ
ＦＯ１０から主メモリ６へそれぞれＤ Ｍ Ａ転送され
るようにプログラムしておく。
第４図にＤＭＡ転送された受信データ及びヘッダの状態
を示す。受信されたデータ及びヘッダはそれぞれチェイ
ンしておくことができる為、複数フレームの連続受信が
可能である。
を示す。受信されたデータ及びヘッダはそれぞれチェイ
ンしておくことができる為、複数フレームの連続受信が
可能である。
［問題２の解決法］
回線制御部１１からの受信完了情報を受信ＦＴＰＯ１０
に書き込み、ローカルメモリ８へＤＭＡ転送する。この
ことにより既に受信したフレームの受信完了情報をチェ
ックする以前に、次のフレームを受信しても、前に受信
したフレームの受信完了情報が失なわれることはない。
に書き込み、ローカルメモリ８へＤＭＡ転送する。この
ことにより既に受信したフレームの受信完了情報をチェ
ックする以前に、次のフレームを受信しても、前に受信
したフレームの受信完了情報が失なわれることはない。
ｒ問題３の検討］
送受信ＦＴＦＯ１０は、本質的に必要である。通信制御
ボード２内のＤＭＡコントローラ１２は、スチージョン
１内のシステムバスを直接使用する。
ボード２内のＤＭＡコントローラ１２は、スチージョン
１内のシステムバスを直接使用する。
一般にシステムバスには、多くのデバイスが接続されて
おりｎＭＡコントローラ１２が長時間システムバスを占
有することは許されない。そうなると、受信ＦＴＦｎ１
（’）に入力されているデータを常に一定間隔で主メモ
リ６にｒ）ＭＡ転送できるとは限らない。したがって、
システムバスの動作速度と回線の伝送速度との差を吸収
するものどじて送受信ＦＴＦＯＩＯは必要である。また
、この送受信Ｆ Ｔ Ｆ （１１０の容置は、システム
バスの動作速度と回線の伝送速度との差を吸収できろ容
置のＦＴＦＯのみ準備しておけば良い。
おりｎＭＡコントローラ１２が長時間システムバスを占
有することは許されない。そうなると、受信ＦＴＦｎ１
（’）に入力されているデータを常に一定間隔で主メモ
リ６にｒ）ＭＡ転送できるとは限らない。したがって、
システムバスの動作速度と回線の伝送速度との差を吸収
するものどじて送受信ＦＴＦＯＩＯは必要である。また
、この送受信Ｆ Ｔ Ｆ （１１０の容置は、システム
バスの動作速度と回線の伝送速度との差を吸収できろ容
置のＦＴＦＯのみ準備しておけば良い。
本発明によれば、（１）回線とステーション間のデータ
転送を１回のｒ）ＭＡ転送で実現できる。
転送を１回のｒ）ＭＡ転送で実現できる。
（２）通信制御ボード内には、データ送受信用のメモリ
を設ける必要がなく、コンパクトな通信制御ボードを構
築できるという効果がある。
を設ける必要がなく、コンパクトな通信制御ボードを構
築できるという効果がある。
第１図は、本発明の一実施例を示すブロック図、第２図
は、ステーションから見た通信制御ボードとのインタフ
ェース図、第３図は、受信回路の実施例を示すブロック
図、第４図は、ＤＭＡ転送されるデータのイメージ図で
ある。 １・・・ステーション、２・・通信制御ボード、３・・
・システムバス、４・・・ローカルバス、５・・メイン
プロセッサ、６・・・メインメモリ、７・・・ローカル
プロセッサ、８・・・ローカルメモリ、９・・・バスコ
ントローラ、１０・・・送受信ＦＴＦＯ１１１・・回線
制御部、１２・・Ｄ Ｍ Ａコントローラ、１３・・・
コマンドＦＴＦＯ１１４−Ｊ力ＦｒＦ（１，１，５−ス
−ｒ −タスＦＴＦＯ１１６−・・出力ＦｒＦＯ５１７
・・・ヘッダ長指定レジスタ、１８・・・比較回路、１
９・・・Ｆ、ＴＦＯ取出しカウンタ、２ｏ・・・ヘッダ
領域検出借り、２１・・・受信完了信号、２２・・・回
線（伝送路）。
は、ステーションから見た通信制御ボードとのインタフ
ェース図、第３図は、受信回路の実施例を示すブロック
図、第４図は、ＤＭＡ転送されるデータのイメージ図で
ある。 １・・・ステーション、２・・通信制御ボード、３・・
・システムバス、４・・・ローカルバス、５・・メイン
プロセッサ、６・・・メインメモリ、７・・・ローカル
プロセッサ、８・・・ローカルメモリ、９・・・バスコ
ントローラ、１０・・・送受信ＦＴＦＯ１１１・・回線
制御部、１２・・Ｄ Ｍ Ａコントローラ、１３・・・
コマンドＦＴＦＯ１１４−Ｊ力ＦｒＦ（１，１，５−ス
−ｒ −タスＦＴＦＯ１１６−・・出力ＦｒＦＯ５１７
・・・ヘッダ長指定レジスタ、１８・・・比較回路、１
９・・・Ｆ、ＴＦＯ取出しカウンタ、２ｏ・・・ヘッダ
領域検出借り、２１・・・受信完了信号、２２・・・回
線（伝送路）。
Claims (1)
- 中央処理装置（ＣＰＵ）、主メモリ及び、回線制御部を
持つ複数の端末或いは計算機（以下、ステーションと記
す）と、ステーション間を接続する通信路で構成される
ネットワークにおいて、ステーションに内蔵される通信
制御ボードには、ローカルプロセッサ、ローカルメモリ
、ＤＭＡ（ダイレクト・メモリー・アクセス：Ｄｉｒｅ
ｃｔＭｅｍｍｏｒｙＡｃｃｅｓｓ）コントローラ、回線
制御回路、及びバス選択回路を設け、送信或いは受信す
るフレームのヘッダ部分は、回線制御部とローカルメモ
リ間で転送し、通信制御を行い、フレームのデータ部分
は、回線制御回路と、ステーション内の主メモリ間で直
接転送することにより、ステーション間での通信を効率
良く行うことを特徴とするデータ通信方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60237263A JPS6298444A (ja) | 1985-10-25 | 1985-10-25 | デ−タ通信方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60237263A JPS6298444A (ja) | 1985-10-25 | 1985-10-25 | デ−タ通信方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6298444A true JPS6298444A (ja) | 1987-05-07 |
Family
ID=17012812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60237263A Pending JPS6298444A (ja) | 1985-10-25 | 1985-10-25 | デ−タ通信方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6298444A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0198048A (ja) * | 1987-06-03 | 1989-04-17 | Honeywell Bull Inc | 周辺装置制御装置およびアダプタ・インターフェース |
| KR100395383B1 (ko) * | 1999-12-27 | 2003-08-21 | 마쯔시다덴기산교 가부시키가이샤 | 데이터 전송 장치 |
| WO2004057481A1 (ja) * | 2002-12-20 | 2004-07-08 | Fujitsu Limited | Ｄｍａ制御装置、ｄｍａ制御方法、ｄｍａ制御プログラム |
| WO2012131806A1 (en) * | 2011-03-28 | 2012-10-04 | Nec Corporation | Retransmission control system and retransmission control method |
-
1985
- 1985-10-25 JP JP60237263A patent/JPS6298444A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0198048A (ja) * | 1987-06-03 | 1989-04-17 | Honeywell Bull Inc | 周辺装置制御装置およびアダプタ・インターフェース |
| KR100395383B1 (ko) * | 1999-12-27 | 2003-08-21 | 마쯔시다덴기산교 가부시키가이샤 | 데이터 전송 장치 |
| US6782433B2 (en) | 1999-12-27 | 2004-08-24 | Matsushita Electric Industrial Co., Ltd. | Data transfer apparatus |
| WO2004057481A1 (ja) * | 2002-12-20 | 2004-07-08 | Fujitsu Limited | Ｄｍａ制御装置、ｄｍａ制御方法、ｄｍａ制御プログラム |
| US7330914B2 (en) | 2002-12-20 | 2008-02-12 | Fujitsu Limited | DMA controller, DMA control method and DMA control program |
| WO2012131806A1 (en) * | 2011-03-28 | 2012-10-04 | Nec Corporation | Retransmission control system and retransmission control method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4744078A (en) | Multiple path multiplexed host to network data communication system | |
| US6023732A (en) | Message transfer apparatus for controlling a message send in a packet switched interconnection network | |
| EP0525860A2 (en) | High performance I/O processor | |
| JPS63255759A (ja) | 制御システム | |
| JPH0824320B2 (ja) | 通信制御装置における緩衝域連鎖の方法およびその装置 | |
| JPS63280365A (ja) | ダイレクトメモリアクセスオ−ダ競合制御方式 | |
| US4796022A (en) | Double transit bus system | |
| EP1267269A2 (en) | Apparatus and method for distribution of signals from a high level data link controller to multiple digital signal processor cores | |
| JP2599553B2 (ja) | 主通信データ経路の外で複合機能を実行するピコプロセッサを利用したカプラ | |
| JPS6298444A (ja) | デ−タ通信方式 | |
| JP2008502977A (ja) | バス・コントローラのための割り込み方式 | |
| US5432910A (en) | Coupling apparatus and method for increasing the connection capability of a communication system | |
| KR100205055B1 (ko) | 송신 연결망 인터페이스에서의 긴급 메시지 송신 제어 방법 | |
| JPH06301650A (ja) | データ転送中継機構 | |
| JPH09269936A (ja) | リモートリード処理方法およびその装置 | |
| JPH064401A (ja) | メモリアクセス回路 | |
| JP3270040B2 (ja) | バス制御方式 | |
| JPH02189049A (ja) | 回線制御装置 | |
| KR0170595B1 (ko) | 고속 병렬 컴퓨터에서 크로스바 네트웍 라우터의 송신부에 대한 소프트웨어 애뮬레이션 방법 | |
| JPH04314157A (ja) | 通信装置 | |
| JPH064464A (ja) | 周辺装置アクセス装置 | |
| JPH03252848A (ja) | スプリットバスにおける可変バス幅指定方式及び可変バス幅情報受信方式 | |
| JPS60120458A (ja) | デ−タ転送装置 | |
| JPS62232057A (ja) | 擬似ｄｍａ方式 | |
| JPH06149725A (ja) | プロセッサ応用装置 |