JP2813130B2 - 通信システム内で経路識別を実行する方法 - Google Patents
通信システム内で経路識別を実行する方法Info
- Publication number
- JP2813130B2 JP2813130B2 JP7631694A JP7631694A JP2813130B2 JP 2813130 B2 JP2813130 B2 JP 2813130B2 JP 7631694 A JP7631694 A JP 7631694A JP 7631694 A JP7631694 A JP 7631694A JP 2813130 B2 JP2813130 B2 JP 2813130B2
- Authority
- JP
- Japan
- Prior art keywords
- node
- pid
- memory location
- system controller
- received
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B17/00—Monitoring; Testing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
- H04L43/50—Testing arrangements
Description
【０００１】
【産業上の利用分野】本発明は、通信網に関し、特に、
通信網の管理システムに関する。
通信網の管理システムに関する。
【０００２】
【従来の技術】複数ノード通信システム内でさまざまな
試験／監視機能を実行する際に、特定のノード間クロス
コネクト経路を識別する必要がある。一般的に、これら
の試験／監視機能は、新しいリンク／回線の試験、アイ
ドルリンクの監視、および、サービス前の回線試験に分
類される。新しいリンク／回線の試験は、伝送回線の品
質を検出するように設計された長く複雑なプロセスであ
る。アイドルリンクの監視は一般に現在のアイドルリン
クの状態を確認するための進行中の保守機能として実行
される。サービス前の回線試験は、（システム再設定ま
たは経路復元の間に）与えられた回線をサービスする直
前に実行される。このような試験／監視を実行するのに
かかる時間は、新しいリンクの試験の場合は重要でない
こともあるが、他の多くの場合には重要であり、最小限
に保持すべきである。
試験／監視機能を実行する際に、特定のノード間クロス
コネクト経路を識別する必要がある。一般的に、これら
の試験／監視機能は、新しいリンク／回線の試験、アイ
ドルリンクの監視、および、サービス前の回線試験に分
類される。新しいリンク／回線の試験は、伝送回線の品
質を検出するように設計された長く複雑なプロセスであ
る。アイドルリンクの監視は一般に現在のアイドルリン
クの状態を確認するための進行中の保守機能として実行
される。サービス前の回線試験は、（システム再設定ま
たは経路復元の間に）与えられた回線をサービスする直
前に実行される。このような試験／監視を実行するのに
かかる時間は、新しいリンクの試験の場合は重要でない
こともあるが、他の多くの場合には重要であり、最小限
に保持すべきである。
【０００３】上記の試験および監視の機能を実行する場
合、経路追跡識別信号（ＰＩＤ）が特定の経路に送信さ
れ、その受信が、その経路に沿った各ノードで監視され
る。国際電信電話諮問委員会（ＣＣＩＴＴ）勧告Ｇ．７
８３に従う現在の複数ノード通信システム内では、各ノ
ードは２個のＰＩＤ値を格納する能力を有する。それら
は、受信ＰＩＤおよび予想ＰＩＤである。このようなシ
ステムの２ノード部分を図１に示す。このシステム内で
試験または監視の機能を実行する際に、正しいＰＩＤが
システムコントローラ１０１によって制御線１０４およ
び１０５を通じて各ノード１０２および１０３へ送信さ
れる。システムコントローラ１０１から受信されるＰＩ
Ｄは予想ＰＩＤとして確保されている各ノード内のメモ
リ位置（ノード１０２ではメモリ位置１０６、ノード１
０３ではメモリ位置１０７）に格納される。この格納さ
れた予想ＰＩＤは、ノードがシステムコントローラから
新しい予想ＰＩＤを受信するまで、そのノード内の確保
されたメモリにとどまる。システム内の各ノードは、シ
ステムコントローラへ確認信号を送信することによっ
て、システムコントローラから新しい予想ＰＩＤを受信
したことに肯定応答する。
合、経路追跡識別信号（ＰＩＤ）が特定の経路に送信さ
れ、その受信が、その経路に沿った各ノードで監視され
る。国際電信電話諮問委員会（ＣＣＩＴＴ）勧告Ｇ．７
８３に従う現在の複数ノード通信システム内では、各ノ
ードは２個のＰＩＤ値を格納する能力を有する。それら
は、受信ＰＩＤおよび予想ＰＩＤである。このようなシ
ステムの２ノード部分を図１に示す。このシステム内で
試験または監視の機能を実行する際に、正しいＰＩＤが
システムコントローラ１０１によって制御線１０４およ
び１０５を通じて各ノード１０２および１０３へ送信さ
れる。システムコントローラ１０１から受信されるＰＩ
Ｄは予想ＰＩＤとして確保されている各ノード内のメモ
リ位置（ノード１０２ではメモリ位置１０６、ノード１
０３ではメモリ位置１０７）に格納される。この格納さ
れた予想ＰＩＤは、ノードがシステムコントローラから
新しい予想ＰＩＤを受信するまで、そのノード内の確保
されたメモリにとどまる。システム内の各ノードは、シ
ステムコントローラへ確認信号を送信することによっ
て、システムコントローラから新しい予想ＰＩＤを受信
したことに肯定応答する。
【０００４】経路内のすべてのノードから確認信号を受
信すると、システムコントローラは送信器１０８へクリ
アランスメッセージを送信する。このクリアランスメッ
セージを受信すると、送信器１０８は、伝送路１０９を
通じてノード１０２および１０３へ正しいＰＩＤを送信
する。この送信されたＰＩＤは受信ＰＩＤとして確保さ
れた各ノード内のメモリ位置（ノード１０２ではメモリ
位置１１０、ノード１０３ではメモリ位置１１１）に格
納される。ノードにおける受信ＰＩＤの受信前にそのノ
ード内の正しいメモリ位置にすべての予想ＰＩＤがロー
ドされている場合、その試験または監視は順調に行われ
ている。すべての受信ＰＩＤがすべての予想ＰＩＤと一
致するので、システム警告は出されない。
信すると、システムコントローラは送信器１０８へクリ
アランスメッセージを送信する。このクリアランスメッ
セージを受信すると、送信器１０８は、伝送路１０９を
通じてノード１０２および１０３へ正しいＰＩＤを送信
する。この送信されたＰＩＤは受信ＰＩＤとして確保さ
れた各ノード内のメモリ位置（ノード１０２ではメモリ
位置１１０、ノード１０３ではメモリ位置１１１）に格
納される。ノードにおける受信ＰＩＤの受信前にそのノ
ード内の正しいメモリ位置にすべての予想ＰＩＤがロー
ドされている場合、その試験または監視は順調に行われ
ている。すべての受信ＰＩＤがすべての予想ＰＩＤと一
致するので、システム警告は出されない。
【０００５】上記のように、多くの場合、経路の試験ま
たは監視の機能を実行するのに要する時間は最小限に保
持すべきである。残念ながら、多くのノードを有する複
雑な通信システムでは、システムコントローラが予想Ｐ
ＩＤをすべてのノードに送信する場合、および、各ノー
ドが予想ＰＩＤの受信に肯定応答する場合にはかなりの
時間を要する。この時間中、送信器１０８は、システム
コントローラからクリアランスメッセージが受信されて
いないため、ＰＩＤの送信を禁止される。
たは監視の機能を実行するのに要する時間は最小限に保
持すべきである。残念ながら、多くのノードを有する複
雑な通信システムでは、システムコントローラが予想Ｐ
ＩＤをすべてのノードに送信する場合、および、各ノー
ドが予想ＰＩＤの受信に肯定応答する場合にはかなりの
時間を要する。この時間中、送信器１０８は、システム
コントローラからクリアランスメッセージが受信されて
いないため、ＰＩＤの送信を禁止される。
【０００６】
【発明が解決しようとする課題】クリアランスメッセー
ジの受信前に正しいＰＩＤを送信することによって試験
／監視機能を促進しようとすると、システムコントロー
ラによって送信される予想ＰＩＤがノードに到着する前
に受信したＰＩＤが到着する可能性がある。これはシス
テム異常を引き起こす。ノード内の予想メモリ位置にロ
ードされるべき正しい予想ＰＩＤがノードに到着してい
ないため、誤って、不正なＰＩＤがそのノードによって
受信されたように見える（ノードメモリの受信ＰＩＤと
予想ＰＩＤが一致しない）。実際には、そのようなこと
は起こらない。実際に問題となるのは、システムコント
ローラとノードの間のシグナリングの遅延のみである。
それにもかかわらず、この誤った異常が１秒以上続く
と、（伝送システムがＣＣＩＴＴ勧告Ｇ．７８３に従っ
ていることを仮定すると）システム警告が生じる。この
警告は、クリアするのにさらに少なくとも１秒を要し、
全試験／監視時間が２秒を超えることになる。このよう
な長い試験／監視時間はほとんどの現在の通信システム
では好ましいものではない。
ジの受信前に正しいＰＩＤを送信することによって試験
／監視機能を促進しようとすると、システムコントロー
ラによって送信される予想ＰＩＤがノードに到着する前
に受信したＰＩＤが到着する可能性がある。これはシス
テム異常を引き起こす。ノード内の予想メモリ位置にロ
ードされるべき正しい予想ＰＩＤがノードに到着してい
ないため、誤って、不正なＰＩＤがそのノードによって
受信されたように見える（ノードメモリの受信ＰＩＤと
予想ＰＩＤが一致しない）。実際には、そのようなこと
は起こらない。実際に問題となるのは、システムコント
ローラとノードの間のシグナリングの遅延のみである。
それにもかかわらず、この誤った異常が１秒以上続く
と、（伝送システムがＣＣＩＴＴ勧告Ｇ．７８３に従っ
ていることを仮定すると）システム警告が生じる。この
警告は、クリアするのにさらに少なくとも１秒を要し、
全試験／監視時間が２秒を超えることになる。このよう
な長い試験／監視時間はほとんどの現在の通信システム
では好ましいものではない。
【０００７】
【課題を解決するための手段】本発明の原理によれば、
促進された経路試験／監視を可能にし、試験／監視機能
の正常終了後の高速な確認を実現する複数ノード通信シ
ステム経路識別技術が達成される。この技術は、システ
ムコントローラから正確なＰＩＤがノードにおいて受信
される前にそのノードに到着した正しく送信されたＰＩ
Ｄから誤ったシステム警告が生じないようにする。これ
は、システムコントローラによってノードに送信された
最近のＰＩＤ、システムコントローラによってそのノー
ドに送信されたその前のＰＩＤ、および、他のシステム
ノードから、または、システム伝送路にリンクされた送
信器から受信したＰＩＤを格納することができるメモリ
を各システムノードにおいて使用することによって実現
される。さらに、この技術を使用する通信システム内の
各ノードは、伝送路を通じて受信したＰＩＤが、システ
ムコントローラから受信した最近のＰＩＤまたはその前
のＰＩＤのいずれかに一致する場合に、警告を出さず
に、その受信ＰＩＤを受容する。さらに、ノードは、伝
送路を通じて受信したＰＩＤと、警告を出す前の指定時
間中にシステムコントローラから受信した格納されてい
るＰＩＤとの不一致に対して、その不一致が、ノードと
システムコントローラとの間の通信の遅延によって引き
起こされた単なる誤った状態である場合には認容される
ように設定される。
促進された経路試験／監視を可能にし、試験／監視機能
の正常終了後の高速な確認を実現する複数ノード通信シ
ステム経路識別技術が達成される。この技術は、システ
ムコントローラから正確なＰＩＤがノードにおいて受信
される前にそのノードに到着した正しく送信されたＰＩ
Ｄから誤ったシステム警告が生じないようにする。これ
は、システムコントローラによってノードに送信された
最近のＰＩＤ、システムコントローラによってそのノー
ドに送信されたその前のＰＩＤ、および、他のシステム
ノードから、または、システム伝送路にリンクされた送
信器から受信したＰＩＤを格納することができるメモリ
を各システムノードにおいて使用することによって実現
される。さらに、この技術を使用する通信システム内の
各ノードは、伝送路を通じて受信したＰＩＤが、システ
ムコントローラから受信した最近のＰＩＤまたはその前
のＰＩＤのいずれかに一致する場合に、警告を出さず
に、その受信ＰＩＤを受容する。さらに、ノードは、伝
送路を通じて受信したＰＩＤと、警告を出す前の指定時
間中にシステムコントローラから受信した格納されてい
るＰＩＤとの不一致に対して、その不一致が、ノードと
システムコントローラとの間の通信の遅延によって引き
起こされた単なる誤った状態である場合には認容される
ように設定される。
【０００８】
【実施例】図２は、本発明の実施例を含む複数ノード通
信システムの２ノード部分の図である。特に、システム
コントローラ２０１、ノード２０２および２０３、制御
線２０４および２０５、伝送路２０６、ならびに送信器
２０７が図示されている。各ノード内には、バッファＰ
ＩＤ（２０８，２０９）、予想ＰＩＤ（２１０，２１
１）、および受信ＰＩＤ（２１２，２１３）の格納用の
メモリ位置が設けられている。
信システムの２ノード部分の図である。特に、システム
コントローラ２０１、ノード２０２および２０３、制御
線２０４および２０５、伝送路２０６、ならびに送信器
２０７が図示されている。各ノード内には、バッファＰ
ＩＤ（２０８，２０９）、予想ＰＩＤ（２１０，２１
１）、および受信ＰＩＤ（２１２，２１３）の格納用の
メモリ位置が設けられている。
【０００９】図２の通信システム内で試験または監視の
機能を実行する際には、その機能の正しいＰＩＤが、シ
ステムコントローラ２０１によって各ノード２０２およ
び２０３へ（それぞれ、制御線２０４および２０５を通
じて）送信される。システムコントローラ２０１から受
信したＰＩＤは各ノード内のバッファＰＩＤメモリ（ノ
ード２０２ではメモリ位置２０８、ノード２０３ではメ
モリ位置２０９）というメモリ位置に格納される。ノー
ドは、システムコントローラ２０１からＰＩＤを受信す
ると、そのノードのバッファメモリ位置を占有している
前に受信ＰＩＤは新しいＰＩＤによって上書きされる。
機能を実行する際には、その機能の正しいＰＩＤが、シ
ステムコントローラ２０１によって各ノード２０２およ
び２０３へ（それぞれ、制御線２０４および２０５を通
じて）送信される。システムコントローラ２０１から受
信したＰＩＤは各ノード内のバッファＰＩＤメモリ（ノ
ード２０２ではメモリ位置２０８、ノード２０３ではメ
モリ位置２０９）というメモリ位置に格納される。ノー
ドは、システムコントローラ２０１からＰＩＤを受信す
ると、そのノードのバッファメモリ位置を占有している
前に受信ＰＩＤは新しいＰＩＤによって上書きされる。
【００１０】機能に対する正しいＰＩＤは、送信器２０
７によっても、伝送路２０６を通じてノード２０２およ
び２０３へ送信される。この送信は、システムコントロ
ーラ２０１によって制御線２０４および２０５を通じて
その正しいＰＩＤが送信されるのと同時に開始されるこ
ともある。伝送路２０６を通じて各ノードで受信された
ＰＩＤは、各ノード内の受信ＰＩＤとして確保されたメ
モリ位置（ノード２０２では位置２１２、ノード２０３
では位置２１３）に格納される。この時点で、伝送路２
０６を通じてのＰＩＤの受信に対する図２のシステム内
の各ノードの応答は、そのノードがシステムコントロー
ラからの新しいＰＩＤの受信に対してシステムコントロ
ーラへ確認信号を送信することによって肯定応答してい
るか否かに依存して異なる。この異なる応答について以
下で別々に説明する。
７によっても、伝送路２０６を通じてノード２０２およ
び２０３へ送信される。この送信は、システムコントロ
ーラ２０１によって制御線２０４および２０５を通じて
その正しいＰＩＤが送信されるのと同時に開始されるこ
ともある。伝送路２０６を通じて各ノードで受信された
ＰＩＤは、各ノード内の受信ＰＩＤとして確保されたメ
モリ位置（ノード２０２では位置２１２、ノード２０３
では位置２１３）に格納される。この時点で、伝送路２
０６を通じてのＰＩＤの受信に対する図２のシステム内
の各ノードの応答は、そのノードがシステムコントロー
ラからの新しいＰＩＤの受信に対してシステムコントロ
ーラへ確認信号を送信することによって肯定応答してい
るか否かに依存して異なる。この異なる応答について以
下で別々に説明する。
【００１１】ノードが、システムコントローラへ確認信
号を送信することによって、システムコントローラから
の新しいＰＩＤの受信に対して既に肯定応答している場
合、受信メモリ位置に格納されているＰＩＤがそのノー
ドのバッファメモリ位置および予想メモリ位置に格納さ
れているＰＩＤと比較される。その後、以下のようにし
て、図２のシステム内では３つの可能な動作列のうちの
１つが実行される。
号を送信することによって、システムコントローラから
の新しいＰＩＤの受信に対して既に肯定応答している場
合、受信メモリ位置に格納されているＰＩＤがそのノー
ドのバッファメモリ位置および予想メモリ位置に格納さ
れているＰＩＤと比較される。その後、以下のようにし
て、図２のシステム内では３つの可能な動作列のうちの
１つが実行される。
【００１２】（１）受信ＰＩＤが予想ＰＩＤメモリの内
容と一致する場合、受信ＰＩＤは、まだシステムで実行
中のプロセスにある試験／監視機能のものであると仮定
される。ノードによって実行される必要のある警告また
は動作は、受信ＰＩＤと予想ＰＩＤが一致したことを確
認する信号をシステムコントローラへ送信することのみ
である。この信号は、以前の試験／監視機能がこのノー
ドまでは正常に実行されていることを確認するものであ
る。
容と一致する場合、受信ＰＩＤは、まだシステムで実行
中のプロセスにある試験／監視機能のものであると仮定
される。ノードによって実行される必要のある警告また
は動作は、受信ＰＩＤと予想ＰＩＤが一致したことを確
認する信号をシステムコントローラへ送信することのみ
である。この信号は、以前の試験／監視機能がこのノー
ドまでは正常に実行されていることを確認するものであ
る。
【００１３】（２）受信ＰＩＤがバッファＰＩＤと一致
する場合、バッファメモリ位置の内容がそのノード内の
予想メモリ位置へシフトされる。予想メモリ位置に以前
に格納されていたＰＩＤは上書きされる。次に、ノード
は、受信ＰＩＤとこの新しい予想ＰＩＤが一致したこと
を確認する信号をシステムコントローラへ送信する。こ
れは、試験／監視機能がこのノードまでは正常に実行さ
れていることを確認するものである。
する場合、バッファメモリ位置の内容がそのノード内の
予想メモリ位置へシフトされる。予想メモリ位置に以前
に格納されていたＰＩＤは上書きされる。次に、ノード
は、受信ＰＩＤとこの新しい予想ＰＩＤが一致したこと
を確認する信号をシステムコントローラへ送信する。こ
れは、試験／監視機能がこのノードまでは正常に実行さ
れていることを確認するものである。
【００１４】（３）受信ＰＩＤがバッファＰＩＤとも予
想ＰＩＤとも一致しない場合、真の不一致が発生してい
る。ノードは、ＣＣＩＴＴ勧告Ｇ．７８３に概説されて
いるのと同様にして警告を発する。
想ＰＩＤとも一致しない場合、真の不一致が発生してい
る。ノードは、ＣＣＩＴＴ勧告Ｇ．７８３に概説されて
いるのと同様にして警告を発する。
【００１５】一方、ノードが、システムコントローラへ
確認信号を送信することによって、システムコントロー
ラからの新しいＰＩＤの受信に対して以前に肯定応答し
ていない場合、受信メモリ位置に格納されているＰＩＤ
が予想メモリ位置に格納されているＰＩＤと比較され
る。その後、以下のようにして、図２のシステム内では
２つの可能な動作列のうちの１つが実行される。
確認信号を送信することによって、システムコントロー
ラからの新しいＰＩＤの受信に対して以前に肯定応答し
ていない場合、受信メモリ位置に格納されているＰＩＤ
が予想メモリ位置に格納されているＰＩＤと比較され
る。その後、以下のようにして、図２のシステム内では
２つの可能な動作列のうちの１つが実行される。
【００１６】（１）受信ＰＩＤが予想ＰＩＤメモリの内
容と一致する場合、ノードは、受信ＰＩＤと予想ＰＩＤ
が一致したことを確認する信号をシステムコントローラ
へ送信する。この信号は、以前の試験／監視機能がこの
ノードまでは正常に実行されていることを確認するもの
である。ノードによって実行される必要のある警告また
はこれ以外の動作はない。
容と一致する場合、ノードは、受信ＰＩＤと予想ＰＩＤ
が一致したことを確認する信号をシステムコントローラ
へ送信する。この信号は、以前の試験／監視機能がこの
ノードまでは正常に実行されていることを確認するもの
である。ノードによって実行される必要のある警告また
はこれ以外の動作はない。
【００１７】（２）受信ＰＩＤが予想ＰＩＤと一致しな
い場合、不一致が生じた可能性がある。この状態に応答
して、ノードは、ＣＣＩＴＴ勧告Ｇ．７８３に概説され
ているのと同様にして警告を発することになる。しか
し、この警告を発した不一致は真の不一致ではない可能
性がある。ノードは、システムコントローラから新しい
ＰＩＤを既に受信しており、それをバッファメモリ位置
に格納したが、それに肯定応答する確認信号がまだシス
テムコントローラに到達していない可能性がある。この
状況では、新たに受信したバッファＰＩＤが受信メモリ
位置に格納されているＰＩＤと一致する可能性がある。
このような事態に対処するため、システムは、ノードか
らの確認信号をシステムコントローラが受信した後、そ
のノードの不一致警告をクリアするように構成される。
次に、受信メモリ位置に格納されているＰＩＤが、その
ノードのバッファメモリ位置および予想メモリ位置に格
納されているＰＩＤと比較され、ノードがシステムコン
トローラからの新しいＰＩＤの受信に対して以前に肯定
応答していた場合に規定した３つの可能な動作列のうち
の１つが実行される。
い場合、不一致が生じた可能性がある。この状態に応答
して、ノードは、ＣＣＩＴＴ勧告Ｇ．７８３に概説され
ているのと同様にして警告を発することになる。しか
し、この警告を発した不一致は真の不一致ではない可能
性がある。ノードは、システムコントローラから新しい
ＰＩＤを既に受信しており、それをバッファメモリ位置
に格納したが、それに肯定応答する確認信号がまだシス
テムコントローラに到達していない可能性がある。この
状況では、新たに受信したバッファＰＩＤが受信メモリ
位置に格納されているＰＩＤと一致する可能性がある。
このような事態に対処するため、システムは、ノードか
らの確認信号をシステムコントローラが受信した後、そ
のノードの不一致警告をクリアするように構成される。
次に、受信メモリ位置に格納されているＰＩＤが、その
ノードのバッファメモリ位置および予想メモリ位置に格
納されているＰＩＤと比較され、ノードがシステムコン
トローラからの新しいＰＩＤの受信に対して以前に肯定
応答していた場合に規定した３つの可能な動作列のうち
の１つが実行される。
【００１８】上記の動作列において、受信ＰＩＤメモリ
位置の内容と、バッファＰＩＤメモリ位置または予想Ｐ
ＩＤメモリ位置の内容との比較は、ある指定した時間に
わたって反復することも可能である。この反復比較は、
ノードが、警告を発生するか、または、試験機能もしく
は監視機能の正常終了の確認を送信する前に、実行され
る。この冗長な比較は、システム内での誤った警告の抑
制を確実にする追加手段として使用される。すなわち、
この場合、ノードは、複数回比較してもＰＩＤが不一致
であった後でのみ警告を発する。
位置の内容と、バッファＰＩＤメモリ位置または予想Ｐ
ＩＤメモリ位置の内容との比較は、ある指定した時間に
わたって反復することも可能である。この反復比較は、
ノードが、警告を発生するか、または、試験機能もしく
は監視機能の正常終了の確認を送信する前に、実行され
る。この冗長な比較は、システム内での誤った警告の抑
制を確実にする追加手段として使用される。すなわち、
この場合、ノードは、複数回比較してもＰＩＤが不一致
であった後でのみ警告を発する。
【００１９】本発明によって、複数ノード通信システム
内の伝送路を試験または監視するための実用的で費用高
価の良い技術が実現される。容易に理解されるように、
以上述べた実施例は単なる例示のためのものであって、
当業者にはさまざまな変形が可能である。そのような変
形の１つとして、システム内の各ノードのデフォルトを
警告抑止状態にすることがある。この状態では、ノード
は、システムコントローラによって特に命令されない限
り、ＰＩＤ不一致の検出にかかわらず、すべての警告を
抑止する。もう１つの変形として、ＰＩＤ不一致が生じ
た場合に各ノードが「遠端」警告を送信することがあ
る。この遠端警告は、試験／監視機能を開始した送信器
へ送信される（同様の遠端警告はＣＣＩＴＴ勧告Ｇ．７
８３に規定されている）。本発明は、信号互換性確認の
手段として（ＰＩＤではなく）信号ラベルを使用する通
信システム内でも実現し実施することが可能である。こ
のようなシステムでは、各ノードのメモリ位置は、上記
のシステムに格納されたＰＩＤ値と同様にして、信号ラ
ベル値を格納するように構成されることになる。
内の伝送路を試験または監視するための実用的で費用高
価の良い技術が実現される。容易に理解されるように、
以上述べた実施例は単なる例示のためのものであって、
当業者にはさまざまな変形が可能である。そのような変
形の１つとして、システム内の各ノードのデフォルトを
警告抑止状態にすることがある。この状態では、ノード
は、システムコントローラによって特に命令されない限
り、ＰＩＤ不一致の検出にかかわらず、すべての警告を
抑止する。もう１つの変形として、ＰＩＤ不一致が生じ
た場合に各ノードが「遠端」警告を送信することがあ
る。この遠端警告は、試験／監視機能を開始した送信器
へ送信される（同様の遠端警告はＣＣＩＴＴ勧告Ｇ．７
８３に規定されている）。本発明は、信号互換性確認の
手段として（ＰＩＤではなく）信号ラベルを使用する通
信システム内でも実現し実施することが可能である。こ
のようなシステムでは、各ノードのメモリ位置は、上記
のシステムに格納されたＰＩＤ値と同様にして、信号ラ
ベル値を格納するように構成されることになる。
【００２０】
【発明の効果】以上述べたごとく、本発明によれば、促
進された経路試験／監視を可能にし、試験／監視機能の
正常終了後の高速な確認を実現する複数ノード通信シス
テム経路識別技術が達成される。
進された経路試験／監視を可能にし、試験／監視機能の
正常終了後の高速な確認を実現する複数ノード通信シス
テム経路識別技術が達成される。
【図１】各ノードが２個のＰＩＤ値を格納する能力を有
する従来の通信システムの２ノード部分のブロック図で
ある。
する従来の通信システムの２ノード部分のブロック図で
ある。
【図２】本発明の実施例を含む通信システムの２ノード
部分のブロック図である。
部分のブロック図である。
１０１ システムコントローラ １０２ ノード １０３ ノード １０４ 制御線 １０５ 制御線 １０６ 予想ＰＩＤ １０７ 予想ＰＩＤ １０８ 送信器 １０９ 伝送路 １１０ 受信ＰＩＤ １１１ 受信ＰＩＤ ２０１ システムコントローラ ２０２ ノード ２０３ ノード ２０４ 制御線 ２０５ 制御線 ２０６ 伝送路 ２０７ 送信器 ２０８ バッファＰＩＤ ２０９ バッファＰＩＤ ２１０ 予想ＰＩＤ ２１１ 予想ＰＩＤ ２１２ 受信ＰＩＤ ２１３ 受信ＰＩＤ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 カオ−シェン リュー アメリカ合衆国、07733 ニュージャー ジー、ホルムデル、キャンドルライト ドライブ 14 (56)参考文献 特開 平２−235460（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H04L 12/56 H04L 12/24 H04L 12/26
Claims (2)
- 【請求項１】 システムコントローラと、 送信器と、 前記システムコントローラおよび前記送信器にそれぞれ
接続された複数のノードと、 各ノード内に含まれる第１のメモリ位置と、 各ノード内に含まれる第２のメモリ位置と、 各ノード内に含まれる第３のメモリ位置とからなる通信
システムにおいて、 前記システムコントローラから第１のノード内の第１メ
モリ位置へ経路識別信号を送信するステップと、 前記送信器から前記第１ノード内の第２メモリ位置へ経
路識別信号を送信するステップと、 前記第１ノードの前記第１メモリ位置の内容を、前記第
１ノードの前記第２メモリ位置の内容と比較するステッ
プと、 前記第１ノードの前記第１メモリ位置の内容が前記第１
ノードの前記第２メモリ位置の内容と一致した場合に、
前記第１ノード内の前記第１メモリ位置の内容を前記第
１ノード内の第３メモリ位置へ転送するステップとから
なることを特徴とする、通信システム内で経路識別を実
行する方法。 - 【請求項２】 システムコントローラと、 送信器と、 前記システムコントローラおよび前記送信器にそれぞれ
接続された複数のノードと、 各ノード内に含まれる第１のメモリ位置と、 各ノード内に含まれる第２のメモリ位置と、 各ノード内に含まれる第３のメモリ位置とからなる通信
システムにおいて、 前記システムコントローラから送信された現在の経路識
別信号を第１のノード内の第１メモリ位置に格納するス
テップと、 前記送信器から送信された経路識別信号を前記第１ノー
ド内の第２メモリ位置に格納するステップと、 前記システムコントローラから送信された、前の経路識
別信号を前記第１ノード内の第３メモリ位置に格納する
ステップと、 前記第１ノードの前記第２メモリ位置の内容を、前記第
１ノードの前記第２メモリ位置および前記第３メモリ位
置の内容と比較するステップと、 前記第１ノードの前記第１メモリ位置の内容および前記
第１ノードの前記第３メモリ位置の内容が前記第１ノー
ドの前記第２メモリ位置の内容と一致しない場合に警告
を発するステップとからなることを特徴とする、通信シ
ステム内で経路識別を実行する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US037776 | 1993-03-25 | ||
| US08/037,776 US5331628A (en) | 1993-03-25 | 1993-03-25 | Path testing and/or monitoring within a multiple node telecommunication system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0795223A JPH0795223A (ja) | 1995-04-07 |
| JP2813130B2 true JP2813130B2 (ja) | 1998-10-22 |
Family
ID=21896273
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7631694A Expired - Lifetime JP2813130B2 (ja) | 1993-03-25 | 1994-03-24 | 通信システム内で経路識別を実行する方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5331628A (ja) |
| EP (1) | EP0618712A3 (ja) |
| JP (1) | JP2813130B2 (ja) |
| KR (1) | KR970004787B1 (ja) |
| CA (1) | CA2114066C (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0489989B1 (en) * | 1990-12-07 | 1996-01-24 | Hewlett-Packard Company | LAN measurement apparatus |
| JP2999342B2 (ja) * | 1993-03-19 | 2000-01-17 | 富士通株式会社 | Ａｔｍ伝送システムにおけるパスルート試験方式 |
| GB9403223D0 (en) * | 1994-02-19 | 1994-04-13 | Plessey Telecomm | Telecommunications network including remote channel switching protection apparatus |
| SE514798C2 (sv) * | 1994-11-23 | 2001-04-23 | Ericsson Telefon Ab L M | System och förfarande för att förse ett hanterande system med information och ett telekommunikationssystem |
| US5675578A (en) * | 1995-04-11 | 1997-10-07 | Bell-Northern Research Ltd. | Method of tracing the route of virtual connections |
| US5715238A (en) * | 1995-12-20 | 1998-02-03 | Motorola, Inc. | Apparatus and method for detecting a loss of a telecommunications channel connection |
| US5825751A (en) * | 1996-09-10 | 1998-10-20 | Ncr Corporation | Method and apparatus for tracing frames transmitted through a network path |
| KR100390841B1 (ko) * | 2001-03-27 | 2003-07-10 | 주식회사 하이닉스반도체 | 피아이디 검출을 고속화하기 위한 피아이디 저장 및 비교장치 및 방법 |
| FI117071B (fi) * | 2004-11-09 | 2006-05-31 | Orbis Oy | Kaukovalvonta- ja kauko-ohjausjärjestelmä itsenäistä kohdetta varten |
| JP4361114B2 (ja) * | 2005-03-08 | 2009-11-11 | 富士通株式会社 | ネットワーク情報解析方法及びその装置 |
| US7885805B2 (en) * | 2007-09-12 | 2011-02-08 | International Business Machines Corporation | Apparatus, system, and method for simulating multiple hosts |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ATA300485A (de) * | 1985-10-17 | 1991-05-15 | Siemens Ag Oesterreich | Einrichtung zur ueberwachung einer schaltstelle fuer die zeitmultiplexe zusammenfuegung mehrerer nachrichtenkanaele fuer digitalsignale, insbesondere fuer pulscodemodulierte signale |
| US4750175A (en) * | 1986-08-29 | 1988-06-07 | Pactel Communications Companies | Network diagnostic apparatus and method |
| US4745593A (en) * | 1986-11-17 | 1988-05-17 | American Telephone And Telegraph Company, At&T Bell Laboratories | Arrangement for testing packet switching networks |
| JP2682847B2 (ja) * | 1988-07-21 | 1997-11-26 | 株式会社日立製作所 | パケット交換網の中継ループ迂回方法 |
| EP0504537A1 (en) * | 1991-03-22 | 1992-09-23 | International Business Machines Corporation | Method and apparatus for the testing and evaluation of geographically distributed telecommunication networks |
-
1993
- 1993-03-25 US US08/037,776 patent/US5331628A/en not_active Expired - Lifetime
-
1994
- 1994-01-24 CA CA002114066A patent/CA2114066C/en not_active Expired - Fee Related
- 1994-03-16 EP EP94301901A patent/EP0618712A3/en not_active Withdrawn
- 1994-03-23 KR KR1019940005820A patent/KR970004787B1/ko not_active IP Right Cessation
- 1994-03-24 JP JP7631694A patent/JP2813130B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5331628A (en) | 1994-07-19 |
| CA2114066A1 (en) | 1994-09-26 |
| EP0618712A3 (en) | 1995-06-14 |
| KR970004787B1 (ko) | 1997-04-03 |
| KR940023077A (ko) | 1994-10-22 |
| EP0618712A2 (en) | 1994-10-05 |
| JPH0795223A (ja) | 1995-04-07 |
| CA2114066C (en) | 1997-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1238961A (en) | Data communication network | |
| US6430151B1 (en) | Local network with redundancy properties having a redundancy manager | |
| EP0464014A2 (en) | Communications systems using a fault tolerant protocol | |
| JPS63303537A (ja) | リング状通信網におけるアドレステーブルの形成法 | |
| JP2813130B2 (ja) | 通信システム内で経路識別を実行する方法 | |
| US6421317B1 (en) | Method and apparatus for an automatic load balancing and back-up of a multi-users network | |
| EP0517534A1 (en) | LAN repeater | |
| KR100233261B1 (ko) | 대국장애표시신호를 이용한 1+1 양방향 선로절체 제어방법 | |
| US5712846A (en) | Order wire communication control method for line-switched ring network system | |
| JPS5826582B2 (ja) | 端末システムの障害通知方式 | |
| JPH04360440A (ja) | 伝送路障害検出方式 | |
| JP3251531B2 (ja) | 障害検出方法及び通信システム | |
| JP2938495B2 (ja) | ネットワーク監視装置 | |
| JP2739532B2 (ja) | トークンリングｌａｎシステムの再構成制御方式 | |
| JP3008689B2 (ja) | 装置間ケーブル誤接続検出方式 | |
| JP3239138B2 (ja) | 通信網の転送データ誤り検出方法 | |
| US6657971B1 (en) | ISDN PRI loop detection and correction | |
| US20050157710A1 (en) | Data bus system | |
| JPH0530159A (ja) | データ通信システム | |
| JP2574546B2 (ja) | 加入者電話回線を用いたビル管理装置 | |
| JPH0340618A (ja) | バス型ネットワークの二重化方式 | |
| JP2644571B2 (ja) | 遠隔ｉｐｌ制御方式 | |
| JPS63267039A (ja) | ネツトワ−クシステム | |
| JPH0888643A (ja) | リング形伝送方式 | |
| JPS62254544A (ja) | メツセ−ジル−テイング情報処理システム |