JPH10232704A - 二重化プログラマブルコントローラ - Google Patents
二重化プログラマブルコントローラInfo
- Publication number
- JPH10232704A JPH10232704A JP9036073A JP3607397A JPH10232704A JP H10232704 A JPH10232704 A JP H10232704A JP 9036073 A JP9036073 A JP 9036073A JP 3607397 A JP3607397 A JP 3607397A JP H10232704 A JPH10232704 A JP H10232704A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- operating state
- transmission
- transmission line
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Hardware Redundancy (AREA)
- Safety Devices In Control Systems (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】 （修正有）
【課題】稼働状態にあるＣＰＵがハードウェアトラブル
により間欠停止する場合においても、二つのＣＰＵの両
系稼働状態が発生しない二重化ＰＣ（プログラマブルコ
ントローラ）を提供する。 【解決手段】二重化ＰＣの常用設定ＣＰＵ１と予備設定
ＣＰＵ２は第２の伝送路（同期バス）５で接続され、夫
々は制御装置３１、３２、・・・３Ｎと第一の伝送路
（Ｉ／Ｏバス）４で接続される。電源投入時、ＣＰＵ１
は稼働状態となり、Ｉ／Ｏバスを介して制御装置と通信
し、同期バスを介してＣＰＵ２と自局ステータスデータ
と制御データを相互に通信する。ＣＰＵ１の両系稼働状
態検出手段１１が相手ＣＰＵステータスメモリ２２内に
“稼働状態”データを検出する場合、ＣＰＵ１はＩ／Ｏ
バスを介して実施する制御装置との通信を停止する。
により間欠停止する場合においても、二つのＣＰＵの両
系稼働状態が発生しない二重化ＰＣ（プログラマブルコ
ントローラ）を提供する。 【解決手段】二重化ＰＣの常用設定ＣＰＵ１と予備設定
ＣＰＵ２は第２の伝送路（同期バス）５で接続され、夫
々は制御装置３１、３２、・・・３Ｎと第一の伝送路
（Ｉ／Ｏバス）４で接続される。電源投入時、ＣＰＵ１
は稼働状態となり、Ｉ／Ｏバスを介して制御装置と通信
し、同期バスを介してＣＰＵ２と自局ステータスデータ
と制御データを相互に通信する。ＣＰＵ１の両系稼働状
態検出手段１１が相手ＣＰＵステータスメモリ２２内に
“稼働状態”データを検出する場合、ＣＰＵ１はＩ／Ｏ
バスを介して実施する制御装置との通信を停止する。
Description
【０００１】
【発明の属する技術分野】本発明は、伝送路により複数
の制御装置と二つのＣＰＵとを接続し、ＣＰＵの一方を
常用設定し、他方を予備設定し、常用設定するＣＰＵが
伝送路を介して複数の制御装置と実施する通信に異常が
発生する場合、常用設定するＣＰＵを予備設定するＣＰ
Ｕに切り換え通信を継続する二重化プログラマブルコン
トローラのＣＰＵ切り換え方法に関する。
の制御装置と二つのＣＰＵとを接続し、ＣＰＵの一方を
常用設定し、他方を予備設定し、常用設定するＣＰＵが
伝送路を介して複数の制御装置と実施する通信に異常が
発生する場合、常用設定するＣＰＵを予備設定するＣＰ
Ｕに切り換え通信を継続する二重化プログラマブルコン
トローラのＣＰＵ切り換え方法に関する。
【０００２】
【従来の技術】主として工場自動化コンポーネントとし
て適用する二重化プログラマブルコントローラは、稼働
状態にあるＣＰＵが、第一の伝送路を介し、複数の制御
装置と実施する通信が一定時間停止する場合、又は稼働
状態にあるＣＰＵが、第二の伝送路を介し、待機状態に
あるＣＰＵと実施する通信が一定時間停止する場合、待
機状態にあるＣＰＵは稼働状態にあるＣＰＵが何らかの
異常で停止したと判断し、待機状態から稼働状態に状態
遷移する。
て適用する二重化プログラマブルコントローラは、稼働
状態にあるＣＰＵが、第一の伝送路を介し、複数の制御
装置と実施する通信が一定時間停止する場合、又は稼働
状態にあるＣＰＵが、第二の伝送路を介し、待機状態に
あるＣＰＵと実施する通信が一定時間停止する場合、待
機状態にあるＣＰＵは稼働状態にあるＣＰＵが何らかの
異常で停止したと判断し、待機状態から稼働状態に状態
遷移する。
【０００３】通例、この二重化プログラマブルコントロ
ーラのＣＰＵ切り換え方法は待機冗長二重化と呼ばれ
る。
ーラのＣＰＵ切り換え方法は待機冗長二重化と呼ばれ
る。
【０００４】
【発明が解決しようとする課題】従来の待機冗長二重化
プログラマブルコントローラは、稼働状態にあるＣＰＵ
において、ＣＰＵクロックの間欠停止、第一の伝送路の
一時的切断、割り込み多発による第一の伝送路を介する
通信の間欠停止等のハードウエアトラブルによる間欠停
止が発生する場合、待機状態にあるＣＰＵはこの間欠停
止により状態遷移し、稼働状態となる。
プログラマブルコントローラは、稼働状態にあるＣＰＵ
において、ＣＰＵクロックの間欠停止、第一の伝送路の
一時的切断、割り込み多発による第一の伝送路を介する
通信の間欠停止等のハードウエアトラブルによる間欠停
止が発生する場合、待機状態にあるＣＰＵはこの間欠停
止により状態遷移し、稼働状態となる。
【０００５】間欠停止するＣＰＵは稼働状態を継続する
ために、二つのＣＰＵは稼働状態となり、両系稼働状態
が発生する。更に、二つのＣＰＵは第二の伝送路を介し
相互に自己のステータスと制御データとを通信するため
に、該制御データにより二つのＣＰＵはそれぞれ独立に
第一の伝送路を介し制御装置と通信する。
ために、二つのＣＰＵは稼働状態となり、両系稼働状態
が発生する。更に、二つのＣＰＵは第二の伝送路を介し
相互に自己のステータスと制御データとを通信するため
に、該制御データにより二つのＣＰＵはそれぞれ独立に
第一の伝送路を介し制御装置と通信する。
【０００６】両系稼働状態の場合、第一の伝送路を介し
ての通信はデータの混信が発生し、制御装置データのＣ
ＰＵへの誤入力、或いはＣＰＵデータの制御装置への誤
出力が発生し、システム制御にとって致命的な状態に陥
る問題があった。本発明は上記の点に鑑みてなされたも
のであり、その目的は、稼働状態にあるＣＰＵが前記ハ
ードウエアトラブルにより間欠停止する場合において
も、二つのＣＰＵが稼働状態となる両系稼働状態が発生
しない二重化プログラマブルコントローラを提供するこ
とにある。
ての通信はデータの混信が発生し、制御装置データのＣ
ＰＵへの誤入力、或いはＣＰＵデータの制御装置への誤
出力が発生し、システム制御にとって致命的な状態に陥
る問題があった。本発明は上記の点に鑑みてなされたも
のであり、その目的は、稼働状態にあるＣＰＵが前記ハ
ードウエアトラブルにより間欠停止する場合において
も、二つのＣＰＵが稼働状態となる両系稼働状態が発生
しない二重化プログラマブルコントローラを提供するこ
とにある。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に第一の発明においては、二重化プログラマブルコント
ローラは、第一の伝送路により複数の制御装置と二つの
ＣＰＵとを接続し、二つのＣＰＵを第二の伝送路により
接続する。ＣＰＵの一方を常用設定し、他方を予備設定
する。
に第一の発明においては、二重化プログラマブルコント
ローラは、第一の伝送路により複数の制御装置と二つの
ＣＰＵとを接続し、二つのＣＰＵを第二の伝送路により
接続する。ＣＰＵの一方を常用設定し、他方を予備設定
する。
【０００８】二重化プログラマブルコントローラは電源
投入時に常用設定するＣＰＵが稼働状態となり、常用設
定するＣＰＵは、第一の伝送路を介し、複数の制御装置
と通信する。二つのＣＰＵは自己のステータスと制御デ
ータとを、第二の伝送路を介し、相互に通信する。
投入時に常用設定するＣＰＵが稼働状態となり、常用設
定するＣＰＵは、第一の伝送路を介し、複数の制御装置
と通信する。二つのＣＰＵは自己のステータスと制御デ
ータとを、第二の伝送路を介し、相互に通信する。
【０００９】常用設定するＣＰＵは、自己が稼働状態で
ある時、予備設定するＣＰＵのステータス領域に稼働状
態のデータが有る場合、第一の伝送路を介し複数の制御
装置と実施する通信を含む自己の稼働を異常停止する第
一の両系稼働状態検出手段を備えるものとする。第二の
発明においては、二重化プログラマブルコントローラ
は、一つの伝送路により複数の制御装置と二つのＣＰＵ
とを接続する。
ある時、予備設定するＣＰＵのステータス領域に稼働状
態のデータが有る場合、第一の伝送路を介し複数の制御
装置と実施する通信を含む自己の稼働を異常停止する第
一の両系稼働状態検出手段を備えるものとする。第二の
発明においては、二重化プログラマブルコントローラ
は、一つの伝送路により複数の制御装置と二つのＣＰＵ
とを接続する。
【００１０】ＣＰＵの一方を常用設定し、他方を予備設
定する。二重化プログラマブルコントローラは電源投入
時に常用設定するＣＰＵが稼働状態となり、常用設定す
るＣＰＵは、伝送路を介し、複数の制御装置と半二重シ
リアル伝送によりポーリング・セレクティング方式で局
アドレスを含むデータを通信し、予備設定するＣＰＵと
それぞれ自己のステータスを相互に通信する。
定する。二重化プログラマブルコントローラは電源投入
時に常用設定するＣＰＵが稼働状態となり、常用設定す
るＣＰＵは、伝送路を介し、複数の制御装置と半二重シ
リアル伝送によりポーリング・セレクティング方式で局
アドレスを含むデータを通信し、予備設定するＣＰＵと
それぞれ自己のステータスを相互に通信する。
【００１１】常用設定するＣＰＵは、自己が稼働状態で
あり、伝送路を介し受信する制御装置の局アドレスを含
むデータの局アドレスが、自己がポーリング・セレクテ
ィングするアドレスと異なり、該アドレスが予備設定す
るＣＰＵがポーリング・セレクティングするアドレスと
一致し、予備設定するＣＰＵのステータス領域に稼働状
態のデータが有る場合、伝送路を介し複数の制御装置と
実施する通信を含む自己の稼働を異常停止する第二の両
系稼働状態検出手段を備えるものとする。
あり、伝送路を介し受信する制御装置の局アドレスを含
むデータの局アドレスが、自己がポーリング・セレクテ
ィングするアドレスと異なり、該アドレスが予備設定す
るＣＰＵがポーリング・セレクティングするアドレスと
一致し、予備設定するＣＰＵのステータス領域に稼働状
態のデータが有る場合、伝送路を介し複数の制御装置と
実施する通信を含む自己の稼働を異常停止する第二の両
系稼働状態検出手段を備えるものとする。
【００１２】第三の発明においては、一つの伝送路は複
数の制御装置と二つのＣＰＵとをそれぞれ接続する。二
つのＣＰＵの一方を常用設定し、他方を予備設定する。
二重化プログラマブルコントローラは電源投入時に常用
設定するＣＰＵが稼働状態となり、常用設定するＣＰＵ
は、伝送路を介し、複数の制御装置と半二重シリアル伝
送によりポーリング・セレクティング方式で局アドレス
を含むデータを通信し、伝送路への接続が未確認の制御
装置の局アドレスを確認する存在問合せポーリングを実
施し、予備設定するＣＰＵとそれぞれ自己のステータス
を相互に通信する。
数の制御装置と二つのＣＰＵとをそれぞれ接続する。二
つのＣＰＵの一方を常用設定し、他方を予備設定する。
二重化プログラマブルコントローラは電源投入時に常用
設定するＣＰＵが稼働状態となり、常用設定するＣＰＵ
は、伝送路を介し、複数の制御装置と半二重シリアル伝
送によりポーリング・セレクティング方式で局アドレス
を含むデータを通信し、伝送路への接続が未確認の制御
装置の局アドレスを確認する存在問合せポーリングを実
施し、予備設定するＣＰＵとそれぞれ自己のステータス
を相互に通信する。
【００１３】稼働状態にあるＣＰＵは、第一の伝送路へ
の接続が未確認の制御装置の局アドレスを確認する存在
問合せポーリングデータに対し、伝送路を介し受信する
制御装置の局アドレスを含むデータの局アドレスが、自
己がポーリングするアドレスと異なる連続誤り回数が予
め定める回数を超える場合、伝送路を介し複数の制御装
置と実施する通信を含む自己の稼働を異常停止する第三
の両系稼働状態検出手段を備えるものとする。
の接続が未確認の制御装置の局アドレスを確認する存在
問合せポーリングデータに対し、伝送路を介し受信する
制御装置の局アドレスを含むデータの局アドレスが、自
己がポーリングするアドレスと異なる連続誤り回数が予
め定める回数を超える場合、伝送路を介し複数の制御装
置と実施する通信を含む自己の稼働を異常停止する第三
の両系稼働状態検出手段を備えるものとする。
【００１４】
【発明の実施の形態】本発明は、常用設定するＣＰＵに
両系稼働状態検出手段を備え、この両系稼働状態検出手
段が予備設定するＣＰＵの稼働、及び第一の伝送路を介
する通信の異常を検出する場合、常用設定するＣＰＵの
稼働を停止する。図１は、本発明による二重化プログラ
マブルコントローラの一実施例の構成を示す。
両系稼働状態検出手段を備え、この両系稼働状態検出手
段が予備設定するＣＰＵの稼働、及び第一の伝送路を介
する通信の異常を検出する場合、常用設定するＣＰＵの
稼働を停止する。図１は、本発明による二重化プログラ
マブルコントローラの一実施例の構成を示す。
【００１５】図１は本発明の説明に必要とする機能のみ
記載する。二重化プログラマブルコントローラは、ＣＰ
Ｕ１とＣＰＵ２と制御装置３１、３２、・・・・３Ｎと
第一の伝送路（以下、Ｉ／Ｏバスと言う）４と第二の伝
送路（以下、同期バスと言う）５とにより、構成する。
ＣＰＵ１とＣＰＵ２と制御装置３１、３２、・・・・３
ＮとはＩ／Ｏバス４にそれぞれ接続する。
記載する。二重化プログラマブルコントローラは、ＣＰ
Ｕ１とＣＰＵ２と制御装置３１、３２、・・・・３Ｎと
第一の伝送路（以下、Ｉ／Ｏバスと言う）４と第二の伝
送路（以下、同期バスと言う）５とにより、構成する。
ＣＰＵ１とＣＰＵ２と制御装置３１、３２、・・・・３
ＮとはＩ／Ｏバス４にそれぞれ接続する。
【００１６】ＣＰＵ１とＣＰＵ２とは同期バス５により
相互に接続する。ＣＰＵ１は両系稼働状態検出手段１１
を備える。ＣＰＵ１とＣＰＵ２とは、それぞれ相手ＣＰ
Ｕステータスメモリ１２、２２と受信バッファ１３、２
３と送信バッファ１４、２４とを備える。両系稼働状態
検出手段１１を備えるＣＰＵ１は常用設定し、ＣＰＵ２
は予備設定する。
相互に接続する。ＣＰＵ１は両系稼働状態検出手段１１
を備える。ＣＰＵ１とＣＰＵ２とは、それぞれ相手ＣＰ
Ｕステータスメモリ１２、２２と受信バッファ１３、２
３と送信バッファ１４、２４とを備える。両系稼働状態
検出手段１１を備えるＣＰＵ１は常用設定し、ＣＰＵ２
は予備設定する。
【００１７】二重化プログラマブルコントローラは電源
投入時に、常用設定するＣＰＵ１は稼働状態となり、予
備設定するＣＰＵ２は待機状態として動作する。常用設
定するＣＰＵ１（稼働状態）と予備設定するＣＰＵ２
（待機状態）とは、同期バスを介し、それぞれ相手ＣＰ
Ｕステータスメモリ１２、２２に相手ＣＰＵのステータ
スを書き込む。
投入時に、常用設定するＣＰＵ１は稼働状態となり、予
備設定するＣＰＵ２は待機状態として動作する。常用設
定するＣＰＵ１（稼働状態）と予備設定するＣＰＵ２
（待機状態）とは、同期バスを介し、それぞれ相手ＣＰ
Ｕステータスメモリ１２、２２に相手ＣＰＵのステータ
スを書き込む。
【００１８】稼働状態のＣＰＵは、Ｉ／Ｏバスを介し、
制御装置３１、３２、・・・・３Ｎと通信する。 〔第一の実施例〕常用設定するＣＰＵ１（稼働状態）と
予備設定するＣＰＵ２（待機状態）とは、同期バスを介
しトークンパス方式で通信し、それぞれ同期バスメモリ
内の相手ＣＰＵステータスメモリの相手ＣＰＵステータ
スデータをリフレッシュする。
制御装置３１、３２、・・・・３Ｎと通信する。 〔第一の実施例〕常用設定するＣＰＵ１（稼働状態）と
予備設定するＣＰＵ２（待機状態）とは、同期バスを介
しトークンパス方式で通信し、それぞれ同期バスメモリ
内の相手ＣＰＵステータスメモリの相手ＣＰＵステータ
スデータをリフレッシュする。
【００１９】相手ＣＰＵのステータスの書き換えが行わ
れてから、同期バスメモリ内の相手ＣＰＵステータスメ
モリにデータが反映される迄の遅延時間は約１５ｍsec
である。第一の発明の両系稼働状態検出手段は第一の両
系稼働状態検出手段とする。図２は、この第一の両系稼
働状態検出手段の動作フローチャートを示す。
れてから、同期バスメモリ内の相手ＣＰＵステータスメ
モリにデータが反映される迄の遅延時間は約１５ｍsec
である。第一の発明の両系稼働状態検出手段は第一の両
系稼働状態検出手段とする。図２は、この第一の両系稼
働状態検出手段の動作フローチャートを示す。
【００２０】稼働状態の常用設定するＣＰＵ１の第一の
両系稼働状態検出手段の動作は１０ｍsec 定周期で実行
する。ステップＳ１において、自局ステータスが稼働状
態で無ければステップＳ７において同期バスメモリの自
局ステータス領域へ“待機状態”コードを書き込み終了
する。
両系稼働状態検出手段の動作は１０ｍsec 定周期で実行
する。ステップＳ１において、自局ステータスが稼働状
態で無ければステップＳ７において同期バスメモリの自
局ステータス領域へ“待機状態”コードを書き込み終了
する。
【００２１】ステップＳ１において、自局ステータスが
稼働状態で有ればステップＳ２において同期バスメモリ
の自局ステータス領域へ“稼働状態”コードを書き込
む。ステップＳ３において、自局設定が“常用設定”で
無ければ終了する。ステップＳ３において自局設定が
“常用設定”で有り、ステップＳ４において、同期バス
が正常リンク中で無ければ終了する。
稼働状態で有ればステップＳ２において同期バスメモリ
の自局ステータス領域へ“稼働状態”コードを書き込
む。ステップＳ３において、自局設定が“常用設定”で
無ければ終了する。ステップＳ３において自局設定が
“常用設定”で有り、ステップＳ４において、同期バス
が正常リンク中で無ければ終了する。
【００２２】ステップＳ４において同期バスが正常リン
ク中で有り、ステップＳ５において、同期バスメモリの
予備設定コントローラ（相手局ＣＰＵ）ステータスが
“稼働状態”で無ければ終了する。ステップＳ５におい
て同期バスメモリの予備設定コントローラステータスが
“稼働状態”で有れば、ステップＳ５において、“両系
稼働状態”を検出し、Ｉ／Ｏバスを介する制御装置３
１、３２、・・・・３Ｎとの通信を停止する異常停止処
理を実行し、終了する。
ク中で有り、ステップＳ５において、同期バスメモリの
予備設定コントローラ（相手局ＣＰＵ）ステータスが
“稼働状態”で無ければ終了する。ステップＳ５におい
て同期バスメモリの予備設定コントローラステータスが
“稼働状態”で有れば、ステップＳ５において、“両系
稼働状態”を検出し、Ｉ／Ｏバスを介する制御装置３
１、３２、・・・・３Ｎとの通信を停止する異常停止処
理を実行し、終了する。
【００２３】常用設定するＣＰＵ１にのみ第一の両系稼
働状態検出手段を備える事により、両系停止状態は発生
しない。 〔第二の実施例〕第二の実施例は、常用設定するＣＰＵ
１と予備設定するＣＰＵ２とが相互に通信する第二の伝
送路を備えない場合の適用例を示す。
働状態検出手段を備える事により、両系停止状態は発生
しない。 〔第二の実施例〕第二の実施例は、常用設定するＣＰＵ
１と予備設定するＣＰＵ２とが相互に通信する第二の伝
送路を備えない場合の適用例を示す。
【００２４】図１に示す二重化プログラマブルコントロ
ーラの稼働状態ＣＰＵは、ポーリングセレクティング方
式によりＩ／Ｏバスを介し、待機状態ＣＰＵ、及び制御
装置３１、３２、・・・・３Ｎと通信する。二重化プロ
グラマブルコントローラの正常動作状態の場合、稼働状
態ＣＰＵのみポーリングデータを送出し、待機状態ＣＰ
Ｕと制御装置とはこのポーリングデータを受信する。
ーラの稼働状態ＣＰＵは、ポーリングセレクティング方
式によりＩ／Ｏバスを介し、待機状態ＣＰＵ、及び制御
装置３１、３２、・・・・３Ｎと通信する。二重化プロ
グラマブルコントローラの正常動作状態の場合、稼働状
態ＣＰＵのみポーリングデータを送出し、待機状態ＣＰ
Ｕと制御装置とはこのポーリングデータを受信する。
【００２５】稼働状態ＣＰＵはポーリングデータを送出
後、１ｍsec 以内にＩ／Ｏバスに送出される伝送パケッ
トを受信し、エラーチェツク（例えば、ＣＲＣチェツク
など）し、正常ならばこのパケットのデータを受信バッ
ファ１３に収納する。図５（イ）は稼働状態ＣＰＵと待
機状態ＣＰＵとの間で通信する情報メッセージ例を示
し、図５（ロ）は稼働状態ＣＰＵと制御装置との間で通
信する情報メッセージ例を示す。
後、１ｍsec 以内にＩ／Ｏバスに送出される伝送パケッ
トを受信し、エラーチェツク（例えば、ＣＲＣチェツク
など）し、正常ならばこのパケットのデータを受信バッ
ファ１３に収納する。図５（イ）は稼働状態ＣＰＵと待
機状態ＣＰＵとの間で通信する情報メッセージ例を示
し、図５（ロ）は稼働状態ＣＰＵと制御装置との間で通
信する情報メッセージ例を示す。
【００２６】図５（イ）において、稼働状態ＣＰＵは相
手ＣＰＵ局アドレス・自局ＣＰＵ局アドレス・自局ステ
ータスデータにより構成する伝送パケット（ポーリング
データ）を送出し、待機状態ＣＰＵは、この伝送パケッ
トにたいし、相手ＣＰＵ局アドレス・自局ＣＰＵ局アド
レス・自局ステータスデータにより構成する伝送パケッ
トを送出する。
手ＣＰＵ局アドレス・自局ＣＰＵ局アドレス・自局ステ
ータスデータにより構成する伝送パケット（ポーリング
データ）を送出し、待機状態ＣＰＵは、この伝送パケッ
トにたいし、相手ＣＰＵ局アドレス・自局ＣＰＵ局アド
レス・自局ステータスデータにより構成する伝送パケッ
トを送出する。
【００２７】図５（ロ）において、稼働状態ＣＰＵはＩ
／Ｏアドレス・Ｉ／Ｏ伝送・出力データを指定する伝送
パケット（ポーリングデータ）を送出し、この伝送パケ
ットのＩ／Ｏアドレスが指定するＩ／Ｏ装置（制御装
置）はＩ／Ｏアドレス・Ｉ／Ｏ伝送・入力データにより
構成する伝送パケットを送出する。図６は、稼働状態Ｃ
ＰＵ（以下、稼働状態ＣＰＵ１と言う）がポーリングを
実施中に、待機状態ＣＰＵが稼働状態となり、稼働状態
ＣＰＵ１と待機状態ＣＰＵ（以下、稼働状態ＣＰＵ２と
言う）とがポーリングを実施する、両系異常動作状態の
情報メッセージ例を示す。
／Ｏアドレス・Ｉ／Ｏ伝送・出力データを指定する伝送
パケット（ポーリングデータ）を送出し、この伝送パケ
ットのＩ／Ｏアドレスが指定するＩ／Ｏ装置（制御装
置）はＩ／Ｏアドレス・Ｉ／Ｏ伝送・入力データにより
構成する伝送パケットを送出する。図６は、稼働状態Ｃ
ＰＵ（以下、稼働状態ＣＰＵ１と言う）がポーリングを
実施中に、待機状態ＣＰＵが稼働状態となり、稼働状態
ＣＰＵ１と待機状態ＣＰＵ（以下、稼働状態ＣＰＵ２と
言う）とがポーリングを実施する、両系異常動作状態の
情報メッセージ例を示す。
【００２８】図６において、稼働状態ＣＰＵ１はＩ／Ｏ
装置（制御装置）に対するＩ／Ｏアドレス・Ｉ／Ｏ伝送
・出力データを指定する伝送パケット（ポーリングデー
タ）を送出し、稼働状態ＣＰＵ２は相手ＣＰＵ局アドレ
ス・自局ＣＰＵ局アドレス・自局ステータスデータによ
り構成する伝送パケット（ポーリングデータ）を送出す
る。
装置（制御装置）に対するＩ／Ｏアドレス・Ｉ／Ｏ伝送
・出力データを指定する伝送パケット（ポーリングデー
タ）を送出し、稼働状態ＣＰＵ２は相手ＣＰＵ局アドレ
ス・自局ＣＰＵ局アドレス・自局ステータスデータによ
り構成する伝送パケット（ポーリングデータ）を送出す
る。
【００２９】前述する如く、稼働状態ＣＰＵ１はポーリ
ングデータを送出後、１ｍsec 以内にＩ／Ｏバスに送出
される伝送パケットを受信し、エラーチェツク（例え
ば、ＣＲＣチェツクなど）し、正常ならばこのパケット
のデータを受信バッファ１３に収納する。第二の発明の
両系稼働状態検出手段は第二の両系稼働状態検出手段と
する。
ングデータを送出後、１ｍsec 以内にＩ／Ｏバスに送出
される伝送パケットを受信し、エラーチェツク（例え
ば、ＣＲＣチェツクなど）し、正常ならばこのパケット
のデータを受信バッファ１３に収納する。第二の発明の
両系稼働状態検出手段は第二の両系稼働状態検出手段と
する。
【００３０】図３は、この第二の両系稼働状態検出手段
の動作フローチャートを示す。稼働状態の常用設定する
稼働状態ＣＰＵ１の第二の両系稼働状態検出手段の動作
は１０ｍsec 定周期で実行する。ステップＳ１におい
て、Ｉ／Ｏ装置（制御装置）が送出する伝送パケットを
Ｉ／Ｏ伝送処理し、引き続きステップＳ２において、そ
の他の伝送パケットをその他の伝送処理し、終了する。
の動作フローチャートを示す。稼働状態の常用設定する
稼働状態ＣＰＵ１の第二の両系稼働状態検出手段の動作
は１０ｍsec 定周期で実行する。ステップＳ１におい
て、Ｉ／Ｏ装置（制御装置）が送出する伝送パケットを
Ｉ／Ｏ伝送処理し、引き続きステップＳ２において、そ
の他の伝送パケットをその他の伝送処理し、終了する。
【００３１】Ｉ／Ｏ伝送処理とその他の伝送処理との処
理は、ステップＳ３〜ステップＳ７に示す。ステップＳ
３において、伝送正常終了（情報メッセージフォーマッ
ト、及びＣＲＣチェツク正常に終了）で無ければ、ステ
ップＳ６において、伝送異常処理し、終了する。
理は、ステップＳ３〜ステップＳ７に示す。ステップＳ
３において、伝送正常終了（情報メッセージフォーマッ
ト、及びＣＲＣチェツク正常に終了）で無ければ、ステ
ップＳ６において、伝送異常処理し、終了する。
【００３２】ステップＳ３において、伝送正常終了で有
り、ステップＳ４において、受信データの局番はポーリ
ング局の応答局番で無ければ、ステップＳ７において、
応答局番異常処理し、終了する。ステップＳ４におい
て、受信データの局番はポーリング局の応答局番で有れ
ば、ステップＳ５において、正常処理し、終了する。
り、ステップＳ４において、受信データの局番はポーリ
ング局の応答局番で無ければ、ステップＳ７において、
応答局番異常処理し、終了する。ステップＳ４におい
て、受信データの局番はポーリング局の応答局番で有れ
ば、ステップＳ５において、正常処理し、終了する。
【００３３】伝送異常処理の処理は、ステップＳ８〜ス
テップＳ１３に示す。ステップＳ８において、受信デー
タの局番はＣＰＵ局は“ＣＰＵ局アドレス”で無ければ
終了する。ステップＳ８において、受信データの局番は
ＣＰＵ局は“ＣＰＵ局アドレス”で有り、ステップＳ９
において、受信データ送信元局番は“予備設定局アドレ
ス”で無ければ終了する。
テップＳ１３に示す。ステップＳ８において、受信デー
タの局番はＣＰＵ局は“ＣＰＵ局アドレス”で無ければ
終了する。ステップＳ８において、受信データの局番は
ＣＰＵ局は“ＣＰＵ局アドレス”で有り、ステップＳ９
において、受信データ送信元局番は“予備設定局アドレ
ス”で無ければ終了する。
【００３４】ステップＳ９において、受信データ送信元
局番は“予備設定局アドレス”で有り、ステップＳ１０
において、自局ステータスは“稼働状態”で無ければ終
了する。ステップＳ１０において、自局ステータスは
“稼働状態”で有り、ステップＳ１１において、自局ス
テータスは“常用設定”で無ければ終了する。
局番は“予備設定局アドレス”で有り、ステップＳ１０
において、自局ステータスは“稼働状態”で無ければ終
了する。ステップＳ１０において、自局ステータスは
“稼働状態”で有り、ステップＳ１１において、自局ス
テータスは“常用設定”で無ければ終了する。
【００３５】ステップＳ１１において、自局ステータス
は“常用設定”で有り、ステップＳ１２において、受信
データの自局ステータスデータは“稼働状態”で無けれ
ば終了する。ステップＳ１２において、受信データの自
局ステータスデータは“稼働状態”で有れば、ステップ
Ｓ１３において、“両系稼働状態”を検出し、Ｉ／Ｏバ
スを介する制御装置３１、３２、・・・・３Ｎとの通信
を停止する異常停止処理を実行し、終了する。
は“常用設定”で有り、ステップＳ１２において、受信
データの自局ステータスデータは“稼働状態”で無けれ
ば終了する。ステップＳ１２において、受信データの自
局ステータスデータは“稼働状態”で有れば、ステップ
Ｓ１３において、“両系稼働状態”を検出し、Ｉ／Ｏバ
スを介する制御装置３１、３２、・・・・３Ｎとの通信
を停止する異常停止処理を実行し、終了する。
【００３６】常用設定するＣＰＵ１にのみ第二の両系稼
働状態検出手段を備える事により、両系停止状態は発生
しない。 〔第三の実施例〕第三の実施例は、常用設定するＣＰＵ
１と予備設定するＣＰＵ２とが相互に通信する第二の伝
送路を備えない場合の適用例を示す。
働状態検出手段を備える事により、両系停止状態は発生
しない。 〔第三の実施例〕第三の実施例は、常用設定するＣＰＵ
１と予備設定するＣＰＵ２とが相互に通信する第二の伝
送路を備えない場合の適用例を示す。
【００３７】図１に示す二重化プログラマブルコントロ
ーラの稼働状態ＣＰＵ１がポーリングセレクティング方
式によりＩ／Ｏバスを介し待機状態ＣＰＵ、及び制御装
置３１、３２、・・・・３Ｎと通信する場合、稼働状態
ＣＰＵ１が送出する伝送パケットに対し、待機状態ＣＰ
Ｕ、及び制御装置３１、３２、・・・・３Ｎは少なくと
も１μsec 以内に応答し、伝送パケットを送出する。
ーラの稼働状態ＣＰＵ１がポーリングセレクティング方
式によりＩ／Ｏバスを介し待機状態ＣＰＵ、及び制御装
置３１、３２、・・・・３Ｎと通信する場合、稼働状態
ＣＰＵ１が送出する伝送パケットに対し、待機状態ＣＰ
Ｕ、及び制御装置３１、３２、・・・・３Ｎは少なくと
も１μsec 以内に応答し、伝送パケットを送出する。
【００３８】従って、稼働状態ＣＰＵ１は、伝送パケッ
ト送出後１ｍsec 以内に待機状態ＣＰＵ、及び制御装置
３１、３２、・・・・３Ｎが送出する伝送パケットを受
信しない場合、“無応答”と判断し、伝送異常処理を実
施する。稼働状態ＣＰＵ１は、待機状態ＣＰＵ、及び制
御装置３１、３２、・・・・３ＮとのＩ／Ｏ伝送とその
他の伝送（メッセージ伝送、存在問合せ伝送等ポーリン
グデータ、セレクティングデータを示す情報が組み込ま
れていない伝送）とを１０ｍsec 毎に交互に繰り返し送
出し、伝送処理する。
ト送出後１ｍsec 以内に待機状態ＣＰＵ、及び制御装置
３１、３２、・・・・３Ｎが送出する伝送パケットを受
信しない場合、“無応答”と判断し、伝送異常処理を実
施する。稼働状態ＣＰＵ１は、待機状態ＣＰＵ、及び制
御装置３１、３２、・・・・３ＮとのＩ／Ｏ伝送とその
他の伝送（メッセージ伝送、存在問合せ伝送等ポーリン
グデータ、セレクティングデータを示す情報が組み込ま
れていない伝送）とを１０ｍsec 毎に交互に繰り返し送
出し、伝送処理する。
【００３９】図７は、稼働状態ＣＰＵ１が存在しない局
アドレスを存在問合せする情報メッセージ例を示す。二
重化プログラマブルコントローラが正常動作の場合、無
応答監視時間（１ｍsec ）の間に伝送パケットは存在し
ない。稼働状態ＣＰＵ１と待機状態ＣＰＵとが稼働状態
となる二重化プログラマブルコントローラの異常動作
（両系稼働状態）においては、前記無応答監視時間（１
ｍsec ）の間に伝送パケットが存在する場合が生ずる。
アドレスを存在問合せする情報メッセージ例を示す。二
重化プログラマブルコントローラが正常動作の場合、無
応答監視時間（１ｍsec ）の間に伝送パケットは存在し
ない。稼働状態ＣＰＵ１と待機状態ＣＰＵとが稼働状態
となる二重化プログラマブルコントローラの異常動作
（両系稼働状態）においては、前記無応答監視時間（１
ｍsec ）の間に伝送パケットが存在する場合が生ずる。
【００４０】第三の発明の両系稼働状態検出手段は第三
の両系稼働状態検出手段とする。図４は、この第三の両
系稼働状態検出手段の動作フローチャートを示す。稼働
状態の常用設定する稼働状態ＣＰＵ１の第三の両系稼働
状態検出手段の動作は１０ｍsec 定周期で実行する。ス
テップＳ１において、Ｉ／Ｏ装置（制御装置）が送出す
る伝送パケットをＩ／Ｏ伝送処理し、引き続きステップ
Ｓ２において、その他の伝送パケットをその他の伝送処
理し、終了する。
の両系稼働状態検出手段とする。図４は、この第三の両
系稼働状態検出手段の動作フローチャートを示す。稼働
状態の常用設定する稼働状態ＣＰＵ１の第三の両系稼働
状態検出手段の動作は１０ｍsec 定周期で実行する。ス
テップＳ１において、Ｉ／Ｏ装置（制御装置）が送出す
る伝送パケットをＩ／Ｏ伝送処理し、引き続きステップ
Ｓ２において、その他の伝送パケットをその他の伝送処
理し、終了する。
【００４１】その他の伝送処理に含まれる存在問合せ伝
送実施後の第三の両系稼働状態検出手段の動作をステッ
プＳ３〜ステップＳ１２に示す。ステップＳ３におい
て、（存在問合せ）伝送正常終了で無ければ、ステップ
Ｓ１１において、存在問合せ伝送の応答局番異常カウン
タをクリアし、ステップＳ１２において、伝送異常処理
を実施し、終了する。
送実施後の第三の両系稼働状態検出手段の動作をステッ
プＳ３〜ステップＳ１２に示す。ステップＳ３におい
て、（存在問合せ）伝送正常終了で無ければ、ステップ
Ｓ１１において、存在問合せ伝送の応答局番異常カウン
タをクリアし、ステップＳ１２において、伝送異常処理
を実施し、終了する。
【００４２】ステップＳ３において、伝送正常終了で有
り、ステップＳ４において、受信データの局番はポーリ
ング局の局番で無ければ、ステップＳ７において、存在
問合せ伝送の応答局番異常カウンタを＋１し、ステップ
Ｓ８において、（予め定める）規定数オーバで無けれ
ば、ステップＳ１０において、応答局番異常処理を実施
し、終了する。
り、ステップＳ４において、受信データの局番はポーリ
ング局の局番で無ければ、ステップＳ７において、存在
問合せ伝送の応答局番異常カウンタを＋１し、ステップ
Ｓ８において、（予め定める）規定数オーバで無けれ
ば、ステップＳ１０において、応答局番異常処理を実施
し、終了する。
【００４３】ステップＳ８において、規定数オーバで有
れば、“両系稼働状態”を検出し、Ｉ／Ｏバスを介する
制御装置３１、３２、・・・・３Ｎとの通信を停止する
異常停止処理を実行し、終了する。ステップＳ４におい
て、受信データの局番はポーリング局の局番で有れば、
ステップＳ５において、存在問合せ伝送の応答局番異常
カウンタをクリアし、ステップＳ６において、通常処理
を実施し、終了する。
れば、“両系稼働状態”を検出し、Ｉ／Ｏバスを介する
制御装置３１、３２、・・・・３Ｎとの通信を停止する
異常停止処理を実行し、終了する。ステップＳ４におい
て、受信データの局番はポーリング局の局番で有れば、
ステップＳ５において、存在問合せ伝送の応答局番異常
カウンタをクリアし、ステップＳ６において、通常処理
を実施し、終了する。
【００４４】常用設定するＣＰＵ１にのみ第三の両系稼
働状態検出手段を備える事により、両系停止状態は発生
しない。
働状態検出手段を備える事により、両系停止状態は発生
しない。
【００４５】
【発明の効果】二つのＣＰＵを備える二重化プログラマ
ブルコントローラにおいて、一方のＣＰＵを“常用設
定”し、他のＣＰＵを“予備設定”する。“常用設定”
するＣＰＵと“予備設定”するＣＰＵと複数の制御装置
（Ｉ／Ｏ装置）とを第一の伝送路（Ｉ／Ｏバス）にそれ
ぞれ接続する。
ブルコントローラにおいて、一方のＣＰＵを“常用設
定”し、他のＣＰＵを“予備設定”する。“常用設定”
するＣＰＵと“予備設定”するＣＰＵと複数の制御装置
（Ｉ／Ｏ装置）とを第一の伝送路（Ｉ／Ｏバス）にそれ
ぞれ接続する。
【００４６】第一の発明において、“常用設定”するＣ
ＰＵと“予備設定”するＣＰＵとは第二の伝送路（同期
バス）により相互に接続する。“常用設定”するＣＰＵ
は、二重化プログラマブルコントローラ動作開始時点よ
り稼働状態となり、Ｉ／Ｏバスを介し、複数のＩ／Ｏ装
置と出力データと入力データとを通信する。
ＰＵと“予備設定”するＣＰＵとは第二の伝送路（同期
バス）により相互に接続する。“常用設定”するＣＰＵ
は、二重化プログラマブルコントローラ動作開始時点よ
り稼働状態となり、Ｉ／Ｏバスを介し、複数のＩ／Ｏ装
置と出力データと入力データとを通信する。
【００４７】稼働状態の“常用設定”するＣＰＵは、同
期バスを介し、“予備設定”するＣＰＵとステータスを
相互に通信する。“常用設定”するＣＰＵのＣＰＵクロ
ックの間欠停止等により、“予備設定”するＣＰＵが稼
働状態になる両系稼働状態が発生する場合、“常用設
定”するＣＰＵに備える第一の両系稼働検出手段は、同
期バスを介して相互に通信するステータスデータにより
両系稼働状態を検出し、直ちに“常用設定”するＣＰＵ
の稼働状態を停止し、Ｉ／Ｏバスへのアクセスを停止
し、両系稼働状態を終了させる事が出来る。
期バスを介し、“予備設定”するＣＰＵとステータスを
相互に通信する。“常用設定”するＣＰＵのＣＰＵクロ
ックの間欠停止等により、“予備設定”するＣＰＵが稼
働状態になる両系稼働状態が発生する場合、“常用設
定”するＣＰＵに備える第一の両系稼働検出手段は、同
期バスを介して相互に通信するステータスデータにより
両系稼働状態を検出し、直ちに“常用設定”するＣＰＵ
の稼働状態を停止し、Ｉ／Ｏバスへのアクセスを停止
し、両系稼働状態を終了させる事が出来る。
【００４８】第二の発明において、“常用設定”するＣ
ＰＵは、二重化プログラマブルコントローラ動作開始時
点より稼働状態となり、Ｉ／Ｏバスを介し、複数のＩ／
Ｏ装置と出力データと入力データとを通信し、更に“予
備設定”するＣＰＵとステータスを相互に通信する。
“常用設定”するＣＰＵのＣＰＵクロックの間欠停止等
により、“予備設定”するＣＰＵが稼働状態になる両系
稼働状態が発生する場合、“常用設定”するＣＰＵに備
える第二の両系稼働検出手段は、Ｉ／Ｏバスを介して相
互に通信するステータスデータにより両系稼働状態を検
出し、少なくとも数１０秒程度以内に“常用設定”する
ＣＰＵの稼働状態を停止し、Ｉ／Ｏバスへのアクセスを
停止し、両系稼働状態を終了させる事が出来る。
ＰＵは、二重化プログラマブルコントローラ動作開始時
点より稼働状態となり、Ｉ／Ｏバスを介し、複数のＩ／
Ｏ装置と出力データと入力データとを通信し、更に“予
備設定”するＣＰＵとステータスを相互に通信する。
“常用設定”するＣＰＵのＣＰＵクロックの間欠停止等
により、“予備設定”するＣＰＵが稼働状態になる両系
稼働状態が発生する場合、“常用設定”するＣＰＵに備
える第二の両系稼働検出手段は、Ｉ／Ｏバスを介して相
互に通信するステータスデータにより両系稼働状態を検
出し、少なくとも数１０秒程度以内に“常用設定”する
ＣＰＵの稼働状態を停止し、Ｉ／Ｏバスへのアクセスを
停止し、両系稼働状態を終了させる事が出来る。
【００４９】第三の発明において、“常用設定”するＣ
ＰＵは、二重化プログラマブルコントローラ動作開始時
点より稼働状態となり、Ｉ／Ｏバスを介し、複数のＩ／
Ｏ装置と出力データと入力データとを通信し、“予備設
定”するＣＰＵとステータスを相互に通信し、更に“存
在問合せ”ポーリングを実施する。“常用設定”するＣ
ＰＵのＣＰＵクロックの間欠停止等により、“予備設
定”するＣＰＵが稼働状態になる両系稼働状態が発生す
る場合、“常用設定”するＣＰＵに備える第三の両系稼
働検出手段は、Ｉ／Ｏバスを介して実施する“存在問合
せ”ポーリングデータに対するセレクティングデータが
指定局アドレスと異なる連続回数が予め定める規定数を
超えることにより両系稼働状態を検出し、少なくとも数
１０秒程度以内に“常用設定”するＣＰＵの稼働状態を
停止し、Ｉ／Ｏバスへのアクセスを停止し、両系稼働状
態を終了させる事が出来る。
ＰＵは、二重化プログラマブルコントローラ動作開始時
点より稼働状態となり、Ｉ／Ｏバスを介し、複数のＩ／
Ｏ装置と出力データと入力データとを通信し、“予備設
定”するＣＰＵとステータスを相互に通信し、更に“存
在問合せ”ポーリングを実施する。“常用設定”するＣ
ＰＵのＣＰＵクロックの間欠停止等により、“予備設
定”するＣＰＵが稼働状態になる両系稼働状態が発生す
る場合、“常用設定”するＣＰＵに備える第三の両系稼
働検出手段は、Ｉ／Ｏバスを介して実施する“存在問合
せ”ポーリングデータに対するセレクティングデータが
指定局アドレスと異なる連続回数が予め定める規定数を
超えることにより両系稼働状態を検出し、少なくとも数
１０秒程度以内に“常用設定”するＣＰＵの稼働状態を
停止し、Ｉ／Ｏバスへのアクセスを停止し、両系稼働状
態を終了させる事が出来る。
【図１】本発明による二重化プログラマブルコントロー
ラの一実施例の構成図
ラの一実施例の構成図
【図２】第一の両系稼働検出手段の動作フロー図
【図３】第二の両系稼働検出手段の動作フロー図
【図４】第三の両系稼働検出手段の動作フロー図
【図５】第二の発明による二重化プログラマブルコント
ローラの情報メッセージ図
ローラの情報メッセージ図
【図６】両系稼働状態の情報メッセージ図
【図７】第三の発明による二重化プログラマブルコント
ローラの情報メッセージ図
ローラの情報メッセージ図
１ ＣＰＵ（常用設定） ２ ＣＰＵ（予備設定） ４ 第一の伝送路（Ｉ／Ｏバス） ５ 第二の伝送路（同期バス） １１ 両系稼働状態検出手段 １２、２２ 相手ＣＰＵステータスメモリ １３、２３ 受信バッファ １４、２４ 送信バッファ ３１、３２、・・・・３Ｎ制御装置
Claims (3)
- 【請求項１】第一の伝送路に複数の制御装置と二つのＣ
ＰＵとをそれぞれ接続し、第二の伝送路に二つのＣＰＵ
を相互に接続し、 二つのＣＰＵの一方を常用系に設定し、他方を予備系に
設定し、 常用設定するＣＰＵと複数の制御装置とは、第一の伝送
路を介し、半二重シリアル伝送によりポーリング・セレ
クティング方式で局アドレスを含むデータを通信し、 常用設定するＣＰＵと予備設定するＣＰＵとは、第二の
伝送路を介し、半二重シリアル伝送によりトークンパス
方式で自己のステータスと制御データとをサイクリック
に相互に通信し、 常用設定するＣＰＵと複数の制御装置とが第一の伝送路
を介し実施する通信に異常が発生する場合、予備設定す
るＣＰＵが第一の伝送路を介し複数の制御装置と通信す
る二重化プログラマブルコントローラに於いて、 二つのＣＰＵは第二の伝送路を介し相互に通信し、自己
ステータス領域にステータスと制御データと稼働状態、
又は待機状態を示すデータとを書き込み、 常用設定するＣＰＵは、自己が稼働状態である時、予備
設定するＣＰＵのステータス領域に稼働状態のデータが
有る場合、第一の伝送路を介し複数の制御装置と実施す
る通信を含む自己の稼働を異常停止する第一の両系稼働
状態検出手段を備える、 ことを特徴とする二重化プログラマブルコントローラ。 - 【請求項２】一つの伝送路に複数の制御装置と二つのＣ
ＰＵとをそれぞれ接続し、 二つのＣＰＵの一方を常用設定し、他方を予備設定し、 常用設定するＣＰＵは、第一の伝送路を介し、複数の制
御装置と半二重シリアル伝送によりポーリング・セレク
ティング方式で局アドレスを含むデータを通信し、予備
設定するＣＰＵとそれぞれ自己のステータスを相互に通
信し、 常用設定するＣＰＵと複数の制御装置とが伝送路を介し
実施する通信に異常が発生する場合、予備設定するＣＰ
Ｕが伝送路を介し複数の制御装置と通信する二重化プロ
グラマブルコントローラに於いて、 二つのＣＰＵは伝送路を介し相互に通信し、自己ステー
タス領域にステータスと稼働状態、又は待機状態を示す
データとを書き込み、 常用設定するＣＰＵは、自己が稼働状態であり、伝送路
を介し受信する制御装置の局アドレスを含むデータの局
アドレスが、自己がポーリング・セレクティングするア
ドレスと異なり、該アドレスが予備設定するＣＰＵがポ
ーリング・セレクティングするアドレスと一致し、予備
設定するＣＰＵのステータス領域に稼働状態のデータが
有る場合、伝送路を介し複数の制御装置と実施する通信
を含む自己の稼働を異常停止する第二の両系稼働状態検
出手段を備える、 ことを特徴とする二重化プログラマブルコントローラ。 - 【請求項３】一つの伝送路に複数の制御装置と二つのＣ
ＰＵとをそれぞれ接続し、 二つのＣＰＵの一方を常用設定し、他方を予備設定し、 常用設定するＣＰＵは、伝送路を介し、複数の制御装置
と半二重シリアル伝送によりポーリング・セレクティン
グ方式で局アドレスを含むデータを通信し、伝送路への
接続が未確認の制御装置の局アドレスを確認する存在問
合せポーリングを実施し、 予備設定するＣＰＵと、伝送路を介し、自己のステータ
スを相互に通信し、 常用設定するＣＰＵと複数の制御装置とが伝送路を介し
実施する通信に異常が発生する場合、予備設定するＣＰ
Ｕが伝送路を介し複数の制御装置と通信する二重化プロ
グラマブルコントローラに於いて、 稼働状態にあるＣＰＵは、伝送路への接続が未確認の制
御装置の局アドレスを確認する存在問合せポーリングデ
ータに対し、伝送路を介し受信する制御装置の局アドレ
スを含むデータの局アドレスが、自己がポーリングする
アドレスと異なる連続誤り回数が予め定める回数を超え
る場合、伝送路を介し複数の制御装置と実施する通信を
含む自己の稼働を異常停止する第三の両系稼働状態検出
手段を備える、 ことを特徴とする二重化プログラマブルコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9036073A JPH10232704A (ja) | 1997-02-20 | 1997-02-20 | 二重化プログラマブルコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9036073A JPH10232704A (ja) | 1997-02-20 | 1997-02-20 | 二重化プログラマブルコントローラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10232704A true JPH10232704A (ja) | 1998-09-02 |
Family
ID=12459573
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9036073A Pending JPH10232704A (ja) | 1997-02-20 | 1997-02-20 | 二重化プログラマブルコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10232704A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007011956A (ja) * | 2005-07-04 | 2007-01-18 | Mitsubishi Electric Corp | プログラマブルコントローラ |
| KR100792332B1 (ko) * | 2001-07-16 | 2008-01-07 | 엘지전자 주식회사 | 광디스크의 위치에 따른 인쇄 도료 방법 |
| JP2011507119A (ja) * | 2007-12-20 | 2011-03-03 | マーポス、ソチエタ、ペル、アツィオーニ | 工作機械を制御するためのシステムおよび方法 |
| JP2011227597A (ja) * | 2010-04-16 | 2011-11-10 | Hitachi Ltd | プログラマブル表示器の監視操作方法、監視操作プログラムおよびプログラマブル表示器 |
| JP2012230446A (ja) * | 2011-04-25 | 2012-11-22 | Hitachi Industrial Equipment Systems Co Ltd | プログラマブルコントローラステーション |
-
1997
- 1997-02-20 JP JP9036073A patent/JPH10232704A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100792332B1 (ko) * | 2001-07-16 | 2008-01-07 | 엘지전자 주식회사 | 광디스크의 위치에 따른 인쇄 도료 방법 |
| JP2007011956A (ja) * | 2005-07-04 | 2007-01-18 | Mitsubishi Electric Corp | プログラマブルコントローラ |
| JP2011507119A (ja) * | 2007-12-20 | 2011-03-03 | マーポス、ソチエタ、ペル、アツィオーニ | 工作機械を制御するためのシステムおよび方法 |
| US8620471B2 (en) | 2007-12-20 | 2013-12-31 | Marposs Societa' Per Azioni | Method for controlling a machine tool |
| JP2011227597A (ja) * | 2010-04-16 | 2011-11-10 | Hitachi Ltd | プログラマブル表示器の監視操作方法、監視操作プログラムおよびプログラマブル表示器 |
| JP2012230446A (ja) * | 2011-04-25 | 2012-11-22 | Hitachi Industrial Equipment Systems Co Ltd | プログラマブルコントローラステーション |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4964120A (en) | Method of detecting a cable fault and switching to a redundant cable in a universal local area network | |
| US4745597A (en) | Reconfigurable local area network | |
| JPH0810870B2 (ja) | ネットワークのノード間で通信する装置および方法 | |
| JPH10200552A (ja) | イーサネット通信を用いた冗長方法 | |
| JPH0722289B2 (ja) | 可変時分割通信システム用ステーション装置 | |
| US7246270B2 (en) | Programmable controller with CPU and communication units and method of controlling same | |
| US5329528A (en) | Duplex communication control device | |
| EP1497731B1 (en) | A method and a system for ensuring a bus and a control server | |
| JPH10232704A (ja) | 二重化プログラマブルコントローラ | |
| JP2790234B2 (ja) | プログラマブルコントローラの局番重複テスト方法 | |
| KR100932148B1 (ko) | 피엘씨 네트워크의 마스터 모듈 및 슬레이브 모듈 통신 방법 | |
| JP4107110B2 (ja) | フィールドバスシステム及び接続確認方法並びにマスタ | |
| JP3266841B2 (ja) | 通信制御装置 | |
| JP2737480B2 (ja) | 二重化通信制御装置の切り替え方法及び装置 | |
| JP2977705B2 (ja) | ネットワーク接続された多重化コンピュータシステムの制御方式 | |
| JP3294256B2 (ja) | データ通信方法及び装置 | |
| JP3606593B2 (ja) | 複数データ一括転送制御方式 | |
| JPH0764472A (ja) | プログラマブルコントローラのリモートｉ／ｏシステム | |
| JP2000132210A (ja) | 制御装置及び協調制御方法 | |
| JP3938377B2 (ja) | 監視制御装置 | |
| JP2644571B2 (ja) | 遠隔ｉｐｌ制御方式 | |
| JP2000316017A (ja) | 光二重ループネットワークシステム | |
| JPH0447406A (ja) | プログラマブルコントローラの通信装置 | |
| JP2002353881A (ja) | パケット基地局とその二重化切替時の処理方法 | |
| JPH0420039A (ja) | データ伝送装置 |