JP3266841B2 - 通信制御装置 - Google Patents
通信制御装置Info
- Publication number
- JP3266841B2 JP3266841B2 JP34464697A JP34464697A JP3266841B2 JP 3266841 B2 JP3266841 B2 JP 3266841B2 JP 34464697 A JP34464697 A JP 34464697A JP 34464697 A JP34464697 A JP 34464697A JP 3266841 B2 JP3266841 B2 JP 3266841B2
- Authority
- JP
- Japan
- Prior art keywords
- control device
- communication control
- communication
- reset
- failure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Small-Scale Networks (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は通信回線を介して複
数の制御機器を接続した通信制御システムに関し、特に
サイクリック通信を行うシステムにおいて、システム上
のある１つ制御機器に障害が発生してネットワークから
突如離脱したことにより発生するネットワーク上の擾乱
を抑え、他の正常に動作中の制御機器で継続されるサイ
クリック通信の送信周期を保証するシステムに係わる。
数の制御機器を接続した通信制御システムに関し、特に
サイクリック通信を行うシステムにおいて、システム上
のある１つ制御機器に障害が発生してネットワークから
突如離脱したことにより発生するネットワーク上の擾乱
を抑え、他の正常に動作中の制御機器で継続されるサイ
クリック通信の送信周期を保証するシステムに係わる。
【０００２】
【従来の技術】近年、制御用ネットワークシステムの分
野において、標準化された通信プロトコルを使用し、高
速サイクリック通信を行う制御用ネットワークシステム
が製品化されるようになった。このようなネットワーク
システムを構築する従来技術には、例えば、ＩＳＯで標
準化されているＦＤＤＩ（Fiber Distribute Data Inte
rface)を使用するものがある。ＦＤＤＩでは、論理リン
グを形成する通信制御装置のうちのある通信制御装置に
フレームの送受信ができなくなるような故障が発生した
場合、その通信制御装置はリングから離脱する。この
時、論理リングに残された通信制御装置間での論理リン
グの再構成のため遅延を発生させることとなる。通信制
御装置が論理リングから離脱する事象は、通信制御装置
に故障が発生していない場合でも起こり得る場合があ
る。それは通信制御装置に何ら障害が発生していないに
もかかわらず、制御機器に障害が発生し、障害からの回
復のために、制御機器自身又は制御機器を使用している
ユーザが制御機器をリセットした場合に、通信制御装置
の接続する上位のＣＰＵから、リセット要求を受けて、
通信制御装置がリセットされてしまった場合である。
野において、標準化された通信プロトコルを使用し、高
速サイクリック通信を行う制御用ネットワークシステム
が製品化されるようになった。このようなネットワーク
システムを構築する従来技術には、例えば、ＩＳＯで標
準化されているＦＤＤＩ（Fiber Distribute Data Inte
rface)を使用するものがある。ＦＤＤＩでは、論理リン
グを形成する通信制御装置のうちのある通信制御装置に
フレームの送受信ができなくなるような故障が発生した
場合、その通信制御装置はリングから離脱する。この
時、論理リングに残された通信制御装置間での論理リン
グの再構成のため遅延を発生させることとなる。通信制
御装置が論理リングから離脱する事象は、通信制御装置
に故障が発生していない場合でも起こり得る場合があ
る。それは通信制御装置に何ら障害が発生していないに
もかかわらず、制御機器に障害が発生し、障害からの回
復のために、制御機器自身又は制御機器を使用している
ユーザが制御機器をリセットした場合に、通信制御装置
の接続する上位のＣＰＵから、リセット要求を受けて、
通信制御装置がリセットされてしまった場合である。
【０００３】この問題を解決するために、特開平6−222
803 号公報に記載の技術がある。特開平6−222803 号公
報に記載されているプログラマブルコントローラのＣＰ
Ｕでエラーが発生した場合、発生したエラーを示すエラ
ーコードを特殊機能ユニットに送信し、次にリセット信
号をＯＮする。リセット信号はＣＰＵと特殊機能ユニッ
トに受信され、ＣＰＵはリセット信号のＯＮによりＣＰ
Ｕ自身をリセットする。リセット信号のＯＮを受信した
特殊機能ユニットは、ＣＰＵより送信されてきたエラー
コードを取り込み、自特殊機能ユニット内をリセットす
るか否かを判別する。これにより、ＣＰＵでエラーが発
生してリセットされた時、ＣＰＵのリセットがシステム
全体に与える影響を小さくすることができる。
803 号公報に記載の技術がある。特開平6−222803 号公
報に記載されているプログラマブルコントローラのＣＰ
Ｕでエラーが発生した場合、発生したエラーを示すエラ
ーコードを特殊機能ユニットに送信し、次にリセット信
号をＯＮする。リセット信号はＣＰＵと特殊機能ユニッ
トに受信され、ＣＰＵはリセット信号のＯＮによりＣＰ
Ｕ自身をリセットする。リセット信号のＯＮを受信した
特殊機能ユニットは、ＣＰＵより送信されてきたエラー
コードを取り込み、自特殊機能ユニット内をリセットす
るか否かを判別する。これにより、ＣＰＵでエラーが発
生してリセットされた時、ＣＰＵのリセットがシステム
全体に与える影響を小さくすることができる。
【０００４】
【発明が解決しようとする課題】しかし、特開平6−222
803 号公報に記載された技術では、通信を制御する特殊
機能ユニットがリセットされるがどうか、つまりネット
ワークの再構成が行われるかどうかは、ＣＰＵのエラー
状態に依存してしまうため、通信制御装置が正常に動作
している場合には制御装置のみリセットし、通信制御装
置のみ通信動作を継続させて通信遅延の発生を防ぐこと
ができない。
803 号公報に記載された技術では、通信を制御する特殊
機能ユニットがリセットされるがどうか、つまりネット
ワークの再構成が行われるかどうかは、ＣＰＵのエラー
状態に依存してしまうため、通信制御装置が正常に動作
している場合には制御装置のみリセットし、通信制御装
置のみ通信動作を継続させて通信遅延の発生を防ぐこと
ができない。
【０００５】本発明は、上記問題を解決し、１つの制御
機器のリセット処理がネットワーク上の他の局で正常に
動作中の機器に影響を与えず、サイクリック通信の遅延
を発生させることの少ない通信制御装置を提供すること
を目的とする。
機器のリセット処理がネットワーク上の他の局で正常に
動作中の機器に影響を与えず、サイクリック通信の遅延
を発生させることの少ない通信制御装置を提供すること
を目的とする。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、所定の制御を実施する制御機器に通信制御装置を接
続した構成を１つの単位とする局が伝送路を介して複数
接続されて、前記通信制御装置間で論理リングを形成し
て送信権を順次受渡し、送信権を獲得した通信制御装置
のみがデータ伝送を行うネットワークシステムを構成
し、内部に、他局とのデータ通信制御及び自局の制御機
器との通信データの送受信制御を行うプロセッサと、制
御機器からのリセット要求を入力するインタフェース部
とを有する通信制御装置において、前記インタフェース
部には、制御機器からリセット要求を受信した時点の通
信制御装置の状態が故障中か正常動作中かを識別する手
段と、制御機器からリセット要求受信時、通信制御装置
が正常動作中の場合には通信制御装置内部プロセッサへ
前記リセット要求を割込通知する手段と、制御機器から
リセット要求を受信時、通信制御装置が故障中の場合に
は通信制御装置内部の他局の通信制御装置と論理リング
を形成して送信権の受渡しを制御する制御手段をリセッ
トする手段を備え、内部プロセッサは前記リセット割込
通知を受けた場合には、他局の通信制御装置と論理リン
グを形成して送信権の受渡しを制御する制御手段をリセ
ットせずに自通信制御装置内を初期化する手段を備え
る。
に、所定の制御を実施する制御機器に通信制御装置を接
続した構成を１つの単位とする局が伝送路を介して複数
接続されて、前記通信制御装置間で論理リングを形成し
て送信権を順次受渡し、送信権を獲得した通信制御装置
のみがデータ伝送を行うネットワークシステムを構成
し、内部に、他局とのデータ通信制御及び自局の制御機
器との通信データの送受信制御を行うプロセッサと、制
御機器からのリセット要求を入力するインタフェース部
とを有する通信制御装置において、前記インタフェース
部には、制御機器からリセット要求を受信した時点の通
信制御装置の状態が故障中か正常動作中かを識別する手
段と、制御機器からリセット要求受信時、通信制御装置
が正常動作中の場合には通信制御装置内部プロセッサへ
前記リセット要求を割込通知する手段と、制御機器から
リセット要求を受信時、通信制御装置が故障中の場合に
は通信制御装置内部の他局の通信制御装置と論理リング
を形成して送信権の受渡しを制御する制御手段をリセッ
トする手段を備え、内部プロセッサは前記リセット割込
通知を受けた場合には、他局の通信制御装置と論理リン
グを形成して送信権の受渡しを制御する制御手段をリセ
ットせずに自通信制御装置内を初期化する手段を備え
る。
【０００７】
【発明の実施の形態】〔実施例１〕以下、本発明の実施
例を図を用いて説明する。
例を図を用いて説明する。
【０００８】図１は、本発明の実施例１の通信制御装置
の模式図と、本発明の通信制御装置が接続するネットワ
ーク構成を示す。本発明の通信制御装置１１は、ＳＣＳ
Ｉケーブル１１０８を介して制御機器１２と接続して、
局１を構成する。本実施例の通信制御システムでは、Ｆ
ＤＤＩをベースに通信を行い、ネットワーク上には局１
〜ｎが接続する。通信制御装置１１内は、ＭＰＵ（内部
プロセッサ）１１１，MPU111のプログラムを格納するRO
M1102 ，サイクリック通信用の共通メモリ及び送受信バ
ッファがあるRAM1101，RAM1101のパリティチェッカ１１
８，MPU111からの内部バスへのアクセス時間を監視する
バス監視タイマ１１７，MPU111にて実行されるプログラ
ム処理の暴走を監視するウォッチドッグタイマ１１６，
ＳＣＳＩケーブル１１０８を介してＳＣＳＩプロトコル
に基づき制御機器１２との通信制御装置制御コマンドの
送受信及び送受信データの受渡し及び内部バス１１３を
介してRAM1101 との送受信データの転送を司るＳＣＳＩ
コントローラ１１０６，ＳＣＳＩコントローラ１１０６
のスクリプトプログラムを格納するROM1105 から構成さ
れるインタフェース部１１２，他局の通信制御装置と論
理リングを形成して送信権の受渡しを制御するＦＤＤＩ
制御部１１９等から構成され、それぞれの間は内部バス
１１３によって接続されている。
の模式図と、本発明の通信制御装置が接続するネットワ
ーク構成を示す。本発明の通信制御装置１１は、ＳＣＳ
Ｉケーブル１１０８を介して制御機器１２と接続して、
局１を構成する。本実施例の通信制御システムでは、Ｆ
ＤＤＩをベースに通信を行い、ネットワーク上には局１
〜ｎが接続する。通信制御装置１１内は、ＭＰＵ（内部
プロセッサ）１１１，MPU111のプログラムを格納するRO
M1102 ，サイクリック通信用の共通メモリ及び送受信バ
ッファがあるRAM1101，RAM1101のパリティチェッカ１１
８，MPU111からの内部バスへのアクセス時間を監視する
バス監視タイマ１１７，MPU111にて実行されるプログラ
ム処理の暴走を監視するウォッチドッグタイマ１１６，
ＳＣＳＩケーブル１１０８を介してＳＣＳＩプロトコル
に基づき制御機器１２との通信制御装置制御コマンドの
送受信及び送受信データの受渡し及び内部バス１１３を
介してRAM1101 との送受信データの転送を司るＳＣＳＩ
コントローラ１１０６，ＳＣＳＩコントローラ１１０６
のスクリプトプログラムを格納するROM1105 から構成さ
れるインタフェース部１１２，他局の通信制御装置と論
理リングを形成して送信権の受渡しを制御するＦＤＤＩ
制御部１１９等から構成され、それぞれの間は内部バス
１１３によって接続されている。
【０００９】リセット制御部１１４は、通信制御装置１
１に電源投入時、又はＳＣＳＩコントローラ１１０６よ
り信号線Ｓ１を介して内部リセットを要求された時に、
信号線Ｓ３を介して通信制御装置１１を強制リセットす
る。割込制御部１１５は、ＳＣＳＩコントローラ１１０
６より信号線Ｓ２を介して制御機器１２からの割込要求
を受けると、信号線Ｓ４よりMPU111に割込通知する。MP
U111は、リセット制御部１１４より信号線Ｓ３を介して
リセットを受信すると、通信制御装置の初期化を実施し
た後、ＦＤＤＩ制御部１１９に対し論理リングに加入す
るように、内部バス１１３を介して指示する。
１に電源投入時、又はＳＣＳＩコントローラ１１０６よ
り信号線Ｓ１を介して内部リセットを要求された時に、
信号線Ｓ３を介して通信制御装置１１を強制リセットす
る。割込制御部１１５は、ＳＣＳＩコントローラ１１０
６より信号線Ｓ２を介して制御機器１２からの割込要求
を受けると、信号線Ｓ４よりMPU111に割込通知する。MP
U111は、リセット制御部１１４より信号線Ｓ３を介して
リセットを受信すると、通信制御装置の初期化を実施し
た後、ＦＤＤＩ制御部１１９に対し論理リングに加入す
るように、内部バス１１３を介して指示する。
【００１０】MPU111は、論理リング加入後、メッセージ
データの送受信起動及びサイクリック通信の起動指示を
ＳＣＳＩケーブル１１０８，ＳＣＳＩコントローラ１１
０６を介して制御機器１２より受けると、ＦＤＤＩを介
して他局とのデータ通信を制御する。ＦＤＤＩ制御部１
１９は、信号線Ｓ３よりリセット要求を受信すると、論
理リングに加入している場合は論理リングから離脱し、
他局へのデータの送受信動作を停止後、ＦＤＤＩ制御部
１１９内を初期化してMPU111からの論理リング加入指
示，他局へのデータ送受信指示を待つ。内部バススケジ
ューラ１１０４は、MPU111とＳＣＳＩコントローラ１１
０６とＦＤＤＩ制御部１１９からの内部バス１１３への
アクセスを調停する。
データの送受信起動及びサイクリック通信の起動指示を
ＳＣＳＩケーブル１１０８，ＳＣＳＩコントローラ１１
０６を介して制御機器１２より受けると、ＦＤＤＩを介
して他局とのデータ通信を制御する。ＦＤＤＩ制御部１
１９は、信号線Ｓ３よりリセット要求を受信すると、論
理リングに加入している場合は論理リングから離脱し、
他局へのデータの送受信動作を停止後、ＦＤＤＩ制御部
１１９内を初期化してMPU111からの論理リング加入指
示，他局へのデータ送受信指示を待つ。内部バススケジ
ューラ１１０４は、MPU111とＳＣＳＩコントローラ１１
０６とＦＤＤＩ制御部１１９からの内部バス１１３への
アクセスを調停する。
【００１１】図２にエラーステータスレジスタ１１０３
のビット構成Ｄ１を示す。Ｂ０はパリティエラー発生表
示ビット、Ｂ１はバス監視タイマタイムアウトエラー発
生表示ビット、Ｂ２はウォッチドッグタイマタイムアウ
トエラー発生表示ビット、Ｂ３はＦＤＤＩ制御部故障発
生表示ビットであり、Ｂ０〜Ｂ３のいずれかのビットが
１の時はエラー発生（通信制御装置１１が故障中），全
てのビットが０の時はエラー未発生（通信制御装置１１
が正常動作中）を表す。エラーステータスレジスタ１１
０３は、信号線Ｓ３を介してリセット通知を受けると、
Ｂ０〜Ｂ３を０にリセットする。パリティチェッカ１１
８，バス監視タイマ１１７，ウォッチドッグタイマ１１
６はエラーを検出すると、信号線Ｓ５〜Ｓ７よりエラー
ステータスレジスタ１１０３にエラーを通知する。ＦＤ
ＤＩ制御部１１９は、ＦＤＤＩ制御部１１９内部に故障
を検出すると、信号線９よりエラーステータスレジスタ
１１０３にエラーを通知する。信号線Ｓ５〜Ｓ７及びＳ
９よりエラー通知を受けたエラーステータスレジスタ１
１０３は、各々のエラーに対応するビットに１をセット
する。エラーステータスレジスタ１１０３のエラー表示
ビットＢ０〜Ｂ３は、リセット制御部１１４から信号線
Ｓ３を介してリセットを受信するまでレジスタの値を保
持する。
のビット構成Ｄ１を示す。Ｂ０はパリティエラー発生表
示ビット、Ｂ１はバス監視タイマタイムアウトエラー発
生表示ビット、Ｂ２はウォッチドッグタイマタイムアウ
トエラー発生表示ビット、Ｂ３はＦＤＤＩ制御部故障発
生表示ビットであり、Ｂ０〜Ｂ３のいずれかのビットが
１の時はエラー発生（通信制御装置１１が故障中），全
てのビットが０の時はエラー未発生（通信制御装置１１
が正常動作中）を表す。エラーステータスレジスタ１１
０３は、信号線Ｓ３を介してリセット通知を受けると、
Ｂ０〜Ｂ３を０にリセットする。パリティチェッカ１１
８，バス監視タイマ１１７，ウォッチドッグタイマ１１
６はエラーを検出すると、信号線Ｓ５〜Ｓ７よりエラー
ステータスレジスタ１１０３にエラーを通知する。ＦＤ
ＤＩ制御部１１９は、ＦＤＤＩ制御部１１９内部に故障
を検出すると、信号線９よりエラーステータスレジスタ
１１０３にエラーを通知する。信号線Ｓ５〜Ｓ７及びＳ
９よりエラー通知を受けたエラーステータスレジスタ１
１０３は、各々のエラーに対応するビットに１をセット
する。エラーステータスレジスタ１１０３のエラー表示
ビットＢ０〜Ｂ３は、リセット制御部１１４から信号線
Ｓ３を介してリセットを受信するまでレジスタの値を保
持する。
【００１２】図３は本実施例において、通信制御装置１
１が制御機器１２よりＳＣＳＩケーブル１１０８介して
リセット要求コマンドを受信した時の、MPU111の動作を
説明するフローチャートである。通信制御装置１１に電
源が投入されると、MPU111は通信制御装置１１内部を初
期化(ステップ３０１)した後、ＦＤＤＩ制御部１１９に
対して自局を論理リングに加入させるためにＦＤＤＩの
論理リングへの加入を指示（ステップ３０２）して、制
御機器１２からのサイクリック通信，メッセージ通信の
起動要求を待つ（ステップ３０３）。制御機器１２から
ＳＣＳＩケーブル１１０８，ＳＣＳＩコントローラ１１
０６を介してサイクリック通信，メッセージ通信の起動
要求があると、MPU111はサイクリック通信，メッセージ
通信起動状態になり（ステップ３０４）、ＦＤＤＩ制御
部１１９，ＦＤＤＩ回線を介して他局とサイクリックデ
ータ及びメッセージの送受信制御を行う。そして、制御
機器１２からのリセット要求による割込みを監視し（ス
テップ３０５）、リセット要求の割込が発生するまでサ
イクリック通信，メッセージ通信起動状態（ステップ３
０４）を繰り返す。
１が制御機器１２よりＳＣＳＩケーブル１１０８介して
リセット要求コマンドを受信した時の、MPU111の動作を
説明するフローチャートである。通信制御装置１１に電
源が投入されると、MPU111は通信制御装置１１内部を初
期化(ステップ３０１)した後、ＦＤＤＩ制御部１１９に
対して自局を論理リングに加入させるためにＦＤＤＩの
論理リングへの加入を指示（ステップ３０２）して、制
御機器１２からのサイクリック通信，メッセージ通信の
起動要求を待つ（ステップ３０３）。制御機器１２から
ＳＣＳＩケーブル１１０８，ＳＣＳＩコントローラ１１
０６を介してサイクリック通信，メッセージ通信の起動
要求があると、MPU111はサイクリック通信，メッセージ
通信起動状態になり（ステップ３０４）、ＦＤＤＩ制御
部１１９，ＦＤＤＩ回線を介して他局とサイクリックデ
ータ及びメッセージの送受信制御を行う。そして、制御
機器１２からのリセット要求による割込みを監視し（ス
テップ３０５）、リセット要求の割込が発生するまでサ
イクリック通信，メッセージ通信起動状態（ステップ３
０４）を繰り返す。
【００１３】MPU111ではリセット要求割込を受けると、
サイクリック通信，メッセージ通信を停止し（ステップ
３０６）、ＦＤＤＩ制御部１１９に論理リングからの離
脱指示をせずに、データの送受信動作，ＳＣＳＩコント
ローラの制御機器１２とのコマンドインタフェースを初
期化し（ステップ３０７）、再び制御機器１２からサイ
クリック通信，メッセージ通信の起動要求を待つ（ステ
ップ３０３）。この時点で、制御機器１２からは通信制
御装置１１がリセットされた状態に見えるが、一方、通
信制御装置１１自体は、この割込リセット処理の際には
論理リングから離脱せずＦＤＤＩ制御部１１９が論理リ
ングに加入した状態を維持しているため、論理リング再
構成による一時的な通信断絶状態が発生しないので、ネ
ットワーク上の他の正常動作中の局同士間の通信は遅延
なく継続することになる。
サイクリック通信，メッセージ通信を停止し（ステップ
３０６）、ＦＤＤＩ制御部１１９に論理リングからの離
脱指示をせずに、データの送受信動作，ＳＣＳＩコント
ローラの制御機器１２とのコマンドインタフェースを初
期化し（ステップ３０７）、再び制御機器１２からサイ
クリック通信，メッセージ通信の起動要求を待つ（ステ
ップ３０３）。この時点で、制御機器１２からは通信制
御装置１１がリセットされた状態に見えるが、一方、通
信制御装置１１自体は、この割込リセット処理の際には
論理リングから離脱せずＦＤＤＩ制御部１１９が論理リ
ングに加入した状態を維持しているため、論理リング再
構成による一時的な通信断絶状態が発生しないので、ネ
ットワーク上の他の正常動作中の局同士間の通信は遅延
なく継続することになる。
【００１４】図３のステップ３０５で監視している制御
機器１２からのリセット要求割込は、ＳＣＳＩコントロ
ーラ１１０６の指示により割込制御部１１５が起動する
が、この処理を図４により説明する。ＳＣＳＩコントロ
ーラ１１０６は、制御機器１２からのリセット要求の有
無を監視している（ステップ３１２）が、ＳＣＳＩケー
ブル１１０８を介して制御機器１２からのリセット要求
コマンドを受けると、内部バス１１３を介してエラース
テータスレジスタ１１０３の値Ｄ１を読み込み（ステッ
プ３０８）、エラーがあるか否かを判別する（ステップ
３０９）。このＳＣＳＩコントローラ１１０６は、ROM1
105 に格納されるスクリプトプログラムに基づいてＳＣ
ＳＩプロトコルを制御し、ＳＣＳＩケーブル１１０８を
介してデータの送受信を行う。
機器１２からのリセット要求割込は、ＳＣＳＩコントロ
ーラ１１０６の指示により割込制御部１１５が起動する
が、この処理を図４により説明する。ＳＣＳＩコントロ
ーラ１１０６は、制御機器１２からのリセット要求の有
無を監視している（ステップ３１２）が、ＳＣＳＩケー
ブル１１０８を介して制御機器１２からのリセット要求
コマンドを受けると、内部バス１１３を介してエラース
テータスレジスタ１１０３の値Ｄ１を読み込み（ステッ
プ３０８）、エラーがあるか否かを判別する（ステップ
３０９）。このＳＣＳＩコントローラ１１０６は、ROM1
105 に格納されるスクリプトプログラムに基づいてＳＣ
ＳＩプロトコルを制御し、ＳＣＳＩケーブル１１０８を
介してデータの送受信を行う。
【００１５】ステップ３０９でエラーが発生していた
（Ｄ１≠０）場合、ＳＣＳＩコントローラ１１０６は信
号線Ｓ１によりリセット制御部１１４に対して通信制御
装置１１のリセットを要求し（ステップ３１１）、この
リセット要求を受けたリセット制御部１１４は、信号線
Ｓ３により通信制御装置１１を強制リセットする。信号
線Ｓ３のリセット信号によりリセットされた通信制御装
置１１は電源投入時と同様の処理により初期化され、MP
U111の動作も図３のステップ３０１から再開される。一
方、ＳＣＳＩコントローラ１１０６が制御機器１２から
リセット要求コマンドを受けてエラーステータスレジス
タ１１０３の値Ｄ１を読み込んだ際にエラーが発生して
いない（Ｄ１＝０）場合、ＳＣＳＩコントローラ１１０
６は、信号線Ｓ２，割込制御部１１５，信号線Ｓ４を介
して、MPU111に制御機器１２からのリセット要求を割込
にて通知する（ステップ３１０）。これにより、MPU111
の処理は図３のステップ３０６に進むことになる。
（Ｄ１≠０）場合、ＳＣＳＩコントローラ１１０６は信
号線Ｓ１によりリセット制御部１１４に対して通信制御
装置１１のリセットを要求し（ステップ３１１）、この
リセット要求を受けたリセット制御部１１４は、信号線
Ｓ３により通信制御装置１１を強制リセットする。信号
線Ｓ３のリセット信号によりリセットされた通信制御装
置１１は電源投入時と同様の処理により初期化され、MP
U111の動作も図３のステップ３０１から再開される。一
方、ＳＣＳＩコントローラ１１０６が制御機器１２から
リセット要求コマンドを受けてエラーステータスレジス
タ１１０３の値Ｄ１を読み込んだ際にエラーが発生して
いない（Ｄ１＝０）場合、ＳＣＳＩコントローラ１１０
６は、信号線Ｓ２，割込制御部１１５，信号線Ｓ４を介
して、MPU111に制御機器１２からのリセット要求を割込
にて通知する（ステップ３１０）。これにより、MPU111
の処理は図３のステップ３０６に進むことになる。
【００１６】〔実施例２〕図５により、本発明の他の実
施例を説明する。
施例を説明する。
【００１７】この実施例と先の実施例１との違いは、制
御機器１２と通信制御装置１１とのインタフェースをＳ
ＣＳＩコントローラ１１０６の代わりに、システムバス
１３を介して接続されたシステムバスインタフェース部
１１２内のバッファを介して、ＭＰＵとのコマンドの受
渡しや、送受信データのRAM1101 への格納を行う点であ
る。また、信号線Ｓ１，Ｓ２は、エラーステータスレジ
スタのビットＢ０〜Ｂ３の論理ＯＲをとった信号である
信号線Ｓ８と、制御機器１２から通信制御装置１１への
リセット要求信号である信号線Ｓ１２１を入力とする内
部故障判別回路１１０７から出力される。
御機器１２と通信制御装置１１とのインタフェースをＳ
ＣＳＩコントローラ１１０６の代わりに、システムバス
１３を介して接続されたシステムバスインタフェース部
１１２内のバッファを介して、ＭＰＵとのコマンドの受
渡しや、送受信データのRAM1101 への格納を行う点であ
る。また、信号線Ｓ１，Ｓ２は、エラーステータスレジ
スタのビットＢ０〜Ｂ３の論理ＯＲをとった信号である
信号線Ｓ８と、制御機器１２から通信制御装置１１への
リセット要求信号である信号線Ｓ１２１を入力とする内
部故障判別回路１１０７から出力される。
【００１８】内部故障判別回路１１０７は信号線Ｓ１２
１からリセット要求信号を受信すると、信号線Ｓ８を介
してエラーステータスレジスタ１１０３の状態を読み込
み、ビットＢ０〜Ｂ３のいずれかに１がセットされてい
る場合は、信号線Ｓ１によりリセット制御部１１４にリ
セット要求信号を入力し、ビットＢ０〜Ｂ３がすべて０
の場合は、信号線Ｓ２により割込制御部１１５に割込要
求信号を入力する。本実施例においても、内部故障判別
回路１１０７を実装することで、自通信制御装置が故障
中か、正常動作中かを判別できる。
１からリセット要求信号を受信すると、信号線Ｓ８を介
してエラーステータスレジスタ１１０３の状態を読み込
み、ビットＢ０〜Ｂ３のいずれかに１がセットされてい
る場合は、信号線Ｓ１によりリセット制御部１１４にリ
セット要求信号を入力し、ビットＢ０〜Ｂ３がすべて０
の場合は、信号線Ｓ２により割込制御部１１５に割込要
求信号を入力する。本実施例においても、内部故障判別
回路１１０７を実装することで、自通信制御装置が故障
中か、正常動作中かを判別できる。
【００１９】〔実施例３〕図６に本発明の別の実施例を
示す。
示す。
【００２０】この実施例３は、制御機器１２より自通信
制御装置１１にリセット要求があった場合、リセット制
御部によるリセット信号を、他局の通信制御装置と論理
リングを形成して送信権の受渡しを制御するＦＤＤＩ制
御部１１９のリセットを指示する信号とこれ以外の回路
のリセットを指示する信号の２種類に分け、前述の実施
例１及び実施例２よりも更に伝送路状態に影響を与えな
いように自通信制御装置内を初期化するものである。
制御装置１１にリセット要求があった場合、リセット制
御部によるリセット信号を、他局の通信制御装置と論理
リングを形成して送信権の受渡しを制御するＦＤＤＩ制
御部１１９のリセットを指示する信号とこれ以外の回路
のリセットを指示する信号の２種類に分け、前述の実施
例１及び実施例２よりも更に伝送路状態に影響を与えな
いように自通信制御装置内を初期化するものである。
【００２１】通信制御装置１１において、パリティエラ
ー，バス監視タイマタイムアウトエラー，ウォッチドッ
グタイマタイムアウトエラーのいずれかのエラーのみが
発生した時は、ＦＤＤＩ制御部１１９自体は健全に動作
している状態にあると見ることができる。そこで、パリ
ティエラー，バス監視タイマタイムアウトエラーもしく
はウォッチドッグタイマタイムアウトエラーのいずれか
のみが発生した時は、ＦＤＤＩ制御部１１９に対してリ
セット信号を入れないようにすることにより、本発明の
前述の実施例１及び他の実施例２に比べて更に通信制御
装置１１が論理リングから離脱する機会が少なくなり、
ネットワークの通信遅延が発生し難くなる。
ー，バス監視タイマタイムアウトエラー，ウォッチドッ
グタイマタイムアウトエラーのいずれかのエラーのみが
発生した時は、ＦＤＤＩ制御部１１９自体は健全に動作
している状態にあると見ることができる。そこで、パリ
ティエラー，バス監視タイマタイムアウトエラーもしく
はウォッチドッグタイマタイムアウトエラーのいずれか
のみが発生した時は、ＦＤＤＩ制御部１１９に対してリ
セット信号を入れないようにすることにより、本発明の
前述の実施例１及び他の実施例２に比べて更に通信制御
装置１１が論理リングから離脱する機会が少なくなり、
ネットワークの通信遅延が発生し難くなる。
【００２２】このため、本実施例では、エラーステータ
スレジスタ１１０３のビットＢ０〜Ｂ２（それぞれパリ
ティエラー発生表示ビット，バス監視タイマタイムアウ
トエラー発生表示ビット，ウォッチドッグタイマタイム
アウトエラー発生表示ビットに対応する）の状態の論理
ＯＲをとった信号を信号線Ｓ１０に、また信号線Ｓ11に
はビットＢ３（ＦＤＤＩ制御部故障発生表示ビット）の
状態を出力する。故障部位切り分け回路１１０９は、リ
セット要求信号線Ｓ１２１からリセット要求信号を受信
した時の、これらの信号線Ｓ１０，Ｓ１１の状態により
Ｓ１，Ｓ２，Ｓ１３の信号を切り換える。
スレジスタ１１０３のビットＢ０〜Ｂ２（それぞれパリ
ティエラー発生表示ビット，バス監視タイマタイムアウ
トエラー発生表示ビット，ウォッチドッグタイマタイム
アウトエラー発生表示ビットに対応する）の状態の論理
ＯＲをとった信号を信号線Ｓ１０に、また信号線Ｓ11に
はビットＢ３（ＦＤＤＩ制御部故障発生表示ビット）の
状態を出力する。故障部位切り分け回路１１０９は、リ
セット要求信号線Ｓ１２１からリセット要求信号を受信
した時の、これらの信号線Ｓ１０，Ｓ１１の状態により
Ｓ１，Ｓ２，Ｓ１３の信号を切り換える。
【００２３】リセット要求信号線Ｓ１２１からリセット
要求を受信した時、信号線Ｓ１１の状態に基づきビット
Ｂ３に１がセットされている状態（ＦＤＤＩ制御部が故
障の状態）の時は、故障部位切り分け回路１１０９は信
号線Ｓ１３を介してリセット制御部１１４にリセット要
求を入力し、信号線Ｓ１３にリセット要求信号を入力さ
れたリセット制御部１１４は信号線Ｓ３及びＳ１２によ
り、ＦＤＤＩ制御部１１９及び他の通信制御装置１１内
の回路にリセット信号を送る。本リセット処理時は、Ｆ
ＤＤＩ制御部１１９に故障があり、通信制御装置１１は
既に論理リングから離脱しているため、通信制御装置１
１全体をリセットしても、この場合には論理リングの再
構成は発生しない。
要求を受信した時、信号線Ｓ１１の状態に基づきビット
Ｂ３に１がセットされている状態（ＦＤＤＩ制御部が故
障の状態）の時は、故障部位切り分け回路１１０９は信
号線Ｓ１３を介してリセット制御部１１４にリセット要
求を入力し、信号線Ｓ１３にリセット要求信号を入力さ
れたリセット制御部１１４は信号線Ｓ３及びＳ１２によ
り、ＦＤＤＩ制御部１１９及び他の通信制御装置１１内
の回路にリセット信号を送る。本リセット処理時は、Ｆ
ＤＤＩ制御部１１９に故障があり、通信制御装置１１は
既に論理リングから離脱しているため、通信制御装置１
１全体をリセットしても、この場合には論理リングの再
構成は発生しない。
【００２４】リセット要求信号線Ｓ１２１で制御機器１
２からのリセット要求を受信した時、信号線Ｓ１０の状
態に基づき、エラーステイタスレジスタ１１０３のビッ
トＢ０〜Ｂ２のいずれかに１がセットされている場合
（パリティエラー，バス監視タイマタイムアウトエラ
ー，ウォッチドッグタイマタイムアウトエラーのいずれ
かが発生した場合）は、故障部位切り分け回路１１０９
は信号線Ｓ１を介してリセット制御部１１４にリセット
要求信号を入力し、信号線Ｓ１からリセット要求信号を
入力されたリセット制御部１１４は、信号線Ｓ３のみを
使用して、FDDI制御部１１９以外の回路をリセットす
る。本リセット処理時は、ＦＤＤＩ制御部１１９は論理
リングに加入しているので、ＦＤＤＩ制御部１１９はリ
セットしないようにする。リセット要求信号Ｓ１２１受
信時、ビットＢ０〜Ｂ３が全て０（通信制御装置１１は
正常動作中）の場合は、前述の実施例２と同じである。
２からのリセット要求を受信した時、信号線Ｓ１０の状
態に基づき、エラーステイタスレジスタ１１０３のビッ
トＢ０〜Ｂ２のいずれかに１がセットされている場合
（パリティエラー，バス監視タイマタイムアウトエラ
ー，ウォッチドッグタイマタイムアウトエラーのいずれ
かが発生した場合）は、故障部位切り分け回路１１０９
は信号線Ｓ１を介してリセット制御部１１４にリセット
要求信号を入力し、信号線Ｓ１からリセット要求信号を
入力されたリセット制御部１１４は、信号線Ｓ３のみを
使用して、FDDI制御部１１９以外の回路をリセットす
る。本リセット処理時は、ＦＤＤＩ制御部１１９は論理
リングに加入しているので、ＦＤＤＩ制御部１１９はリ
セットしないようにする。リセット要求信号Ｓ１２１受
信時、ビットＢ０〜Ｂ３が全て０（通信制御装置１１は
正常動作中）の場合は、前述の実施例２と同じである。
【００２５】以上に示すように、本実施例によれば、Ｆ
ＤＤＩ制御部１１９に故障がない場合には、ＦＤＤＩ制
御部１１９がリセットされないため、ネットワークに擾
乱を与えにくい。
ＤＤＩ制御部１１９に故障がない場合には、ＦＤＤＩ制
御部１１９がリセットされないため、ネットワークに擾
乱を与えにくい。
【００２６】
【発明の効果】以上のように、本発明の通信制御装置に
よれば、通信制御装置が接続される制御機器に障害が発
生したため、制御機器が通信制御装置をリセットしよう
とした場合、通信制御装置が正常に動作中であれば、論
理リングから離脱することなく通信制御装置をリセット
する。これにより論理リングを再構成するための通信断
絶により起こる通信遅延を防ぎ、通信制御システムのデ
ータ通信、特にサイクリック通信の信頼性を向上するこ
とができる。
よれば、通信制御装置が接続される制御機器に障害が発
生したため、制御機器が通信制御装置をリセットしよう
とした場合、通信制御装置が正常に動作中であれば、論
理リングから離脱することなく通信制御装置をリセット
する。これにより論理リングを再構成するための通信断
絶により起こる通信遅延を防ぎ、通信制御システムのデ
ータ通信、特にサイクリック通信の信頼性を向上するこ
とができる。
【図１】本発明の実施例１の通信制御装置の構成図であ
る。
る。
【図２】エラーステータスレジスタのビット構成を示す
図である。
図である。
【図３】本発明におけるＭＰＵによるリセット処理のフ
ローチャートである。
ローチャートである。
【図４】本発明におけるＳＣＳＩリセット処理のフロー
チャートである。
チャートである。
【図５】本発明の他の実施例の通信制御装置の構成図で
ある。
ある。
【図６】本発明の別の実施例の通信制御装置の構成図で
ある。
ある。
１〜ｎ…局１〜局ｎ、１１…通信制御装置、１２…制御
機器、１３…システムバス、１１１…ＭＰＵ、１１２…
インタフェース部、１１３…内部バス、１１４…リセッ
ト制御部、１１５…割込制御部、１１６…ウォッチドッ
グタイマ、117…バス監視タイマ、１１８…パリティチ
ェッカ、１１９…ＦＤＤＩ制御部、1101…ＲＡＭ、１１
０２…ＲＯＭ、１１０３…エラーステータスレジスタ、
１１０４…内部バススケジューラ。
機器、１３…システムバス、１１１…ＭＰＵ、１１２…
インタフェース部、１１３…内部バス、１１４…リセッ
ト制御部、１１５…割込制御部、１１６…ウォッチドッ
グタイマ、117…バス監視タイマ、１１８…パリティチ
ェッカ、１１９…ＦＤＤＩ制御部、1101…ＲＡＭ、１１
０２…ＲＯＭ、１１０３…エラーステータスレジスタ、
１１０４…内部バススケジューラ。
フロントページの続き (72)発明者 大貫 健 茨城県日立市大みか町五丁目２番１号 株式会社 日立製作所 大みか工場内 (72)発明者 小川 尚雄 茨城県日立市大みか町五丁目２番１号 株式会社 日立製作所 大みか工場内 (72)発明者 大竹 敦 茨城県日立市大みか町五丁目２番１号 日立プロセスコンピュータエンジニアリ ング株式会社内 (72)発明者 中野 義弘 茨城県日立市大みか町五丁目２番１号 株式会社 日立製作所 大みか工場内 (56)参考文献 特開 昭58−225738（ＪＰ，Ａ) 特開 平６−222738（ＪＰ，Ａ) 特開 平５−342145（ＪＰ，Ａ) 特開 平７−226763（ＪＰ，Ａ) 特開 平４−240946（ＪＰ，Ａ) 特開 平３−250935（ＪＰ，Ａ) 特開 平５−130145（ＪＰ，Ａ) 特開 平４−238433（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 12/42 H04L 29/14
Claims (3)
- 【請求項１】複数の局が伝送路を介して接続され、各局
は所定の制御を実施する制御機器と当該制御機器に接続
される通信制御装置とを備え、前記通信制御装置間で論
理リングを形成して送信権を順次受渡し、送信権を獲得
した通信制御装置のみがデータ伝送を行うネットワーク
システムの通信制御装置において、 前記通信制御装置は、 自局の制御機器からの要求を受けるインタフェース部
と、 他局の通信制御装置と論理リングを形成して送信権の受
渡しを制御する制御手段とを備え、 前記インタフェース部は、制御機器からリセット要求を
受信した時点の通信制御装置の動作状態を識別する識別
手段を有し、制御機器からリセット要求を受信時に、通
信制御装置の動作状態が故障中の場合にのみ前記制御手
段をリセットすることを特徴とする通信制御装置。 - 【請求項２】請求項１に記載の通信制御装置は、更に自
通信制御装置の障害発生状態を記憶する記憶手段を備
え、 リセット要求が入力されたインタフェース部の前記識別
手段は、前記記憶手段より障害発生状態を読み込んで、
自通信制御装置の動作状態が故障中か正常動作中かを識
別することを特徴とする通信制御装置。 - 【請求項３】請求項１に記載の通信制御装置において、
前記インタフェース部には、通信制御装置内の故障部位
を識別する識別手段と、当該識別手段により識別された
故障部位をリセットする手段を有することを特徴とする
通信制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34464697A JP3266841B2 (ja) | 1997-12-15 | 1997-12-15 | 通信制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34464697A JP3266841B2 (ja) | 1997-12-15 | 1997-12-15 | 通信制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11177594A JPH11177594A (ja) | 1999-07-02 |
| JP3266841B2 true JP3266841B2 (ja) | 2002-03-18 |
Family
ID=18370883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34464697A Expired - Fee Related JP3266841B2 (ja) | 1997-12-15 | 1997-12-15 | 通信制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3266841B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100851168B1 (ko) | 2007-01-03 | 2008-08-08 | 주식회사 케이티 | 이더넷 스위치 고장복구 장치 |
| JP4715802B2 (ja) * | 2007-04-27 | 2011-07-06 | 株式会社デンソー | 通信システム |
| JP5063212B2 (ja) | 2007-06-25 | 2012-10-31 | 株式会社日立産機システム | 複数コンポーネントシステム |
| CN115331417B (zh) * | 2022-07-11 | 2023-11-17 | 中联重科股份有限公司 | 用于监测遥控器频率的方法、控制器及泵送设备 |
-
1997
- 1997-12-15 JP JP34464697A patent/JP3266841B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11177594A (ja) | 1999-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7386760B2 (en) | Method, system, and program for error handling in a dual adaptor system where one adaptor is a master | |
| US6625761B1 (en) | Fault tolerant USB method and apparatus | |
| US7721155B2 (en) | I2C failure detection, correction, and masking | |
| US5058056A (en) | Workstation takeover control | |
| US6671831B1 (en) | Fault tolerant USB method and apparatus | |
| JP3454297B2 (ja) | ネットワーク・スイッチ間のリンクをテストするための方法および装置 | |
| US11609821B2 (en) | Method and system for managing fault recovery in system-on-chips | |
| GB2377140A (en) | A method and apparatus for recovery from faults in a loop network by bypassing ports if a regularly sent command signal is not received within a time period | |
| US8018867B2 (en) | Network system for monitoring operation of monitored node | |
| WO2020088351A1 (zh) | 设备信息发送的方法、计算机设备和分布式计算机设备系统 | |
| JP3266841B2 (ja) | 通信制御装置 | |
| CN114296995B (zh) | 一种服务器自主修复bmc的方法、系统、设备及存储介质 | |
| JP6134720B2 (ja) | 接続方法 | |
| JP2017085249A (ja) | 防災監視システム | |
| JP3465637B2 (ja) | サーバ及びその制御方法 | |
| JPH1196033A (ja) | 情報処理装置 | |
| JP2007026038A (ja) | パス監視システム，パス監視方法，およびパス監視プログラム | |
| JPH10232704A (ja) | 二重化プログラマブルコントローラ | |
| JP3604868B2 (ja) | システムおよびエラー処理方法 | |
| JPS6375843A (ja) | 異常監視方式 | |
| JP3161243B2 (ja) | 分散制御用データ伝送システム | |
| JPH0454747A (ja) | データ転送システム | |
| JPH1049450A (ja) | 遠隔監視システムの異常時の復旧方式 | |
| JP2001043148A (ja) | マイクロプロセッサ | |
| JPH063907B2 (ja) | ゲ−トウエイのバツクアツプ方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080111 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080111 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090111 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090111 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100111 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |