JPH01222538A - 送信リトライ制御方式 - Google Patents

送信リトライ制御方式

Info

Publication number
JPH01222538A
JPH01222538A JP63049070A JP4907088A JPH01222538A JP H01222538 A JPH01222538 A JP H01222538A JP 63049070 A JP63049070 A JP 63049070A JP 4907088 A JP4907088 A JP 4907088A JP H01222538 A JPH01222538 A JP H01222538A
Authority
JP
Japan
Prior art keywords
transmission
control
control area
communication
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63049070A
Other languages
English (en)
Inventor
Hideaki Chiba
秀章 千葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63049070A priority Critical patent/JPH01222538A/ja
Publication of JPH01222538A publication Critical patent/JPH01222538A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Communication Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目 次〕 概要 産業上の利用分野 従来の技術と発明が解決しようとする課題課題を解決す
るための手段 作用 実施例 発明の効果 〔1既要〕 全二重通信時の送信動作を制御する第1の制御領域と、
該全二重通信時の受信動作を制御する第2の制御領域と
を回線単位に具備した回線制御メモリを備えた通信制御
装置の回線走査部において、半二重通信の動作を行う場
合の送信リトライ制御方式に関し、 送信エラー発生時のりトライ制御を通信制御装置のソフ
トウェア(制御プログラム)への介入無しに行うことを
目的とし、 通信制御装置の回線走査部に、通信結果が正常か否かを
検出する通信結果判定回路と、送信時には上記第1の制
in 6N域を使用して回線毎の通信動作を制御し、該
送信開始に先立って、上記第1の制御領域の送信開始情
報を上記第2の制m領域に保持する手段と、送信結果が
異常であることを上記通信結果判定回路で検出された時
には、上記第2の制御領域の内容を上記第1の制?il
 GN域に移して、送信動作の再試行を行う手段とを設
けて、半二重通信動作時に送信結果が異常終了であった
場合の送信動作の再試行を、回線走査部の演算回路で自
律的に行うように構成する。
〔産業上の利用分野〕 本発明は、全二重通信時の送信動作を制御する第1の制
御領域と、該全二重通信時の受信動作を制御する第2の
制?tll領域とを回線単位に具備した回線制御メモリ
を備えた通信制御装置の回線走査部において、半二重通
信の動作を行う場合の送信リトライ制御方式に関する。
最近のコンピュータネットワークの発展に伴い、該コン
ピュータネットワークの規模が拡大しており、1つの処
理自体も、他のコンピュータとの連携によって行われる
ようになり、オンラインシステムに対する信頼度の重要
性が高まってきている。
このような事情からデータ通信の分野においても、ノー
ダウンシステムとか、ノンストップコンピュータと云っ
た無停止・連続運転の可能なシステムが要求されるよう
になってきている。
従来、半二重通信を行う通信制御装置において、送信エ
ラーが発生すると、該通信制御装置のソフトウェアに介
入してリトライ制御を行っていたが、このようなりトラ
イ制御方式であると、ソフトウェア負担が重くなって全
回線に対する影響が大きくなり、システムダウン時等で
の社会へのインパクトが大きくなることから、該ソフト
ウェアへの介入を無くしたりトライ制御方式が必要とさ
れる。
〔従来の技術と発明が解決しようとする課題〕第3図は
従来の送信リトライ制御方式を説明する図であり、(a
)は構成例を示し、(b)は制御領域のフォーマット例
を示した図である。
通信制御装置の回線走査部には、回線単位の通信制御を
行う制御領域は全二重通信を行う場合も考慮して、2ア
ドレス分、つまり、2個の制御領域が一回線に対して割
り当てられている。
そして、全二重通信を行うときには、該2個の制御領域
(送信側制御領域11と、受信側制御領域12)を同時
に使用するが、半二重通信動作時には、片方の送信側制
御領域11のみを使用して通信動作を行う。
該半二重通信の送信動作時には、先ず、通信制御装置(
CCP)の制御プログラム20が送信側制御領域11に
送信開始状態をセットする。
以後、当該回線走査部の演算回路3が該送信側制御領域
11の内容に従って、その内容を変更しながら送信動作
を行う。
この場合の送信起動は、通信制御装置の制御プログラム
20がOUT命令を発行し、送信側割′a領域11の°
IILP”(半二重通信指示)、 ’DTADH’ (
サイクルスチール時のメモリアドレス)、“BC’(サ
イクルスチール時のバイトカウント)、及び制御シーケ
ンス(SQ)=2 (送信起動)をセットする。
そして、アドレス制御回路16.タイミング作成回路7
の制御により、回線のスキャンを行い、各回線単位の送
信側制御領域11を、順次、続出レジスタ2aに読出し
、その結果に従って処理動作が制御される。
上記送信側制御領域11を続出レジスタ2aに誂出し、
そのSQ領領域“2゛(送信起動)であることが、例え
ば、演算回路3で検出されると、通信制御装置の主記憶
装置(MS) (図示せず)のアドレスを示すDTAD
R領域の値のアドレスから送信データを読出して、該送
信データを上記送信側制御領域11のDBPRにセット
し、sag域は°3′(データ送信中)にセントする。
該DBPR領域は複数バイトのデータを格納しておくこ
とが可能であり、その送信データ数はBCで指示される
ここで、上記送信側制御領域11が読出され、該5Q=
3 (データ送信中)を演算回路3が検出すると、これ
はデータ送信を指示しているので、続出レジスタ2aの
DBPRにセットされている上記送信データを送信制御
回路18を介して、送信回線に送信すると共に、上記0
↑ADR領域の値が示す通信制御装置の主記憶袋yl(
MS)のアドレスから、次の送信データを読出して、上
記制御メモリ1の送信側制御ll Til域11のDB
PR9i域にセットする。
そして、該送信データの全ての送信が終了すると、該送
信側制御領域11のSTS領域に終了ステータスをセッ
トして、割込制御回路8を介して制御プログラム20に
割込みを発生し、SQを5゛(受信開始)に書き替える
このようにして、一連のデータの送信が終了し、通信相
手からの応答電文が受信回線、及び受信制御回路19を
介して送信側制御領域11のデータ格納バッファ(DB
PR)に格納されたことが、演算回路3で、例えば、上
記バイトカウンタ(BC)を見て認識されると、割込制
御回路8を介して、上記通信制御装置(CCP)の制御
プログラム20に割込みを発生する。
該制御プログラム20は該送信側制御領域11のデータ
格納バッファ(DBPR)の内容を見て、異常(応答な
し、或いは、再送要求等)であることを認識すると、再
送(リトライ)指示を行う。
従って、従来方式の送信IJ t−ライ制御方式におい
ては、受信データが特定のバイト数になる毎に、該制御
プログラム20に割込みを発生し、該制御プログラム2
0において、受信データの異常を検出し、リトライ指示
をしていた為、該通信制御装置での制御プログラム20
の負担が重く、場合によっては、システムダウンとなる
危険があると云う問題があった。
本発明は上記従来の欠点に鑑み、全二重通信時の送信動
作を制御する第1の制?Il領域と、該全二重通信時の
受信動作を制御する第2の制?I領域とを回線単位に具
備した回線制御メモリを備えた通信制御装置の回線走査
部において、半二重通信の動作を行う場合の送信リトラ
イ制御を行うのに、該応答エラー処理を回線走査部に分
担させることにより、通信制御装置の制御プログラム(
ソフトウェア)の負担を軽くして、通信制御装置の信頼
度を向上させる送信リトライ制御方式を提供することを
目的とするものである。
〔課題を解決するための手段〕
上記の問題点は下記の如くに構成された送信リトライ制
御方式によって解決される。
通信制御装置の回線走査部であって、全二重通信時の送
信動作を制御する第1の制御領域と、該全二重通信時の
受信動作を制御する上記第1の制御領域とは別アドレス
の第2の制御領域とを回線単位に具備した回線制御メモ
リを持ち、半二重通信の動作を行う制御回路において、 通信結果が正常か否かを検出する通信結果判定回路と、 送信時には上記第1の制御領域を使用して回線毎の通信
動作を制御し、該送信開始に先立って、上記第1の制御
領域の送信開始情報を上記第2の制御Ti域に保持する
手段と、 送信結果が異常であることを上記通信結果判定回路で検
出された時には、上記第2の制in 6i域の内容を上
記第1の制御領域に移して、送信動作の再試行を行う手
段とを設けて、 半二重通信動作時に送信結果が異常終了であった場合の
送信動作の再試行を回線走査部の演算回路の制御で自律
的に行うように構成する。
〔作用〕
即ち、本発明によれば、全二重通信時の送信動作を制御
する第1の制御領域と、該全二重通信時の受信動作を制
御する第2の制御領域とを回線単位に具備した回線制御
メモリを備えた通信制御装置の回線走査部における、半
二重通信の動作を行う場合の送信リトライ制御方式にお
いて、半二重通信を行う時には、第1の制御領域(送信
側制御領域)に送信開始状態をセットし、その状態を通
信中に変更して送信動作を行うが、このとき、該送信の
開始に先立って、第2の制御領域(受信側制御領域)に
も、上記第1の制御領域にセットした送信開始状態をセ
ットしておく。
そして、該第2の制御領域にセットした状態は送信が正
常に終了する迄変更しないで保持しておき、該電文の送
信でエラーが発生して、通信相手からの応答電文が異常
(例えば、応答なし、再送要求等)であることを異常検
出回路で検出した時には、上記第2の制?il ji域
にセントしておいた上記送信開始状態を第1の制ilt
wi域に移し、該第1の制御領域の状態を、同じ送信デ
ータに関する送信開始状態に戻して、送信の再試行(リ
トライ)を通信制御装置の制御プログラムへの介入熱に
行うようにしたものであるので、制御領域のメモリ容量
を増加させることなく、若干の制御回路を付加するだけ
で、送信エラー発生時の再試行(リトライ)制御を、通
信制御装置のソフトウェア(制御プログラム)への介入
熱に行うことができる効果がある。
〔実施例〕
以下本発明の実施例を図面によって詳述する。
第1図は本発明の一実施例を示した図であり、(a)は
構成例を示し、(b)は制御領域のフォーマット例を示
した図であり、第2図は本発明による動作タイムチャー
トで、(a)は通常時の送受信動作タイムチャートで、
(b)は送信起動時の送信側制御領域の受信側制御領域
への書込み制御、(c)は送信再開時の制御領域の読み
出し制御を示しており、第1図(a)の異常検出回路4
.送信起動検出回路6.半二重通信検出回路5.及び演
算回路3での送信側制御領域11から受信側制御領域1
2への書込み手段、送信データの異常検出時の受信側制
御領域12から送信側制’a’p!tJ’A 11への
移送手段が本発明を実施するのに必要な手段である。
尚、全図を通して同じ符号は同じ対象物を示している。
以下、該第1図、第2図によって、本発明の送信リトラ
イ制御方式を説明する。
先ず、送信動作時には、通信制御装置の制御プログラム
20が、lN10UT命令実行回路17を介して回線制
御メモリ1の送信側制御領域11に送信開始状態をセッ
トする。
それを、書込回路2bと、アドレス制御回路16の制御
で、受信側制御領域12にも書いておく。
通常の送信では、送信側制御領域11を続出レジスタ2
aに読出して、送信制御回路18の制御で送信回線へデ
ータを送信する。この時は、受信側制御領域に格納され
ている送信開始時の状態は変更されないで、演算回路3
の制御の元に、送信側制御領域11の内容のみが変更さ
れる。
一連のデータの送信が終了し、通信相手から応答が返っ
てきて、該応答情報が否定応答であったとすると、本発
明の異常検出回路4で先の送信が異常であったと判定さ
れ、演算回路3を通してアドレス制御回路16で受信側
制御領域12を読出し、送信側制?II jJI域11
にセットするように動作する。
そして、該送信側制御1領域11の送信開始状態を読出
し、再び、先の送信と同じデータの送信を行うように機
能する。
上記本発明の送信リトライ制御方式を第2図の動作タイ
ムチャートによって更に詳細に説明する。
第2図(b)は送信起動時の制御動作をタイムチャート
で示している。
先ず、送信回線の論理アドレスがn回線で、受信回線の
論理アドレスがn+1回線とすると、例えば、n・10
の場合、図示の10.11回線の゛対′が1組となって
全二重通信の送受信制御が行われる。
そして、半二重通信の場合には、例えば、10回線の制
御領域のみによる回線制御で通信が行われる。
この場合の送信起動は、通信制御装置の制御プログラム
20がOUT命令を発行し、送信側制御I TJ域(1
0回線)11の°HLF’ (半二重通信指示)+ ’
DT^DR’  (サイクルスチール時のメモリアドレ
ス)。
’BC” (サイクルスチール時のバイトカウント)、
及び制御シーケンス(SQ)・2(送信起動)をセット
する。
この書込みは、図示のTO〜T2の制御プログラム書込
期間に行われる。
アドレス制御回路16.タイミング作成回路7の制御に
より、回線のスキャンを行い、各回線単位の送信側制御
領域(10回線)11をT3タイミングで、順次、続出
レジスタ2aに読出し、その結果に従って処理動作が制
御される。
上記送信側制御領域(10回線)11を続出レジスタ2
aに読出し、そのSQ領領域°2°(送信起動)である
ことが送信起動検出回路6で検出され、且つ、HLF 
eI域の゛半二重通信指示゛が半二重通信検出回路5で
検出されると、T5タイミングで受信側制御領域(11
回線)12への書込パルスが発生して、上記続出レジス
タ2aにセットされている送信側制御B 領域(10回
線)11の内容を、受信側制御領域(11回線) 12
にセットする。そして、該T5タイミングでは上記5l
Jt域は°^°(スタンバイ)にした後、通信制御装置
の主記憶装置(MS)(図示せず)のアドレスであるD
TADRjJ域の値のアドレスから送信データを読出し
て、T9タイミングにおいて、該送信データを上記送信
側制御領域(10回線)llのDBPRにセントし、S
Q領領域3°(データ送信中)にセットする。
前述のように、該DBPR領域は複数バイトのデータを
格納しておくことが可能であり、その送信データ数はB
Cで指示される。
第2図(a)は、通常送信動作時のタイムチャートを示
している。
T3タイミングで送信側制御領域(10回線)11の内
容を続出レジスタ2aに読出して、その内容に従って、
T6〜T9の間に送信動作を行う。
即ち、SO・3(データ送信中)を演算回路3が検出す
ると、これはデータ送信を指示しているので、続出レジ
スタ2aのDBPRにセットされている上記送信データ
を送信制御回路18を介して、送信回線に送信すると共
に、上記通信制御装置の主記憶装置(MS)のアドレス
であるDTADH領域の値のアドレスから、次の送信デ
ータを読出して、上記回線制御メモリ1の送信側制御B
領域(10回線) 11のDBPR領域にセットする。
そして、該送信データの全ての送信が終了すると、該送
信側制御領域(10回fI)11のSTS領域に終了ス
テータスをT9タイミングでセットシて、割込制御回路
8を介して制御プログラム20に割込みを発生し、SQ
を°5゛(受信開始)に書き替える。
第2図(c)は、送信再開、即ち、リトライ時の制御動
作を示している。
通信相手から、上記送信した送信データに対する応答が
受信制御回路19で受信されると、該応答電文が送信側
制御領域(10回線)11のDBPR領域に格納される
次に、該送信側制御領域(10回線)11を読出して、
本発明により付加されている異常検出回路4により、該
応答電文が否定応答(例えば、無応答。
再送要求等)であることが分かると、T5タイミングで
受信側割?11領域(11回線)12の内容が読出T9
のタイミングで送信側制御領域(10回線)11に移送
される。このとき、該3 Q wI域は3゛(データ送
信中)にセットされる。
以後、該送信側制御領域(10回線)11の内容により
、第2図(a)のタイムチャートにより送信のりトライ
が行われる。
上記異常検出回路4での応答電文が肯定応答であった場
合には、T5のタイミングでの上記受信側制御領域(1
1回線)12の内容を読出しレジスタ2aにセットする
ことを抑止すると共に、T5タイミングにおいて、該受
信側割iTI領域(11回線)12のSQ領領域°0′
(動作停止)に書き替える等して、誤動作をしないよう
にしておく。
又、該T9タイミングにおいて、送信側制御領域(10
回線’) 11の5TSiI域を受信ステータスをセソ
トして、次の送信の為に制御プログラム20に割込みを
発生する。つまり、動作タイムチャートとしては、第2
図(b)と同様の動作となる。
このように、本発明は、全二重通信時の送信動作を制御
する第1の制御領域と、該全二重通信時の受信動作を制
御する第2の制’aeM域とを回線単位に具備した回線
制御メモリを備えた通信制御装置の回線走査部において
、半二重通信の動作を行う場合の送信リトライ制御を行
うのに、上記第1の制御領域に送信開始状態をセットし
、その状態を通信動作中に変更して送信動作を行うが、
この送信動作を行うに先立って、第2の制御領域にも同
じ送信開始状態をセットしておき、該送信動作でエラー
が発生したときには、上記第2の制御領域にセットして
おいた送信開始状態を第1の制御領域に戻して、該同じ
送信データに対する再試行(リトライ)制御を行うよう
にした所に特徴がある。
〔発明の効果〕
以上、詳細に説明したように、本発明の送信リトライ制
御方式は、通信制御装置の回線走査部に、通信結果が正
常か否かを検出する通信結果判定回路と、送信時には上
記第1の制御領域を使用して回線毎の通信動作を制御し
、該送信開始に先立って、上記第1の制御領域の送信開
始情報を上記第2の制御領域に保持する手段と、送信結
果が異常であることを上記通信結果判定回路で検出され
た時には、上記第2の制御領域の内容を上記第1の制1
lpH域に移して、送信動作の再試行を行う手段とを設
けて、半二重通信動作時に送信結果が異常終了であった
場合の送信動作の再試行を、回線走査部の演算回路で自
律的に行うようにしたものであるので、制御領域のメモ
リ容量を増加させることなく、若干の制御回路を付加す
るだけで、送信エラー発生時の再試行(リトライ)制御
を、通信制御装置のソフトウェア(制御プログラム)へ
の介入無に行うことができる効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例を示した図。 第2図は本発明による動作タイムチャート。 第3図は従来の送信リトライ制御方式を説明する図。 である。 図面において、 1は回線制御メモリ。 11は送信側制御領域(10回線)。 12は受信側制御領域(11回線)。 16はアドレス制御回路、 18は送信制御回路。 19は受信制御回路+   2aは読出しレジスタ。 2bは書込回路、    3は演算回路。 4は異常検出回路。 5は半二重通信検出回路。 20は制御プログラム、TO−T9はタイミング。 ′−\ l− \=

Claims (1)

  1. 【特許請求の範囲】 通信制御装置の回線走査部であって、全二重通信時の送
    信動作を制御する第1の制御領域(11)と、該全二重
    通信時の受信動作を制御する上記第1の制御領域(11
    )とは別アドレスの第2の制御領域(12)とを回線単
    位に具備した回線制御メモリ(1)を持ち、半二重通信
    の動作を行う制御回路において、通信結果が正常か否か
    を検出する通信結果判定回路(4)と、 送信時には上記第1の制御領域(11)を使用して回線
    毎の通信動作を制御し、該送信開始に先立って、上記第
    1の制御領域(11)の送信開始情報を上記第2の制御
    領域(12)に保持する手段(3、5、6、7、16)
    と、 送信結果が異常であることを上記通信結果判定回路(4
    )で検出された時には、上記第2の制御領域(12)の
    内容を上記第1の制御領域(11)に移して、送信動作
    の再試行を行う手段(3、4、7、16)とを設けて、 半二重通信動作時に送信結果が異常終了であった場合の
    送信動作の再試行を、回線走査部の演算回路(3)にお
    いて行うことを特徴とする送信リトライ制御方式。
JP63049070A 1988-03-02 1988-03-02 送信リトライ制御方式 Pending JPH01222538A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63049070A JPH01222538A (ja) 1988-03-02 1988-03-02 送信リトライ制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63049070A JPH01222538A (ja) 1988-03-02 1988-03-02 送信リトライ制御方式

Publications (1)

Publication Number Publication Date
JPH01222538A true JPH01222538A (ja) 1989-09-05

Family

ID=12820819

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63049070A Pending JPH01222538A (ja) 1988-03-02 1988-03-02 送信リトライ制御方式

Country Status (1)

Country Link
JP (1) JPH01222538A (ja)

Similar Documents

Publication Publication Date Title
JPS59188752A (ja) 欠陥サイクル作動式デ−タ処理システム用バス
US5574865A (en) System for data transfer protection during module connection/disconnection onto live bus
CN108366129A (zh) Usb数据传输方法、装置及usb适配器
JPH01222538A (ja) 送信リトライ制御方式
JP3421492B2 (ja) バスのスタック監視方式
JP2001117864A (ja) 通信バッファのアクセス方法およびその書き込み制御装置
JPS6129025B2 (ja)
JPH06103222A (ja) バス転送方式
JPS61165160A (ja) バス制御方式
JPS61138331A (ja) デ−タ受信制御方式
KR19990047721A (ko) 데이터 이중화 처리 장치
JPH0234518B2 (ja)
JPH11120087A (ja) 二重化メモリ処理装置
JPH08149153A (ja) 中継計算機における仮想バッファ制御システム
JPH01237747A (ja) 入出力制御装置
JPS58222635A (ja) ポ−リング伝送方式
JPH03131953A (ja) プロセッサ間通信装置
JPS635452A (ja) 伝送制御装置
JPH103463A (ja) プロセッサ間通信方法
JPH01140357A (ja) メモリアクセス制御装置
JPH083796B2 (ja) 二重化装置内の通信方法
JPH02184146A (ja) データ伝送方式
JPS6278639A (ja) メモリアクセス方式
JPH09153006A (ja) データ転送装置
JPS61228600A (ja) 遠方監視制御装置