JPS604624B2 - 正しくない情報フレ−ムを再送するシステム - Google Patents

正しくない情報フレ−ムを再送するシステム

Info

Publication number
JPS604624B2
JPS604624B2 JP56119442A JP11944281A JPS604624B2 JP S604624 B2 JPS604624 B2 JP S604624B2 JP 56119442 A JP56119442 A JP 56119442A JP 11944281 A JP11944281 A JP 11944281A JP S604624 B2 JPS604624 B2 JP S604624B2
Authority
JP
Japan
Prior art keywords
frame
line
address
channel
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56119442A
Other languages
English (en)
Other versions
JPS5755639A (en
Inventor
ロバ−ト・アンダソン・ドナン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS5755639A publication Critical patent/JPS5755639A/ja
Publication of JPS604624B2 publication Critical patent/JPS604624B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/40—Network security protocols
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/1607—Details of the supervisory signal
    • H04L1/1621—Group acknowledgement, i.e. the acknowledgement message defining a range of identifiers, e.g. of sequence numbers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1809—Selective-repeat protocols

Description

【発明の詳細な説明】 本発明は送信ステーションが順次に番号の付された情報
フレームを受信ステーションに送るためのデータ伝送シ
ステム、されに具体的には正しくない情報フレームの送
信ステーションによる再送を制御するためのシステムに
関する。
本発明はＨＤＬＣ（高レベル・データ・リンク制御装置
）として知られる形の制御手順に使用されるデータ伝送
システム中において特に有用である。ＨＯＬＣ型の制御
手順を使用してデータ伝送システムにおいては、各ステ
ーションは情報フレームと呼ばれる特定のフオーマット
に組織化された情報を伝送し、この様に伝送されるすべ
てのフレームは順次に番号が付される。
受信ステーションは伝送の誤りをさがすために導入フレ
ームを検査し、拒絶（ＲＥＪ）指令もしくは選択的拒絶
（ＳＲＥＪ）指令の使用によって正しくないフレームを
再送する様に伝送ステーションに要求する。ＲＢＪ指令
はフレーム番号を含み、この番号から開始するすべての
情報の再送を要求するのに使用される。ＳＲＥＪ指令は
ＲＥ日旨令と似ているが、その番号がＳＲＥＪ指令中に
現われる特定のフレームの再伝送のみを要求するのに使
用され得る。両指令は同様にその番号がその中に現われ
た指令に先行するすべてのフレームの受信に対する肯定
応答の働きをする。しかしながらメガビット率で動作し
、５０皿秒もしくはそれ以上の程度のラウンド・トリッ
プ遅延を示すデ−タ伝送システム、即ち衛生伝送システ
ムにおいては、ＲＥＪ及びＳＲＥＪ指令の使用は次の例
が示す如く或る問題を提起する。
ステーションＡ及びステーションＢ間のデー夕・リンク
が３９フレームの伝送に等価なラウンド・トリップ伝搬
遅延を示し、ステーションＡは順次００，０１，０２等
々と番号が付されたフレームを伝送し、フレーム０３及
び０６がステーションＢによって不正に受取られたもの
と仮定する。
フレーム０４が受取られる際には、ステ−ションＢはフ
レ−ム０４及びすべての後のフレームを棄却し、フレー
ム０３の受信において開始するフレームの順次の再開始
を要求するＲＥＪ指令を伝送する。
該指令は同様にフレーム０２及び未満の受信を肯定応答
する。しかしながら、伝搬遅延の故にＲＥＪ指令が受取
られる前にフレーム００乃至４３がステーションＡによ
ってすでに伝送されているので、フレーム０４乃至４３
を伝送する際に費された時間が無駄になる。上述の例に
おいてはＳＲＥＪがフレーム０３の再伝送を要求するの
に使用され得るが、ＲＥＪ指令の如くＳＲＥＪ指令はそ
の再送を要求したフレームに先行するすべてのフレーム
の受信を肯定応答するので、フレーム０６の再送はフレ
ーム０３が正しく受信される迄は開始され得ない。結果
的に唯一つのＳＲＥＪ指令のみが１ラウンド・トリップ
伝搬遅延毎に送られ得る。上述の事は著しいラウンド・
トリップ伝搬遅延を示す伝送システムにおいては、ＲＥ
ＪもしくはＳＲＥＪ指令を用いると平均伝搬誤差率の点
でスループットを悪くする主原因となる。従って本発明
の目的は情報が順次番号の付されたフレ−ムの形で伝送
される伝送システムにおいて、著しいラウンド・トリッ
ブ伝送遅延を示すシステム中のスループットの著しい改
良を生ずるフレームを再送するためのシステムを与える
事にある。
一般的に、本発明のシステムにおいて、各情報フレーム
は所謂送信順序番号Ｎ（Ｓ）、この情報が前に再送され
た事があるかどうかを示すビットＲ及び送信されるべき
情報を含む情報フィールドを含む。
送信ステーションにおいて、初回に送信されたフレーム
の順序に関連してフレームが再送される順序を表わす変
数Ｖ（Ｔ）が各再送されるフレームに関連される。受信
ステーションにおいて、導入情報フレームが誤りを求め
て検査され、正しくない事が発見されたフレームのＮ（
Ｓ）が記録される。
受信ステーションは次いで最も近く受取られ、再送され
ていず、誤りのない情報フレームの送信順序番号Ｎ（Ｓ
）を表わす所謂受信順序番号Ｎ（Ｒ）及び、少なく共１
個の正しくないフレームが受取られている場合には、そ
の再送が要求される正しくないフレームのＮ（Ｓ）を表
わす少なく共１個の識別子Ｎ（×）を含む所謂チェック
ポイント（ＣＰ）メッセージを送る。チェックポイント
・メッセージの受信に基づき、送信ステーションは前に
再送されていなくて要求された情報フレームを再送し、
同様に、これに関連するＶ（Ｔ）値がＣＰ〆ツセージ中
に含まれる受信シーケンス番号Ｎ（Ｒ）よりも小さい場
合にのみ前に再送されたフレームを再送し、この様にし
て再送された各フレームに関連するＶ（Ｔ）値を更新す
る。本発明の好ましい実施例においては、チェックポイ
ント・メッセージは周期的に伝送される。
これは各々はＮ（Ｒ）及び最大のＮ（×）間の値を同様
にＮ（×）値として考えるべきかどうかを示すＸビット
を含んでいる。情報フレームもしくはＣＰメッセージ中
における他のビットは本発明に関連しない他の機能のた
めのものであり、将来の使用に残されているものである
。本発明の詳細な説明に進む前にＨＤＬＣ手順の本質的
態様について簡単に復習するのが有用でろう。
ＨＤＣＬ手順の基本的目的は同期データ・リンク・シス
テムの夫々の端において存在する２つのデータ・ステー
ション間において情報を交換せしめる事にある。すべて
の伝送はフレームと呼ばれる特定のフオーマットにおい
て組織化される。各フレームは次の如き同一のフオーマ
ットを有する。Ｆ，Ａ，Ｃ，ｌｎｆｏ，ＦＣＳ，Ｆ ここで Ｆはフレームの開始を示す開始フラッグ、Ａは遠隔ステ
ーションのアドレス、 Ｃは該フレームの目的を特定する制御（Ｃ）フレーム、
ｌｎｆｏは伝送されるべき情報を含むオプショナル情報
（ｌｎｆｏ）フレーム・ＦＣＳは該フレームに伝送誤り
がない事を受信ステーションにおいて検査せしめるフレ
ーム・チェック・シーケンス（ＦＣＳ）フィールド、及
びＮまフレームの終りを信号する終りフラッグである。
制御フィールド（Ｃ）は次の３つのフレームの型の１つ
を決定できる。
名前が示す如くステーション間で情報伝送のために使用
される情報（１）フレーム。
情報フレームの受信を肯定否定し、誤りがある事が発見
されたフレームの再送を要求するのに使用される監視（
Ｓ）フレーム。
主としてデータ・リンクの初期設定及び切断のため、ス
テーション識別子の交換、或る手順誤りを報告するため
に使用される番号の付されない（Ｕ）フレーム。
データ・リンク、従ってステーションは次の２つのモー
ドの１つにあり得る。
番号の付されていないフレームのみが伝送され得る切断
モード。
情報フレーム及び監視フレームのみならず番号の付され
ていないフレームが伝送され得る操作モード。
本発明において、特定の操作モードは非同期チェックポ
イント・モードと呼ばれる。モードの詳細については、
例えばＩｎｔｅｒ岬ｔｉｏＭＩＳねｎ舷ｒ船ＩＳ３３０
９及びＩＳ４３３５のみならず“ＩＢＭＳｙｎｃｈｒｏ
ｍｏｕｓ Ｄａｔａ ＬＩＮＫ Ｃｏｎｔｒｏｌ −
Ｇｅｎｅｒａｌｌｎｆｏ皿ａｔｉｏｎ”（ＧＡ２７‐３
０９３‐２）と題する刊行物を参照されたい。
第１図をここで参照するに、本発明を組込んだデータ・
ステーションのブロック図が示されている。
データ・ステーションは計算機１、本明細書の例示的実
施例においては通信制御装置であるフロント・エンド通
信装置２及びデータ・ステーションを図では伝送線４と
して図示された伝送媒体に接続するモデム３を含む。計
算機１はＩＢＭシステム／３６０もしくはＩＢＭシステ
ム／３７脂斗算機であり、本発明を理解する際に有用な
その素子のみが図示されている。この様な素子は主メモ
リ５、中央処理ユニット（ＣＰＵ）６及びチャンネル７
より成る。ＣＰＵ６は情報をフェッチし、記憶するため
に主メモリ５をアドレスするための装置、データの算術
及び論理処理のための装置、所望の順序で命令を順序付
けるための装置並びに主メモリ５及びこれに接続された
外部ユニット間で通信を開始するための装置を含む。チ
ャンネル７は伝送線４を介して主メモリ５と第１図のデ
ータ・ステーションに接続された遠隔のデータ・ステー
ション間でデータの転送を制御する。
チャンネル７はＣＰＵ６、主メモリ５と制御装置２を接
続する。チャンネル７はＣＰＵが直接遠隔データ・ステ
ーションと通信するという重荷を解放し、計算機１中の
データ処理が入／出力（１／０）動作と同時に進行する
のを可能とする。
１／０動作は主メモリ及び遠隔データ・ステーション間
での情報の転送を含む。
制御装置２は第１図のステーション及び遠隔データ・ス
テーション間でのデータの交換を制御し、論理回路及び
この目的のために必要とされるバッファを含む。モデム
３は制御ユニット２によって与えられるデータ・パルス
を伝送媒体上に送信され得る信号に、もしくはこの逆に
変換する。以下の説明において、ｍＭシステム／３６０
もし〈はＩＢＭシステム／３７頂」算機において使用さ
れる対応するハードウェアより成るＣＰＵ６及び主メモ
リ５は多くの文献が存在するので説明されない。
チャンネル７はＣＰＵ６、主メモリ５及び制御装置２に
種々のバス及び制御線を介して接続される。
明確にするために、本発明の説明の目的に対して必要そ
されるこれ等のバス及び制御線のみが第１図に示されて
いる。チャンネル及びＣＰＵ間の接続 ＣＰＵからチヤンネル： アドレス・バス８：このバスは選択された１／○装置の
アドレスを転送するのに使用される。
開始線９：この線は１／０動作の開始を信号するのに使
用される。チャンネル選択線１０：この線はチャンネル
に１／０動作を開始させるために使用される。
割込線１１：この線は現在の１／０動作に割込みを生ず
るのに使用される。チヤンネルからＣＰＵへ：ステータ
ス線１２及び１３：これ等の線はチャンネルのステータ
スを示すのに使用される。
割込み要求線１４：この線はチャンネルが現在の１／０
動作の割込みを要求している事をＣＰＵに対して信号す
るのに使用される。チャンネルと主メモリ間の接続チャ
ンネルから主メモリへ： バス１５：これは主メモリ・アドレス・バスである。
バス１６：これは主メモリ・データ入力バスである。
書込み要求線１７：この線はバス１５によってアドレス
されたメモリ位置の内容をチャンネルへ転送する事をチ
ャンネルが要求している事を信号するのに使用される。
議取り要求線１７１：この線はバス１５によってアドレ
スされるメモリ位置中に８ビット・バイトをローディン
グした事をチャンネルが要求する事を信号するのに使用
される。主メモリからチャンネルへ： バス１８：これは主メモリ・データ出力バスである。
アドレス受取り線１９：この線はバス１５上に存在する
アドレスが受取られた事を信号するのに使用される。
チャンネル及び制御装置間の接続 制御装置からチャンネルへ： バス２０：これはチャンネルへの入力バスである。
操作ィン線２１：この線は制御装置が選択され、チャン
ネルと通信している事を信号するのに使用される。
アドレ・ィン線２２：この線はアドレスが制御装置によ
ってバス２０上に置かれた時を信号するのに使用される
。
ステータス・ィン線２３：この線は制御装置によってス
テータス表示がバス２０上に置かれた事を信号するのに
使用される。
サービス・ィン線２４：この線は制御装置が８ビット・
バイト送信もしくは受信したい時にチャンネルに信号す
るのに使用される。
要求ィン線２４１：この線は制御装置がチャンネルに対
してデータもしくはステータス情報を転送する用意があ
り、選択される事を望んでいる時にチャンネルに信号す
るために使用される。
チャンネルから制御装置へ：バス２５：これはチャンネ
ルからの出力バスである。
指令アウト線２６：この線はチャンネルによってバス２
５上に指令が置かれた事を信号するのに使用される。
アドレス・アウト線２７：この線はチャンネルによって
バス上にアドレスが置かれた事を信号するのに使用され
る。
サービス・アウト線２８：この線はチャンネルがバス２
０上に存在する情報を受取った事もしくはサービス・ィ
ンを介して要求された情報をバス２５上に与えた事を信
号するのに使用される。
選択アウト線２９：この線は制御装置を選択するために
使用される。ＣＰＵ及び主メモリ間の接続 これ等の接続は本発明の説明には関連せずー双方向バス
３川こよって表わされている。
第１図のステーション及びその動作を詳細に説明する前
に、命令及び制御語のフオーマットの簡単な説明が与え
られる。
第２図を参照するに、ＣＰＵ‘こつて使用され、１／０
動作を開始するための命令開始１／０のフオーマツトが
示されている。
命令開始１／０は３２ビットである。
ビット位置０−７はこの指令を指定する命令コードを定
義する。位置８−１５は無視される。ビット位置１６−
２３はチャンネル・アドレスを含み、他方ビット位置２
４−３１は制御装置及びアドレスされた遠隔ステーショ
ンを固定する。次に第３図を参照するにチャンネル指令 （ＣＣＷ）のフォーマットが示されている。
この６４ビット語は実行されるべき指令を指定し、１／
０動作に開始する指令の場合には、この動作に関連する
メモＩＪ領域を指示し、この領域へのデータ転送もしく
はこの領域からのデータ転送が完了する時に取られるべ
き動作を指示する。ＣＣＷ中のフィールドは次の目的に
対して割当てられる。
指令コード・ビット０−７は遂行されるべき動作を指定
する。
データ・アドレスビット８一３１は主メモリ中の８ビッ
ト・バイトのアドレスを指定する。
これはＣＣＷによって指定された領域中において参照さ
れる最初の記憶位置である。連鎖データ（ＣＤ）フラッ
グ：ビット３２が１である時、データの連鎖を指定する
。
従って次のＣＣＷによって指示される記憶領域が現行動
作によって使用される。連鎖指令（ＣＣ）フラッグ：ビ
ット３３が１でビット３２が０である時指令の連鎖が指
定され、この場合次のＣＣＷ中の指令コードによって固
定される動作が現行動作の通常の完了に基づいて自動的
に開始される。
サプレス長さ表示（ＳＬＩ）フラッグ：ビット３４は正
しくない長さ条件がプログラムに対して示されるべきか
どうかを示す。
使用される最後のＣＣＷ中において、このビットが１で
、ＣＤフラッグが“０”ならば、正しくない長さ表示は
サプレスされる。ＣＣ及びＳＬＩフラッグが共に１にな
る時、指令連鎖が正しくない長さ条件の存在に拘らず生
ずる。スキップ（ＳＫＩＰ）フラッグ：このビット（ビ
ット３５）は“１”なる時議取り、逆方向議取りもしく
は感知動作中にメモリへの情報の転送をサプレスする。
プログラム制御割込み（ＰＣＩ）フラッグ：このビット
（ビット３６）は“１”なる時、チャンネルが割込み条
件を発生し、ＣＣＷはチャンネルの制御を生ずる。
このビットが“０”なる時は通常の動作が生ずる。計数
：ビット４８一６３はＣＣＷによって指定されるメモリ
領域中の８ビット・バイト位置の数を指定する。
ビット位置３７−３９は０を含む。
ビット位置４０一４７の内容は無視される。次いで第４
図に参照するに、チャンネル・アドレス語（ＣＡＷ）の
フオーマットが示されている。
この語はメモリ保護キィ及び命令開始１／０に関連する
最初ＣＣＷのアドレスを指定する。これは主メモリ中の
固定アドレスに割当てられている。ＣＡＷのフィールド
は次の目的に対して割当てられている。
保護キィ：ビット０−３は開始１／０に関連するすべて
の指令に対する保護キィを形成する。
このキィは参照が主メモリ領域に対してなされる時には
いつでもメモリ中のキィと比較される。指令アドレス：
ビット８一３１は主メモリ中の最初のＣＣＷのロケーシ
ョンを指示する。次に第５図を参照するに、チャンネル
・ステータス語（ＣＳＷ）のフオーマツトが示されてい
る。ＣＳＷはプログラムに、１／０装置のステータスも
しくはその条件の下で１／０動作が終了された条件を与
える。ＣＳＷは特に１／０割込みの過程中及び開始１／
０の実行中にＣＳＷが形成され、もしくはこの１部が置
換される。ＣＳＷは固定されたアドレスにおいて主メモ
リ中に漬かれ、次の１／０割込みが生じる時刻もしくは
他の１／０命令がその内容を置換する迄このアドレスに
おいて利用可能となる。ＣＳＷ中においてフィールドは
次の目的のために割当てられる。
保護キィ：ビット０−３は動作の連鎖中において使用さ
れるメモリ中の保護キイを形成する。
指令アドレス：ビット８−３１は指用される最後のＣＣ
Ｗのアドレスよりも８高し、アドレスを形成する。ステ
ータス：ビット３２−４７はＣＳＷの記憶を生じた装置
及びチャンネル中の条件を同定する。
計数：ビット４８一６３は使用される最後のＣＣＷに対
する残留計数を形成する。第２図乃至第５図を参照して
説明されたフオーマツトはＩＢＭシステム／３６０及び
ＩＢＭシステム／３７０計算機において使用されている
ものである。
さらに詳細には、“ＩＢＭＳｙｓｔｅｍ／３７０一Ｐｒ
ｉｎｃｉｐｌｅｓｏｆ Ｏｐｅｒａｔｉｏｎ”、Ｆｏｒ
ｍ ＧＡ２２一７０００−５、ＦｉｌｅＮｏ．Ｓ／３７
０−０１なるＩＢＭの文書を参照されたい。本発明を組
込んだ第１図のデータ・ステーションの動作について以
下説明する。
本発明の説明を簡単化するために、第１図に示されたス
テーション（以下局所ステーションと呼ばれる）はこれ
と同一の単一の遠隔ステーションに接続されていると仮
定する。
本発明に従い各ステーションは情報フレーム、監視フレ
ーム及び番号の付されないフレームを転送する。さらに
計算機１で実行されるアプリケーション・プログラムは
いくつかのデータ・ブロックをして遠隔ステーションに
転送せしめようと欲しているものと仮定する。
これ等のブロックの各々は予定の数の８ビット・バイト
より成り、主メモリ５中に存在する。データ・ブロック
を転送する前に、局所ステーションは遠隔ステーション
をもしこれが非同期チェックポイント・モード（ＡＣＭ
）になければこのモー日こセットする。
本発明は特定のこの動作モードの目的は説明が進むにつ
れて明らかにされるであろう。遠隔ステーションは“セ
ット非同期チェックポイント・モード（ＳＡＣＭ）指令
”と呼ばれる指令によって局所ステーションによってＡ
ＣＭにセットされる。
。これは例えばＨＤＬＣ手順（第６図を参照）中に与え
られた番号付けられてし、ない型のフレームの使用によ
って転送される。ＳＡＣＭ指令を伝送するのに使用され
る如きこのフレームは通常の２進構造０１１１１１１０
を有するフラッグ（Ｆ）で始まるフレーム、遠隔ステー
ションのアドレスであるアドレス（Ａ）、ＳＡＣＭ指令
を含む制御（Ｃ）フィールド、フレーム検査シーケンス
（ＦＣＳ）フィールド及びフレーム開始フラッグと同一
のフレーム終了フラッグ（Ｆ）より成る。ＳＡＣＭ指令
は８ビット・バイトより成り、ビット１及び２は共に“
１”にセットされ、これによって番号付けられないフレ
ームを同定し、ビット５が“１”にセットされて応答が
要求されている事が示される。残りのビット（Ｍと指示
されている）はＳＡＣＭ指令を同定する予定の値を有す
る。ＳＡＣＭ指令を転送するために、主ステーションの
計算機中で実行されるアプリケーション・プログラムは
チャンネル指令語（ＣＣＷ）中に必要とされる情報をセ
ットする。この情報は次の通りである。指令コード・書
込みコード データ・アドレス：ＳＡＣＭ指令が記憶される記憶ロケ
ーションのアドレスフラッグ：０ 計数：１ アプリケーション・プログラムは命令開始１／０中にチ
ャンネル・アドレス、制御装置アドレス及び遠隔ステー
ション・アドレスをセットし、チャンネル・アドレス語
（ＣＡＷ）のアドレス・フィールド中にＳＡＣＭ指令に
関連するＣＣＷのアドレスをセットし、動作のの制御を
監視するプログラムに移し、このプログラムは開始１／
０を実行する事によってＳＡＣＭ指令の伝送を開始する
。
ＣＰＵ６は開始線９及びチャンネル選択線１０を上昇し
、開始１／０中に含まれるアドレスをアドレス・バス８
上に置くことによって命令に応答する。チャンネル７は
線９及び１０の条件を検出し、もしチヤンネルがビジイ
ならば、ステータス線１２及び１３上に適切な条件コー
ドを置く事によってこの事実をＣＰＵ６に信号する。も
しチャンネルがビジイでなければ、チャンネルは制御装
置選択動作を開始する。この目的のため、チャンネルは
アドレス・バス８上に存在するアドレスを記憶し、主メ
モ川こ対する書込み要求線１７を上昇し及びバス１５上
にＣＡＷのアドレスを置く事によってＣＡＷを送る事を
要求する。主メモリ５はＣＡＷをバス１８上に置き、受
取り線１９を上昇する。チャンネルはＣＡＷ中に含まれ
るＣＣＷのアドレスをして指令アドレス・ジスタ中に記
憶せしめる。次にチャンネルは主メモリ５に対し、書込
み要求線１７を上昇し及びバス１５上にＣＣＷのアドレ
スを置く事によってチャンネルにＣＣＷを転送する事を
要求する。主メモリ５はＣＣＷをチャンネルに転送し、
チャンネルは適切なしジスタ中にデータ・アドレス・フ
ラッグ及び計数フィールドの内容を記憶し、その命令ア
ドレス・レジスタ中に記憶されているアドレスを８だけ
インクレメントする。チャンネル７は出力バス２５上に
アドレスを置き、アドレス・アウト線２７及び選択出力
線２９を上昇せしめる事によってＣＰＵ６から受取った
装置のアドレスを制御装置に送る。
制御装置２は線２７及び２９の条件を検出し、装置のア
ドレスを解読し、もし同じものを受取っているなら操作
ィン線２１及びアドレス・ィン線２２を上昇し入力バス
２０上にアドレスを置く。チャンネルは制御装置から受
取った装置のアドレスをＣＰＵから受取ったもと比較し
、もしこれが一致すると、出力バス２５上に指令コード
を置き、指令アウト線２６を上昇する事によって、ＣＣ
Ｗ中の指令コードを制御装置２に送る。もし指令を受取
ると、制御ユニットはステータス・ィン線を上昇し、入
力バス２０上に０ステータス情報の如き適切なステータ
ス情報を置く。これに応答してチャンネルはステータス
線１２及び１３上に適切な条件コードを置く事によって
ＣＰＵを自由にする。この事は制御装置の選択を完了す
る。制御装置は、書込指令を検出する時、フレーム開始
フラッグを、次いで遠隔ステーションのアドレスを伝送
線上に置き、チャンネルに８ビット・バイトを与える事
を要求する。
この８ビット・バイトはサービス・ィン線２４を上昇す
る事によって伝送される。これに応答してチャンネルは
書込み要求線１７を上昇して、ＳＡＣＭ指令と関連する
ＣＣＷ中に含まれるデータ・アドレスをバス１５上に置
き、１つだけこのアドレスを１だけインクレメントし、
計数レジス夕の内容を１だけデクレメントする。ＳＡＣ
Ｍ指令は主メモ川こよってデータ出力バス１８上に置か
れ、チャンネルによって出力バス２５を介して制御装置
に伝送され、チャンネルはサービス・アウト線２８を上
昇する。制御装置はフレームの制御フィールド内の指令
を伝送し、チャンネルに対してサービス・イン線２４を
上昇する事によって伝送されるべき第２バイトを与える
事を要求する。計数レジスタは０値を有するので、チャ
ンネルは指令アウト線２６を上昇し、ストップ条件を制
御装置に信号する。これに対応して、制御装置は伝送線
上に相続いてＨＤＬＣ手順に従って、フレーム検査シー
ケンス（ＦＣＳ）及びフレーム終りフラッグを置き、ス
テータス・ィン線２３を上昇し条件チャンネル終了及び
装置終りを入力バスに置く。
これに応答して、チャンネルは現行ＣＣＷ則ちＳＡＣＭ
指令に関連するＣＣＷ中のＣＣフラッグ・ビットの値を
検査し、このビットが“０”であるから、チャンネルは
割込み要求線１４の上昇によって１／０割込みをＣＰＵ
６に要求し、ＣＰＵ６かつ割込み線１１を上昇するのを
待つ。
次いでチャンネルは入力バス１６上に適切なＣＳＷビッ
トがセットされ得るために動作の中断を生じた条件を置
く。ここで制御は次いで監視プログラムに引きわたされ
る。
このプログラムはどのアプリケーション・プログラムが
丁度完了した１／０動作を要求したかを決定し、このア
プリケーション・プログラムに制御を転送する。次いで
ＳＡＣＭ指令の応答は待機するこのアプリケーション・
プログラムは議取り動作を開始する。遠隔ステーション
がＳＡＣＭ指令を受取り、もしこれがこのＳＡＣＭ指令
を受入れると、局所ステーションに肯定応答を送る。
この応答はＨＤＬＣ手順中に与えられ、制御フィールド
のビット５が“１”でなく“０”にセットされている点
のみでＳＡＣＭ指令と異なる番号の付されていない肯定
応答（ＵＡ）の形を取り得る。ＵＡ応答は主ステーショ
ン中の制御装置２によって受取られ、もしこれを含むフ
レームが正しければ、チャンネル７によって読取動作が
開始される迄バッファ中に記憶される。計算機１中のア
プリケーション・プログラムはＣＣＷ中のＵＡ応答を謙
取るのに必要とされる次の情報をセットする。指令コー
ド：議取りコード データ・アドレス：ＵＡ応答が記憶される記憶装置位置
のアドレスフラッグ：０ 計数：１ アプリケーション・プログラムはチャンネル・アドレス
、制御装置アドレス及び遠隔ステーション・アドレスを
命令開始１／０中にセットし、ＣＡＷのアドレス・フィ
ールド中にＵＡ応答に関連するＣＣＷにアドレスをセッ
トし、監視プログラムに動作の制御を移し、監視プログ
ラムの論取りを開始１／０を実行する事によって開始す
る。
制御装置の選択は上記の如く生ずる。チャンネルから受
取られた論取り指令を検出する時、制御装置は上述の如
くサービス・ィン線２４を上昇し、ＵＡ応答、次いで条
件装置の終り及びチャンネル終りを入力バス２０上に置
く。チャンネルＵＡ応答をメモリ・データ入力バス１６
を介して主メモリ５に転送し、上述の如くＣＳＷを更新
する様に割込みを要求する。 次いでデータ・ブロック
の伝送がアプリケーション・プログラムによって開始さ
れる。各データ・ブロックはそのフオーマツトが第７図
に示された情報（１）フレームとして遠隔ステーション
に送られる。このフレームは通常開始フラッグ（Ｆ）、
遠隔ステーションのアドレス（Ａ）、制御（Ｃ）フィー
ルド、転送されるべきデータを含む情報（ｌｎｆｏ）フ
ィールド、フレーム検査シーケンス（ＦＣＳ）及び終了
フラッグ（Ｆ）を含む。しかしながら、制御（Ｃ）フィ
ールドの構造は下記の如く本発明に特有のものである。
ビット１＝０ １フレーム識別子 ビット２＝Ｒ 再伝送ビット、Ｒ＝１である時、この１
フレームは再送である事が示される。
ビット３一８＝０ 保留されている。
ビット９−２４＝Ｎ〜（Ｓ） フレームの送信順序番号
。
図示された如く、これは１６ビットの番号である。
アプリケーション・プログラムが各データ・ブロックを
送信するのに必要とされる情報をＣＣＷ中にセットした
ものと仮定する。
この情報は次の通りである。指令コード：書込みコード データ・アドレス：転送されるべきデータ・ブロックを
含む領域中の最初の位置のアドレスアプリケーション・
プログラムに従う 計数、転送されるべきデータ・ブロックを含む記憶領域
中における８ビット・バイト位置の数アプリケーション
・プログラムはチヤンネル・アドレス、制御装置アドレ
ス、及び遠隔ステーション・アドレスを命令開始１／０
中にセットし、転送されるべき最初のデータ・ブロック
に関連する最初のＣＣＷのアドレスをＣＡＷのアドレス
・フィールド中にセットし、動作の制御を監視プログラ
ムに移し、監視プログラムが命令開始１／０を実行する
事によって最初のブロックの伝送を開始する。
次いで制御装置が上述の如く選択される。現行のＣＣＷ
に関連する書込み指令を検出する事に基づき、制御装置
はフレーム開始フラッグ、次いで受信ステーションのア
ドレスを伝送線上に置き、チャンネルに対し、サービス
・ィン線２４を上昇する事によって伝送すべき最初のブ
ロックの最初の８ビットを与える事を要求する。これに
応答してチャンネルは書込み要求線１７を上昇し、記憶
装置アドレス・バス１５上にＣＣＷ中に含まれるデータ
・アドレスを置き、このアドレスを１つだけインクレメ
ントし、その計数レジスタの内容を１だけデクレメント
する。最初の８ビット・バイトは主メモリ５によってデ
ータ出力バス１８上に置かれ、チャンネルによって出力
バス２５を介して制御装置に再送される。チャンネルは
サービス出力線２８を上昇する。このバイトは第７図中
に示された情報フレームの制御フィールドの最初のバイ
ト、即ちＲビットを含むバイトである。このバイトは制
御装置中に記憶され、制御装置によって伝送され「次い
で制御装置はチャンネルに対して始めに説明された如く
第２及び第３の８ビット・バイトを供給する事を必要と
する。現行フレームの第２のシーケンス番号Ｎ（Ｓ）を
形成する後者の２バイトは伝送線上に送られ、もし第１
のバイト中のＲビットが“１”にセットされていれば、
制御装置バッファ中に含まれる所謂再送表（第８図を参
照）中にセットされる。その値が最初に転送されたフレ
ームの順序に関連して対応するフレームが再送される順
序を表わす変数Ｖ（Ｔ）は再送表中に記憶されるＮ（Ｓ
）の各々に関連する。制御装置は第２及び第３の８ビッ
ト・バイトを伝送し、次いで相次いで伝送されるできデ
−夕・ブロック中の他のバイトを相次いでチャンネルに
関連する計数の内容が０になる迄転送する。このバイト
はフレームの情報フィールドを形成する。これが生じ、
制御装置がサービス・ィン線２４を上昇する時、チャン
ネルは指令アウト線２６を上昇する事によって応答し、
これによって制御装置にストップ条件を信号する。これ
に対応し、制御装置は伝送線上に共にＨＤＬＣ手順中に
与えられたフレーム検査チャンネル（ＦＣＳ）及び終り
フラッグを相続いて置き、ステータス・ィン線２３を上
昇し条件チャンネル終了及び装置終りを入力バス２０上
に置く。チャンネルは現行ＣＣＷ中のＣＣフラッグの値
を検査する。もしこのビットが指令の連鎖を指定して“
１”である時には、チャンネルは主メモリに、そのアド
レスがチャンネルに関連する指令アドレス・レジスタ中
に含まれる次のＣＣＷをチャンネルに転送する様に要求
し、次いで第２のデータ・ブロックが転送される。もし
ＣＣフラッグ・ビットが０ならばチヤンネルは割込み要
求線１４を上昇する事によって１／○割込み要求をＣＰ
Ｕ６に開始させる。
次いでチャンネルはデータ入力バス１６上に動作に割込
ましめた条件を置き、これ等がＣＳＷ中にセットされる
様にする。次いでアプリケーション・プログラムは第２
のデータ・ブロックの伝送を開始せしめ、伝送は第１の
データ・ブロックと同様に実行され得る。
遠隔ステーションは導入情報フレームの誤りを特にフレ
ーム検査シーケンス（ＦＣＳ）を使用して検査し、誤り
がある事が見出されたものを廃棄する。正しく受取られ
たフレームの送信順序番号Ｎ（Ｓ）は遠隔ステーション
によってその主メモリ中に含まれる所謂受信表中に記憶
される。予定数のフレームが受信された後、もしくは予
定の時間間隔が経過した後、遠隔ステーションはチェッ
クポイント（ＣＰ）メッセージを局所ステーションに送
る。上記時間間隔の接続時間は特に伝送速度、２ステー
ション間のフレーム伝搬時間、６４Ｋｂｐｓ、もしくは
それ以上において動作する衛星リンクに依存し、約１０
仇ｈ秒の時間間隔が適切であると考えられる。ＣＰメッ
セージは局所ステーションに、例えばＨＤＬＣ手順（第
９図参照）中の監視（Ｓ）７レームを使用して送られる
。各監視（Ｓ）フレームは通常開始フラッグ（Ｆ）、遠
隔ステーションのアドレス（Ａ）、制御（Ｃ）フィール
ド、フレーム検査シーケンス（ＦＣＳ）フィールド及び
終了フラッグ（Ｆ）より成る。制御フィールド‘まＣＰ
メッセージを次の如く含む。ビット１＝１及びビット２
＝０：これ等の２ビットがＳフレームを固定する。
ビット３＝Ｘ：このビットの使用は次の説明されいる。
ビット４一８：保留されている。ビット９一２４＝Ｎ（
Ｒ）：受信シーケンス番号Ｎ（Ｒ）の値はそのＲビット
が０に等しい 最も最近に受取られ た情報フレームのＮ （Ｓ）の値よりも１ だけ大きい。
Ｎ（Ｒ）は次のものを 除きＮ（Ｒ）の値迄 のすべて情報の受取 りを肯定応答する。
ビット２５‐ｎ＝Ｎ（Ｘ）フイールド：このフイールド
は下降順に配列され、遠隔ステーションによって受取ら
れ た誤りフレームのＮ（Ｓ）に等 しく、Ｎ（Ｓ）がＮ（Ｒ）以下 であるＮ（Ｘ）と指示された識 別子を含む。
Ｘビットが１にセットされた時、Ｎ（Ｒ）及び最 高位Ｎ（Ｘ）間にある値はＮ （×）値として考慮される。
ビット数ｎはＣＰメッセージにお いて予期されるＮ（Ｘ）の最大 数に依存する。
チェックポイント（ＣＰ）メッセージの内容は遠隔ステ
ーション中で実行されるアプリケーション・プログラム
によって与える。
このメッセージを運ぶフレームは第１図のステーション
に関連して始めに説明された類似の方法において遠隔ス
テーション中の制御装置によって構成され転送される。
ＣＰメッセージを含むフレームを受取る事によって、局
所ステーションに関連する制御装置はメッセージを所謂
再送レジスタ中に記憶する。
ＣＰメッセージ中のビットＸは０であるものとここでは
仮定されている。制御装置中で、再送表ルック・アップ
動作が次の如く開始される。各Ｎ（Ｘ）値は表中のＮ（
Ｓ）値と比較され、等号が発見されるかどうかが決定さ
れる。Ｎ（Ｓ）値の・どれもがＮ（Ｘ）に等しくなけれ
ば、この特定のＮ（Ｘ）に関連し、再送レジスタ中に記
憶された所謂再送表示子ビットは１にセットされる。表
中のＮ（Ｓ）の１つがＮ（Ｘ）に等しいとこのＮ（Ｓ）
に関連する変数Ｖ（Ｔ）がＣＰメッセージ中のＮ（Ｒ）
と比較される。Ｖ（Ｔ）値がＮ（Ｒ）に等しいか、これ
より大きいと、送信シーケンス番号が上記Ｎ（Ｓ）であ
るフレームに関連してはアクションは取られない、もし
Ｖ（Ｔ）値がＮ（Ｒ）よりも小さければ、Ｎ（Ｘ）に関
連する再送表示子ビットは１にセットされる。もしＣＰ
〆ツセージ中のビット×が１であるならば、Ｎ（Ｒ）及
び最高位のＮ（×）間に存在するすべての値はＮ（×）
値と考えられる。ＣＰメッセージの上記の処理の完了に
基づいて、再送レジスタは再送されるべき、もしくは将
来再送に付して保持されるべきフレームの順序番号Ｎ（
Ｓ）を含む。制御装置はそのステータス８ビット・バイ
ト中の所謂注意（アテンション）ビットを１にセットし
、要求イン線２４１を上昇してチャンネルにこれがステ
ータス情報を送信する準備状態にある事を信号する。注
意ビットはＩＢＭシステム／３６０及びＢＭシステム／
３７０計算機のチャンネルのステータス・バイト中に存
在する。初めに説明された方法で選択された時、制御装
置は入力バス２０上にステータス・バイトを置き、ステ
ータス・イン線２３を上昇する。チャンネルはＣＰＵ６
に対し割込み要求線１４に上昇する事によって１／０割
込みを関始し、ＣＰＵ６が割込み線１ １を上昇するの
を待つ。次にチャンネルはメモリ・データ入力バス１６
上に割込みを生じた条件、特にＣＳＷ中に制御装置８ビ
ット・ステータス・バイトを置く。アプリケーション・
プログラムは注目ビットを検出し、制御装置が感知動作
を開始する事を要求する。この動作はＩＢＭシステム／
３６０及びＩＢＭ／３７０の如き計算機中で通常遂行さ
れる動作であり、上述の講取り動作と類似している。感
知指令を検出する事によて、制御装置は入力バス２０上
に計算機の主メモリへ転送される再送レジスタの内容を
置く。アプリケーション・プログラムはそのＮ（Ｓ）が
再送レジスタから受取られたＮ（×）値の１つに等しく
、その再送表示子ビット１が１にセットされている情報
フレームを再送せしめ、関連する再送表示子ビット値に
かかわらずそのＮ（Ｓ）が受取られたＮ（×）の任意の
ものに対応しないフレームを含むメモリ位置を自由にす
る。再送されるフレームの制御（Ｃ）フィールド中のビ
ットＲは“１”にセットされ、再送が表示される。再送
された情報フレームの受信に基づき、制御装置はそのフ
レームのＮ（Ｓ）に関連するＶ（Ｔ）の値を更新する。
本発明の動作は例として付表中に示されている。
この例においては、ステーション間のラウンド・トリッ
プ伝搬遅延は３針固の情報フレームを送信するのに必要
とされる時間間隔に等しく、チェックポイント（ＣＰ）
メッセージは１の固のフレームが受取られた時にはいつ
でも遠隔ステーションによって送信されるものと仮定さ
れる。送信されるフレームの送信順序番号Ｎ（Ｓ）は０
０，０１，・・・・・・等で示され、これ等の番号の一
部の後に続く×は対応するフレームが正しくない事を示
し、番号の一部のものに先行するｒは再送を示す。この
例で、再送フレームに関連する変数Ｖ（Ｔ）の値は先行
する、非再送フレームＮ（Ｓ）よりも１だけ大きい。こ
のＶ（Ｔ）値は最初の時間に対して送信されるフレーム
の順序に関連して再送される順序を表わす。局所ステー
ションは相次いで０，０１，・・・・・・等と番号の付
されたフレームを送信する。
そのＮ（Ｓ）が０９であるフレームを受取った後、遠隔
ステーションはその最初のＣＰメツセ−ジを送信する。
このメッセージはフレーム０３（例えば）が正しくない
し、ものと仮定して、表示Ｎ（Ｒ）＝１０、Ｎ（×）＝
０３を含む（この例の目的のためには、前に述べられた
Ｘビットは無視される）。付表では、このメッセージは
ＣＰＩ０（０３）として示されている。
伝搬遅延のために、このメッセージは４８フレームが転
送された後のみに局所ステーションによって受取られる
。
フレーム０３は再送されていないので、局所ステーショ
ンはフレーム４８の後にフレーム０３を再送し、このフ
レームに関連する変数Ｖ（Ｔ）の値を４９に変更する。
次いでフレーム４９，５０・・・等が送信される。フレ
ーム５７が送信された後、局所ステーションは、フレー
ム１９を受取った後遠隔ステーションによって送られた
メッセージＣＰ２０（０３）を受取る。このメッセージ
は、これが送られた時点では遠隔ステーションは未だ再
送されたフレーム０３を受取っていないので依然Ｎ（Ｘ
）＝０３を含んでいる。Ｎ（Ｓ）＝０３に関連するＶ（
Ｔ）の値は今は４９に等しいので従ってＣＰメッセージ
中に記述されているＮ（Ｒ）の値則ち２０よりも大きい
ので、局所ステーションはフレーム０３を再送せず、送
信されるべき次のフレームはフレーム５８、６９……で
ある。フレーム６７を送信した後、局所ステーションは
フレーム２９を受取った後遠隔ステーションによって送
られるメッセージＣＰ３０（２６，２５，０３）を受取
る。。このメッセージは依然Ｎ（Ｘ）＝０３を含む。な
んとなればこれが送られた時点においては遠隔ステーシ
ョンは再送されたフレーム０３を未だ受取っていないか
らである。局所ステーションはフレーム６７の後フレー
ム２５及び２６を再送し、フレーム２５及び２６に関連
するＶ（Ｔ）値を６８に変更する。Ｎ（Ｓ）＝０３に関
連するＶ（Ｔ）値は４９であり、これはＣＰメッセージ
中のＮ（Ｒ）の値よりも大きいので、局所ステーション
はフレーム０３を再送せずフレーム６８，６９・・・・
・・等を送信する。局所ステーションがＣＰ ４９（４
５，２６，２５）を受信する時、これはもはやＮ（×）
＝０３を含まず、そのＮ（Ｓ）が０３であるフレームが
遠隔ステーションによって受取られている事が示されて
いるので、再送表中のＮ（Ｓ）＝０３が消去され、この
フレームを含むメモリ位置は解放される。
Ｎ（Ｓ）値が２５及び２６のフレームは再送されない。
なんとなればこれ等は既に再送されており、Ｖ（Ｔ）値
は６８であって、これはＮ（Ｒ）の値、即ち４９より大
きいからである。Ｎ（Ｓ）＝４５に対応するフレームは
再送されていないからである。ここで第１０図を参照す
るに、第１図のチャンネル７の例示的具体例が示されて
いる。
第１０図に示されているチャンネルはフランス特許第１
４５２６２５号に示されたチャンネルの簡単化されたも
のである。主メモリ・データ出力バス１８はゲートＧＩ
を介して計数レジスタ３１、データ・アドレス・レジス
タ３２、指令アドレスレジスタ３３、フラッグ・ビット
・レジスタ３４及び指令コード・レジスタ３５に接続さ
れている。
レジスタ３２及び３３の出力は１対のゲートＧ２及びＧ
３を介して主メモリ・アドレス・バス１５に夫々接続さ
れている。。レジスタ３１の出力はレジ‐ス夕３１の内
容が０である時線３７に信号を与える解読器３６にさら
に接続されている。バス１８はさらにゲートＧ６を介し
て、、その出力バス２５に接続されたデータ・バッファ
３８の入力に接続されている。チャンネル・ステータス
・レジスタ３９の出力はゲートＧ７を介してバス１６に
接続されている。レジスタ３５の出力は解読器４川こ接
続されており、解読器４川ましジスタ３５中に記憶され
ている指令コードが書込みコードである時には線４１上
に信号を与え、又レジス夕３５の出力はゲートＧ８を介
して出力バス２５に与えられる。アドレス・バス８は比
較器４２の入力に接続されており、ゲートＧ９を介して
装置アドレス・レジスタ４３の入力に接続され、レジス
タ４３の出力はゲートＧＩＯを介して、比較器４２の他
の入力に接続され、比較器４２はその２入力が同じなら
ば、線４４上に一致信号を与える。レジスタ４３の入力
は同様にゲートＧＩＩを介して入力バス２川こ接続され
ている。レジスタ４３の出力はさらにゲートＧＩ２を介
して出力バス２５に接続されている。入力バス２０はゲ
ートＧＩ３を介して主メモリ・データ入力バス１６に接
続されている。論理制御回路４５は入力として線９乃至
１１，１９，２１乃至２４，２４１、並びにバス４６を
介してステータス・レジスタ３９の内容、書込み線４１
、一致線４４及び図示されていない線を介して、レジス
タ３４中に記憶されたフラッグ・ビットを受取る。回路
４５の出力は線１２乃至１４，１７，１７１、２６乃至
２９及び図されていないゲートＧＩ乃至ＧＩ３の制御線
より成る。第１０図中に示された装置の動作について説
明する。ＳＡＣＭ指令を送信するために、ＣＰＵ６は線
９及び１０を上昇し、アドレス・バス８上に装置アドレ
スを置く。制御回路４５は線９及び１０の条件のみなら
ず、バス４６上に存在するチャンネル・ステータス情報
を検出し、もしチャンネルがビジィでなければ、適切な
００の如き条件コードをステータス線１２及び１３上に
置き並びにゲートＧ９の制御線を上昇する。バス８上の
存在の装置アドレスは装置アドレス・レジスタ４３及び
比較器４２の入力レジスタ（図示されていない）にロー
ドされる。次いで回路４５は書込み要求線１７及びゲー
トＧ３の制御線を上昇し、指令アドレス・レジスタ３３
中に含まれるＣＡＷアドレスを主メモＩＪ・アドレス・
バス１５上に置く。主メモリ５が受取り線１９を上昇す
る事によって応答する時、回路４５はゲートＧＩの制御
線を上昇し、ＣＡＷ中に含まれ、王〆モリのデータ出力
線１８上において利用可能なアドレスがレジスタ３３中
に記憶される。回路４５は次いで書込み要求線１７及び
ゲートＧ３の制御線を上昇し、バス１５上にレジス夕３
３中に記憶されたアドレス上に置く。主メモリ５が受取
り線１９を上昇する事によって応答する時、回路４５は
ＳＡＣＭ指令が関連し及びバス１８上に存在するＣＣＷ
の指令コード、データ・アドレス、フラッグ及び計数フ
ィールドの内容が夫々レジスタ３５，３２，３４及び３
１中に記憶される。次に回路４５はアドレス・アウト線
２７、選択アウト線２９及びゲートＧＩ２の制御線を上
昇し、これによってレジスタ４３中の装置アドレスが出
力バス２５上に置かれる。制御装置２が操作ィン線２１
及びアドレス・イン線２２を上昇する時、回路４５はゲ
ートＧＩＩの制御線を上昇し、制御装置２によって供給
される装置アドレスがＣＰＵによって与えられ、比較器
４２の入力レジスタ中に利用可能である装置アドレスと
比較される。もし２つのアドレスが同一であれば、比較
器４２は一致線４４を上昇する。回路４５は線４４の条
件を検出し、指令アウト線２６及びゲ−トＧ８の制御線
を上昇して、指令コードを出力バス２５上に置く。制御
装置がステータス・ィン線２３を回路４５が図示されな
いゲートの制御線を上昇する時、入力バス上に存在する
ステータス情報はチャンネル・ステータス・レジスタ３
９にロードされている。回路４５はステータス線１２及
び１３上に適当なコードを置く事によってレジスタ３９
中に記憶されたステータス情報に応答する。ここでＳＡ
ＣＭ指令の伝送が開始する。制御装置２はサービス・ィ
ン線２４を上昇する時、制御装置４５は書込み要求線１
７及びゲ−トＧ２の制御線を上昇し、データ・アドレス
・レジスタ３２中に含まれるアドレスがバス１５上に置
かれる。主メモＩＪ５が受取り線１９を上昇する事によ
って応答する時、回路４はゲートＧ６の制御線を上昇し
、従って要求された８ビット・バイトがバッファ・レジ
スタ３８を介して出力バス上に置かれる。回路４５は同
様にレジスタ３１及び３２の計数を図示されていない手
段によって、夫々１だけデクレメント及びインクレメン
トし、サービス・アウト線２８を上昇する。ＧＡＣＭ指
令は単一８ビット・バイトより成り、レジスタ３１の内
容は０値を有し、解読器３６は線３７を上昇するので、
制御装置２が他の８ビット・バストをサービス・ィン線
２４を上昇する事によって要求する時、制御回路４５は
指令アウト線２６を上昇し、ストップ条件を制御装置に
信号する。チャンネルによって受取られる時、条件チャ
ンネル終了及び装置終了はステータス・レジスタ３９中
に記憶される。これ等の条件を検出する事に基づいて、
回路４５はＣＣフラッグ・ビットの値をチェックする。
このビットは０であるので、回路４５は割込み要求線１
４を上昇する。ＣＰＵが割込み線１１を上昇する時、回
路４５はゲートＧ４、Ｇ５及びＧ７の制御線を上昇し、
レジス夕３１，３３及び３９の内容をＣＳＷ中に置くた
めに主メモリ・データ入力バス１６を介して転送する。
チャンネル７は関連するＣＣＷを使用して同様に種々の
メッセージ及びデータ・ブロックを制御装置２に転送す
る。チャンネルは読取りもしくは感知動作を遂行しなく
てはならない時にはいつでも、先ず制御装置が上述の如
く、この動作を制御するＣＣＷを使用して選択される。
制御装置２が操作ィン線２１及びサービス・ィン線２４
を上昇する時、制御回路４５は読取り要求線１７１及び
ゲートＧ２の制御線を上昇し、データ・アドレス・レジ
スタ３２中に含むレジスタは主メイン・アドレス・バス
１５を鷹く。主メモリ５がアドレス受取り線１９を上昇
する事によって応答する時、制御回路４５はゲートＧＩ
３の制御線を上昇し、制御装置２によってチャンネル入
力バス２０を介して転送される８ビット・バイトが主メ
モリ５中にロードされるためにデータ入力バス１６上に
置かれる。チャンネルはしジスタ３１の内容を１つだけ
インクレメントし、サービス・アウト線２８を上昇する
。制御装置２によって供給される他の８ビット・バイト
も同様にして転送される。議取りもしくは感知動作は書
込み動作と同様にして終了する。さらに、例えば制御装
置２はチャンネル （ＣＰ）メッセージを受取ったという事実により、回路
４５が要求ィン線２４１が上昇されている事を検出する
時、回路４５は選択アウト線２９を上昇し、制御装置は
入力バス２０上にそのアドレスを置き、操作ィン及びア
ドレス・イン線２１及び２２を上昇する。
アドレスがチャンネルによって検出される時、回路４５
は指令アウト線２６を上昇し、、制御装置は入力バス２
０上にステータス・バイトを置き、ステータス・ィン線
２３を上昇する事によって応答する。回路４５は図示さ
れていないゲートの制御線を上昇し、ステータス・バイ
トがレジス夕３９にロードされる。次いでチャンネルは
主メモリにこのバイトを転送するために割込みを要求す
る。計算機中のアプリケーション・プログラムはステー
タス・バイトの内容について知らされ例えば感知動作を
開始し得る。次に第１１図を参照するに、第１図の制御
装置２の例示的実験例が示されている。第１１図の制御
装置は本発明を組込むために修正されているＩＢＭ２７
０１データ・アダプタ装置の簡単化されたものである。
ＩＢＭ２７０１データ・アダプタ装置についての詳細に
ついてはＩＢＭの文献特に、Ｃｏｍｐｏｎｅｎｔ Ｄｅ
ｓｃｒｉｐｔｉｏｎ ： ＩＢＭ２７０１ ＤａＰＡｄ
ａｐｔｅｒＵｎｉｔ”、ＦｉｌｅＮｏ．２７０１−０２
、Ｆｏｒｍ ＧＡ２２一服６４一５を参照されたい。
チャンネル７からの出力バス２５はゲートＧ２０一Ｇ５
３を介して夫々制御レジス夕５０、アドレス・レジスタ
５１、制御フィールド・レジスタ５２及び並直列変換器
５３に接続されている。
制御レジスタ５川ま解読器５４に接続されている。アド
レス・レジスタ５１は比較器５５の１入力に接続されて
いる。比較器５５の他の入力はアドレス発生器５６に接
続されている。この発生器は同様にゲートＧ２４を介し
てチャンネル７の入力バス２川こ接続されている。レジ
スタ５２はゲートＧ２５を介してメモリ５７の入力に接
続されている。メモリ５７の出力は出力レジスタ５８に
接続されており、出力レジスタは比較論理装置５９に接
続されている。講取り及び書込み動作はメモリ５７中に
おいて、線６１を介して比較論理装置６９に接続された
アドレス回路６０の制御の下に遂行される。直並列装置
５３の出力はゲートＧ２６を介してＨＤＬＣ手順を使用
する端末において広く使用されている通常の設計の０挿
入装置６２に接続されている。装置６２はＯＲゲート６
３を介してそのステーションに関連するモデムに接続さ
れている。並直列変換器５３の出力は又ＨＤＬＣ手順を
使用したＥ端末において同様に広く使用されている通常
の装置フレーム検査シーケンス（ＦＣＳ）発生器６４に
接続されている。フラッグ発生器６５はゲートＧ２７を
介してＯＲゲート６３の他の入力に接続されている。こ
のステーションに関連するモデムは８ビット・バイトを
記憶し得るバッファ・レジスタ６６に出力が接続されて
いる。バッファ・レジスタ６６の出力はゲートＧ２８を
介して、装置６２の逆動作をする。０サプレス装置６７
に接続されている。
レジスタ６６は同様に解読器６８に接続されている。装
置６７の出力は装置６４の逆動作を行うＦＣＳ検出装置
７０１こ接続され、ゲートＧ２９を介して８ビット・バ
イトを記憶し得るバッファ・レジスタ６９に接続されて
いる。バッファ・レジスタ６９はバス７１を介してＮ（
Ｘ）選択論理装置７２に接続されており、装置７２は比
較論理装置５９に接続されている。バッファ・レジスタ
６９はバス７３を介して論理装置５９及び７２に接続さ
れ、解直列化装置７４に接続され、装置７４の出力はゲ
ートＧ３０を解して入力バス２０に接続されている。バ
ッファ・レジスタ６９はさらに再送レジスタ７５に接続
され、再送レジスタ７５の出力はゲートＧ３１を介して
入力バス２０に接続されている。ステータス・レジスタ
７６及び感知レジスタ７７は夫々ゲートＧ３２及び３３
を介してバス２０に接続されている。制御論理回路７８
は入力として線２６−２９を受取り、図示されない線を
介して第１０図の装置の素子に関連するステータス情報
を受取り、ゲートＧ２０−Ｇ３３の制御線（図示されず
）のみならず、出力線２１一２４及び２４１を有する。
レジスタ７９はゲートＧ２５を介してメモリ５７に接続
されている。制御装置はチャンネル７がアドレス出力線
２７及び選択出力線２９を上昇た時にアクチベートされ
、出力バス２５上に装置アドレスを置く。
制御回路７８は線２７及び２９の条件を検出し、ゲ−ト
Ｇ２１の制御線を上昇して、バス２５上に存在する装置
アドレス・レジスタ５１中に記憶せしめ、装置５６によ
って発生された装置アドレスと比較出来る様にする。も
し２つのアドレスが一致すると、制御回路７８は操作ィ
ン線２１及びアドレス出力線２２のみならず、ゲートＧ
２４の制御線を上昇する事によって応答し、装置５６に
よつて発生された装置アドレスを入力バス２０上に置く
。チャンネル７が指令アウト線２６を上昇し、出力バス
２５上に指令コードを置く時、制御回路７８はゲートＧ
２０の制御線を上昇し、現行ＣＣＷ中の指令コードをレ
ジスタ５川こ転送する。等姦着零；暴言裏手な誓号参客
車尭去る夢ｅＬ云なし〈は監視フレームであるかにかか
わらずＣＣＷ指令コードは書込みコードである。
このコードを検出する事に基づき、解読器５４は制御回
路７８に信号を与え、回路７８にゲートＧ２７の制御線
を上昇し、及びフラッグ発生器６５はＯＲゲート６３を
通してモデムに送られるフレーム開始フラッグを発生す
る。制御回路７８は次いでサービス・ィン線２４及び制
御線のゲートＧ２３を上昇する。この様にしてチャンネ
ルによって出力バス２５上に置かれる８ビット。バイト
は遠隔ステーション・アドレスである。このアドレスは
次いで並直列変換器５３により直列化され、装置６２及
びＯＲゲート６３を介してモデムに送られる。並直列変
換器５３が空になる時、制御回路７８は再びサービス・
ィン線２４及びゲートＧ２３の制御線を上昇し、チャン
ネルによって供給される第２の８ビット・バイトが転送
される特々に続く。制御回路７８がサービス・ィン線２
４を上昇し、チャンネルが指令アウト線２６を上昇する
事によって応答し、さらに８ビット・バイトが転送され
ない事が示される時、フレーム検査シーケンス（ＦＣＳ
）発生器６４がモデムに送られる。終了フラッグが次い
でゲートＧ２７及びＯＲゲート６３を通ってモデムに送
られる。次いで回路７８はステータス・ィン線２３及び
ゲートＧ３２の制御線を上昇し、これによってその中に
条件チャンネル終了及び装置終了がセットされているス
テータス・レジスタ７６の内容が入力バス２０上に置か
れる。 チャンネルによって供給される第１のバイトに
続く３つの８ビット・バイトはしジスタ５２へゲートＧ
２３を介してロードされる。これ等のバイトの最初のバ
イトはフレームの制御（Ｃ）フィールド中の最初のバイ
トである。制御回路７８がこの最初のバイトの最初のビ
ットが含まれるフレームが情報フレーム（第７図）を示
し“０”にセットされている事及びＲビットが１にセッ
トされている事を検出する時、フレームの送信シーケン
ス番号Ｎ（Ｓ）を形成するレジスタ５２中の他の２バイ
トがゲートＧ２５を介し、アドレス回路６０の制御の下
にメモリ５７中に含まれる再送表中に記憶される。制御
回路７８は次の様にしてレジスタ７９中のＶ（Ｔ）値を
セットする。
もしレジスタ５２のビットＲが０であるならばレジスタ
７９中のＶ（Ｔ）値はしジスタ５２に含まれるＮ（Ｓ）
値より大きく一番近い整数に等しい。この様にして定義
されたＶ（Ｔ）値は対応フレームが転送された後レジス
タ７９中にセットされる。もしビットＲが１ならばレジ
スタ７９中のＶ（Ｔ）値は不変に残される。変数Ｖ（Ｔ
）は次の如くして制御回路７８によってメモリ５７中に
含まれる再送表中にセットされる。
もしレジスタ５２中のビットＲが１ならば、レジス夕７
９中のＶ（Ｔ）値がレジスタ５２から送信表中に丁度セ
ットされた現行Ｎ（Ｓ）値に関連するＶ（Ｔ）フィール
ドにコピーされる。もしビットＲが０ならば、レジスタ
７９中のＶ（Ｔ）値は再送表中にコピーされない。その
制御装置が第１１図に示されているステーションによっ
てモデムから受取られるビットはバッファ・レジスタ６
６中に記憶される。
レジスタ６６中のフレーム開始フラッグの存在を検査す
る事により、解読器６８はゲートＧ２８をしてフラッグ
に続くビットを０サプレス装置６７に印加せしめ、バッ
ファ・レジスタ６９中に記憶せしめる。ゲートＧ２８は
解読器６８が終了フラッグを検出する時に禁止される。
フラッグはゲートＧ２８の下流に存在する装置には到達
せず、ゲートＧ２９は受取られたフレームのＦＣＳフィ
−ルドの内容がレジスタ６９へロードかれるのが防生さ
れる如く制御される。レジスタ６９中に記憶されたフレ
ームがＦＣＳ検出装置７０（例えば）によって誤りがあ
る事が発見された時は、レジスタの内容が消去される。
レジスタ６９に記憶されたフレームの制御フィールド中
のＵＡ応答の存在を検出する事によって、制御回路７８
は読取り動作がチャンネルによって開始されるのを待機
する。制御装置７８は上述の如く選択され、解読器５４
が制御レジスタ５０中の議取り指令を検出する時、制御
回路７８は操作オン線２１及びゲートＧ３０の制御線を
上昇して、ＵＮ応答が入力バス２０を経てチャンネルに
転送される。バッファ６９内のＣＰメッセージの存在を
検出する事に基づき、制御回路７８は再送レジスタ７５
中にそのメッセージを記憶せしめ、バス７３を介してそ
のＮ（Ｒ）を比較論理装置５９及びＮ（×）選択論理装
置７２に印加する。
もしＰメッセージ中のビットＸが０ならば、選択論理装
置７２はメッセージ中の最初のＮ（Ｘ）を比較論理装置
５９に転送する。次いでアドレス回路６０‘ま表が最初
のＮ（×）に等しいＮ（Ｓ）を含むかどうかを決定する
ために再送表ルック・アップ動作を開始する。この目的
のために表の行が相次いで読取られ、Ｎ（Ｓ）値が論理
装置５３中の最初のＮ（Ｘ）と比較される。もしＮ（Ｓ
）のどれもが最初のＮ（Ｘ）と等しくない事が発見され
ると、レジスタ７５中に含まれ、最初のＮ（Ｘ）に関連
する再送ビットは１にセットされる。表中のＮ（Ｓ）の
１つが最初のＮ（Ｘ）に等しいと、この特定のＮ（Ｓ）
に関連するＶ（Ｔ）値がレジスタ５８中にロードされて
ＮＲ）と比較される。もしこのＶ（Ｔ）値がＮ（Ｒ）に
等しいかＮ（Ｒ）より大きいと、再送表示子ビットが“
０”にセットされる。次いでレジスタ６９中に記憶され
ているＣＰメッセージ中の第２のＮ（Ｘ）が比較論理走
直５９に選択論理装置７２によって印加され、上記のプ
ロセスがＰメッセージ中のすべてのＮ（Ｘ）値が処理さ
れる迄繰返される。バッファ・レジスタ６９中に記憶さ
れたＣＰ〆ツセージ中のビット×が１であれば、Ｎ（Ｒ
）と最高のＮ（Ｘ）間に存在するこれ等の値は順次選択
論理装置７２によって比較論理装置５９に供給された比
較論理装置５９はこれ等の値をＮ（Ｘ）として考慮する
。
次いで選択論理装置７２はバッファ・レジスタ６９中に
記憶されたＣＰメッセージ中のＮ（×）値を比較論理装
置６９に供給する。制御回路７８はステータス・レジス
タ７６中に記憶された注意ビットを１にセットし、要求
ィン線２４１が上昇された事を検出して、チャンネルは
選択アウト線２１を上昇し、制御回路７８は操作ィン線
２１、アドレス・ィン線２２及びゲートＧ２４の制御線
を上昇し、発生器５６によって供給されるアドレスを入
力バス２０上に置く。
アドレスを検出する事に基づいて、チャンネルは指令ア
ウト線２６を上昇し、制御回路７８はステータス・イン
線２３及びゲートＧ３２の制御線を上昇する事によって
応答し、従ってステータス・レジスタ７６の内容を入力
バス２０‘こ置く。アプリケーション・プログラムは注
意ビットが１にセットされた事を決定し、感知動作を開
始する。チャンネルによってレジスタ５０にロードされ
ている感知指令を検出する事により、解読器５４はゲー
トＧ３１及び３３の制御線を上昇し、相次いで感知動作
識別子を含む感知レジスタ７７の内容、再送レジスタ７
５の内容を主メモリ５中に記憶する。アプリケーション
・プログラムはＮ（Ｒ）の値及び再送されるべきＮ（Ｓ
）の値について知らされる。プログラムは関連再送表示
子ビットの値に拘らず、そのＮ（Ｓ）が再送レジスタか
ら受取られるＮ（Ｘ）値と異なるフレームを含む主メモ
ＩＪ位置を解放する。次いでプログラムは再送が要求さ
れるフレームの再送を開始する。バッファ・レジスタ６
９中の情報フレームの存在を検出する事に基づき、制御
回路７８はチャンネルが議取り動作を開始するのを待ち
、次いでチャンネルを介して主メモリ５にフレームを転
送する。。アプリケーション・プログラムは主メモリ５
中に記憶された受信表を使用しフレームが受信された事
をノート（記録）する。例示的受信表は第１２図に示さ
れている。この表は予想される情報フレームのＮ（Ｓ）
を含み、各Ｎ（Ｓ）にはフレームが正しく受取られた時
に“１”にセットされる受信ビット、ＲＣＶが関連する
。計算機１のタイミング・サービスによって決定される
時間間隔が経過した後、アプリケーション・プログラム
は情報フレームを送ったステーションに送信されるべき
チェックポイント（ＣＰ）メッセージを準備する。プロ
グラムは最も最近受取られ、再送されていず、誤りのな
い情報フレームのＮ（Ｓ）、即ち最高の値を有し、その
関連ＲＣＶビットが“１”にセットされている受信表中
に含まれるＮ（Ｓ）をノートし、これからそのＮ（Ｒ）
を誘導する。次いでプログラムは受信表ルックアップ動
作によってその再送がその後要求される正しくないフレ
ームのＮ（Ｓ）を決定する。ＣＰメッセージを準備した
後、プログラムは書込み動作を開始して、目標とするス
テーションにメッセージを送る。以上説明されたデータ
・ステーションは、導入するＣＰメッセージを制御装置
中において処理し、外向きのＣＰメッセージ計算機によ
って準備＊するものであったが、これ等のタスクは本発
明の精神及び範囲を離れる事なく、制御装置及び計算機
間で別の方法で分配され得る事はこの分野の専門家にと
って明らかであろう。
付
【図面の簡単な説明】
第１図は本発明を組込んだデータ・ステーションの図で
ある。 １・・・計算機、２・・・前端通信装置、３・・・モデ
ム、４・・・伝送線、５…主メモリ、６…ＣＰＵ、７・
・・チャンネル。 第２図は開始１／０命令のフオーマットである。第３図
はチャンネル指令語（ＣＣＷ）のフオーマツトである。
第４図はチャンネル・アドレス語（ＣＡＷ）のフオーマ
ツトである。第５図はチャンネル・ステータス語（ＣＳ
Ｗ）のフオーマツトを示す。第６図はＳＡＣＭ指令を含
むフレームを示す。第７図は情報（１）フレームを示す
。第８図は制御装置の再送表の内容を示す。第９図はチ
ェックポイント（ＣＰ）〆ッセージのフオーマットを示
す。第１０図は第１図のチャンネルの例示具体例を示す
。第１１図は第１図の制御装置２の例示的実施例を示さ
れた。第１２図は主メモリ５中に記憶される受信表の内
容を示した図である。第１３図ａ及びｂは３功固の情報
フレームを送信するのに必要とされる時間間隔に等しい
ラウンド・トリツプ伝搬遅延を有する局所ステーション
及び遠隔ステーション間の送受信の様子を示す付表のデ
ータをグラフ化して示す図である。ＦＩＧ．ｌ ＦＩＧ．２ ＦＩＧ．３ ＦＩＧ．４ ＦＩＧ．５ ＦＩＧ．６ ＦＩＧ．７ ＦＩＧ．８ ＦＩＧ．９ ＦＩＧ．」○ ＦＩＧ−１２ ＦＩＧ．１１ 町 の ○ 山 ○ の ○ Ｕ

Claims (1)

    【特許請求の範囲】
  1. １ 送信ステーシヨン及び受信ステーシヨン間の送受の
    ため２以上のフレームに亘るラウンド・トリツプ伝搬遅
    延を呈する遠隔伝送システムに於ける正しくない情報フ
    レームを再送するシステムであつて、両ステーシヨンは
    夫々送信部及び受信部を含み、送信ステーシヨンの送信
    部は送信順序番号Ｎ（Ｓ）フイールド及び情報フイール
    ドを含む順次番号の付された情報フレームを受信ステー
    シヨンに送り、受信ステーシヨンの受信部は上記送信部
    が送信する上記情報フレームを受信してフレーム毎に誤
    りを検出し、誤りが検出されない時は予定の複数個の情
    報フレームを受信する毎に、最も最近に受信した情報フ
    レームの送信順序番号（Ｎ（Ｓ））に相当する受信順序
    番号（Ｎ（Ｒ））を含むチエツクポイント・メツセージ
    （ＣＰ）を送信ステーシヨンへ返送し、誤りが検出され
    た時には上記受信順序番号（Ｎ（Ｒ））に加えて、その
    誤りのある情報フレームの送信順序番号（Ｎ（Ｓ））に
    相当する少なくとも１つの識別子（Ｎ（Ｘ））を更に含
    むチエツクポイント・メツセージ（ＣＰ）を送信ステー
    シヨンへ返送し、送信ステーシヨンは上記チエツクポイ
    ント・メツセージ（ＣＰ）を受信したとき、その中の少
    なくとも１つの識別子（Ｎ（Ｘ））に等しい送信順序番
    号を有する未だ再送されたことのない情報フレームにつ
    いてはこれを再送し、最初に送信されたフレームの順序
    に関連してフレーム再送順序を表わす変数（Ｖ（Ｔ））
    を各再送フレームに関連づけて発生し、送信順序番号（
    Ｎ（Ｓ））がチエツクポイント・メツセージ（ＣＰ）中
    の少なくとも１つの識別子（Ｎ（Ｘ））に等しく且つ既
    に再送されたことのある情報フレームにいてはそのフレ
    ームに関連した変数（Ｖ（Ｔ））の値がチエツクポイン
    ト・メツセージ（ＣＰ）中の受信順序番号（Ｎ（Ｒ））
    の値よりも小さい場合にのみその情報フレームを再送す
    ることを特徴とする、正しくない情報フレームを再送す
    るシステム。
JP56119442A 1980-08-26 1981-07-31 正しくない情報フレ−ムを再送するシステム Expired JPS604624B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR80430015.0 1980-08-26
EP80430015A EP0046831B1 (fr) 1980-08-26 1980-08-26 Système de retransmission de trames numérotées et reçues en erreur dans un système de transmission de données

Publications (2)

Publication Number Publication Date
JPS5755639A JPS5755639A (en) 1982-04-02
JPS604624B2 true JPS604624B2 (ja) 1985-02-05

Family

ID=8187421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56119442A Expired JPS604624B2 (ja) 1980-08-26 1981-07-31 正しくない情報フレ−ムを再送するシステム

Country Status (6)

Country Link
US (1) US4439859A (ja)
EP (1) EP0046831B1 (ja)
JP (1) JPS604624B2 (ja)
BR (1) BR8105070A (ja)
CA (1) CA1155521A (ja)
DE (1) DE3069762D1 (ja)

Families Citing this family (98)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2520956A1 (fr) * 1982-02-04 1983-08-05 France Etat Systeme de transmission asynchrone, notamment pour systeme de videotex interactif
US4641263A (en) * 1982-05-17 1987-02-03 Digital Associates Corporation Controller system or emulating local parallel minicomputer/printer interface and transferring serial data to remote line printer
EP0313105A1 (en) * 1982-08-19 1989-04-26 Computer Automation, Inc. Improved communications interface
US4739321A (en) * 1983-02-28 1988-04-19 Computer Automation, Inc. Decentralized line reservation interface within a local data network
EP0102225B1 (en) * 1982-08-19 1991-05-22 Computer Automation, Inc. Improved communications interface
US4637023A (en) * 1983-02-14 1987-01-13 Prime Computer, Inc. Digital data error correction method and apparatus
US4601035A (en) * 1983-10-03 1986-07-15 At&T Bell Laboratories Data communication method and circuitry
US4551834A (en) * 1983-10-25 1985-11-05 U.S. Philips Corporation Method and system for communicating over an open communication network
JPS60142418A (ja) * 1983-12-28 1985-07-27 Hitachi Ltd 入出力エラ−回復方式
JPS60235244A (ja) * 1984-05-09 1985-11-21 Hitachi Ltd システム間における受け渡し情報の抜け防止方式
US4653048A (en) * 1984-05-14 1987-03-24 American Telephone And Telegraph Company Method for interprocessor message accountability
US4841526A (en) * 1984-05-25 1989-06-20 Wilson Jon C Data communications system
CA1220830A (en) * 1984-12-28 1987-04-21 David S. Drynan Transmitting sequence numbers of information in a packet data transmission system
JPH0732387B2 (ja) * 1985-02-23 1995-04-10 株式会社日立製作所 デ−タ再送方式
FR2585909B1 (fr) * 1985-08-02 1987-10-09 Lmt Radio Professionelle Procede de transmission de donnees par paquets a travers un reseau ou une chaine de transmission, et dispositif de mise en oeuvre
US5682148A (en) * 1985-11-27 1997-10-28 Seiko Corporation Paging system with message numbering prior to transmission
US4712214A (en) * 1986-01-10 1987-12-08 International Business Machines Corporation Protocol for handling transmission errors over asynchronous communication lines
FR2595522A1 (fr) * 1986-03-06 1987-09-11 Cimsa Sintra Procede et dispositif de transmission de donnees numeriques par messages organises en trames
DE3731736A1 (de) * 1986-09-27 1988-04-07 Toshiba Kawasaki Kk Verarbeitungssystem fuer tragbare elektronische vorrichtung
IT1199815B (it) * 1986-12-19 1989-01-05 Rai Radiotelevisione Italiana Procedimento per la radiodiffusione di segnali digitali,particolarmente di programmi e dati per elaboratori,e procedimento e apparato per la ricezione di tali segnali
GB8704882D0 (en) * 1987-03-03 1987-04-08 Hewlett Packard Co Secure messaging systems
US4905234A (en) * 1987-06-03 1990-02-27 General Electric Company Apparatus and method for transmitting digital data over a radio communications channel
US4885749A (en) * 1987-12-28 1989-12-05 American Telephone And Telegraph Company Data transmission with improved message format
DE3876776T2 (de) * 1988-01-22 1993-07-01 Ibm Steuerflussverminderung in selektiven wiederholungsprotokollen.
JP2685783B2 (ja) * 1988-03-09 1997-12-03 株式会社東芝 誤り制御方式
GB2229896B (en) * 1989-02-24 1993-06-30 Rosemount Inc Technique for acknowledging packets
US5245616A (en) * 1989-02-24 1993-09-14 Rosemount Inc. Technique for acknowledging packets
US4999834A (en) * 1989-03-20 1991-03-12 International Business Machines Corporation Communication method and apparatus
US5084877A (en) * 1989-05-05 1992-01-28 At&T Bell Laboratories High speed transport protocol
FR2651944B1 (fr) * 1989-09-08 1991-10-25 Bonnifait Michel Equipements de controle de qualite pour liaisons de transmission numeriques.
US5210751A (en) * 1989-09-19 1993-05-11 Nippon Telegraph And Telephone Corporation Signal transmission system capable of performing re-transmission control in units of slots
FR2655222B1 (fr) * 1989-11-28 1992-02-07 Alcatel Transmission Procede et dispositif de transmission numerique d'informations, avec demande automatique de retransmission, ou "arq".
US5159331A (en) * 1990-06-06 1992-10-27 Seiko Corp. And Seiko Epson Corp. Missing radio page message detection
CH681124A5 (en) * 1990-08-22 1993-01-15 Ascom Radiocom Ag Transmitting digital data via full duplex channel - sending coding information back to transmission end for forward error correction
US5224105A (en) * 1990-09-25 1993-06-29 Atlantic Richfield Company Transfer of data without loss over a noisy channel
US5243592A (en) * 1990-10-15 1993-09-07 Digital Equipment Corporation Method and apparatus for distance vector routing on datagram point-to-point links
JPH04205659A (ja) * 1990-11-30 1992-07-27 Toshiba Corp 電子ファイリング装置
GB2250897A (en) * 1990-12-04 1992-06-17 Ibm Error recovery in data communication systems.
US5335233A (en) * 1990-12-31 1994-08-02 International Business Machines Corporation Data packet format
JPH04277948A (ja) * 1990-12-31 1992-10-02 Internatl Business Mach Corp <Ibm> データフレーム再送方法および装置
US5163054A (en) * 1990-12-31 1992-11-10 International Business Machines Corp. Method for data transmission using a modified high level data link control protocal
US5151899A (en) * 1991-02-11 1992-09-29 Digital Equipment Corporation Tracking sequence numbers in packet data communication system
US5222061A (en) * 1991-10-31 1993-06-22 At&T Bell Laboratories Data services retransmission procedure
US5631935A (en) * 1993-05-06 1997-05-20 Run-Rad Unlimited Networking, Ltd. Method and apparatus for governing information transfer using an efficient transport protocol
US5386412A (en) * 1993-05-11 1995-01-31 Park; Jung S. Telecommunication system protocol for asynchronous data communication between multiport switch control processor and information support personal computer terminal
CA2098440C (en) * 1993-06-15 2000-05-16 Shigekazu Matsumoto Data transmission error control apparatus
JP2967897B2 (ja) * 1993-07-22 1999-10-25 エヌ・ティ・ティ移動通信網株式会社 自動再送要求データ伝送方法
US5444718A (en) * 1993-11-30 1995-08-22 At&T Corp. Retransmission protocol for wireless communications
US5619501A (en) * 1994-04-22 1997-04-08 Thomson Consumer Electronics, Inc. Conditional access filter as for a packet video signal inverse transport system
US6870874B2 (en) * 1994-04-28 2005-03-22 Canon Kabushiki Kaisha Communication apparatus
US5550848A (en) * 1994-05-13 1996-08-27 Lucent Technologies Inc. Signaling protocol for a noisy communications channel
US5422893A (en) * 1994-08-04 1995-06-06 International Busines Machines Corporation Maintaining information from a damaged frame by the receiver in a communication link
US5835953A (en) * 1994-10-13 1998-11-10 Vinca Corporation Backup system that takes a snapshot of the locations in a mass storage device that has been identified for updating prior to updating
US5649152A (en) * 1994-10-13 1997-07-15 Vinca Corporation Method and system for providing a static snapshot of data stored on a mass storage system
DE19500446A1 (de) * 1995-01-10 1996-07-18 Nicom Ges Fuer Kommunikationss Verfahren zur Übertragung von Daten zwischen einem Sender und einem Empfänger in einem Datennetz
US5754754A (en) * 1995-07-26 1998-05-19 International Business Machines Corporation Transmission order based selective repeat data transmission error recovery system and method
US5664091A (en) * 1995-08-31 1997-09-02 Ncr Corporation Method and system for a voiding unnecessary retransmissions using a selective rejection data link protocol
WO1997021281A1 (en) * 1995-12-08 1997-06-12 Amsc Subsidiary Corporation Mobile communications terminal for satellite communications system
US5768294A (en) * 1995-12-11 1998-06-16 International Business Machines Corporation Memory implemented error detection and correction code capable of detecting errors in fetching data from a wrong address
JP3562124B2 (ja) * 1996-03-06 2004-09-08 ソニー株式会社 データ通信方法及びデータ通信機
KR100228297B1 (ko) * 1996-05-10 1999-11-01 윤종용 디지탈 셀룰라시스템의 기지국에서 로딩에러 검출방법
GB2357020B (en) * 1996-07-31 2001-08-22 Inmarsat Ltd Method and apparatus for transmitting data
DE69736914T2 (de) 1996-08-23 2007-06-14 Nippon Telegraph And Telephone Corp. Verfahren und Vorrichtung zur Fehlerkompensation sowie ein Fehlerkompensationsprogramm speicherndes Speichermedium
JP3825099B2 (ja) * 1996-09-26 2006-09-20 富士通株式会社 映像データ転送方式およびビデオサーバ装置
JPH10224328A (ja) * 1997-02-06 1998-08-21 Sony Corp データ通信方法及びデータ通信機
US6031818A (en) * 1997-03-19 2000-02-29 Lucent Technologies Inc. Error correction system for packet switching networks
US6011796A (en) * 1997-06-17 2000-01-04 Qualcomm Incorporated Extended range sequence numbering for selective repeat data transmission protocol
US6408003B1 (en) * 1997-06-17 2002-06-18 Qualcomm Incorporated Method and apparatus for resolving ambiguity in reception of multiple retransmitted frames
US6385447B1 (en) * 1997-07-14 2002-05-07 Hughes Electronics Corporation Signaling maintenance for discontinuous information communications
US6683850B1 (en) 1997-08-29 2004-01-27 Intel Corporation Method and apparatus for controlling the flow of data between servers
KR100290729B1 (ko) * 1998-01-07 2001-05-15 클라크 3세 존 엠. 유에스비 등시 데이타를 전송 및 수신하는 장치 및 방법
FR2773934B1 (fr) 1998-01-16 2000-08-25 Sgs Thomson Microelectronics Procede de communication avec acquittement de reception ameliore
US6477143B1 (en) 1998-01-25 2002-11-05 Dror Ginossar Method and apparatus for packet network congestion avoidance and control
US7593408B2 (en) * 1998-05-20 2009-09-22 Qualcomm Incorporated Method and apparatus for resolving ambiguity in reception of multiple retransmitted frames
FR2782216B1 (fr) * 1998-08-06 2002-05-03 Canon Kk Acquittement selectif de donnees dans un systeme de communication de donnees
US6367045B1 (en) * 1999-07-01 2002-04-02 Telefonaktiebolaget Lm Ericsson (Publ) Bandwidth efficient acknowledgment/negative acknowledgment in a communication system using automatic repeat request (ARQ)
US6434147B1 (en) * 1999-01-08 2002-08-13 Nortel Netwoks Limited Method and system for sequential ordering of missing sequence numbers in SREJ frames in a telecommunication system
FI113822B (fi) * 1999-01-19 2004-06-15 Nokia Corp Ohjattu dataverkon virheestä toipuminen
US6553225B1 (en) 1999-02-03 2003-04-22 Wei Zhao Apparatus and method for positioning single-offset zones in a spot beam coverage area to maximize call duration in a satellite-based communications network
US6332069B1 (en) 1999-02-10 2001-12-18 Hughes Electronics Corporation Apparatus and method for grouping carriers to minimize the occurrence of call blocking in a satellite-based communications network
US6212362B1 (en) * 1999-02-23 2001-04-03 Motorola, Inc. Method and apparatus for facilitating a retransmission of missed messages in a wireless messaging system
US6567388B1 (en) 1999-03-05 2003-05-20 Qualcomm, Incorporated Method and apparatus for efficient data retransmission in a voice-over-data communication system
US6772215B1 (en) * 1999-04-09 2004-08-03 Telefonaktiebolaget Lm Ericsson (Publ) Method for minimizing feedback responses in ARQ protocols
US6335933B1 (en) * 1999-05-21 2002-01-01 Broadcom Homenetworking, Inc. Limited automatic repeat request protocol for frame-based communication channels
US6970450B1 (en) * 1999-10-29 2005-11-29 Array Telecom Corporation System, method and computer program product for point-to-point bandwidth conservation in an IP network
EP1314159A1 (en) * 2000-08-22 2003-05-28 Koninklijke Philips Electronics N.V. Method of storing or decoding a stream of bits
US7110351B2 (en) * 2000-12-19 2006-09-19 Nortel Networks Limited Enhanced ARQ with OFDM modulation symbols
US7103817B1 (en) * 2001-04-19 2006-09-05 Cisco Technology, Inc. Method and system for dynamically controlling frame retransmissions in a wireless network
US20040136376A1 (en) * 2001-05-03 2004-07-15 Kari Einamo Processing of segmented messages
US7047437B2 (en) * 2001-12-12 2006-05-16 Hewlett-Packard Development Company, L.P. Method and system for detecting dropped micro-packets
US6744766B2 (en) 2002-06-05 2004-06-01 Meshnetworks, Inc. Hybrid ARQ for a wireless Ad-Hoc network and a method for using the same
US7114106B2 (en) * 2002-07-22 2006-09-26 Finisar Corporation Scalable network attached storage (NAS) testing tool
CN100502393C (zh) * 2004-09-29 2009-06-17 华为技术有限公司 一种判断重传的简单重传协议命令帧的方法
CN101057438A (zh) 2004-10-12 2007-10-17 阿瓦雷公司 电信环境中的资源共享
EP3866416B1 (en) 2006-04-12 2023-08-23 TQ Delta, LLC Method and apparatus for packet retransmission and memory sharing
US8169992B2 (en) 2007-08-08 2012-05-01 Telefonaktiebolaget Lm Ericsson (Publ) Uplink scrambling during random access
US8266489B2 (en) * 2007-10-19 2012-09-11 Ati Technologies Ulc Recovering from a link down event of a two-way serial connection
US8473799B2 (en) * 2008-08-21 2013-06-25 Qualcomm Incorporated Handling of disrupted synchronous hybrid automatic repeat request (HARQ) cycle at system time rollover

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4814121B1 (ja) * 1968-07-25 1973-05-04
FR2031960A5 (ja) * 1969-02-14 1970-11-20 Labo Cent Telecommunicat
US3671945A (en) * 1970-09-02 1972-06-20 Honeywell Inf Systems Data message control system
DE2246826B2 (de) * 1972-09-23 1974-08-08 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt System zur gesicherten blockweisen Übertragung von binär codierten Daten
US3824547A (en) * 1972-11-29 1974-07-16 Sigma Syst Inc Communications system with error detection and retransmission
US3979719A (en) * 1973-04-02 1976-09-07 Texas Instruments Incorporated Multiple block binary synchronous duplex communications system and its method of operation
JPS5075707A (ja) * 1973-11-07 1975-06-21
JPS52102605A (en) * 1976-02-25 1977-08-29 Toshiba Corp Error control system
DE2812668C2 (de) * 1978-03-23 1982-06-03 Brown, Boveri & Cie Ag, 6800 Mannheim Korrespondierendes Kommunikationssystem zur Übertragung von Telegrammen
FR2455838B1 (fr) * 1979-05-04 1986-02-28 Cit Alcatel Systeme d'echange de messages codes entre stations

Also Published As

Publication number Publication date
US4439859A (en) 1984-03-27
EP0046831A1 (fr) 1982-03-10
BR8105070A (pt) 1982-04-20
JPS5755639A (en) 1982-04-02
DE3069762D1 (en) 1985-01-17
EP0046831B1 (fr) 1984-12-05
CA1155521A (en) 1983-10-18

Similar Documents

Publication Publication Date Title
JPS604624B2 (ja) 正しくない情報フレ−ムを再送するシステム
US4866609A (en) Byte count handling in serial channel extender with buffering for data pre-fetch
JP2503086B2 (ja) デ―タ・リンク制御方法
EP0239937A2 (en) Serial communications controller
JP2770976B2 (ja) パリティ検査装置
US20040122988A1 (en) System for controlling data transfer protocol with a host bus interface
US5978865A (en) System for performing DMA transfers where an interrupt request signal is generated based on the value of the last of a plurality of data bits transmitted
US4675864A (en) Serial bus system
EP0496177A1 (en) Method of transmitting data by buffer chaining between a host computer and a communication controller
US7383377B2 (en) Method and apparatus for transferring data
WO1984002629A1 (en) Method and apparatus for bus contention resolution
EP0558935A2 (en) Communications adapter between two way alternate and two way simultaneous communication links
JPS6043767A (ja) インタ−フエ−ス回路
US4365296A (en) System for controlling the duration of the time interval between blocks of data in a computer-to-computer communication system
EP0242634B1 (en) Byte count handling in serial channel extender with buffering for data pre-fetch
KR970007257B1 (ko) 패킷 전송 시스템과, 데이타 버스 및 전용 제어라인 모두를 활용하는 방법
EP0482828A2 (en) Message-oriented bank controller interface
JPS6261497A (ja) デ−タ伝送回路装置
JPH0115100B2 (ja)
JP2000244530A (ja) データ通信装置
JPS5995643A (ja) 割込デ−タ転送方式
JPH0417492B2 (ja)
JPS6159944A (ja) 順序番号チエツク方式
JPH0457437A (ja) データ伝送制御装置
JPH0264838A (ja) 通信制御装置