KR100228297B1 - 디지탈 셀룰라시스템의 기지국에서 로딩에러 검출방법 - Google Patents

디지탈 셀룰라시스템의 기지국에서 로딩에러 검출방법 Download PDF

Info

Publication number
KR100228297B1
KR100228297B1 KR1019960015490A KR19960015490A KR100228297B1 KR 100228297 B1 KR100228297 B1 KR 100228297B1 KR 1019960015490 A KR1019960015490 A KR 1019960015490A KR 19960015490 A KR19960015490 A KR 19960015490A KR 100228297 B1 KR100228297 B1 KR 100228297B1
Authority
KR
South Korea
Prior art keywords
information
processor
loaded
error
loading
Prior art date
Application number
KR1019960015490A
Other languages
English (en)
Other versions
KR970078146A (ko
Inventor
강성민
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960015490A priority Critical patent/KR100228297B1/ko
Priority to CN97111403A priority patent/CN1088313C/zh
Priority to US08/854,722 priority patent/US5958080A/en
Publication of KR970078146A publication Critical patent/KR970078146A/ko
Application granted granted Critical
Publication of KR100228297B1 publication Critical patent/KR100228297B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0078—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/14—Relay systems
    • H04B7/15—Active relay systems
    • H04B7/155—Ground-based stations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W88/00—Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
    • H04W88/08—Access point devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1809—Selective-repeat protocols

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
디지탈 셀룰라시스템의 기지국에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제
디지탈 셀룰라시스템의 기지국에서 상위프로세서로부터 하위프로세서로 로딩되는 정보의 에러를 검출하는 방법을 구현한다.
3. 발명의 해결방법의 요지
본 발명은 디지탈 셀룰라시스템의 기지국에서 로딩시 통신선로상의 문제 및 기타 원인에 의한 에러를 검출하는 방법을 제공한다. 이러한 본 발명의 방법은, 로딩동작의 초기에 상기 상위프로세서로부터 로딩될 정보의 갯수를 나타내는 헤더정보를 수신하고, 로딩동작시 상기 상위프로세서로부터 로딩되는 정보의 갯수를 순차적으로 계산한 후 이 계산된 정보의 갯수와 상기 헤더정보를 비교하여 로딩정보에 에러가 있는지 유무를 검출하는 것을 특징으로 한다.
4. 발명의 중요한 용도
보다 신뢰성있는 시스템을 구현할 수 있다.

Description

디지탈 셀룰라시스템의 기지국에서 로딩에러 검출방법
제1도는 본 발명이 적용되는 디지털 셀룰라시스템의 구성도.
제2도는 본 발명에 따른 로딩에러 검출방법의 일예를 설명하기 위한 도면.
제3도는 본 발명에 따른 로딩에러 검출방법의 다른 일예를 설명하기 위한 도면.
제4도는 본 발명에 따른 로딩에러를 검출하는 처리흐름을 보여주는 도면.
본 발명의 디지털 셀룰라시스템의 기지국에 관한 것으로, 특히 상위프로세서로부터 하위프로세서로 로딩되는 정보의 에러를 검출하는 방법에 관한 것이다.
디지털 셀룰라시스템은 통상 기지국 BSS(Base Station)와, 교환기 MSC(Mobile Switching Center)와, 홈위치 등록기 HLR(Home Location Register)등으로 구성된다. 이중 기지국 BSS는 제1도에 도시된 바와 같이 크게 BSM(Base Station Management)과, BSC(Base Station Controller)와, BTS(Base Station Transceiver Subsystem)으로 구성된다.
제1도를 참조하면, BSM은 워크스테이션(Work Station)으로 구성되어 전체시스템에 1개가 실장되며, Call(Call Control Processor)로딩을 담당한다. CCP는 BSS당 최대 12개가 실장되는데, CCP 1개 최대 32개의 SIP(Selector Interface Processor), 최대 16개의 BCP(BTS Control Processor)로딩을 담당한다. SIP는 BSS당 최대 384개가 실장되며, SIP 1개는 최대 4개의 SVP로딩을 담당한다. BCP는 최대 192개가 실장되며, 1개의 BCP는 최대 24개의 CIP, 1개의 BTP, 6쌍의 TIP, 1쌍의 TFP로딩을 담당한다.
상기 제1도는 디지탈 셀룰라시스템의 BSS를 로딩측면에서 나타낸 도면으로, 이 BSS는 상위, 중위, 하위 프로세서의 계층구조로 이루어진다. 중위프로세서는 상위프로세서로부터 자신의 프로그램 및 데이터를 로딩받는다. 또한 중위프로세서는 애플리케이션(application)의 수행시 하위프로세서에 로딩시켜줄 프로그램 및 데이타를 로딩받아 메모리에 저장한다. 그리고 하위프로세서로부터 로딩요구를 받으면 이미 로딩받아둔 프로그램 및 데이타를 로딩시켜주는 절차를 수행하게 된다.
그런데 이러한 로딩은 물리적인 통신선로를 통해 이루어지므로, 외부의 요인 및 기타 요인에 의한 에러가 발생할 수도 있을 것이다.
따라서 본 발명의 목적은 디지탈 셀룰라시스템의 기지국에서 로딩시 발생하는 에러를 검출하는 방법을 제공함에 있다.
본 발명의 다른 목적은 디지탈 셀룰라시스템의 기지국에서 상위프로세서로부터 하위프로세서로 로딩되는 정보의 에러를 검출하는 방법을 제공함에 있다.
본 발명의 또다른 목적은 디지탈 셀룰라시스템의 기지국에서 상위프로세서로부터 하위프로세서로 로딩하는 정보의 에러를 검출하는 방법을 제공함에 있다.
본 발명의 또다른 목적은 디지탈 셀룰라시스템의 기지국의 통신선로에서 발생하는 에러를 검출하는 방법을 제공함에 있다.
상기와 같은 목적들을 달성하기 위한 본 발명은 디지탈 셀룰라시스템의 기지국에서 로딩시 통신선로상의 문제 및 기타 원인에 의한 에러를 검출하는 방법을 제공한다.
본 발명의 제1견지(Aspect)에 따르면, 디지탈 셀룰라시스템의 기지국에서 상위 프로세서로부터 로딩될 정보의 갯수를 나타내는 헤더정보를 수신하고, 로딩 동작시 상기 상위프로세서로부터 로딩되는 정보의 갯수를 순차적으로 계산한 후 이 계산된 정보의 갯수와 상기 헤더정보를 비교하여 로딩정보에 에러가 있는지 유무를 검출하는 것을 특징으로 한다. 이때 상기 상위프로세서로부터 로딩된 정보에 에러가 있는 경우에는 상기 상위프로세서로 정보의 재로딩을 요구하는 동작이 더 수행된다. 그리고 상기 상위프로세서로부터 로딩된 정보에 미리 설정된 수 이상의 에러가 있는 경우에는 이미 로딩된 모든 정보에 대한 재로딩을 요구하고, 상기 설정수 미만의 에러가 있는 경우에는 에러에 해당하는 정보만을 재로딩 요구한다.
본 발명의 제2견지에 따르면, 디지탈 셀룰라시스템의 기지국에서 다수의 패킷으로 이루어져 상위프로세서로부터 하위프로세서로 로딩되는 정보의 에러를 검출하는 방법은, 상기 하위프로세서가 로딩동작의 초기에 상기 상위프로세서가 제공할 로딩정보의 패킷수를 나타내는 헤더정보를 상기 상위프로세서로부터 수신하여 총 로딩될 패킷수를 계산하는 제1과정과, 상기 상위프로세서가 상기 하위프로세서로 정보를 로딩할 시 패킷단위의 로딩정보에 대한 체크섬을 구하고 이 구해진 체크섬 값을 누적하여 계산하는 제2과정과, 상기 하위프로세서가 상기 상위프로세서로부터 패킷단위로 로딩되는 정보를 수신하여 소정의 시그널체크테이블에 저장하고, 이때 수신된 로딩정보의 패킷수를 마킹하고, 각 패킷단위의 로딩정보에 대한 체크섬을 누적하여 계산하는 제3과정과, 상기 상위프로세서로부터 모든 정보가 로딩된 경우 상기 하위프로세서는 상기 제1과정에서 계산되 패킷수와 상기 제3과정에서 마킹된 패킷수를 비교하여 로딩되지 않은 에러정보의 패킷수를 구하고 상기 상위프로세서로 재로딩을 요구하는 제4과정과, 상기 하위프로세서는 상기 제4과정에서 로딩되지 않은 에러정보가 하나도 없는 것으로 구해지는 경우 상기 제2과정에서 상기 상위프로세서에 의해 구해진 체크섬값과 상기 제3과정에서 계산된 체크섬값을 비교하여 동일하지 않을 경우 상기 상위프로세서로 모든 정보에 대한 재로딩을 요구하는 제5과정으로 구성한다.
이하 본 발명의 바람직한 실시예의 상세한 설명이 첨부된 도면들을 참조하여 설명될 것이다.
하기에서 본 발명을 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의내려진 용어들로서 이는 사용자 또는 칩설계자의 의도 또는 관례 등에 따라 달라질 수 있으므로, 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
우선 본 발명은 디지탈 셀룰라시스템의 기지국에서 상위프로세서로부터 하위프로세서로 로딩되는 정보(프로그램, 데이타)의 에러를 검출하는 방법에 관한 것으로, 본 발명은 시그널체크테이블을 이용하는 방법과 체크섬을 이용하는 방법으로 이루어진다. 제2도는 시그널체크테이블을 이용하여 로딩에러를 검출하는 방법을 보여주는 도면이고, 제3도는 체크섬을 이용하여 로딩에러를 검출하는 방법을 보여주는 도면이고, 제3도는 체크섬을 이용하여 로딩에러를 검출하는 방법을 보여주는 도면이다. 그리고 제4도는 상기 제2도 및 제3도에 도시되어 있는 두가지의 방법을 모두 적용하여 구현한 방법에 따른 처리흐름을 보여주는 도면이다.
먼저, 제2도를 참조하여 시그널체크테이블을 이용하여 로딩에러를 검출하는 동작을 설명한다.
로딩되는 프로그램 및 데이터의 크기는 시스템의 성격에 따라 제약을 받으므로, 크기가 큰 경우는 분리하여 여러번 나누어 보내야 하는데, 이때 한 패킷(Packet)의 크기는 프로세서 상호간의 약속에 의해 결정되어진다. 예를들어 200바이트(Byte)가 이용될 수 있다.
상위프로세서는 하위프로세서에서 요구한 블럭에 대한 헤더정보로서, 로딩해줄 프로그램 및 데이타의 전체크기를 로딩동작의 초기에 송신하여 준다. 로딩정보를 수신하는 하위프로세서는 초기에 메모리내부에 시그널체크테이블(Signal Check Table)을 만들어 제2(a)도에 도시된 바와 같이 "0"으로 초기화해 둔다. 그리고 이미 상위프로세서로부터 공급받은 헤더정보를 200바이트로 나누어 총 로딩될 패킷의 갯수를 계산해 둔다.
그런 다음, 상위프로세서는 200바이트의 데이타를 0,1,2,3,...과 같이 넘버링(Numbering)하여 하위프로세서로 보낸다. 하위프로세서는 한 패킷을 제공받을 때마다 제2(b)도에 도시된 바와 같이 해당하는 인덱스(Index)의 항에 "1"로 마킹(Marking)하고, 실제 데이타를 메모리에 라이트한다. 상위프로세서로부터 로딩데이타 및 프로그램을 다 보냈다는 메시지를 받으면, 하위프로세서는 시그널체크테이블을 참조하여 "1"로 마킹되지않은, 즉 수신되지 않은 패킷(미스패킷, Miss Packet)의 갯수를 계산한다. 그리고나서 시스템의 신뢰성을 고려하여 하위프로세서는 미스패킷이 50개 미민이면 미스패킷에 대해서만 재로딩을 요구하고, 50개 이상이면 모든 해당블럭에 대한 재로딩을 상위프로세서로 요구한다.
다음에, 제3도를 참조하여 체크섬을 이용하여 로딩에러를 검출하는 동작을 설명한다.
한 패킷의 크기를 200바이트라고 하고 총 송신하는 패킷의 갯수를 50개라고 하면 송신하는 상위프로세서는 각각의 패킷을 송신하기전에 200바이트의 크기를 일정단위 4바이트로 잘라서 나뉜 4바이트의 크기를 모두 누적가산(Sum)한 후 계산된 값을 저장해두고 전송한다. 마지막에 50개의 패킷을 모두 전송하면 누적해둔 체크섬(Check Sum)값을 보낸다. 그러면 수신하는 하위프로세서는 각각 패킷을 수신할때마다 같은 방법으로 체크섬을 계산하여 누적해두고, 마지막에 수신한 체크섬과 비교하여 에러를 검출한다. 체크섬을 계산하는 일예가 제2도에 도시되어 있다. 제2(a)도는 패킷을 나타내고, 제2(b)도는 제2(a)도에 도시된 패킷에 대한 체크섬을 나타낸다.
끝으로, 제2도 내지 제4도를 참조하여 시그널체크테이블 및 체크섬을 이용하여 로딩에러를 검출하는 동작을 설명한다.
초기에 하위프로세서가 한 블럭에 대한 로딩을 요구하면(401단계), 상위프로세서는 해당 블럭에 대한 헤더 정보를 내려주는데, 그 헤더정보에는 블럭의 크기가 있다. 하위프로세서는 헤더정보를 내려주는데, 그 헤더정보에는 블럭의 크기가 있다. 하위프로세서는 헤더정보를 받으면(402단계) 받았다는 ACK메시지를 보내고, 블럭의 크기를 이용하여 데이타를 저장할 메모리를 확보하고(403단계), 패킷의 갯수를 계산한다(404단계).
하위프로세서는 패킷을 받기전에 시그널체크테이블을 "0"으로 초기화(405단계)한 다음, 상위프로세서로부터오는 데이타를 받아 각각 패킷에 대한 체크선을 계산하여 누적하고, 시그널체크테이블에 "1"을 마킹하면서 기확보된 메모리에 라이트한다(406단계). 그리고 상위프로세서로부터 마지막 패킷임을 알리는 신호를 받으면(407단계) 시그널체크테이블을 검사하여 "1"로 마킹되지 않은 패킷의 갯수를 계산한다(408단계, 409단계). 이때 마킹되지 않은 패킷의 갯수가 50개 미만이면 미스패킷에 대해서만 재로딩을 요구하여 새로받고(410단계), 50개 이상이면 시스템의 신뢰성을 고려하여 해당 블럭을 처음부터 다시 재로딩을 받는다(401단계).
위와같이 미스패킷을 검사한 결과, 미스패킷이 없으면 다음 절차를 거친다(411단계). 상위프로세서로부터 마지막 패킷을 받으면서, 상위프로세서가 계산한 체크섬을 받는데, 이때 하위프로세서가 각각의 패킷을 받을 때 계산한 체크섬과 비교하여 다를 경우 재로딩을 요구한다.
상술한 바와 같이 본 발명은 디지탈 셀룰라시스템의 기지국에서 상위프로세서로부터 하위프로세서로 로딩되는 정보에 에러가 있는지 유무를 시그널체크테이블 및 체크섬을 이용하여 검출한다. 하위프로세서는 에러가 검출된 경우 상위프로세서로 재로딩을 요구하므로 에러에 의해 로딩받지 못했던 정보를 정확하게 수신할 수 있는 잇점이 있다.
한편 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도내에서 여러가지 변형이 가능함은 물론이다.
그러므로 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 않되며 후술하는 특허청구의 범위뿐 만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims (5)

  1. 디지탈 셀룰라시스템의 기지국에서 상위프로세서로부터 로딩되는 정보의 에러를 검출하는 방법에 있어서, 로딩동작의 초기에 상기 상위프로세서로부터 로딩될 정보의 갯수를 나타내는 헤더정보를 수신하는 과정과, 로딩동작시 상기 상위프로세서로부터 로딩되는 정보의 갯수를 순차적으로 계산하는 과정과, 상기 계산된 정보의 갯수와 상기 헤더정보를 비교하여 로딩정보에 에러가 있는지 유무를 검출하는 과정을 포함함을 특징으로 하는 방법.
  2. 제1항에 있어서, 상기 상위프로세서로부터 로딩된 정보에 에러가 있는 경우에는 상기 상위프로세서로 정보의 재로딩을 요구하는 과정을 더 포함함을 특징하는 것을 특징으로 하는 방법.
  3. 제2항에 있어서, 상기 상위프로세서로부터 로딩된 정보에 미리 설정된 수 이상의 에러가 있는 경우에는 이미 로딩된 모든 정보에 대한 재로딩을 요구하고, 상기 설정수 미만의 에러가 있는 경우에는 에러에 해당하는 정보만을 재로딩 요구하는 과정을 더 포함함을 특징으로 하는 방법.
  4. 디지탈 셀룰라시스템의 기지국에서 다수의 패킷으로 이루어져 상위프로세서로부터 하위프로세서로 로딩되는 정보의 에러를 검출하는 방법에 있어서, 상기 하위프로세서가 로딩동작의 초기에 상기 상위프로세서가 제공할 로딩정보의 패킷수를 나타내는 헤더정보를 상기 상위프로세서로부터 수신하여 총 로딩될 패킷수를 계산하는 제1과정과, 상기 상위프로세서가 상기 하위프로세서로 정보를 로딩할 시 패킷단위로 로딩정보에 대한 체크섬을 구하고 이 구해진 체크섬값을 누적하여 계산하는 제2과정과, 상기 하위프로세서가 상기 상위프로세서로부터 패킷단위로 로딩되는 정보를 수신하여 소정의 시그널체크테이블에 저장하고, 이때 수신된 로딩정보의 패킷수를 마킹하고, 각 패킷단위의 로딩정보에 대한 체크섬을 누적하여 계산하는 제3과정과, 상기 상위프로세서로부터 모든 정보가 로딩된 경우 상기 하위프로세서는 상기 제1과정에서 계산된 패킷수와 상기 제3과정에서 마킹된 패킷수를 비교하여 로딩되지 않은 에러정보의 패킷수를 구하고 상기 상위프로세서로 재로딩을 요구하는 제4과정과, 상기 하위프로세서는 상기 제4과정에서 로딩되지 않은 에러정보가 하나도 없는 것으로 구해지는 경우 상기 제2과정에서 상기 상위프로세서에 의해 구해진 체크섬값과 상기 제3과정에서 계산된 체크섬값을 비교하여 동일하지 않을 경우 상기 상위프로세서로 모든 정보에 대한 재로딩을 요구하는 제5과정을 포함함을 특징으로 하는 방법.
  5. 제4항에 있어서, 상기 제4과정에서 구해진 로딩되지 않은 에러정보의 패킷수가 미리 설정된 수 미만인 경우에는 에러정보만을 재로딩 요구하고, 상기 설정된 수 이상인 경우에는 모든 정보에 대한 재로딩을 요구하는 것을 특징으로 하는 방법.
KR1019960015490A 1996-05-10 1996-05-10 디지탈 셀룰라시스템의 기지국에서 로딩에러 검출방법 KR100228297B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019960015490A KR100228297B1 (ko) 1996-05-10 1996-05-10 디지탈 셀룰라시스템의 기지국에서 로딩에러 검출방법
CN97111403A CN1088313C (zh) 1996-05-10 1997-05-10 数字蜂房式系统基地台中检测传输出错的方法
US08/854,722 US5958080A (en) 1996-05-10 1997-05-12 Method and apparatus for detecting and recovering from errors occurring in a transmission of digital information

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960015490A KR100228297B1 (ko) 1996-05-10 1996-05-10 디지탈 셀룰라시스템의 기지국에서 로딩에러 검출방법

Publications (2)

Publication Number Publication Date
KR970078146A KR970078146A (ko) 1997-12-12
KR100228297B1 true KR100228297B1 (ko) 1999-11-01

Family

ID=19458346

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960015490A KR100228297B1 (ko) 1996-05-10 1996-05-10 디지탈 셀룰라시스템의 기지국에서 로딩에러 검출방법

Country Status (3)

Country Link
US (1) US5958080A (ko)
KR (1) KR100228297B1 (ko)
CN (1) CN1088313C (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100247467B1 (ko) * 1997-11-07 2000-03-15 윤종용 엠엠씨 커맨드를 이용한 교체 블록 로딩 방법
US6157833A (en) * 1997-11-14 2000-12-05 Motorola, Inc. Method for reducing status reporting in a wireless communication systems
US6473399B1 (en) * 1998-11-30 2002-10-29 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for determining an optimum timeout under varying data rates in an RLC wireless system which uses a PDU counter
KR100394827B1 (ko) * 1999-12-22 2003-08-21 엘지전자 주식회사 이동통신교환기의 프로세서 재시동을 위한 프로그램 및데이터 적재방법
US6839055B1 (en) * 2000-01-25 2005-01-04 Dell Products L.P. Video data error detection
US20010045914A1 (en) * 2000-02-25 2001-11-29 Bunker Philip Alan Device and system for providing a wireless high-speed communications network
KR100385915B1 (ko) * 2000-12-15 2003-06-02 삼성전자주식회사 교환기의 원격 가입자 모듈 로딩 방법
JP3964841B2 (ja) * 2003-08-29 2007-08-22 株式会社東芝 半導体集積回路装置
US7558954B2 (en) * 2003-10-31 2009-07-07 Hewlett-Packard Development Company, L.P. Method and apparatus for ensuring the integrity of data
WO2007104531A1 (en) * 2006-03-13 2007-09-20 Novo Nordisk A/S A method and a medical device for calculating a checksum value so as to determine whether a displayed dose corresponds to a set dose
FR2901436B1 (fr) * 2006-05-19 2008-07-04 Airbus France Sas Dispositif de reception de messages, en particulier dans le cadre d'echanges securises de donnees, aeronef et procede associes
US9022970B2 (en) * 2006-10-16 2015-05-05 Alcon Research, Ltd. Ophthalmic injection device including dosage control device
US20080281292A1 (en) * 2006-10-16 2008-11-13 Hickingbotham Dyson W Retractable Injection Port
US20130142094A1 (en) * 2011-12-02 2013-06-06 Qualcomm Incorporated Systems and methods for frame filtering and for enabling frame filtering
CN105282244B (zh) * 2015-09-29 2018-10-02 华为技术有限公司 一种数据处理方法、装置、服务器及控制器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920020901A (ko) * 1991-04-12 1992-11-21 경상현 전전자 교환기의 하위레벨 프로세서 로딩방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51100603A (en) * 1975-03-03 1976-09-06 Hitachi Ltd Paketsutokokanmoni okeru deetasojushinhoshiki
US4377862A (en) * 1978-12-06 1983-03-22 The Boeing Company Method of error control in asynchronous communications
DE3069762D1 (en) * 1980-08-26 1985-01-17 Ibm System for the retransmission of incorrectly received numbered frames in a data transmission system
US5007054A (en) * 1988-12-28 1991-04-09 Pitney Bowes Inc. Network and protocol for real-time control of machine operations
US5210751A (en) * 1989-09-19 1993-05-11 Nippon Telegraph And Telephone Corporation Signal transmission system capable of performing re-transmission control in units of slots
US5247524A (en) * 1990-06-29 1993-09-21 Digital Equipment Corporation Method for generating a checksum
US5430738A (en) * 1991-01-31 1995-07-04 Pioneer Electronic Corporation Information transmission system for transmitting a digital information signal divided into packets with an information signal error diagnosis and correction function
US5506958A (en) * 1993-02-10 1996-04-09 Conner Peripherals, Inc. Error detection for parallel data transfer between a processor and a peripheral device by comparing regisgers storing a sum of values in bytes of data transferred
JP3351792B2 (ja) * 1993-11-01 2002-12-03 テレフオンアクチーボラゲツト エル エム エリクソン 自動再送信要求
JP2891111B2 (ja) * 1994-07-15 1999-05-17 日本電気株式会社 Ａｔｍセル速度測定方法および装置
US5553083B1 (en) * 1995-01-19 2000-05-16 Starburst Comm Corp Method for quickly and reliably transmitting frames of data over communications links

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920020901A (ko) * 1991-04-12 1992-11-21 경상현 전전자 교환기의 하위레벨 프로세서 로딩방법

Also Published As

Publication number Publication date
CN1170326A (zh) 1998-01-14
KR970078146A (ko) 1997-12-12
US5958080A (en) 1999-09-28
CN1088313C (zh) 2002-07-24

Similar Documents

Publication Publication Date Title
KR100228297B1 (ko) 디지탈 셀룰라시스템의 기지국에서 로딩에러 검출방법
US7752526B2 (en) Nonvolatile memory apparatus and data processing system
EP2460086B1 (en) Device identifier selection
US5933654A (en) Dynamic buffer fracturing by a DMA controller
US7436796B2 (en) Mobile-unit-dedicated data delivery assistance method
US20060117239A1 (en) Method and related apparatus for performing error checking-correcting
US7136982B2 (en) Apparatus and method for allocating memory blocks
CN106375404A (zh) 数据存储控制方法、数据存储方法、数据获取方法及装置
US6842790B2 (en) Host computer virtual memory within a network interface adapter
JP2001513617A (ja) ネットワーク制御システム
US20040250177A1 (en) Flash memory device with fast reading rate
US7640371B2 (en) Integrated circuit and information processing apparatus
US7769966B2 (en) Apparatus and method for judging validity of transfer data
US20030110332A1 (en) Data transfer device, data transfer system, and data transfer method
US6401146B1 (en) Device and method for controlling PCI ethernet
US8015451B2 (en) Controlling an unreliable data transfer in a data channel
KR100551171B1 (ko) 디지털 이동통신 시스템의 프로세서간 패킷 통신에서 패킷 수신 처리 방법
KR100462585B1 (ko) 다운 로드 정보 처리방법
US6052713A (en) Technique for transmitting/storing multi sub data
CN112995330B (zh) 一种数据的透明信息提取方法及装置
KR100584361B1 (ko) 무선 통신시스템의 핸드오버 처리방법_
KR100386559B1 (ko) 이동통신교환기의 데이터 제어방법
KR100499466B1 (ko) 기지국 상태 진단 방법
JP3512278B2 (ja) シリアル通信処理装置
KR100329648B1 (ko) 디지털 이동통신 시스템내 보코더의 품질 측정방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080704

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee