JPS5995643A - 割込デ−タ転送方式 - Google Patents

割込デ−タ転送方式

Info

Publication number
JPS5995643A
JPS5995643A JP57206355A JP20635582A JPS5995643A JP S5995643 A JPS5995643 A JP S5995643A JP 57206355 A JP57206355 A JP 57206355A JP 20635582 A JP20635582 A JP 20635582A JP S5995643 A JPS5995643 A JP S5995643A
Authority
JP
Japan
Prior art keywords
data
frame
transmission
priority
interrupted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57206355A
Other languages
English (en)
Inventor
Koji Otaki
大滝 幸治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP57206355A priority Critical patent/JPS5995643A/ja
Publication of JPS5995643A publication Critical patent/JPS5995643A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/32Handling requests for interconnection or transfer for access to input/output bus using combination of interrupt and burst mode transfer
    • G06F13/34Handling requests for interconnection or transfer for access to input/output bus using combination of interrupt and burst mode transfer with priority control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer And Data Communications (AREA)
  • Communication Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、所定のフレームフォーマットでデータを送受
信する通信制御装置の受信動作において、優先データの
フレームと前記優先フレームに中断された通常フレーム
の連続したフレーム群を、受信した時の割込データ転送
方式に関する。
従来、通信制御装置を介して所定のフレームフォーマッ
トでデータを転送中に、優先データの送出要求を受けた
ときは、現在送出中の非優先フレームを初めから再送出
するという方法が採用されていて、受信側においても、
中断された前記非優先データが放棄されるため、通信制
御処理のオーバーへラドロスが生じ、回線の使用効率が
低下するという欠点がある。
本発明の目的は、上述した従来の欠点を解決し、非優先
データの再送を必要とせず、オーバーへラドロスを減少
させ、回線効率を低下させないデータの転送方式を提供
することにある。
本発明は、通信制御装置を用いて、所定のフレームフォ
ーマットでデータを送受信する場合K bいて、一定長
の通常フレームを送出中に1つ以上の優先データの送出
要求を受けた際、通常フレームの送出を中断して、優先
表示を付与した上記優先データのうちの1つの優先フレ
ームを送信し、引続いて前記中断された通常フレームの
送出を再開して終了する、割込みデータ送信方法と、上
記優先データのフレーム及びその優先フレームに中断さ
れた通常フレームの連続したフレーム群を受信する際に
、上記中断された通常フレームを結合し、そのフレーム
の長さが所定の値と一致したときのみ受信する受信方法
とから成ることを特徴とする。
次に本発明について図面を参照して詳細に説明する。
第1図は本発明による転送方式を説明するためのデータ
送受のタイムシーケンスおよびデータを示す図である。
図において、送信すべき非優先データAおよび優先デー
タBは、中央処理装置(図示されない)の主記憶上に格
納されている。今、送信側通信制御装置CCU (S)
から受信側通信制御装置ccU(R)へ所定のフレーム
フォーマットにょシ、データalが送出中であるものと
する。このとき、通信制御装置CCU (S)が上位装
置から優先データbの送出要求を受けると、前記データ
a1の送出を中断して、優先データbを優先表示を付加
した所定のフレームフォーマットで送出する。
データbのフレーム送出を完了すると、引き続いて前記
中断していたデータalに続くデータa2を送出して、
合計ビット数で所定のフレームフォーマットを完成する
。勿論定められた誤シ検出符号、フレーミンクパターン
等が付加されている。
通常データは、第2図−aに示されるように、フレーミ
ングパターンF、アドレス部AD、制御部C,データ部
、誤シ検出符号が格納されたフレームチェックシーケン
スFC8およびフレーミングパターンFで構成されてい
る。前述したような優先データのフレーム(第2図−b
)が、非優先データのフレーム(第2図−a)に割込ん
だ時には、第2図−〇に示すように、4つのフレーミン
グパターンに挾まれた3つのフレーム列として見なすこ
とができる。全体のフレーム構成は、一般のハイレベル
データリンクコントロール伝送制御手順のフレームと同
じである。しかし、データa1の一部がフレームチェッ
クシーケンスとみなされ、同様にデータa2の一部がフ
レーミングパターン。
アドレス部、制御部と見なされることが特徴となってい
る。
第3図は、本実施例の転送方式を採用したデータ交換機
システムの例を示すブロック図である。
図において、システムは、プロセッサ(PROC)1゜
主記憶メモIJ (MEM) 2 、データチャネル装
置(DTC)3.通信制御プロセッサ(CCP)4 、
モデム(M/D)5等から構成される。
このシステムは、受信したフレームを、一度通信制御プ
ロセッサ(CCP)4に入力して、固定長チェックや誤
シチェック、前述したような優先データのフレームに中
断された非優先データの結合制御等を行ない、正常フレ
ームのみをデータチャネル装置(DTC)3を介して主
記憶メモリ(MEM )2に送出するようにしていて、
プロセッサ(PROC)1 の負荷を軽減する機能分散
型としている。
第4図は、前記通信制御プロセッサ(CCP)4の構成
例を示すブロック図である。同図において、通信制御プ
ロセッサ(CCP)4は、送受信制御部13と、該制御
部13にデータバス12を介シテ接続される回線選択部
11と、該制御部13にバス14を介して接続されるフ
レーム記憶メモリ40と、該制御部13に制御バス16
を介して接続される演算処理ユニット17と、該演算処
理ユニット17にバス18を介して接続される回線制御
メモリ30と、該処理ユニット17に信号バス19を介
して接続される割込制御部20とを有して構成される。
斯かる構成において、データバス1oを介して送られて
ぐるフレームデータは、回線選択部11を通って送受信
制御部13に入力される。送受信制御部13は、入力さ
れたフレームを回線単位に存在するフレーム記憶メモリ
4oのエリア処理れる。このフレーム記憶メモリ40#
′i、1回線ab4フレームまで蓄積できるような記憶
エリア41〜44を有する構成になっている。また、送
受信制御部13は、入力フレームの固定長チェックを行
ない、正常ならばデータ線15を介して上記フレームを
主記憶メモリに送出し、演算処理ユニット17ヘデータ
送出報告をする。
回線制御メモリ30は、回線単位に存在していて、1回
線当り2フレ一ム分の固定長エラーとなったフレーム情
報を入れることができる。すなわち、演算処理ユニット
17が固定長エラー報告を受けると、上記エラーフレー
ムのバイト長、及ヒフレーム記憶メモリ40上のアドレ
スをバイト長カウンタ(CNTI)31 、 フレーム
データアドレス(ADDI)33に制御情報として記憶
する。演算処理ユニット17では、2フレ一ム分の固定
長エラ〜のフレーム情報が回線制御メモリ3oに入力さ
れると、バイト長カウンタ(CNTI)31 と(CN
T2)32をvrJえて、その値が所定の長さになるか
否かを判定する機能を有し、2つの固定長エラーとなっ
たフレームが、優先データに中断されたものであること
が判明した時には、フレームデータアドレス(ADDI
)32と(ADD2)3 aが示すフレーム記憶メモリ
40上のフレームを、111Kテータバス15を介して
主記憶メモリ2に送出することを、送受信制御部13に
指示する。また、割込制御部20を介してプロセッサ1
にデータ送出報告する。
今、所定のフレームフォーマットで構成されているフレ
ームが、送受信制御部13に入力されると、送受信制御
部13は、入力フレームをフレーム記憶メモリ40に入
力して、固定長チェック正常の判定を行なって、フレー
ム受信報告を割込制御部20を介してプロセッサ1に通
知する。また、データバス15を用いて前記正常フレー
ムを主記憶メモリ2に送出し、前記フレームが記憶され
ていたフレーム記憶メモリのエリアを解放するトイう動
作を行なっている。
この時、第2図−〇で示されるような優先データを含む
3つのフレームが通信制御プロ・セッサ4に入力される
と、送受信制御部13は、まず、最初のフレームをフレ
ーム記憶メモリ40に入力し、固定長エラー報告を、受
信フレームのバイト長およびフレーム記憶メモリ40の
アドレスとともに演算処理ユニット17に報告する。演
算処理ユニット17では、報告を受けた上記固定長エラ
ーのフレーム情報を回線制御メモリ30のカウンタ(C
NTI ) 31 、フレームデータアドレス(ADD
l)33にセットする。
次に、割込みフレームを受信すると、送受信制御部13
は、これをフレーム記憶メモリ40に入力して、固定長
チェックが正常ならば、フレームチェックシーケンスが
正常であることを確めて、正常フレーム受信報告を、割
込み制御部20を介してプロセッサ1に通知する。そし
て、上記正常フレームをデータバス15を用いて主記憶
メモリ2に送出して、フレーム記憶メモリ40の使用エ
リアを解放する。
最後のフレームを受信すると、送受信制御部13は、こ
れをフレーム記憶メモリ40に入力して、固定長エラー
ならば、前述した初めの固定長エラーフレームと同様に
して、演算処理ユニット17によシ回線制御メモリ30
のバイト長カウンタ(CNT2)32 、  フレーム
アドレス(ADD2)34に、固定長エラーフレームの
制御情報をセットする。
演算処理ユニット17は、2つの固定長エラーフレーム
情報が回線制御メモ1ノ30にセットされると、初めに
セントされたノ(イト長カウンタ(CNTI)31と後
からセットされたノくイト長カウンタ(CNT2)32
の加算した値が所定のノ(イト長になるか否かを判定し
、一致していたら、負1己2つのフレームは割込フレー
ムのために中断されたとみなし、この2フレームを結合
して主1己憶メモリ2に送出することを送受信制御部1
3に指示する。また、割込制御部20を介して正常フレ
ームを主記憶メモリ2に送出することを、プロセッサl
に報告する。さらに、上記フレームの主言己憶メモリ2
への送出が完了したら、上記2つのフレームが、格納さ
れていた回線制御メモIJ 40 、及び、それらの制
御情報を記憶していた工IJアを解放して一連の動作を
終了する。
以上説明したように、本発明による害U込データ転送方
式は、非優先データのフレーム力上優先データのフレー
ムに割込寸れて送信されてきた場合、割された非優先デ
ータのフレームを、固定長エラーとしてリジェクトする
ことなく、上記分割された2つのフレームを結合して、
固定長チェックをすることで正常フレームを受信したと
みなすものである。したがって通常フレームの転送中に
割込みフレームによって、前記通常フレームが中断され
たとしても、前記中断フレームを初めから再送する必要
がないため、オーバーへラドロスを生じない効果的かつ
経済的なデータ転送を行なうことが可能となる効果を有
する。
【図面の簡単な説明】
第1図は本発明による割込データ転送方式を説明するだ
めのデータ送受のタイムシーケンスおよびデータを示す
説明図、第2図は本発明による通信回線上のフレームフ
ォーマットの一例を示す説明図、第3図は本発明の転送
方式を採用したデータ交換機システムの一例を示すブロ
ック図、第4図は上記システムの通信制御プロセッサの
一構成例を示すブロック図である。 1・・・プロセッサ    2・・・主記憶メモリ3・
・・データチャネル装置 4・・・通信制御プロセッサ
5・・・モデム      11・・・回線選択部13
・・・送受信制御部   17・・・演算処理ユニット
20・・・割込制御部    30・・・回線制御メモ
1)31.32・・・バイト長カウンタ 33.34・・・フレームデータアドレス40・・・フ
レーム記憶メモリ 41〜45・・・1フレーム記憶エリア10.12.1
5・・・データバス  14.18・・・ノくス16・
・・制御ハス     19・・・信号ノくス21・・
・割込み用信号バス 出願人  日本電気株式会社 4 フC 第1図 第2図 第3図 第4図

Claims (1)

    【特許請求の範囲】
  1. 所定のフレームフォーマットでデータを送受信する場合
    において、一定長の通常フレームを送出中に1つ以上の
    優先データの送出要求を受けた際、通常フレームの送出
    を中断して、優先表示を付与した上記優先データのうち
    の1つの優先フレームを送信し、引続いて前記中断され
    た通常フレームの送出を再開して送信を終了し、一方、
    上記フレーム群を受信する際に、中断された通常フレー
    ムを結合すると共に、その長さが所定の値と一致するか
    否かを判断し、一致した時のみ受信するよう構成したこ
    とを特徴とする割込データ転送方式。
JP57206355A 1982-11-25 1982-11-25 割込デ−タ転送方式 Pending JPS5995643A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57206355A JPS5995643A (ja) 1982-11-25 1982-11-25 割込デ−タ転送方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57206355A JPS5995643A (ja) 1982-11-25 1982-11-25 割込デ−タ転送方式

Publications (1)

Publication Number Publication Date
JPS5995643A true JPS5995643A (ja) 1984-06-01

Family

ID=16521937

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57206355A Pending JPS5995643A (ja) 1982-11-25 1982-11-25 割込デ−タ転送方式

Country Status (1)

Country Link
JP (1) JPS5995643A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62283751A (ja) * 1986-05-31 1987-12-09 Canon Inc デ−タ信号受信装置
JPH05120181A (ja) * 1991-05-10 1993-05-18 Internatl Business Mach Corp <Ibm> コンピユータ間通信方法及びコンピユータシステム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62283751A (ja) * 1986-05-31 1987-12-09 Canon Inc デ−タ信号受信装置
JPH05120181A (ja) * 1991-05-10 1993-05-18 Internatl Business Mach Corp <Ibm> コンピユータ間通信方法及びコンピユータシステム

Similar Documents

Publication Publication Date Title
US4354267A (en) Data transmission system utilizing loop transmission lines between terminal units
CA1155521A (en) Method and system for retransmitting incorrectly received numbered frames in a data transmission system
US4995056A (en) System and method for data communications
KR0159795B1 (ko) 패킷 재주합 방법 및 장치
EP0244117B1 (en) A method of duplex data transmission using a send-and-wait protocol
EP0525985B1 (en) High speed duplex data link interface
US5933435A (en) Optimized method of data communication and system employing same
EP0602806B1 (en) High-level data link controller (HDLC) receiver
RU2000111510A (ru) Способ и устройство слежения за пакетами данных в системе передачи пакетных данных
JPS5995643A (ja) 割込デ−タ転送方式
JPS6361532A (ja) 割込みデ−タ転送方式
JPS5910104B2 (ja) 多数ル−プ伝送装置のデ−タ伝送方法
JP2731878B2 (ja) 通信装置
JP2874983B2 (ja) 通信装置
JPH11234347A (ja) データ通信におけるバッファ管理方法および方式
KR930004100B1 (ko) 비동기 방식의 전이중 통신 프로토콜 구현방법
JPS607864B2 (ja) デ−タ伝送装置
JPS62219057A (ja) デ−タ送信装置
JPH0521378B2 (ja)
JPS62137946A (ja) デ−タ伝送方式
JPS60198931A (ja) デ−タ通信方式
JPS58201430A (ja) デ−タ送受信装置
JPS6159944A (ja) 順序番号チエツク方式
JPS60117845A (ja) デ−タ伝送方式
JPS63136851A (ja) デ−タ通信装置