JPH0417492B2 - - Google Patents

Info

Publication number
JPH0417492B2
JPH0417492B2 JP56138585A JP13858581A JPH0417492B2 JP H0417492 B2 JPH0417492 B2 JP H0417492B2 JP 56138585 A JP56138585 A JP 56138585A JP 13858581 A JP13858581 A JP 13858581A JP H0417492 B2 JPH0417492 B2 JP H0417492B2
Authority
JP
Japan
Prior art keywords
data
memory means
priority
counter
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56138585A
Other languages
English (en)
Other versions
JPS5840952A (ja
Inventor
Masakazu Furuya
Tooru Saito
Kenji Shioda
Masahiro Morita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP56138585A priority Critical patent/JPS5840952A/ja
Publication of JPS5840952A publication Critical patent/JPS5840952A/ja
Publication of JPH0417492B2 publication Critical patent/JPH0417492B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer And Data Communications (AREA)
  • Communication Control (AREA)

Description

【発明の詳細な説明】 本発明は、例えば、ハイレベル・データリン
ク・コントロール(High−Level Data Link
Control:以下、HDLCと略称する。)手順を用い
て、複数の送信データを連続転送するデータ伝送
方式に関するものである。
従来のHDLC手順によりデータを連続転送する
データ伝送方式においては、通常、複数の送信デ
ータを要求の順序通りに回線に出力するようにな
つている。そのため、送信データを一旦通信制御
装置に渡してしまうと、その後、緊急を要する送
信データが発生しても、その前に渡された送信デ
ータを回線に出力し終るまで送信されない。
このような問題に対処するために、通信制御装
置では1つだけしか同時には送信要求を受け付け
のないようにしておき、通信制御装置に対して送
信データを渡す側で、優先データと非優先データ
とを別々に蓄積し、通信制御装置が先に渡した1
つのデータを回線に出力し終つたら、次のデータ
を優先度の順に取り出して通信制御装置に渡すよ
うにする方式が考えられ、その場合には、高々1
つの非優先データを回線に出力する時間を待つだ
けで優先データは回線に出力される。
しかしながら、このような方式では、回線への
データ出力の完了を通信制御装置から通知された
後、優先データの到来を待つため、一定の時間を
経過しなければ次の送信データを通信制御装置に
渡せないため、高速伝送の回線を用いた場合、回
線の利用率が低下してしまう。例えば、48Kbps
の回線において、10msの遅れがあると、利用率
は23%ダウンしてしまう。
本発明の目的は、高速伝送の場合でも回線利用
効率を低下させずに、優先データを最小の待ち時
間で回線に出力するようにしたデータ伝送方式を
提供することにある。
このような目的を達成するために、本発明で
は、優先度の高い優先データと優先度の低い非優
先データをそれぞれ格納する第1および第2のメ
モリ手段と、回線に出力されるデータを格納する
第3のメモリ手段とを有し、第1のメモリに格納
された優先データは第1の所定数まで連続して第
3のメモリに出力し、第2のメモリに格納された
非優先データは所定条件が満たされた時に上記第
1の所定数より小さい第2の所定数までのデータ
を第3のメモリに出力するようにしたことを特徴
とする。
以下、本発明の実施例を図面により詳細に説明
する。
第1図は本発明によるデータ伝送方式を実現す
る通信制御装置の一実施例の構成を示すもので、
1はマイクロコンピユータで構成される通信制御
装置、2はモデム、3は相手局に至る回線を示
す。通信制御装置1において、4はHDLC手順に
従つてデータを処理するデータ処理部、5はデー
タ処理部4で処理されたデータを1バイトずつ出
力するデータ出力部、6はデータ出力部5から渡
された1バイト毎のデータを並一直列変換してモ
デム2に出力する回線制御部、7はメモリ部、8
および9はそれぞれ優先データおよび非優先デー
タを送るチヤネルである。
また、メモリ部7において、71はチヤネル8
からの優先データを格納する優先データ群領域、
72はチヤネル9からの非優先データを格納する
非優先データ群領域、73は優先データ群領域7
1にあるデータ数を示すカウンタ、74は非優先
データ群領域72にあるデータ数を示すカウン
タ、75はデータ処理部4に非優先データの処理
を開始しても良いか悪いかを通知する指標、76
はデータ処理部5でのHDLC手順に従つた処理を
受けたデータを記憶する回線出力データ群領域、
77aはデータ群領域76のデータ数を示すカウ
ンタ、77bは回線出力中のデータ残りバイト数
を示すカウンタ、78はデータ出力部5からの回
線出力データを1バイト毎受け付けるバツフア、
79はバツフア78が1つでも空いている時に、
データ出力部5に対して次の1バイトの出力を許
可するための指標である。
また、80はHDLC手順で規定される連続送信
可能なデータ数(以下、最大アウトスタンデイン
グ・フレーム数という。)を格納するレジスタ、
81はHDLC手順で現在までに連続送信されてい
るデータ数(以下、アウトスタンデイング・フレ
ーム数という。)を示すカウンタである。
ホストコンピユータ等からチヤネル8および9
を経由してそれぞメモリ部7の優先データ群領域
71および非優先データ群領域72に優先データ
および非優先データがセツトされるが、その時、
カウンタ73および74の内容に1を加える。
相手局から送信許可コマンドが送信されて来た
時、データ処理部4では、第2図のフローチヤー
トに示すような処理を行なう。
データ処理部4での処理を第2図を参照しなが
ら説明する。
まず、ステツプ11において、優先データ群領域
71に送信データがあるかどうかをカウンタ73
で調べ、データがあれば、すなわち、カウンタ7
3の内容が0でなければ、ステツプ12において、
領域71の1つのデータを回線出力データ群領域
76に移すとともに、カウンタ73の内容に−1
を加える。次のステツプ13において、カウンタ7
7aの内容に1を加える。また、ステツプ14に
おいて、カウンタ81に格納されているアウトス
タンデイング・フレーム数に1を加え、ステツプ
15において、指標75をオフにする。なお、この
指標75はイニシヤライズ時にオンされている。
次に、ステツプ16において、カウンタ81のア
ウトスタンデイング・フレーム数が、レジスタ8
0にセツトされた最大アウトスタンデイング・フ
レーム数に等しいかどうかを調べ、等しくない時
は、ステツプ11に戻り、上述した処理を繰り返
す。それにより、最大アウトスタンデイング・フ
レーム数までの制限で優先データを処理し、回線
出力データ群領域76にセツトする。
もし、ステツプ11において、優先データがない
ことが解つた場合、ステツプ17において、指標7
5を調べることによつて、非優先データを送出し
て良いかどうかを調べ、送出して良ければ、ステ
ツプ18において、カウンタ74の内容が0でない
かどうかを調べて非優先データがあるかどうかを
調べ0でなければ、ステツプ19において非優先デ
ータ群領域72の内の1つの非優先データを回線
出力データ群領域76に移すとともに、カウンタ
74に−1を加え、ステツプ13の処理に移る。残
りの非優先データは、指標75がデータ出力部5
によつて後述するようにオンにセツトされた時、
優先データがなければ、1つだけ処理されて回線
出力データ群領域76にセツトされる。
このようにして、最大アウトスタンデイング・
フレーム数に達するか、指標75がオンになつた
時でカウンタ73および74の内容が0になつた
時に、ステツプ20において、送信すべきデータな
しというコマンドRRF(後述するCMD2に相当)
を回線出力データ群領域76にセツトするととも
に、ステツプ21においてカウンタ77aの内容に
1を加える。
同様に、相手局から送信許可コマンドを受けた
時、カウンタ73および74の内容が0、すなわ
ち、優先データ、非優先データの両方がない場合
にも、送信すべきデータなしというコマンド
RRFを回線出力データ群領域76にセツトする
(ステツプ20)。
次に、データ出力部5の処理を第3図のフロー
チヤートを参照しながら説明する。
ステツプ22において、カウンタ77bの内容が
0でないかどうかを見て送信中のデータが有るか
どうかを調べ、もし有れば、ステツプ23におい
て、指標79がオンであるかどうかを見て、1バ
イトの出力が可能かどうか調べる。もし可能であ
れば、ステツプ25において、回線出力データ群領
域76から1バイトのデータを取り出し、バツフ
ア78にセツトするとともに、ステツプ26におい
て、カウンタ77bの内容に−1を加える。さら
に、ステツプ27では、カウンタ77bの内容が0
であるかどうかを調べ、0であれば、ステツプ28
においてカウンタ77aの内容に−1を加え、ス
テツプ29および30に移る。ステツプ29および30
では、カウンタ77aおよび77bの内容がそれ
ぞれ1および10以下になつたかどうか、すなわ
ち、領域76の残データ数が1になり、残データ
数が10バイト以下になつたかどうかを調べ、も
し、そうなら、ステツプ31において、指標75を
オンにしてデータ処理部4に非優先データの送信
を許可する。なお、1つのデータは、例えば、
128、256バイトなどからなつている。
また、ステツプ22において送信中のデータがな
いと判断されると、ステツプ32において、カウン
タ77aの内容が0であるかどうかを見て、送信
データが無いかどうかを調べ、もし送信データが
あれば、ステツプ33において、送信データのバイ
ト長をカウンタ77bにセツトし、前述したステ
ツプ23の処理に移行する。
さらに、回線制御部6の処理につき、第4図の
フローチヤートを参照しながら説明する。
ステツプ34では、バツフア78に送出データが
有るかどうかを調べ、もしあれば、ステツプ35に
おいて、バツフア78の1バイトのデータをモデ
ム2に出力するとともに、ステツプ36において、
指標79にオンする。一方、バツフア78に送出
データがなければ、ステツプ37において、フラグ
パターンをモデム2に出力する。
上述した処理ステツプを実行した時のデータの
流れを第5図により説明する。なお、第5図で、
横軸は時間軸を示す。
図において、Aはメモリ部7の非優先データ群
領域72のデータ数、すなわち、カウンタ74の
値を縦軸にとつたもので、3つの非優先データ
a1、a2、a3をチヤネル9から受け取つた場合を示
している。Bは優先データ群領域71のデータ
数、すなわち、カウンタ73の値を縦軸にとつた
もので、3つの優先データb1、b2、b3をチヤネル
8から受け取つた場合を示す。Cは回線出力デー
タ群領域76のデータ数、すなわち、カウンタ7
7aの値を縦軸にとつたもので、Dは回線に送出
中のデータを示している。
いま、相手局から送信許可コマンドCMKD1
が送られて来た時、タイミングd1で、優先データ
群領域71内にある優先データb1、b2を回線出力
データ群領域76にセツトした後、回線に出力す
る。また、送信許可コマンドを受けてから送信完
了コマンドを送るまでの送信可状態時に、優先デ
ータが領域71に格納されると、そのタイミング
d2で、同様にして、そのデータを領域76にセツ
トする。
一方、相手局から送信許可コマンドを受けた時
に送出すべき優先データがないか、あるいは、送
信可状態でデータ出力部5から非優先データ送信
可信号Sを受けた時、図の例では、タイミングd3
〜d5で非優先データを領域72から1つだけ取り
出し処理した後、回線出力データ群領域76にセ
ツトする。なお、図のように、非優先データ送信
可信号Sは、回線出力データ群領域76の最後の
データを全部回線に出力し終る一定時間前にデー
タ処理部4に通知されるようになつているので、
その時点から処理を開始しても回線を遊ばせるよ
うなことはない。また、非優先データが複数個あ
つても、優先データは、高々、1つの非優先デー
タを回線に出力するだけの時間だけ待つだけで回
線に出力されることになる。
非優先データ送信可信号Sがデータ処理部4に
伝えられた時、優先、非優先データの両方がなか
つた場合、タイミングd6で送信を終了するコマン
ドCMD2を回線出力データ群領域76にセツト
する。
なお、上述した実施例では、データ処理部、デ
ータ出力部、回線制御部をそれぞれ別個に構成し
た例について示したが、それらを統合し1つの処
理部で実現してもよい。また、上述した実施例で
は通信制御装置をマイクロコンピユータで実現し
た場合について示したが、それに限定されるもの
ではなく、専用ハードで実現することもできる。
また、本発明は、HDLG手順によるデータ伝
送方式に限らず、一般に、優先非優先データを伝
送する方式に適用できる。
以上述べたように、本発明によれば、優先デー
タであれば連続して複数のデータを回線に出力
し、非優先データであれば同時に僅かずつ、例え
ば1つのデータだけ回線に出力し、優先データは
高々1つの非優先データを回線に出力するだけの
時間を待つだけで回線に出力できるようにして、
回線の利用効率を低下させずに優先データの先出
しを可能にできる。
【図面の簡単な説明】
第1図は本発明によるデータ伝送方式を実現す
る装置の一実施例の構成図、第2図、第3図およ
び第4図はそれぞれ第1図のデータ処理部、デー
タ出力部および回線制御部での処理の一例を示す
フローチヤート、第5図は第1図の装置でのデー
タの流れの一例を示すタイムチヤートである。 1……通信制御装置、2……モデム、3……回
線、4……データ処理部、5……データ出力部、
6……回線制御部、7……メモリ部、8,9……
チヤネル。

Claims (1)

  1. 【特許請求の範囲】 1 ホスト装置から供給される優先度の高い複数
    のデータ(優先データ)を格納するための第1の
    メモリ手段と、ホスト装置から供給される優先度
    の低い複数のデータ(非優先データ)を格納する
    ための第2のメモリ手段と、それぞれ上記第1、
    第2のメモリ手段内の残りデータ個数を示す第
    1、第2のカウンタ手段と、回線に出力すべき複
    数の送信データを格納するための第3のメモリ手
    段と、上記第3のメモリ手段内の残りデータ個数
    を記憶するための第3のカウンタ手段と、連続送
    信可能なデータ個数を記憶するための第4のカウ
    ンタ手段とを備え、上記第1のメモリ手段に格納
    された優先データを、上記第4のカウンタ手段が
    示す連続送信可能な第1のデータ個数に達するま
    で、連続的に上記第3のメモリに転送し、上記第
    2のメモリ手段に格納された非優先データを、上
    記第1のメモリ手段に優先データがなく、且つ上
    記第3のカウンタ手段が示す上記第3のメモリ手
    段内のデータ数が所定数以下になつた場合に、上
    記第1のデータ個数より小さい第2のデータ個数
    の範囲内で上記第3のメモリ手段に転送し、上記
    第3のメモリ手段への書き込みデータ数が上記第
    4のカウンタ手段が示す連続送信可能データ個数
    に達した時、上記第3のメモリ手段に所定の制御
    データを書き込み、上記第3のメモリ手段に格納
    されたデータを順次に回線に出力するようにした
    ことを特徴とするデータ伝送方式。 2 第1項に記載のデータ送信方式において、回
    線に送信中のデータの残りバイト長を記憶するた
    めの第5のカウンタ手段を有し、前記第3のメモ
    リ手段から送信データの先頭のバイトを読み出し
    た時、上記送信データの残りバイト数を上記第5
    のカウンタ手段に記憶しておき、上記第3のメモ
    リ手段から送信データをバイト単位で読み出し、
    その都度上記第5のカウンタの値を減算するよう
    にしてデータを送信することを特徴とするデータ
    伝送方式。
JP56138585A 1981-09-04 1981-09-04 デ−タ伝送方式 Granted JPS5840952A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56138585A JPS5840952A (ja) 1981-09-04 1981-09-04 デ−タ伝送方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56138585A JPS5840952A (ja) 1981-09-04 1981-09-04 デ−タ伝送方式

Publications (2)

Publication Number Publication Date
JPS5840952A JPS5840952A (ja) 1983-03-10
JPH0417492B2 true JPH0417492B2 (ja) 1992-03-26

Family

ID=15225550

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56138585A Granted JPS5840952A (ja) 1981-09-04 1981-09-04 デ−タ伝送方式

Country Status (1)

Country Link
JP (1) JPS5840952A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60244133A (ja) * 1984-05-18 1985-12-04 Hitachi Ltd 遠方監視制御装置でのデ−タ伝送方法
JP2771841B2 (ja) * 1989-04-14 1998-07-02 和泉電気株式会社 電気接続器具

Also Published As

Publication number Publication date
JPS5840952A (ja) 1983-03-10

Similar Documents

Publication Publication Date Title
US4860244A (en) Buffer system for input/output portion of digital data processing system
JPS604624B2 (ja) 正しくない情報フレ−ムを再送するシステム
US5594927A (en) Apparatus and method for aligning data transferred via DMA using a barrel shifter and a buffer comprising of byte-wide, individually addressabe FIFO circuits
US5142628A (en) Microcomputer system for communication
US4365296A (en) System for controlling the duration of the time interval between blocks of data in a computer-to-computer communication system
EP0473059B1 (en) Communication control system
JPS6359042A (ja) 通信インタ−フエイス装置
JPH0417492B2 (ja)
AU595211B2 (en) Apparatus for input/output notification to a processor
JPH0221619B2 (ja)
EP0378422B1 (en) Look ahead bus transfer request
JP3230339B2 (ja) 通信制御装置
JPS5936773B2 (ja) ロ−カルバ−スト転送制御方式
JP2713204B2 (ja) 情報処理システム
JPS61265653A (ja) ダイレクトメモリアクセス方式
JPH0353736A (ja) 受信バッファ制御方式
JPH0461388B2 (ja)
JPS6360428B2 (ja)
JP2823625B2 (ja) データ処理装置
JPH0973389A (ja) シリアルインタフェース転送装置
JPH0235500B2 (ja)
JPS6294042A (ja) 通信制御装置
JPH04158466A (ja) プロセツサ間データ転送方式
JPH0136740B2 (ja)
JPS62109452A (ja) デ−タ通信制御装置