JPH0461388B2 - - Google Patents
Info
- Publication number
- JPH0461388B2 JPH0461388B2 JP62282063A JP28206387A JPH0461388B2 JP H0461388 B2 JPH0461388 B2 JP H0461388B2 JP 62282063 A JP62282063 A JP 62282063A JP 28206387 A JP28206387 A JP 28206387A JP H0461388 B2 JPH0461388 B2 JP H0461388B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- data
- transfer
- transfer buffer
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000012546 transfer Methods 0.000 claims description 130
- 238000012790 confirmation Methods 0.000 claims description 23
- 230000004044 response Effects 0.000 claims description 12
- 238000000034 method Methods 0.000 description 25
- 238000010586 diagram Methods 0.000 description 13
- 230000015654 memory Effects 0.000 description 10
- 238000012545 processing Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000011017 operating method Methods 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Landscapes
- Bus Control (AREA)
Description
【発明の詳細な説明】
〔目 次〕
概 要
産業上の利用分野
従来の技術、および発明が解決しようとする問題
点 作 用 実施例 転送バツフア部（第２図、第４図、第５図）制
御（第３図） 転送のタイミング（第６図、第７図） まとめ 発明の効果 〔概 要〕 バスを支配しようとする装置を多数接続してな
るバス接続システムに関し、 基本バスに拡張バスを接続して増設した装置か
ら基本バスに接続される装置に対してデータ転送
を行なう際に基本バスの使用権獲得のシーケンス
のために費される時間を少なくすることにより、
システムの高速処理に対する性能を向上させるこ
とを目的とし、 第１のバスに、データやりとりを行なう装置を
接続してなる第１のシステムと、第２のバスに、
データのやりとりを行なう装置を接続してなる第
２のシステムと、該第１のシステムおよび第２の
システムを接続するシステム拡張装置とからなる
バス接続システムにおいて、前記システム拡張装
置は、複数の転送バツフア部と、該複数の転送バ
ツフア部の動作の制御を行なう制御部とを備え、
前記転送バツフア部の各々は、前記第２のシステ
ムに属する装置の各々から前記第１のシステム内
の所定の装置へのデータ転送の際に、同一装置か
らの、アドレスが連続するデータは、同一の転送
バツフア部に、所定回数分蓄積した後、該所定の
装置へブロツク転送するように構成する。
点 作 用 実施例 転送バツフア部（第２図、第４図、第５図）制
御（第３図） 転送のタイミング（第６図、第７図） まとめ 発明の効果 〔概 要〕 バスを支配しようとする装置を多数接続してな
るバス接続システムに関し、 基本バスに拡張バスを接続して増設した装置か
ら基本バスに接続される装置に対してデータ転送
を行なう際に基本バスの使用権獲得のシーケンス
のために費される時間を少なくすることにより、
システムの高速処理に対する性能を向上させるこ
とを目的とし、 第１のバスに、データやりとりを行なう装置を
接続してなる第１のシステムと、第２のバスに、
データのやりとりを行なう装置を接続してなる第
２のシステムと、該第１のシステムおよび第２の
システムを接続するシステム拡張装置とからなる
バス接続システムにおいて、前記システム拡張装
置は、複数の転送バツフア部と、該複数の転送バ
ツフア部の動作の制御を行なう制御部とを備え、
前記転送バツフア部の各々は、前記第２のシステ
ムに属する装置の各々から前記第１のシステム内
の所定の装置へのデータ転送の際に、同一装置か
らの、アドレスが連続するデータは、同一の転送
バツフア部に、所定回数分蓄積した後、該所定の
装置へブロツク転送するように構成する。
本発明はバス接続システム、特に、バスを支配
すしようとする装置を多数接続してなるバス接続
システムに関する。
すしようとする装置を多数接続してなるバス接続
システムに関する。
例えば、バスに、CPU、メモリ、および、そ
の他の入出力装置等を多数接続してなるバス接続
システムにおいては、１つの基本バスに接続し得
る入出力装置等の数や共通バスの総線長等に制限
があるので、システムを拡張するためには、基本
バスにCPUやメモリ、および入出力装置等を接
続してなる基本システムにさらにシステム拡張装
置を介して拡張バスを接続し、この拡張バスに増
設する装置を接続するということが行なわれる。
しかし、これらの増設された装置がデータ転送等
の目的で、基本バスを使用しようとするときに
は、その都度、CPUあるいはバス・アービタ等
に対して基本バスの使用権獲得の手続きを行な
い、転送先の装置との間のリンクを行なつた後デ
ータ転送を行なつていた。
の他の入出力装置等を多数接続してなるバス接続
システムにおいては、１つの基本バスに接続し得
る入出力装置等の数や共通バスの総線長等に制限
があるので、システムを拡張するためには、基本
バスにCPUやメモリ、および入出力装置等を接
続してなる基本システムにさらにシステム拡張装
置を介して拡張バスを接続し、この拡張バスに増
設する装置を接続するということが行なわれる。
しかし、これらの増設された装置がデータ転送等
の目的で、基本バスを使用しようとするときに
は、その都度、CPUあるいはバス・アービタ等
に対して基本バスの使用権獲得の手続きを行な
い、転送先の装置との間のリンクを行なつた後デ
ータ転送を行なつていた。
しかし、多数の装置が接続され、これらの装置
が、それぞれ基本バスを使用しようとするシステ
ムにおいては、従来のように、基本バスを使用し
ようとする全ての装置が１回のデータ転送毎に基
本バスの使用権獲得のシーケンスを行ない、相手
先の装置との間のリンクの確立を待つていたので
は、特に高速処理を要求されるシステムにおいて
は、システムの性能を低下させる一困となる。そ
のため、基本バスを使用してデータ転送を行なう
装置を拡張バスを用いて多数接続して高速な処理
を行なうシステムにおいて、上記のような問題点
を解決する技術が要望されていた。
が、それぞれ基本バスを使用しようとするシステ
ムにおいては、従来のように、基本バスを使用し
ようとする全ての装置が１回のデータ転送毎に基
本バスの使用権獲得のシーケンスを行ない、相手
先の装置との間のリンクの確立を待つていたので
は、特に高速処理を要求されるシステムにおいて
は、システムの性能を低下させる一困となる。そ
のため、基本バスを使用してデータ転送を行なう
装置を拡張バスを用いて多数接続して高速な処理
を行なうシステムにおいて、上記のような問題点
を解決する技術が要望されていた。
第９図は基本バスに拡張バスを接続することに
よりバスに接続する装置を増設してなるバス接続
システムの全体構成を示す図である。本図におい
て、１１が基本バス、２１が拡張バスであつて、
基本バス１１は、CPU１２、メモリ１３、そし
て、入出力装置１０1〜１０lを接続し、拡張バス
２１は入出力装置２０1〜２０nを接続し、基本バ
ス１１と拡張バス２１とはシステム拡張装置３′
により接続されている。このシステム拡張装置
は、基本バス１１と拡張バス２１との間の信号伝
達のためのドライバ／レシーバ機能と、拡張バス
２１に接続される装置から基本バス１１に接続さ
れるCPU１２への割込み要求に関するシーケン
ス制御を行なう機能、および基本バス１１側と拡
張バス２１側との間において、それぞれのバスに
接続される装置を識別するためのアドレスを変換
する機能を有してなるものである。
よりバスに接続する装置を増設してなるバス接続
システムの全体構成を示す図である。本図におい
て、１１が基本バス、２１が拡張バスであつて、
基本バス１１は、CPU１２、メモリ１３、そし
て、入出力装置１０1〜１０lを接続し、拡張バス
２１は入出力装置２０1〜２０nを接続し、基本バ
ス１１と拡張バス２１とはシステム拡張装置３′
により接続されている。このシステム拡張装置
は、基本バス１１と拡張バス２１との間の信号伝
達のためのドライバ／レシーバ機能と、拡張バス
２１に接続される装置から基本バス１１に接続さ
れるCPU１２への割込み要求に関するシーケン
ス制御を行なう機能、および基本バス１１側と拡
張バス２１側との間において、それぞれのバスに
接続される装置を識別するためのアドレスを変換
する機能を有してなるものである。
第８図は、このようなバス接続システムにおい
て、拡張バス２１に接続される装置２０1〜２０n
の１つが、CPU１２に対してバス使用要求を行
なつて基本バス１１に接続されるメモリ１３に対
してDMA転送を行なう際の、従来のシーケンス
を示すタイミング図である。第８図において
BR1，BR2は、基本バス１１および拡張バス２１
におけるDMA転送のためのバス支配権要求拡張
信号である。BG1，BG2は、それぞれ前記のバス
支配権要求信号BR1，BR2に応じて、CPU１２が
基本バス１１上に、そしてシステム拡張装置３′
が拡張バス２１上に出力するバス使用許可信号で
あつて、BR1，BR2，BG1，BG2はそれぞれ、バ
ス使用を要求する装置を示す複数ビツトのコード
からなる信号である。BBSY1，BBSY2は、それ
ぞれ基本バス１１および拡張バス２１を使用中で
あることを示す信号である。DATA1，DATA2
はそれぞれ基本バス１１および拡張バス２１上の
データを示す。なお第８図においては実線で示し
たタイミングにおいてのみ信号が有効であること
を示す。
て、拡張バス２１に接続される装置２０1〜２０n
の１つが、CPU１２に対してバス使用要求を行
なつて基本バス１１に接続されるメモリ１３に対
してDMA転送を行なう際の、従来のシーケンス
を示すタイミング図である。第８図において
BR1，BR2は、基本バス１１および拡張バス２１
におけるDMA転送のためのバス支配権要求拡張
信号である。BG1，BG2は、それぞれ前記のバス
支配権要求信号BR1，BR2に応じて、CPU１２が
基本バス１１上に、そしてシステム拡張装置３′
が拡張バス２１上に出力するバス使用許可信号で
あつて、BR1，BR2，BG1，BG2はそれぞれ、バ
ス使用を要求する装置を示す複数ビツトのコード
からなる信号である。BBSY1，BBSY2は、それ
ぞれ基本バス１１および拡張バス２１を使用中で
あることを示す信号である。DATA1，DATA2
はそれぞれ基本バス１１および拡張バス２１上の
データを示す。なお第８図においては実線で示し
たタイミングにおいてのみ信号が有効であること
を示す。
まず、拡張バス２１に接続される装置の１つ２
０jがメモリ１３に対してDMA転送を行なおうと
する際に、まず拡張バス２１上にバス支配権要求
信号BR2を出力する。この信号BR2はシステム拡
張装置３′を介して基本バス１１上に信号BR1と
して現われ、CPU１２は該信号BR1を受けてバ
スを使用させることが可能ならばこれに応答する
バス使用許可信号BG1を基本バス１１上に出力す
る。信号BG1はシステム拡張装置３′を介して拡
張バス２１上に信号BG2として現われ、前記の装
置２０jは、この信号BG2を受けると、バス使用
中であることを示す信号BBSY2を拡張バス２１
上に出力し、この信号BBSY2もまたシステム拡
張装置３′を介して基本バス１１上に信号BBSY1
として現われる。このようにして装置２０jによ
るバスの支配が確立した後、例えば第８図に示す
例では、装置２０jより拡張バス２１上にデータ
が出力され、これがシステム拡張装置３′を介し
て基本バス１１上に現われて、メモリ１２に転送
される。
０jがメモリ１３に対してDMA転送を行なおうと
する際に、まず拡張バス２１上にバス支配権要求
信号BR2を出力する。この信号BR2はシステム拡
張装置３′を介して基本バス１１上に信号BR1と
して現われ、CPU１２は該信号BR1を受けてバ
スを使用させることが可能ならばこれに応答する
バス使用許可信号BG1を基本バス１１上に出力す
る。信号BG1はシステム拡張装置３′を介して拡
張バス２１上に信号BG2として現われ、前記の装
置２０jは、この信号BG2を受けると、バス使用
中であることを示す信号BBSY2を拡張バス２１
上に出力し、この信号BBSY2もまたシステム拡
張装置３′を介して基本バス１１上に信号BBSY1
として現われる。このようにして装置２０jによ
るバスの支配が確立した後、例えば第８図に示す
例では、装置２０jより拡張バス２１上にデータ
が出力され、これがシステム拡張装置３′を介し
て基本バス１１上に現われて、メモリ１２に転送
される。
拡張バスを用いてバスマスタとなり得る装置を
増設する、従来のバス接続装置においては、増設
された装置の各々からの１回のデータ転送毎に、
バス支配権確立のために、上述のような、システ
ム拡張装置を介した信号のやりとりを行なう。し
たがつて、高速動作を要求されるシステムにおい
ては、システムの性能の低下を生ずる要因となる
という問題があつた。
増設する、従来のバス接続装置においては、増設
された装置の各々からの１回のデータ転送毎に、
バス支配権確立のために、上述のような、システ
ム拡張装置を介した信号のやりとりを行なう。し
たがつて、高速動作を要求されるシステムにおい
ては、システムの性能の低下を生ずる要因となる
という問題があつた。
本発明は上記の問題点に鑑み、なされたもの
で、基本バスに拡張バスを接続して増設した装置
から基本バスに接続される装置に対してデータ転
送を行なう際に基本バスの使用権獲得のシーケン
スのために費される時間を少なくすることによ
り、システムの高速処理に対する性能を向上させ
るバス接続システムを提供することを目的とする
ものである。
で、基本バスに拡張バスを接続して増設した装置
から基本バスに接続される装置に対してデータ転
送を行なう際に基本バスの使用権獲得のシーケン
スのために費される時間を少なくすることによ
り、システムの高速処理に対する性能を向上させ
るバス接続システムを提供することを目的とする
ものである。
第１図は本発明の基本的構成を示す図である。
本図において、１１は第１のバス、２１は第２の
バス、１０1〜１０lは第１のバス１１に接続され
る装置、２０1〜２０nは第２のバス２１に接続さ
れる装置、一点鎖線１内は第１のバス１１および
装置１０1〜１０lにより構成される第１のシステ
ム、そして、一点鎖線２内は第２のバス２１およ
び装置２１1〜２０lにより構成される第２のシス
テムである。一点鎖線３は上記第１および第２の
システム１，２を接続するシステム拡張装置であ
つて、第１〜第ｎの転送バツフア部３１1〜３１o
および制御部３０からなる。
本図において、１１は第１のバス、２１は第２の
バス、１０1〜１０lは第１のバス１１に接続され
る装置、２０1〜２０nは第２のバス２１に接続さ
れる装置、一点鎖線１内は第１のバス１１および
装置１０1〜１０lにより構成される第１のシステ
ム、そして、一点鎖線２内は第２のバス２１およ
び装置２１1〜２０lにより構成される第２のシス
テムである。一点鎖線３は上記第１および第２の
システム１，２を接続するシステム拡張装置であ
つて、第１〜第ｎの転送バツフア部３１1〜３１o
および制御部３０からなる。
制御部３０は、第１のシステム１に属する所定
の装置と、第２のシステム２に属する装置２０1
〜２０nの各々との間のデータ転送を制御し、特
に、前記第１〜第ｎの転送バツフア部３１1〜３
１oを制御する。
の装置と、第２のシステム２に属する装置２０1
〜２０nの各々との間のデータ転送を制御し、特
に、前記第１〜第ｎの転送バツフア部３１1〜３
１oを制御する。
前記第２のシステム２に属する複数の装置２０
１〜２０nの各々は、前記転送要求を行なう際に
は、該転送要求を示すと共に、該転送要求を行う
装置を識別する転送要求信号BR2を前記第２のバ
ス２１上に出力し、 前記制御部３０は、前記転送要求信号BR2に応
じて、該転送要求を許可することを示すと共に該
転送要求を行なつた装置を識別する許可信号BG2
を該第２のバス２１上に出力し、 前記第２のシステム２に属する複数の装置２０
１〜２０nの各々、前記許可信号BG2に応じて、転
送相手の装置のアドレスを示すアドレス信号
ADDR2を前記第２のバス２１上に出力し、 前記複数の転送バツフア部３１1〜３１oの各々
は、初めに入力した前記識別する信号BG2を保持
して後から入力した識別する信号BG2と比較して
一致を検出するマスタ装置確認手段（図示せず）
と、新たに入力したアドレス信号ADDR2が示す
アドレスが直前に入力した前記アドレス信号
ADDR2が示すアドレスに連続するアドレスに一
致するか否かを検出するアドレス連続確認手段
（図示せず）とを備える。
１〜２０nの各々は、前記転送要求を行なう際に
は、該転送要求を示すと共に、該転送要求を行う
装置を識別する転送要求信号BR2を前記第２のバ
ス２１上に出力し、 前記制御部３０は、前記転送要求信号BR2に応
じて、該転送要求を許可することを示すと共に該
転送要求を行なつた装置を識別する許可信号BG2
を該第２のバス２１上に出力し、 前記第２のシステム２に属する複数の装置２０
１〜２０nの各々、前記許可信号BG2に応じて、転
送相手の装置のアドレスを示すアドレス信号
ADDR2を前記第２のバス２１上に出力し、 前記複数の転送バツフア部３１1〜３１oの各々
は、初めに入力した前記識別する信号BG2を保持
して後から入力した識別する信号BG2と比較して
一致を検出するマスタ装置確認手段（図示せず）
と、新たに入力したアドレス信号ADDR2が示す
アドレスが直前に入力した前記アドレス信号
ADDR2が示すアドレスに連続するアドレスに一
致するか否かを検出するアドレス連続確認手段
（図示せず）とを備える。
前記転送バツフア部３１1〜３１oの各々は、該
制御部３０の制御により、前記第２のシステム２
に属する装置２０1〜２０nの各々から前記第１の
システム１内の所定の装置へのデータ転送の際に
は、同一装置からの、アドレスが連続するデータ
を所定回数分蓄積した後、前記第１のシステム１
内の所定の装置に対して、ブロツク転送を行な
う。
制御部３０の制御により、前記第２のシステム２
に属する装置２０1〜２０nの各々から前記第１の
システム１内の所定の装置へのデータ転送の際に
は、同一装置からの、アドレスが連続するデータ
を所定回数分蓄積した後、前記第１のシステム１
内の所定の装置に対して、ブロツク転送を行な
う。
制御部３０は、第２のシステムに属する複数の
装置２０1〜２０nの各々からの転送要求を、それ
ぞれの装置を識別する転送要求信号BR2がバス２
１上に出力されることにより認識し、これに応じ
て、制御部３０は、該転送要求を許可し、該転送
要求を行なつた装置を識別する信号BG2を該第２
のバス２１上に出力する。上記の許可信号BG2に
応じて、第２のシステム２に属する複数の装置２
０1〜２０nの各々は、転送相手の装置のアドレス
を示すアドレス信号ADDR2を前記第２のバス２
１上に出力する。複数の転送バツフア部３１1〜
３１oの各々は、マスタ装置確認手段によつて、
初めに入力した前記識別する信号BG2を保持して
後から入力した識別する信号BG2と比較して一致
を検出し、更に、アドレス連続確認手段によつ
て、新たに入力したアドレス信号が示すアドレス
が直前に入力した前記アドレス信号が示すアドレ
スに連続するアドレスに一致するか否かを検出す
る。こうして、各転送バツフア部は、制御部３０
によつてバス２１の使用が許可されたデータ転送
要求のうち、第２のシステム２内の同一装置（該
転送バツフア部が直前まで扱つていたものと同一
の装置）からのものであつて、且つ、アドレスが
連続するデータ転送要求を認識し、この同一装置
からのアドレスが連続するデータ転送要求に対応
して該同一装置からバス２１を介して転送されて
くるデータを所定の回数分まで蓄積する。一つの
転送バツフア部に所定の回数分のデータが蓄積さ
れると、制御部３０は第１のバス１の支配権を獲
得する手続を行ない、上記の蓄積したデータを前
記第１のシステム１の所定の装置に対してブロツ
ク転送する。
装置２０1〜２０nの各々からの転送要求を、それ
ぞれの装置を識別する転送要求信号BR2がバス２
１上に出力されることにより認識し、これに応じ
て、制御部３０は、該転送要求を許可し、該転送
要求を行なつた装置を識別する信号BG2を該第２
のバス２１上に出力する。上記の許可信号BG2に
応じて、第２のシステム２に属する複数の装置２
０1〜２０nの各々は、転送相手の装置のアドレス
を示すアドレス信号ADDR2を前記第２のバス２
１上に出力する。複数の転送バツフア部３１1〜
３１oの各々は、マスタ装置確認手段によつて、
初めに入力した前記識別する信号BG2を保持して
後から入力した識別する信号BG2と比較して一致
を検出し、更に、アドレス連続確認手段によつ
て、新たに入力したアドレス信号が示すアドレス
が直前に入力した前記アドレス信号が示すアドレ
スに連続するアドレスに一致するか否かを検出す
る。こうして、各転送バツフア部は、制御部３０
によつてバス２１の使用が許可されたデータ転送
要求のうち、第２のシステム２内の同一装置（該
転送バツフア部が直前まで扱つていたものと同一
の装置）からのものであつて、且つ、アドレスが
連続するデータ転送要求を認識し、この同一装置
からのアドレスが連続するデータ転送要求に対応
して該同一装置からバス２１を介して転送されて
くるデータを所定の回数分まで蓄積する。一つの
転送バツフア部に所定の回数分のデータが蓄積さ
れると、制御部３０は第１のバス１の支配権を獲
得する手続を行ない、上記の蓄積したデータを前
記第１のシステム１の所定の装置に対してブロツ
ク転送する。
このように、本発明のバス接続システムにおい
ては、所定回数分のデータをまとめて転送するこ
とにより、第２のシステム２内の装置から第１の
システム１内の装置に対してデータを転送する際
の第１のバスの使用権獲得のための手続きの回数
が減少し、システム全体として、第１のバスの使
用権獲得のために費やされる時間が少なくなるこ
とにより、第１のバス１の使用可能時間も増加し
てシステムの高速処理に対する性能が向上する。
ては、所定回数分のデータをまとめて転送するこ
とにより、第２のシステム２内の装置から第１の
システム１内の装置に対してデータを転送する際
の第１のバスの使用権獲得のための手続きの回数
が減少し、システム全体として、第１のバスの使
用権獲得のために費やされる時間が少なくなるこ
とにより、第１のバス１の使用可能時間も増加し
てシステムの高速処理に対する性能が向上する。
〔転送バツフア部〕（第２図、第４図、第５図）
第２図は第１図の転送バツフア部３１1〜３１o
の構成例を示す図である。本図において、３２は
セレクタ、３３はマスタ装置確認手段、３４はア
ドレス連続確認手段、３５はAND回路、３６は
転送バツフア・レジスタ、３７は計数手段、３８
はタイマ手段である。
の構成例を示す図である。本図において、３２は
セレクタ、３３はマスタ装置確認手段、３４はア
ドレス連続確認手段、３５はAND回路、３６は
転送バツフア・レジスタ、３７は計数手段、３８
はタイマ手段である。
セレクタ３２は第１図の第２のシステム２内の
装置２０1〜２０nのうち転送要求を行い、後述す
るバス使用許可を受けた装置から出力されるリー
ドライト（Ｒ／Ｗ）信号、および後述する制御部
３０からの切替信号を制御信号として受けて、要
求されている転送が第１のシステム１内の所定の
装置からのデータの読出しに相当するとき、ある
いは全ての転送バツフア部が使用中のときは、セ
レクタ３２は第１のシステム１からのデータ線と
第２のシステムからのデータ線とをそのままスル
ーで接続する。また、第１のシステム１内の所定
の装置へのデータの書込みの際には、セレクタ３
２は、第１のシステム１からのデータ線と第２の
システム２からのデータ線との間に転送バツフ
ア・レジスタ３６が介在するように切替えられ
る。
装置２０1〜２０nのうち転送要求を行い、後述す
るバス使用許可を受けた装置から出力されるリー
ドライト（Ｒ／Ｗ）信号、および後述する制御部
３０からの切替信号を制御信号として受けて、要
求されている転送が第１のシステム１内の所定の
装置からのデータの読出しに相当するとき、ある
いは全ての転送バツフア部が使用中のときは、セ
レクタ３２は第１のシステム１からのデータ線と
第２のシステムからのデータ線とをそのままスル
ーで接続する。また、第１のシステム１内の所定
の装置へのデータの書込みの際には、セレクタ３
２は、第１のシステム１からのデータ線と第２の
システム２からのデータ線との間に転送バツフ
ア・レジスタ３６が介在するように切替えられ
る。
転送バツフア・レジスタ３６は後述するような
制御部３０からの制御によつて第２のシステム２
側から転送されたデータを所定回数分、あるい
は、所定時間の間、保持した後第１のシステム１
の所定の装置へ転送するものである。
制御部３０からの制御によつて第２のシステム２
側から転送されたデータを所定回数分、あるい
は、所定時間の間、保持した後第１のシステム１
の所定の装置へ転送するものである。
マスタ装置確認手段３３の構成は第４図に示さ
れている。第４図において、３３１はAND回路
の列、３３２はラツチ・ループ回路の列、そして
３３３は比較回路である。
れている。第４図において、３３１はAND回路
の列、３３２はラツチ・ループ回路の列、そして
３３３は比較回路である。
第４図において、BG2で示されるバス使用許可
信号は数ビツトからなるものであつて、第４図の
３３１は、この信号BG2の各ビツトが、それぞ
れ、一方の入力を動作開始信号とする２入力
AND回路の他方の入力となる構成を模式的に示
すものである。また、第４図は、同様に各々の
AND回路の出力が上記ラツチ・ループ回路の列
３３２を形成する１つのラツチ・ループ回路に印
加されることを略式的に示している。したがつ
て、AND回路の列３３１を形成するAND回路の
数、およびラツチ・ループ回路の列３３２を形成
するラツチ・ループ回路の数はそれぞれ、前記の
信号BG2のビツト数に等しい。比較回路３３３に
は、上記ラツチ・ループ回路の列３３２の各々の
ラツチ・ループ回路の出力からなる数ビツトの信
号と、信号BG2そのものとが２組の入力端子の一
方と他方に印加され、ここで両者が比較され、一
致すれば比較回路３３３は出力を“Ｈ”、不一致
ならば“Ｌ”とする。
信号は数ビツトからなるものであつて、第４図の
３３１は、この信号BG2の各ビツトが、それぞ
れ、一方の入力を動作開始信号とする２入力
AND回路の他方の入力となる構成を模式的に示
すものである。また、第４図は、同様に各々の
AND回路の出力が上記ラツチ・ループ回路の列
３３２を形成する１つのラツチ・ループ回路に印
加されることを略式的に示している。したがつ
て、AND回路の列３３１を形成するAND回路の
数、およびラツチ・ループ回路の列３３２を形成
するラツチ・ループ回路の数はそれぞれ、前記の
信号BG2のビツト数に等しい。比較回路３３３に
は、上記ラツチ・ループ回路の列３３２の各々の
ラツチ・ループ回路の出力からなる数ビツトの信
号と、信号BG2そのものとが２組の入力端子の一
方と他方に印加され、ここで両者が比較され、一
致すれば比較回路３３３は出力を“Ｈ”、不一致
ならば“Ｌ”とする。
バス使用許可信号BG2は、先に第８図の説明に
おいて述べたように、第２のシステム２内の装置
からのバス要求信号BR2に応答してシステム拡張
装置３より第２のバス２１上に出力されるもので
あつて、バス要求信号BR2を出力しバス使用許可
を得た第２のシステム２における装置を識別する
数ビツトのコードからなる信号である。したがつ
て、第４図のマスタ装置確認手段３３の構成は、
初めに動作開始信号が入力された時にラツチ・ル
ープ回路の列３３２に保持された信号BG2を、以
後入力された信号BG2と比較して一致するか否か
を出力する。
おいて述べたように、第２のシステム２内の装置
からのバス要求信号BR2に応答してシステム拡張
装置３より第２のバス２１上に出力されるもので
あつて、バス要求信号BR2を出力しバス使用許可
を得た第２のシステム２における装置を識別する
数ビツトのコードからなる信号である。したがつ
て、第４図のマスタ装置確認手段３３の構成は、
初めに動作開始信号が入力された時にラツチ・ル
ープ回路の列３３２に保持された信号BG2を、以
後入力された信号BG2と比較して一致するか否か
を出力する。
アドレス連続確認手段３４の構成は第５図に示
されている。第５図において、３４１はアドレス
保持加算回路、そして３４２は比較回路である。
信号ADDR2は、先に第８図の説明において述べ
たように、第２のシステム２内のバス使用許可を
得た装置が第２のバス２１上へ出力する、データ
転送先のアドレスを指定するアドレス信号であ
る。アドレス保持加算回路３４１は、上記アドレ
ス信号ADDR2をプリセツト入力端に印加し、後
述する制御部３０からの動作開始信号が有効のと
きこれを受けて該アドレス信号ADDR2をプリセ
ツトし、これを出力端に現わす。そして、同じく
後述する制御部３０からの、バツフア書込み制御
信号によつて、上記のセツトされた値を所定の値
増加させて出力に現わすもので、例えばプリセツ
タブルなカウンタを用いて実現できる。ところ
で、通常メモリ等のアドレス１はバイトのデータ
毎に割り当てられている。したがつて１回の転送
のデータ幅が２バイトであれば、連続するデータ
の転送の際に指定されるアドレスは２ずつ増加
し、データ幅が４バイトであれば４ずつ増加す
る。前記のアドレス保持・加算回路３４１におい
て増加させる所定の値は、上記の連続するデータ
の転送の際に指定される連続するアドレスの間の
差、例えば２または４等に定められる。こうして
アドレス保持・加算回路３４１の出力は、動作開
始信号が有効となるとき入力されたアドレス信号
ADDR2に等しくなり、以後、制御部３０よりバ
ツフア書込み制御信号を受ける毎にその出力を上
記の所定の値増加させる。そして、この出力は比
較回路３４２の一方の入力となる。比較回路３４
２の他方の入力端には第２のシステム２からのア
ドレス信号ADDR2が直接印加されており、これ
らの２つの信号が示すアドレスが一致するとき比
較回路３３３は出力を“Ｈ”とし、不一致のとき
は“Ｌ”とする。こうして、連続するデータ転送
のアドレス指定がなされたときには、アドレス連
続確認手段３４の出力は“Ｈ”、そうでないとき
は“Ｌ”となる。
されている。第５図において、３４１はアドレス
保持加算回路、そして３４２は比較回路である。
信号ADDR2は、先に第８図の説明において述べ
たように、第２のシステム２内のバス使用許可を
得た装置が第２のバス２１上へ出力する、データ
転送先のアドレスを指定するアドレス信号であ
る。アドレス保持加算回路３４１は、上記アドレ
ス信号ADDR2をプリセツト入力端に印加し、後
述する制御部３０からの動作開始信号が有効のと
きこれを受けて該アドレス信号ADDR2をプリセ
ツトし、これを出力端に現わす。そして、同じく
後述する制御部３０からの、バツフア書込み制御
信号によつて、上記のセツトされた値を所定の値
増加させて出力に現わすもので、例えばプリセツ
タブルなカウンタを用いて実現できる。ところ
で、通常メモリ等のアドレス１はバイトのデータ
毎に割り当てられている。したがつて１回の転送
のデータ幅が２バイトであれば、連続するデータ
の転送の際に指定されるアドレスは２ずつ増加
し、データ幅が４バイトであれば４ずつ増加す
る。前記のアドレス保持・加算回路３４１におい
て増加させる所定の値は、上記の連続するデータ
の転送の際に指定される連続するアドレスの間の
差、例えば２または４等に定められる。こうして
アドレス保持・加算回路３４１の出力は、動作開
始信号が有効となるとき入力されたアドレス信号
ADDR2に等しくなり、以後、制御部３０よりバ
ツフア書込み制御信号を受ける毎にその出力を上
記の所定の値増加させる。そして、この出力は比
較回路３４２の一方の入力となる。比較回路３４
２の他方の入力端には第２のシステム２からのア
ドレス信号ADDR2が直接印加されており、これ
らの２つの信号が示すアドレスが一致するとき比
較回路３３３は出力を“Ｈ”とし、不一致のとき
は“Ｌ”とする。こうして、連続するデータ転送
のアドレス指定がなされたときには、アドレス連
続確認手段３４の出力は“Ｈ”、そうでないとき
は“Ｌ”となる。
第２図の計数手段３７は、前記転送バツフア・
レジスタ３６に何回分の転送データが蓄積された
かを計数し、この計数を出力すると共に、さら
に、この計数が所定の値に達すると、これをリツ
プルキヤリ（RC）信号として出力するものであ
る。この計数手段３７はプリセツタブルなカウン
タによつて実現できる。上記の計数は、後述する
制御部３０からのバツフア書込み制御信号を計数
することにより行なわれる。
レジスタ３６に何回分の転送データが蓄積された
かを計数し、この計数を出力すると共に、さら
に、この計数が所定の値に達すると、これをリツ
プルキヤリ（RC）信号として出力するものであ
る。この計数手段３７はプリセツタブルなカウン
タによつて実現できる。上記の計数は、後述する
制御部３０からのバツフア書込み制御信号を計数
することにより行なわれる。
タイマ手段３８は、前記転送バツフア・レジス
タ３６に１回データが書込まれる毎にリセツトし
て新たに計時を開始するもので、予め設定されて
いる所定時間が経過するとこのことを知らせる時
間経過信号を出力する。
タ３６に１回データが書込まれる毎にリセツトし
て新たに計時を開始するもので、予め設定されて
いる所定時間が経過するとこのことを知らせる時
間経過信号を出力する。
〔制御部〕（第３図）
第３図は第１図の制御部の動作手順を示す図で
ある。
ある。
ステツプ３０１においては、第１図の複数の転
送バツフア部３１1〜３１oの中で転送バツフア・
レジスタ３６に所定回数分のデータが蓄えられた
ものがあるか否かを、前述の第２図の計数手段３
７のRC信号出力により確認する。
送バツフア部３１1〜３１oの中で転送バツフア・
レジスタ３６に所定回数分のデータが蓄えられた
ものがあるか否かを、前述の第２図の計数手段３
７のRC信号出力により確認する。
もしRC信号を受信していないならば、ステツ
プ３０２において、前述の第２図のタイマ手段３
８からの、所定時間の経過を示す時間経過信号の
出力の有無を確認する。
プ３０２において、前述の第２図のタイマ手段３
８からの、所定時間の経過を示す時間経過信号の
出力の有無を確認する。
ステツプ３０１および３０２のいずれかにおい
て、それぞれRC信号、あるいは時間経過信号の
いずれかを受信すると、ステツプ３０３に進ん
で、これらの信号を出力した転送バツフア部内の
転送バツフア・レジスタ３６内に蓄えられている
データを第１のシステム１の前記の所定の装置に
ブロツク転送する。このとき制御部３０は該転送
バツフア・レジスタ３６の読出し制御を行なう。
また、転送回数は、計数手段３７の計数出力が示
す回数とする。転送が終ると、上記転送バツフア
部内の計数手段３７およびタイマ手段３８をリセ
ツトしてステツプ３０１に戻る。
て、それぞれRC信号、あるいは時間経過信号の
いずれかを受信すると、ステツプ３０３に進ん
で、これらの信号を出力した転送バツフア部内の
転送バツフア・レジスタ３６内に蓄えられている
データを第１のシステム１の前記の所定の装置に
ブロツク転送する。このとき制御部３０は該転送
バツフア・レジスタ３６の読出し制御を行なう。
また、転送回数は、計数手段３７の計数出力が示
す回数とする。転送が終ると、上記転送バツフア
部内の計数手段３７およびタイマ手段３８をリセ
ツトしてステツプ３０１に戻る。
ステツプ３０１、およびステツプ３０２におい
て、RC信号も時間経過信号も出力されないとき
には、ステツプ３０５に進み、第２のシステム２
に属する装置２０1〜２０nのいずれかからバス支
配権要求信号BR2が第２のバス２１上に出力され
ているか否かを確認する。
て、RC信号も時間経過信号も出力されないとき
には、ステツプ３０５に進み、第２のシステム２
に属する装置２０1〜２０nのいずれかからバス支
配権要求信号BR2が第２のバス２１上に出力され
ているか否かを確認する。
ステツプ３０５において、バス支配権要求信号
BR2が第２のバス２１に出力されている場合、制
御部３０はこれを受信して、他の装置からのバス
支配権要求信号や優先順位等に従つたバス使用権
獲得の手順を行なつた後、バス使用権が得られる
と、ステツプ３０６にて、該バス支配権要求信号
BR2に応答する、該バス支配権要求信号を出力し
た装置を示すコードの形のバス使用許可信号BG2
を第２のバス２１上に出力する。
BR2が第２のバス２１に出力されている場合、制
御部３０はこれを受信して、他の装置からのバス
支配権要求信号や優先順位等に従つたバス使用権
獲得の手順を行なつた後、バス使用権が得られる
と、ステツプ３０６にて、該バス支配権要求信号
BR2に応答する、該バス支配権要求信号を出力し
た装置を示すコードの形のバス使用許可信号BG2
を第２のバス２１上に出力する。
第２のシステム２においては、前記バス使用許
可信号BG2を受けた装置は、第１のシステム１へ
データを転送するために、第１のシステム１内の
転送先（前記所定の装置、例えばメモリ）のアド
レスを指定するアドレス信号ADDR2、そして、
転送すべきデータ信号DATA2、さらに、リー
ド・ライト信号（Ｒ／Ｗ）を第２のバス２１上に
出力する。こうして、システム拡張装置３内の複
数の転送バツフア部３１1〜３１oの各々における
第２のシステム側には第２図に示したようなデー
タ信号DATA2、リード・ライト信号（Ｒ／Ｗ）、
バス使用許可信号BG2、そしてアドレス信号
ADDR2が第２のバス２１より印加される。
可信号BG2を受けた装置は、第１のシステム１へ
データを転送するために、第１のシステム１内の
転送先（前記所定の装置、例えばメモリ）のアド
レスを指定するアドレス信号ADDR2、そして、
転送すべきデータ信号DATA2、さらに、リー
ド・ライト信号（Ｒ／Ｗ）を第２のバス２１上に
出力する。こうして、システム拡張装置３内の複
数の転送バツフア部３１1〜３１oの各々における
第２のシステム側には第２図に示したようなデー
タ信号DATA2、リード・ライト信号（Ｒ／Ｗ）、
バス使用許可信号BG2、そしてアドレス信号
ADDR2が第２のバス２１より印加される。
ここで、ステツプ３０７において制御部３０
は、前記リード・ライト信号（Ｒ／Ｗ）によつ
て、上記のバス要求がデータ書込み要求であるの
か、あるいは、データ読出し要求であるのかを確
認する。もし、データ書込み要求でなければ、前
述の第２図の転送バツフア部内のセレクタ３２は
該Ｒ／Ｗ信号の制御によつて、第１のシステム１
からのデータ線と第２のシステム２からのデータ
線とをそのまま接続するように切替えられる。そ
して、制御部は、本発明に関係しない通常の手順
によつて第２のシステム２内の装置からの１回の
データ転送要求毎に第１のバス１１の使用権獲得
の手順を行なつて、従来通りのデータ転送のシー
ケンスを行なう。また、この場合、本発明に関わ
る手順としては、ステツプ３０２に進んで、上述
のステツプ３０５，３０６等の手順を実行してい
る間にタイマ手段３８の出力が現われていないか
どうかチエツクする。
は、前記リード・ライト信号（Ｒ／Ｗ）によつ
て、上記のバス要求がデータ書込み要求であるの
か、あるいは、データ読出し要求であるのかを確
認する。もし、データ書込み要求でなければ、前
述の第２図の転送バツフア部内のセレクタ３２は
該Ｒ／Ｗ信号の制御によつて、第１のシステム１
からのデータ線と第２のシステム２からのデータ
線とをそのまま接続するように切替えられる。そ
して、制御部は、本発明に関係しない通常の手順
によつて第２のシステム２内の装置からの１回の
データ転送要求毎に第１のバス１１の使用権獲得
の手順を行なつて、従来通りのデータ転送のシー
ケンスを行なう。また、この場合、本発明に関わ
る手順としては、ステツプ３０２に進んで、上述
のステツプ３０５，３０６等の手順を実行してい
る間にタイマ手段３８の出力が現われていないか
どうかチエツクする。
ステツプ３０７において、データ書込みである
場合は、ステツプ３０８に進んで、第１図のシス
テム拡張装置３内の複数の転送バツフア部３１1
〜３１oのうち、使用中の（第２図の転送バツフ
ア・レジスタ３６にデータを保持している）もの
があるか否かを確認する。転送バツフア部３１1
〜３１oが使用中か否かは、例えば第２図の計数
手段３７の計数出力によつて知ることができる。
場合は、ステツプ３０８に進んで、第１図のシス
テム拡張装置３内の複数の転送バツフア部３１1
〜３１oのうち、使用中の（第２図の転送バツフ
ア・レジスタ３６にデータを保持している）もの
があるか否かを確認する。転送バツフア部３１1
〜３１oが使用中か否かは、例えば第２図の計数
手段３７の計数出力によつて知ることができる。
ステツプ３０８において、もし使用中のものが
あれば、ステツプ３０９に進んで今度は、第２図
のAND回路３５の出力を確認して、マスタ装置
確認手段３３、あるいはアドレス連続確認手段３
４のいずれかの出力が不一致を示していないかど
うかをチエツクする。このチエツクは使用中の全
ての転送バツフア部について行なう。
あれば、ステツプ３０９に進んで今度は、第２図
のAND回路３５の出力を確認して、マスタ装置
確認手段３３、あるいはアドレス連続確認手段３
４のいずれかの出力が不一致を示していないかど
うかをチエツクする。このチエツクは使用中の全
ての転送バツフア部について行なう。
もしステツプ３０９において、マスタ装置確認
手段３３およびアドレス連続確認手段３４の出力
が共に一致するものがあれば、ステツプ３１２に
進んで、その転送バツフア部内の転送バツフア・
レジスタ３１２にバツフア書込み制御信号を送付
し、書込みを終えるとステツプ３０１に戻る。
手段３３およびアドレス連続確認手段３４の出力
が共に一致するものがあれば、ステツプ３１２に
進んで、その転送バツフア部内の転送バツフア・
レジスタ３１２にバツフア書込み制御信号を送付
し、書込みを終えるとステツプ３０１に戻る。
ステツプ３０９において、全ての使用中の転送
バツフア部において、マスタ装置確認手段３３、
あるいはアドレス連続確認手段３４のいずれかの
出力が不一致を示すときは、ステツプ３１０に進
んで、システム拡張装置３内の転送バツフア部の
中に空のもの（使用中でないもの）があるか否か
をチエツクする。
バツフア部において、マスタ装置確認手段３３、
あるいはアドレス連続確認手段３４のいずれかの
出力が不一致を示すときは、ステツプ３１０に進
んで、システム拡張装置３内の転送バツフア部の
中に空のもの（使用中でないもの）があるか否か
をチエツクする。
ステツプ３１０にて空の転送バツフア部が無け
れば、ステツプ３１３に進んで、第２図のセレク
タ３２を切替信号により切換えて、第１のシステ
ム１と第２のシステム２のデータ線を直接接続
し、今回のデータ転送に関しては従来の手順で転
送し、ステツプ３０２に戻る。
れば、ステツプ３１３に進んで、第２図のセレク
タ３２を切替信号により切換えて、第１のシステ
ム１と第２のシステム２のデータ線を直接接続
し、今回のデータ転送に関しては従来の手順で転
送し、ステツプ３０２に戻る。
ステツプ３１０にて、空の転送バツフア部があ
れば、ステツプ３１１に進んで、これらの空の転
送バツフア部３１1〜３１oのうちの１つを選んで
これを動作させるために、動作開始信号を出力す
る。前述のように、第２図の構成において、有効
な動作開始信号が印加されると、第２のバス２１
より印加されていた、バス使用許可信号BG2およ
びアドレス信号ADDR2が、それぞれ、前述のマ
スタ装置確認手段３３およびアドレス連続確認手
段３４に保持される。
れば、ステツプ３１１に進んで、これらの空の転
送バツフア部３１1〜３１oのうちの１つを選んで
これを動作させるために、動作開始信号を出力す
る。前述のように、第２図の構成において、有効
な動作開始信号が印加されると、第２のバス２１
より印加されていた、バス使用許可信号BG2およ
びアドレス信号ADDR2が、それぞれ、前述のマ
スタ装置確認手段３３およびアドレス連続確認手
段３４に保持される。
そして、ステツプ３１２に進んで、第２図の転
送バツフア・レジスタ３６に対するバツフア書込
み制御信号を出力する。こうして転送バツフア・
レジスタ３６の第２のシステム２側に印加されて
いた前記のデータ信号DATA2は転送バツフア・
レジスタ３６内に書込まれる。第２図に示される
ように、バツフア書込み制御信号は、その他に、
計数手段３７をカウント・アツプし、タイマ手段
３８をリセツトして計時開始させ、さらに、第５
図に示されるように、アドレス連続確認手段３４
のアドレス保持・加算回路３４１の出力を所定の
値増加させる。そして、再びステツプ３０１に戻
る。
送バツフア・レジスタ３６に対するバツフア書込
み制御信号を出力する。こうして転送バツフア・
レジスタ３６の第２のシステム２側に印加されて
いた前記のデータ信号DATA2は転送バツフア・
レジスタ３６内に書込まれる。第２図に示される
ように、バツフア書込み制御信号は、その他に、
計数手段３７をカウント・アツプし、タイマ手段
３８をリセツトして計時開始させ、さらに、第５
図に示されるように、アドレス連続確認手段３４
のアドレス保持・加算回路３４１の出力を所定の
値増加させる。そして、再びステツプ３０１に戻
る。
さて、ステツプ３０８に戻つて、ここで全ての
転送バツフア部が空であつた場合についても、上
述の場合と同様にステツプ３１１、およびステツ
プ３１２の処理を実行する。
転送バツフア部が空であつた場合についても、上
述の場合と同様にステツプ３１１、およびステツ
プ３１２の処理を実行する。
なお、以上述べた制御部３０によるシーケンス
制御は簡単な論理回路により実現可能である。
制御は簡単な論理回路により実現可能である。
〔転送のタイミング〕（第６図、第７図）
第６図、および第７図は、転送バツフア・レジ
スタ３６に蓄えるデータの回数を４、タイマ手段
３８の設定時間をＴとしたときのデータ転送のタ
イミングを示すものである。
スタ３６に蓄えるデータの回数を４、タイマ手段
３８の設定時間をＴとしたときのデータ転送のタ
イミングを示すものである。
信号BR1，BG1，BBSY1，DATA1，BR2，
BG2，BBSY2、およびDATA2の意味は、先に述
べた第８図の場合と同じである。なお、第６図お
よび第７図の第１のバスおよび第２のバスは第８
図の基本バスおよび拡張バスに対応する。また、
timerはタイマ手段３８の計時を示す。
BG2，BBSY2、およびDATA2の意味は、先に述
べた第８図の場合と同じである。なお、第６図お
よび第７図の第１のバスおよび第２のバスは第８
図の基本バスおよび拡張バスに対応する。また、
timerはタイマ手段３８の計時を示す。
第６図において、まず第２のシステム２のいず
れかの装置よりバス支配権要求信号BR2が第２の
バス２１上に出力されると、システム拡張装置３
の制御部３０は第２のバス２１のバス使用権獲得
の手順を行ない、バス使用権が得られると前記の
バス要求信号を出力した装置に対してバス使用許
可信号BG2を出力する。該装置はこれを受けて、
第２のバス２１上にバス使用中であることを示す
信号BBSY2を出力し、次に第２のバス２１上に
転送すべきデータＤ１を出力する。このデータは
前述の手順によつてシステム拡張装置３内のいず
れかの転送バツフア部に保持される。このときタ
イマ手段３８が計時を開始するが、第６図は、前
記の設定時間Ｔに達する前に後に続く転送データ
Ｄ２，Ｄ３、…がシステム拡張装置３内の同一の
転送バツフア部に書込まれ、タイマ手段３８がリ
セツトされ、計時が再度開始される場合について
示すものである。したがつて第６図においては、
転送バツフア部へのデータ書込みの時間間隔を
t1，t2，t3とすると、t1，t2，t3＜Ｔが成立してい
る。このようにして、転送バツフア部にＤ１，Ｄ
２，Ｄ３，Ｄ４の４回分のデータが保持されると
計数手段３７は前述のRC信号を出力し、これに
応じて制御部３０は第１のバス１１の使用権を獲
得するために、第１のバス１１上にバス要求信号
BR1を出力する。第１のシステム１におけるバ
ス・アービトレーシヨンを行なう手段（例えば
CPU、バス・アービタ等）は、これを受けて、
他の装置からのバス要求との調停をとつた上で、
制御部３０に対しバス使用許可信号BG1を出力す
る。制御部はこれを受けると、第１のバス１１上
にバス使用中であることを示す信号BBSY1を出
力して、前記の転送バツフア部に保持されている
データＤ１，Ｄ２，Ｄ３，Ｄ４を第１のシステム
１内の前記所定の装置に対してブロツク転送す
る。
れかの装置よりバス支配権要求信号BR2が第２の
バス２１上に出力されると、システム拡張装置３
の制御部３０は第２のバス２１のバス使用権獲得
の手順を行ない、バス使用権が得られると前記の
バス要求信号を出力した装置に対してバス使用許
可信号BG2を出力する。該装置はこれを受けて、
第２のバス２１上にバス使用中であることを示す
信号BBSY2を出力し、次に第２のバス２１上に
転送すべきデータＤ１を出力する。このデータは
前述の手順によつてシステム拡張装置３内のいず
れかの転送バツフア部に保持される。このときタ
イマ手段３８が計時を開始するが、第６図は、前
記の設定時間Ｔに達する前に後に続く転送データ
Ｄ２，Ｄ３、…がシステム拡張装置３内の同一の
転送バツフア部に書込まれ、タイマ手段３８がリ
セツトされ、計時が再度開始される場合について
示すものである。したがつて第６図においては、
転送バツフア部へのデータ書込みの時間間隔を
t1，t2，t3とすると、t1，t2，t3＜Ｔが成立してい
る。このようにして、転送バツフア部にＤ１，Ｄ
２，Ｄ３，Ｄ４の４回分のデータが保持されると
計数手段３７は前述のRC信号を出力し、これに
応じて制御部３０は第１のバス１１の使用権を獲
得するために、第１のバス１１上にバス要求信号
BR1を出力する。第１のシステム１におけるバ
ス・アービトレーシヨンを行なう手段（例えば
CPU、バス・アービタ等）は、これを受けて、
他の装置からのバス要求との調停をとつた上で、
制御部３０に対しバス使用許可信号BG1を出力す
る。制御部はこれを受けると、第１のバス１１上
にバス使用中であることを示す信号BBSY1を出
力して、前記の転送バツフア部に保持されている
データＤ１，Ｄ２，Ｄ３，Ｄ４を第１のシステム
１内の前記所定の装置に対してブロツク転送す
る。
第７図に示されるケースにおいては、第２のシ
ステム２内のある装置からシステム拡張装置３内
の転送バツフア部に、前述のような手順でＤ１′
およびＤ２′のデータが保持された後、タイマ手
段３８における前記の設定時間Ｔが経過しても次
のデータが書込まれないことにより、タイマ手段
３８より前記時間経過信号が出力され、これに応
じて制御部３０は、前述の第６図の場合と同様
に、転送バツフア部に保持されていたデータＤ
１′，Ｄ２′を、第１のシステム１内の前記所定の
装置に対してブロツク転送する。
ステム２内のある装置からシステム拡張装置３内
の転送バツフア部に、前述のような手順でＤ１′
およびＤ２′のデータが保持された後、タイマ手
段３８における前記の設定時間Ｔが経過しても次
のデータが書込まれないことにより、タイマ手段
３８より前記時間経過信号が出力され、これに応
じて制御部３０は、前述の第６図の場合と同様
に、転送バツフア部に保持されていたデータＤ
１′，Ｄ２′を、第１のシステム１内の前記所定の
装置に対してブロツク転送する。
以上述べたように第１図〜第５図に示される構
成によれば、第１のバスを中心とする第１のシス
テムにシステム拡張装置を介してシステム拡張の
ための第２のバスを接続して、この第２のバスに
増設する装置を接続してなるシステムにおいて、
増設された装置から第１のシステム内の装置へデ
ータを転送する際に、第１のバスにおいて、バス
使用権獲得のために費される時間を少なくするこ
とができ、これによつてシステム全体の処理能力
を向上させることができる。
成によれば、第１のバスを中心とする第１のシス
テムにシステム拡張装置を介してシステム拡張の
ための第２のバスを接続して、この第２のバスに
増設する装置を接続してなるシステムにおいて、
増設された装置から第１のシステム内の装置へデ
ータを転送する際に、第１のバスにおいて、バス
使用権獲得のために費される時間を少なくするこ
とができ、これによつてシステム全体の処理能力
を向上させることができる。
本発明によるバス接続システムによれば基本バ
スに拡張バスを接続して増設した装置から基本バ
スに接続される装置に対してデータ転送を行なう
際に基本バスの使用権獲得のシーケンスのために
費される時間を少なくすることにより、システム
の高速な処理能力を向上させることができる。
スに拡張バスを接続して増設した装置から基本バ
スに接続される装置に対してデータ転送を行なう
際に基本バスの使用権獲得のシーケンスのために
費される時間を少なくすることにより、システム
の高速な処理能力を向上させることができる。
第１図は本発明の基本的構成を示す図、第２図
は転送バツフア部の構成例を示す図、第３図は制
御部の動作手順を示す図、第４図はマスタ装置確
認手段の構成例を示す図、第５図はアドレス連続
確認手段の構成例を示す図、第６図および第７図
は本発明の実施例におけるデータ転送のタイミン
グ図、第８図は従来のデータ転送のタイミング
図、そして第９図はバス接続システムの一例の全
体構成図である。 （符号の説明）、１…第１のシステム、２…第
２のシステム、３，３′…システム拡張装置、１
０1〜１０l…第１のバスに接続される装置、１１
…第１のバス、１２…CPU、１３…メモリ、２
０1〜２０n…第２のバスに接続される装置、２１
…第２のバス、３０…制御部、３１1〜３１o…転
送バツフア部、３２…セレクタ、３３…マスタ装
置確認手段、３４…アドレス連続確認手段、３５
…AND回路、３６…転送バツフア・レジスタ、
３７…計数手段、３８…タイマ手段、３３１…
AND回路の列、３３２…ラツチ・ループ回路の
列、３３３，３４２…比較回路、３４１…アドレ
ス保持・加算回路。
は転送バツフア部の構成例を示す図、第３図は制
御部の動作手順を示す図、第４図はマスタ装置確
認手段の構成例を示す図、第５図はアドレス連続
確認手段の構成例を示す図、第６図および第７図
は本発明の実施例におけるデータ転送のタイミン
グ図、第８図は従来のデータ転送のタイミング
図、そして第９図はバス接続システムの一例の全
体構成図である。 （符号の説明）、１…第１のシステム、２…第
２のシステム、３，３′…システム拡張装置、１
０1〜１０l…第１のバスに接続される装置、１１
…第１のバス、１２…CPU、１３…メモリ、２
０1〜２０n…第２のバスに接続される装置、２１
…第２のバス、３０…制御部、３１1〜３１o…転
送バツフア部、３２…セレクタ、３３…マスタ装
置確認手段、３４…アドレス連続確認手段、３５
…AND回路、３６…転送バツフア・レジスタ、
３７…計数手段、３８…タイマ手段、３３１…
AND回路の列、３３２…ラツチ・ループ回路の
列、３３３，３４２…比較回路、３４１…アドレ
ス保持・加算回路。
Claims (1)
- 【特許請求の範囲】 １ 第１のバス１１に、データのやりとりを行な
う装置１０1〜１０Lを接続してなる第１のシステ
ム１と、第２のバス２１に、データのやりとりを
行なう装置２０1〜２０nを接続してなる第２のシ
ステム２と、該第１のシステム１および第２のシ
ステム２を接続するシステム拡張装置３とからな
るバス接続システムにおいて、 前記システム拡張装置３は、複数の転送バツフ
ア部３１1〜３１oと、該複数の転送バツフア部３
１1〜３１oの動作の制御を行なう制御部３０とを
備え、 前記第２のシステム２に属する複数の装置２０
１〜２０nの各々は、前記転送要求を行なう際に
は、該転送要求を示すと共に、該転送要求を行う
装置を識別する転送要求信号BR2を前記第２のバ
ス２１上に出力し、 前記制御部３０は該転送要求を許可することを
示すと共に該転送要求を行なつた装置を識別する
許可信号BG2を該第２のバス２１上に出力し、 前記第２のシステム２に属する複数の装置２０
１〜２０nの各々は、前記許可信号に応じて、転送
相手の装置のアドレスを示すアドレス信号
ADDR2を前記第２のバス２１上に出力し、 前記複数の転送バツフア部３１1〜３１oの各々
は、初めに入力した前記識別する信号BG2を保持
して後から入力した識別する信号BG2と比較して
一致を検出するマスタ装置確認手段３３と、新た
に入力した前記アドレス信号が示すアドレスが直
前に入力した前記アドレス信号が示すアドレスに
連続するアドレスに一致するか否かを検出するア
ドレス連続確認手段３４とを備え、 前記転送バツフア部３１1〜３１oの各々は、前
記第２のシステム２に属する装置２０1〜２０nの
各々から前記第１のシステム１内の所定の装置へ
のデータ転送の際に、同一装置からの、アドレス
が連続するデータを所定回数分蓄積した後、該所
定の装置へブロツク転送することを特徴とするバ
ス接続システム。 ２ 前記転送バツフア部３０1〜３０nの各々は、
データが蓄積された後所定時間経過すると、蓄積
していたデータを前記所定の装置へブロツク転送
する特許請求の範囲第１項記載のバス接続システ
ム。 ３ 前記転送バツフア部３１1〜３１oの各々は、
前記制御部３０の制御によつて印加されたデータ
の書込み、あるいは、保持されたデータの読出し
を行なう転送バツフア・レジスタ３６と、該転送
バツフア・レジスタ３６へのデータの書込みの回
数を計数し前記所定の回数に達すると対応する出
力を発生する計数手段３７とを有する特許請求の
範囲第１または２項のいずれかに記載のバス接続
システム。 ４ 前記転送バツフア部３１1〜３１oの各々は、
前記転送バツフア・レジスタ３６へのデータ書込
み時にリセツトされ計時を開始するタイマ手段３
８を有する特許請求の範囲第１〜３項のいずれか
に記載のバス接続システム。 ５ 前記制御部３０は、前記マスタ装置確認手段
３３およびアドレス連続確認手段３４の出力が共
に一致を示すならば、前記転送バツフア・レジス
タ３６へのデータの書込み制御を行なう特許請求
の範囲第３または４項のいずれかに記載のバス接
続システム。 ６ 前記制御部３０は、前記計数手段３７から、
前記所定の回数に到達したことに対応する出力を
受けると、前記転送バツフア・レジスタ３６に保
持されたデータを該所定の回数読出して前記第１
のシステム１内の所定の装置へブロツク転送する
特許請求の範囲第５項に記載のバス接続システ
ム。 ７ 前記制御部３０は、前記タイマ手段３８から
前記所定時間の経過を示す出力を受けると、前記
転送バツフア・レジスタ３６に保持されたデータ
を前記計数手段３７の計数出力に等しい回数読出
して前記第１のシステム１内の所定の装置へブロ
ツク転送する特許請求の範囲第５または６項のい
ずれかに記載のバス接続システム。 ８ 前記転送バツフア部３１1〜３１oの各々は、
前記第２のシステム２に属する装置からのデータ
転送時には、第１のシステム１からのデータ線と
第２のシステム２からのデータ線との間に転送バ
ツフア・レジスタ３６を介在させ、該所定の装置
からのデータの読出し時には、両データ線をその
まま接続するセレクタ３２を有する特許請求の範
囲第１〜７項のいずれかに記載のバス接続システ
ム。 ９ 前記制御部３０は、前記第２のシステム２内
の装置２０1〜２０nからのデータ読出し時には、
前記識別する信号を出力した後、未使用の転送バ
ツフア部３１1〜３１oに属する前記マスタ装置確
認手段３３および前記アドレス連続確認手段３４
の動作を開始させるように制御する特許請求の範
囲第１〜８項のいずれかに記載のバス接続システ
ム。 １０ 前記制御部３０は、前記マスタ装置確認手
段３３、あるいは前記アドレス連続確認手段３４
のいずれかが不一致を示す信号を出力するときに
は、他の未使用の転送バツフア部に属する前記マ
スタ装置確認手段３３およびアドレス連続確認手
段３４の動作を開始させるように制御する特許請
求の範囲第１〜９項のいずれかに記載のバス接続
システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28206387A JPH01124045A (ja) | 1987-11-10 | 1987-11-10 | バス接続システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28206387A JPH01124045A (ja) | 1987-11-10 | 1987-11-10 | バス接続システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01124045A JPH01124045A (ja) | 1989-05-16 |
| JPH0461388B2 true JPH0461388B2 (ja) | 1992-09-30 |
Family
ID=17647665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28206387A Granted JPH01124045A (ja) | 1987-11-10 | 1987-11-10 | バス接続システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01124045A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5318080B2 (ja) * | 2010-12-10 | 2013-10-16 | 三菱電機株式会社 | データ処理装置 |
| JP5387993B2 (ja) * | 2011-04-19 | 2014-01-15 | 日本電気株式会社 | データ転送制御装置、データ転送制御方法、およびコンピュータシステム |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6116357A (ja) * | 1984-07-02 | 1986-01-24 | Oki Electric Ind Co Ltd | デ−タ転送装置 |
-
1987
- 1987-11-10 JP JP28206387A patent/JPH01124045A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6116357A (ja) * | 1984-07-02 | 1986-01-24 | Oki Electric Ind Co Ltd | デ−タ転送装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01124045A (ja) | 1989-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4096572A (en) | Computer system with a memory access arbitrator | |
| US4999769A (en) | System with plural clocks for bidirectional information exchange between DMA controller and I/O devices via DMA bus | |
| US5515523A (en) | Method and apparatus for arbitrating conflicts by monitoring number of access requests per unit of time in multiport memory systems | |
| JPS62115564A (ja) | インタ−フエ−ス回路 | |
| WO1995020192A1 (en) | Bus deadlock avoidance during master split-transactions | |
| US5067075A (en) | Method of direct memory access control | |
| JPH04328936A (ja) | 通信システム | |
| US7203781B2 (en) | Bus architecture with primary bus and secondary or slave bus wherein transfer via DMA is in single transfer phase engagement of primary bus | |
| JPH0461388B2 (ja) | ||
| EP0378422B1 (en) | Look ahead bus transfer request | |
| JPS61166647A (ja) | マイクロプロセツサ装置およびアドレス可能なメモリから情報を読出すためのアクセス方法 | |
| JPS61217858A (ja) | デ−タ伝送装置 | |
| US20100153610A1 (en) | Bus arbiter and bus system | |
| US6345332B1 (en) | Bus interchange apparatus and dual system for accessing a fault information register without regard to buffer conditions | |
| KR100199033B1 (ko) | 절충식 pci버스용 다중 인터럽트 제어장치 및 방법 | |
| JPS6367702B2 (ja) | ||
| JP3371978B2 (ja) | 情報処理装置 | |
| JPS6028021B2 (ja) | デ−タ転送制御方式 | |
| KR0121973B1 (ko) | 전전자 교환기에 있어서 프로세서 보드간의 공통버스 중재회로 | |
| JPH09259071A (ja) | 通信制御装置 | |
| JPH07109599B2 (ja) | 処理システムの情報転送装置 | |
| JP2573790B2 (ja) | 転送制御装置 | |
| EP1459191B1 (en) | Communication bus system | |
| JP2632049B2 (ja) | マルチプロセッサシステム | |
| JP2860733B2 (ja) | バス接続装置 |