JP2860733B2 - バス接続装置 - Google Patents
バス接続装置Info
- Publication number
- JP2860733B2 JP2860733B2 JP4091902A JP9190292A JP2860733B2 JP 2860733 B2 JP2860733 B2 JP 2860733B2 JP 4091902 A JP4091902 A JP 4091902A JP 9190292 A JP9190292 A JP 9190292A JP 2860733 B2 JP2860733 B2 JP 2860733B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- access
- signal
- connection device
- microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Debugging And Monitoring (AREA)
- Bus Control (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、バス接続装置に係わ
り、特に、各々独立した２つ以上の共有バスをアクセス
接続するバス接続装置に関する。
り、特に、各々独立した２つ以上の共有バスをアクセス
接続するバス接続装置に関する。
【０００２】
【従来の技術】通常、各々独立した２つ以上の共有バス
間をアクセスするとき、バス接続装置を利用して行なっ
ている。このバス接続装置を含むシステム構成の概略を
図２に示す。図２において、通信インタフェース装置１
００のマイコンバス１１０と多回線通信制御装置２００
のＩ／Ｏバス２０１はバス接続装置１２１を介してアク
セスする。ここで、マイコンバス１１０のＭＰＵ１３０
からＩ／Ｏバスの通信制御装置２２１６をアクセスする
場合について説明をする。ＭＰＵ１３０は、マイコンバ
ス１１０に接続されたバス接続装置１２１からバス占有
要求がなければ、マイコンバス１１０を占有しているの
で、マイコンバス１１０に通信制御装置２２１６をアク
セスすることを示すアドレスの信号Ａ１をマイコンバス
に出力する。信号Ａ１を受けたバス接続装置１２１は、
Ｉ／Ｏバス２１０のバス占有制御装置２３０にバス要求
信号Ｒ２１７を出力する。バス占有制御装置２３０は、
Ｉ／Ｏバス２１０が空き状態であれば、バス接続装置１
２１に対し、バス占有許可信号Ｇ２１７を返す。これを
受け、Ｉ／Ｏバス２１０を占有したバス接続装置１２１
は、Ｉ／Ｏバス２１０に通信制御装置２２１６をアクセ
スすることを示すアドレスの信号Ａ２をＩ／Ｏバスに出
力し、当該アクセスが終了する。同様に、図３により、
Ｉ／Ｏバス２１０の通信制御装置２２０１がマイコンバ
ス１１０のメモリ１４０をアクセスする場合を説明す
る。通信制御装置２２０１は、Ｉ／Ｏバスを占有する
為、バス占有制御装置２３０に対し、バス占有要求信号
Ｒ２０１を出力する。バス占有制御装置２３０は、Ｉ／
Ｏバス２１０が空き状態であれば、バス占有許可信号Ｇ
２０１を返す。これにより、通信制御装置２２０１は、
Ｉ／Ｏバス２１０にメモリ１４０をアクセスすることを
示すアドレスの信号Ａ２をＩ／Ｏバスに出力する。信号
Ａ２を受けたバス接続装置１２１は、ＭＰＵ１３０に対
し、マイコンバス１１０の占有要求信号Ｒ１を出力す
る。ＭＰＵ１３０はこれに対してバス占有許可信号Ｇ１
を返す。これを受けたバス接続装置１２１は、マイコン
バス１１０にメモリ１４０をアクセスすることを示すア
ドレス信号Ａ１をマイコンバスに出力し、当該アクセス
が終了する。以上、ＭＰＵ１３０が通信制御装置２２１
６をアクセスする場合と、通信制御装置２２０がメモリ
１４０をアクセスする場合の各動作を説明した。しか
し、上記２つのアクセスが同時に発生した場合、すなわ
ち、各々の動作が、ＭＰＵ１３０はマイコンバス１１０
にアドレス信号Ａ１を出力する状態、通信制御装置２２
０１はＩ／Ｏバス２１０にアドレス信号Ａ２を出力する
状態まで進んだ場合、お互いが次の動作で要求する相手
側バスは、既に通信制御装置２２０１またはＭＰＵ１３
０により占有されている為、両者とも動作が進まなくな
る、という問題がある。
間をアクセスするとき、バス接続装置を利用して行なっ
ている。このバス接続装置を含むシステム構成の概略を
図２に示す。図２において、通信インタフェース装置１
００のマイコンバス１１０と多回線通信制御装置２００
のＩ／Ｏバス２０１はバス接続装置１２１を介してアク
セスする。ここで、マイコンバス１１０のＭＰＵ１３０
からＩ／Ｏバスの通信制御装置２２１６をアクセスする
場合について説明をする。ＭＰＵ１３０は、マイコンバ
ス１１０に接続されたバス接続装置１２１からバス占有
要求がなければ、マイコンバス１１０を占有しているの
で、マイコンバス１１０に通信制御装置２２１６をアク
セスすることを示すアドレスの信号Ａ１をマイコンバス
に出力する。信号Ａ１を受けたバス接続装置１２１は、
Ｉ／Ｏバス２１０のバス占有制御装置２３０にバス要求
信号Ｒ２１７を出力する。バス占有制御装置２３０は、
Ｉ／Ｏバス２１０が空き状態であれば、バス接続装置１
２１に対し、バス占有許可信号Ｇ２１７を返す。これを
受け、Ｉ／Ｏバス２１０を占有したバス接続装置１２１
は、Ｉ／Ｏバス２１０に通信制御装置２２１６をアクセ
スすることを示すアドレスの信号Ａ２をＩ／Ｏバスに出
力し、当該アクセスが終了する。同様に、図３により、
Ｉ／Ｏバス２１０の通信制御装置２２０１がマイコンバ
ス１１０のメモリ１４０をアクセスする場合を説明す
る。通信制御装置２２０１は、Ｉ／Ｏバスを占有する
為、バス占有制御装置２３０に対し、バス占有要求信号
Ｒ２０１を出力する。バス占有制御装置２３０は、Ｉ／
Ｏバス２１０が空き状態であれば、バス占有許可信号Ｇ
２０１を返す。これにより、通信制御装置２２０１は、
Ｉ／Ｏバス２１０にメモリ１４０をアクセスすることを
示すアドレスの信号Ａ２をＩ／Ｏバスに出力する。信号
Ａ２を受けたバス接続装置１２１は、ＭＰＵ１３０に対
し、マイコンバス１１０の占有要求信号Ｒ１を出力す
る。ＭＰＵ１３０はこれに対してバス占有許可信号Ｇ１
を返す。これを受けたバス接続装置１２１は、マイコン
バス１１０にメモリ１４０をアクセスすることを示すア
ドレス信号Ａ１をマイコンバスに出力し、当該アクセス
が終了する。以上、ＭＰＵ１３０が通信制御装置２２１
６をアクセスする場合と、通信制御装置２２０がメモリ
１４０をアクセスする場合の各動作を説明した。しか
し、上記２つのアクセスが同時に発生した場合、すなわ
ち、各々の動作が、ＭＰＵ１３０はマイコンバス１１０
にアドレス信号Ａ１を出力する状態、通信制御装置２２
０１はＩ／Ｏバス２１０にアドレス信号Ａ２を出力する
状態まで進んだ場合、お互いが次の動作で要求する相手
側バスは、既に通信制御装置２２０１またはＭＰＵ１３
０により占有されている為、両者とも動作が進まなくな
る、という問題がある。
【０００３】
【発明が解決しようとする課題】本発明は、上述した事
情に鑑みてなされたものであり、その目的とするところ
は、バス接続装置によって２つ以上のバス相互アクセス
を行なう際に、発生するバス要求の衝突を回避すること
にある。
情に鑑みてなされたものであり、その目的とするところ
は、バス接続装置によって２つ以上のバス相互アクセス
を行なう際に、発生するバス要求の衝突を回避すること
にある。
【０００４】
【課題を解決するための手段】本発明の目的は、ＣＰＵ
のシステムバスと入出力装置が接続された複数のＩ／Ｏ
バスとを接続する通信インターフェース装置内の共通バ
スに接続される各複数のＩ／Ｏバス毎に設けられたバス
接続装置であって、共通バスへのアクセスを遮断するた
めのゲート装置を設けると共に、各バス接続装置には、
共通バスと当該バス接続装置が接続されたＩ／Ｏバスの
間でデータのアクセスを行うためのバスアクセス装置
と、Ｉ／Ｏバスからのアドレス情報により共通バスへの
アクセスを検出する共通バス占有要求検出手段と、共通
バスからのアドレス情報によりＩ／Ｏバスへのアクセス
を検出するＩ／Ｏバス占有要求検出手段と、共通バス占
有要求検出とＩ／Ｏバス占有要求検出が同時に発生した
ことを検出する競合検出手段と、競合検出手段により競
合状態が検出されたとき、当該Ｉ／Ｏバスからのアクセ
ス以外の共通バスへのアクセスを遮断するために、ゲー
ト装置を制御するゲート制御手段と、共通バスへのアク
セスが終了したことを検出し、競合状態が解消したこと
を検出する競合解消検出手段を備えることにより、達成
される。
のシステムバスと入出力装置が接続された複数のＩ／Ｏ
バスとを接続する通信インターフェース装置内の共通バ
スに接続される各複数のＩ／Ｏバス毎に設けられたバス
接続装置であって、共通バスへのアクセスを遮断するた
めのゲート装置を設けると共に、各バス接続装置には、
共通バスと当該バス接続装置が接続されたＩ／Ｏバスの
間でデータのアクセスを行うためのバスアクセス装置
と、Ｉ／Ｏバスからのアドレス情報により共通バスへの
アクセスを検出する共通バス占有要求検出手段と、共通
バスからのアドレス情報によりＩ／Ｏバスへのアクセス
を検出するＩ／Ｏバス占有要求検出手段と、共通バス占
有要求検出とＩ／Ｏバス占有要求検出が同時に発生した
ことを検出する競合検出手段と、競合検出手段により競
合状態が検出されたとき、当該Ｉ／Ｏバスからのアクセ
ス以外の共通バスへのアクセスを遮断するために、ゲー
ト装置を制御するゲート制御手段と、共通バスへのアク
セスが終了したことを検出し、競合状態が解消したこと
を検出する競合解消検出手段を備えることにより、達成
される。
【０００５】
【作用】Ｉ／Ｏバスからのアドレス情報と共通バスから
のアドレス情報により、共有バスに接続された双方のデ
ータ伝送装置が同時に相手バスを占有要求している状態
を検出したとき、一方の共有バスと当該データ伝送装置
間の共有バス信号のゲートを閉じて、共有バスから当該
データ伝送装置を一旦切り離し、他の共有バスに接続さ
れたデータ伝送装置にバス占有許可を与える。また、共
有バスのアクセスが終了したとき、当該データ伝送装置
を当該共有バスに復帰させる。
のアドレス情報により、共有バスに接続された双方のデ
ータ伝送装置が同時に相手バスを占有要求している状態
を検出したとき、一方の共有バスと当該データ伝送装置
間の共有バス信号のゲートを閉じて、共有バスから当該
データ伝送装置を一旦切り離し、他の共有バスに接続さ
れたデータ伝送装置にバス占有許可を与える。また、共
有バスのアクセスが終了したとき、当該データ伝送装置
を当該共有バスに復帰させる。
【０００６】
【実施例】以下、本発明の実施例を図面を用いて説明す
る。図１は、本発明が適用されるバス接続装置を含むシ
ステムの全体構成を示す。図１において、１００は、本
発明のバス接続装置を含む通信インタフェース装置であ
り、マイコンバス１１０には、ＭＰＵ１３０、バス接続
装置１２１・１２２・１２３、メモリ１４０が接続され
る。４００は、上記通信インタフェース装置１００のホ
スト計算機となるＣＰＵであり、システムバス４１０に
は主メモリ４２０が接続される。２００及び３００は、
多回線通信制御装置であり、各々Ｉ／Ｏバス２１０・３
１０には、通信制御装置２２０１〜２２１６・３２０１
〜３２１６が各々１６枚が接続される。通信インタフェ
ース装置１００のマイコンバス１１０は、バス接続装置
１２１を介してＩ／Ｏバス２１０、バス接続装置１２２
を介してＩ／Ｏバス３１０に、バス接続装置１２３を介
してシステムバス４１０に接続される。図１に示すシス
テムの中で、ＭＰＵ１３０は、バスゲート１５０を介し
メモリ１４０をアクセスし、また、バスゲート１５０と
バス接続装置１２１を介し、多回線通信制御装置２００
の通信制御装置２２０１〜２２１６をアクセスし、同様
に多回線通信制御装置３００の通信制御装置３２０１〜
３２１６をアクセスする。さらに、ＭＰＵ１３０はバス
ゲート１５０とバス接続装置１２３を介しＣＰＵ４００
の主メモリ４２０をアクセスする。
る。図１は、本発明が適用されるバス接続装置を含むシ
ステムの全体構成を示す。図１において、１００は、本
発明のバス接続装置を含む通信インタフェース装置であ
り、マイコンバス１１０には、ＭＰＵ１３０、バス接続
装置１２１・１２２・１２３、メモリ１４０が接続され
る。４００は、上記通信インタフェース装置１００のホ
スト計算機となるＣＰＵであり、システムバス４１０に
は主メモリ４２０が接続される。２００及び３００は、
多回線通信制御装置であり、各々Ｉ／Ｏバス２１０・３
１０には、通信制御装置２２０１〜２２１６・３２０１
〜３２１６が各々１６枚が接続される。通信インタフェ
ース装置１００のマイコンバス１１０は、バス接続装置
１２１を介してＩ／Ｏバス２１０、バス接続装置１２２
を介してＩ／Ｏバス３１０に、バス接続装置１２３を介
してシステムバス４１０に接続される。図１に示すシス
テムの中で、ＭＰＵ１３０は、バスゲート１５０を介し
メモリ１４０をアクセスし、また、バスゲート１５０と
バス接続装置１２１を介し、多回線通信制御装置２００
の通信制御装置２２０１〜２２１６をアクセスし、同様
に多回線通信制御装置３００の通信制御装置３２０１〜
３２１６をアクセスする。さらに、ＭＰＵ１３０はバス
ゲート１５０とバス接続装置１２３を介しＣＰＵ４００
の主メモリ４２０をアクセスする。
【０００７】つぎに、図４は、本発明の一実施例であ
り、バス接続装置１２１の機能の概要を示す。図４にお
いて、まず、マイコンバス１１０上のアクセスがＩ／Ｏ
バス２１０にアクセスしたとすると、エンコーダ１２１
１は、マイコンバス１１０のアドレス信号Ａ１とアドレ
スラッチ信号ＡＳ１とを受け、Ｉ／Ｏバス２１０に対
し、バス要求信号Ｒ２１７を発生する。一方、Ｉ／Ｏバ
ス２１０上のアクセスがマイコンバス１１０にアクセス
したとすると、エンコーダ１２１２は、Ｉ／Ｏバス２１
０のアドレス信号Ａ２とアドレスラッチ信号ＡＳ２とを
受け、ＭＰＵ１３０に対し、バス要求信号Ｒ１を発生す
る。アンドゲート（競合検出手段）１２１３は、バス接
続装置１２１から出力するＩ／Ｏバス２０１のバス要求
信号Ｒ２１７とマイコンバス１１０のバス要求信号Ｒ１
が同時発生したことを条件として、フリップフロップレ
ジスタ（ゲート制御手段）１２１４をセットする。これ
により、バス要求の同時発生が状態として記憶され、フ
リップフロップレジスタ１２１４からバス要求同時発生
状態信号ＣＬＳが出力される。ＣＬＳ信号は、ＭＰＵ１
３０とマイコンバス１１０との間に設けたバスゲート１
５０を閉じる。バスゲート１５０は、ＣＬＳ信号がアサ
ートされていないとき、ＭＰＵ１３０からマイコンバス
１１０へ出力する信号を伝達し、ＣＬＳ信号がアサート
されているとき、マイコンバス１１０へ接続されるバス
ゲート１５０の信号線はハイインピーダンス状態とな
る。ＣＬＳ信号は、ＭＰＵ１３０からのバス占有許可信
号Ｇ１と同等にオアゲート１２１５によって論理和さ
れ、バス接続装置１２１内のバスアクセス装置１２１６
にマイコンバス占有許可を知らせる。これによって、バ
スアクセス装置１２１６は、Ｉ／Ｏバス２１０からのマ
イコンバス１１０へのアクセスを実行する。以上によ
り、Ｉ／Ｏバス２１０からマイコンバス１１０へのアク
セスが終了する。次に、このアクセスが終了すると、Ｉ
／Ｏバス２１０のバスアクセス後縁パルス発生機（競合
解消検出手段）１２１７は、フリップフロップレジスタ
１２１４をリセットし、ＣＬＳ信号がネゲートされ、Ｍ
ＰＵ１３０のバスアクセス信号は再びマイコンバス１１
０へ出力される。このように、バス接続装置１２１は、
バス要求が同時に発生したとき、バスゲート１５０を閉
じ、バス要求の衝突を回避する。
り、バス接続装置１２１の機能の概要を示す。図４にお
いて、まず、マイコンバス１１０上のアクセスがＩ／Ｏ
バス２１０にアクセスしたとすると、エンコーダ１２１
１は、マイコンバス１１０のアドレス信号Ａ１とアドレ
スラッチ信号ＡＳ１とを受け、Ｉ／Ｏバス２１０に対
し、バス要求信号Ｒ２１７を発生する。一方、Ｉ／Ｏバ
ス２１０上のアクセスがマイコンバス１１０にアクセス
したとすると、エンコーダ１２１２は、Ｉ／Ｏバス２１
０のアドレス信号Ａ２とアドレスラッチ信号ＡＳ２とを
受け、ＭＰＵ１３０に対し、バス要求信号Ｒ１を発生す
る。アンドゲート（競合検出手段）１２１３は、バス接
続装置１２１から出力するＩ／Ｏバス２０１のバス要求
信号Ｒ２１７とマイコンバス１１０のバス要求信号Ｒ１
が同時発生したことを条件として、フリップフロップレ
ジスタ（ゲート制御手段）１２１４をセットする。これ
により、バス要求の同時発生が状態として記憶され、フ
リップフロップレジスタ１２１４からバス要求同時発生
状態信号ＣＬＳが出力される。ＣＬＳ信号は、ＭＰＵ１
３０とマイコンバス１１０との間に設けたバスゲート１
５０を閉じる。バスゲート１５０は、ＣＬＳ信号がアサ
ートされていないとき、ＭＰＵ１３０からマイコンバス
１１０へ出力する信号を伝達し、ＣＬＳ信号がアサート
されているとき、マイコンバス１１０へ接続されるバス
ゲート１５０の信号線はハイインピーダンス状態とな
る。ＣＬＳ信号は、ＭＰＵ１３０からのバス占有許可信
号Ｇ１と同等にオアゲート１２１５によって論理和さ
れ、バス接続装置１２１内のバスアクセス装置１２１６
にマイコンバス占有許可を知らせる。これによって、バ
スアクセス装置１２１６は、Ｉ／Ｏバス２１０からのマ
イコンバス１１０へのアクセスを実行する。以上によ
り、Ｉ／Ｏバス２１０からマイコンバス１１０へのアク
セスが終了する。次に、このアクセスが終了すると、Ｉ
／Ｏバス２１０のバスアクセス後縁パルス発生機（競合
解消検出手段）１２１７は、フリップフロップレジスタ
１２１４をリセットし、ＣＬＳ信号がネゲートされ、Ｍ
ＰＵ１３０のバスアクセス信号は再びマイコンバス１１
０へ出力される。このように、バス接続装置１２１は、
バス要求が同時に発生したとき、バスゲート１５０を閉
じ、バス要求の衝突を回避する。
【０００８】図５を用い、ＭＰＵ１３０と通信制御装置
２２０１の相互バスアクセスが衝突した場合の動作につ
いて、バス接続装置１２１の機能をさらに詳細に説明す
る。図６にその動作タイミングを示す。ＭＰＵ１３０
は、マイコンバス１１０に通信制御装置２２０１アクセ
スを示すアドレスを信号Ａ１として出力し、アドレスラ
ッチ信号ＡＳ１を出力する。これを受けたバス接続装置
１２１は、エンコーダ（共有バス占有要求検出手段）１
２１１によりこれを認め、信号Ｅｍ及びＩ／Ｏバス２１
０のバス占有要求信号Ｒ２１７を出力する。前縁パルス
発生機１２１９ａは、信号Ｅｍのアサーションによりフ
リップフロップレジスタ１２１８ａをセットし、Ｉ／Ｏ
バス２１０のバス占有要求信号Ｒｉをアサートする。一
方、ほぼ同じタイミングで通信制御装置２２０１は、Ｉ
／Ｏバス２１０にメモリ１４０アクセスを示すアドレス
を信号Ａ２として出力し、アドレスラッチ信号ＡＳ２を
出力する。これを受けたバス接続装置１２１は、エンコ
ーダ（Ｉ／Ｏバス占有要求検出手段）１２１２によりこ
れを認め、信号Ｅｉを出力する。前縁パルス発生機１２
１９ｂは、信号Ｅｉのアサーションによりフリップフロ
ップレジスタ１２１８ｂをセットし、マイコンバス１１
０のバス占有要求信号Ｒｍをアサートする。ここで、マ
イコンバス１１０からのＩ／Ｏバス２１０のバス占有要
求信号ＲｉとＩ／Ｏバス２１０からのマイコンバス１１
０のバス占有要求信号Ｒｍとが重なった為、当デッドロ
ック状態を回避する為、信号Ｒｉと信号Ｒｍのアンドゲ
ート（競合検出手段）１２１３におけるアンド条件によ
りフリップフロップレジスタ（ゲート制御手段）１２１
４をセットし、ＣＬＳ信号が出力される。ＣＬＳ信号
は、バスゲート１５０を閉じ、ＭＰＵ１３０は、この間
マイコンバス１１０から切り離される。ＣＬＳ信号は、
バスアクセス装置１２１６に対しマイコンバス占有許可
信号Ｇｓを与え、これによりバスアクセス装置１２１６
は、マイコンバスの信号Ａ１及び信号ＡＳ１を出力し、
メモリ１４０をアクセスする。バスアクセス装置１２１
６によるメモリ１４０のアクセスが終了すると、通信制
御装置２２０１は、Ｉ／Ｏバス２１０の信号Ａ２及び信
号ＡＳ２をネゲートし、アクセスを終了する。これによ
り、信号ＡＳ２の後縁パルス発生機（競合解消検出手
段）１２１７は、フリップフロップレジスタ１２１８
ａ、１２１８ｂ、１２１４をリセットし、ＣＬＳ信号が
ネゲートし、ＭＰＵ１３０の信号Ａ１、ＡＳ１は、再度
マイコンバス１１０に出力される。次に、Ｉ／Ｏバス２
１０のバス占有制御装置２３０は、信号ＡＳ２を監視し
ており、この信号ＡＳ２がネゲートされていることによ
り、バスを空状態と認め、バス占有要求信号Ｒ２１７に
対しバス占有許可信号を、他のバス占有要求信号に対し
最優先として返す。これを受けたバスアクセス装置１２
１６は、Ｉ／Ｏバス２１０を占有し、信号Ａ２及び信号
ＡＳ２を出力し、通信制御装置２２０１をアクセスす
る。アクセスが終了すると、バスアクセス装置１２１６
は、信号Ａ２及び信号ＡＳ２をネゲートし、続いて、Ｍ
ＰＵ１３０は、マイコンバス１１０の信号Ａ１及び信号
ＡＳ１をネゲートする。以上がＭＰＵ１３０と通信制御
装置２２０１の相互バスアクセスが衝突した場合の動作
である。なお、本発明は、各々独立した２つ以上の共有
バスを接続するバス接続装置に適用できることは云うま
でもない。
２２０１の相互バスアクセスが衝突した場合の動作につ
いて、バス接続装置１２１の機能をさらに詳細に説明す
る。図６にその動作タイミングを示す。ＭＰＵ１３０
は、マイコンバス１１０に通信制御装置２２０１アクセ
スを示すアドレスを信号Ａ１として出力し、アドレスラ
ッチ信号ＡＳ１を出力する。これを受けたバス接続装置
１２１は、エンコーダ（共有バス占有要求検出手段）１
２１１によりこれを認め、信号Ｅｍ及びＩ／Ｏバス２１
０のバス占有要求信号Ｒ２１７を出力する。前縁パルス
発生機１２１９ａは、信号Ｅｍのアサーションによりフ
リップフロップレジスタ１２１８ａをセットし、Ｉ／Ｏ
バス２１０のバス占有要求信号Ｒｉをアサートする。一
方、ほぼ同じタイミングで通信制御装置２２０１は、Ｉ
／Ｏバス２１０にメモリ１４０アクセスを示すアドレス
を信号Ａ２として出力し、アドレスラッチ信号ＡＳ２を
出力する。これを受けたバス接続装置１２１は、エンコ
ーダ（Ｉ／Ｏバス占有要求検出手段）１２１２によりこ
れを認め、信号Ｅｉを出力する。前縁パルス発生機１２
１９ｂは、信号Ｅｉのアサーションによりフリップフロ
ップレジスタ１２１８ｂをセットし、マイコンバス１１
０のバス占有要求信号Ｒｍをアサートする。ここで、マ
イコンバス１１０からのＩ／Ｏバス２１０のバス占有要
求信号ＲｉとＩ／Ｏバス２１０からのマイコンバス１１
０のバス占有要求信号Ｒｍとが重なった為、当デッドロ
ック状態を回避する為、信号Ｒｉと信号Ｒｍのアンドゲ
ート（競合検出手段）１２１３におけるアンド条件によ
りフリップフロップレジスタ（ゲート制御手段）１２１
４をセットし、ＣＬＳ信号が出力される。ＣＬＳ信号
は、バスゲート１５０を閉じ、ＭＰＵ１３０は、この間
マイコンバス１１０から切り離される。ＣＬＳ信号は、
バスアクセス装置１２１６に対しマイコンバス占有許可
信号Ｇｓを与え、これによりバスアクセス装置１２１６
は、マイコンバスの信号Ａ１及び信号ＡＳ１を出力し、
メモリ１４０をアクセスする。バスアクセス装置１２１
６によるメモリ１４０のアクセスが終了すると、通信制
御装置２２０１は、Ｉ／Ｏバス２１０の信号Ａ２及び信
号ＡＳ２をネゲートし、アクセスを終了する。これによ
り、信号ＡＳ２の後縁パルス発生機（競合解消検出手
段）１２１７は、フリップフロップレジスタ１２１８
ａ、１２１８ｂ、１２１４をリセットし、ＣＬＳ信号が
ネゲートし、ＭＰＵ１３０の信号Ａ１、ＡＳ１は、再度
マイコンバス１１０に出力される。次に、Ｉ／Ｏバス２
１０のバス占有制御装置２３０は、信号ＡＳ２を監視し
ており、この信号ＡＳ２がネゲートされていることによ
り、バスを空状態と認め、バス占有要求信号Ｒ２１７に
対しバス占有許可信号を、他のバス占有要求信号に対し
最優先として返す。これを受けたバスアクセス装置１２
１６は、Ｉ／Ｏバス２１０を占有し、信号Ａ２及び信号
ＡＳ２を出力し、通信制御装置２２０１をアクセスす
る。アクセスが終了すると、バスアクセス装置１２１６
は、信号Ａ２及び信号ＡＳ２をネゲートし、続いて、Ｍ
ＰＵ１３０は、マイコンバス１１０の信号Ａ１及び信号
ＡＳ１をネゲートする。以上がＭＰＵ１３０と通信制御
装置２２０１の相互バスアクセスが衝突した場合の動作
である。なお、本発明は、各々独立した２つ以上の共有
バスを接続するバス接続装置に適用できることは云うま
でもない。
【０００９】
【発明の効果】以上、本発明によれば、バス接続装置に
よって２つ以上のバス相互アクセスを行なう際、２つ以
上のアクセスが同時に発生した場合に、バス要求の衝突
を回避して、アクセス動作の渋滞を容易に解消するとと
もに、複数のＩ／Ｏバス上の通信データを取りこぼすこ
となく、通信インターフエース装置内に取り込むことが
でき、バス接続の効率と精度を著しく向上させることか
できる。
よって２つ以上のバス相互アクセスを行なう際、２つ以
上のアクセスが同時に発生した場合に、バス要求の衝突
を回避して、アクセス動作の渋滞を容易に解消するとと
もに、複数のＩ／Ｏバス上の通信データを取りこぼすこ
となく、通信インターフエース装置内に取り込むことが
でき、バス接続の効率と精度を著しく向上させることか
できる。
【図面の簡単な説明】
【図１】本発明を適用するバス接続装置を含むシステム
の全体構成図
の全体構成図
【図２】従来のシステム構成の機能図
【図３】従来のシステム構成の機能図
【図４】本発明のバス接続装置の概要を示す実施例
【図５】本発明のバス接続装置の詳細を示す実施例
【図６】図５のバス接続装置の動作タイミング図
１２１・１２２・１２３ バス接続装置 １５０ バスゲート １６０・２３０・３３０ バス占有制御装置 １１０ マイコンバス ２１０・３１０ Ｉ／Ｏバス ４１０ システムバス Ｒ１・Ｒ２０１・Ｒ２１７ バス占有要求信号 Ｇ１・Ｇ２０１・Ｇ２１７ バス占有許可信号
───────────────────────────────────────────────────── フロントページの続き (72)発明者 市村 守 茨城県日立市大みか町五丁目２番１号 日立プロセスコンピュータエンジニアリ ング株式会社内 (72)発明者 河野 一男 茨城県日立市大みか町五丁目２番１号 日立プロセスコンピュータエンジニアリ ング株式会社内 (72)発明者 岡田 政和 茨城県日立市大みか町五丁目２番１号 株式会社日立製作所 大みか工場内 (72)発明者 山口 彰二 茨城県日立市大みか町五丁目２番１号 株式会社日立製作所 大みか工場内 (56)参考文献 特開 平４−137165（ＪＰ，Ａ) 特開 昭63−193256（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G06F 13/36
Claims (2)
- 【請求項１】 ＣＰＵのシステムバスと入出力装置が接
続された複数のＩ／Ｏバスとを接続する通信インターフ
ェース装置内の共通バスに接続される各複数のＩ／Ｏバ
ス毎に設けられたバス接続装置であって、共通バスへの
アクセスを遮断するためのゲート装置を設けると共に、
各バス接続装置には、共通バスと当該バス接続装置が接
続されたＩ／Ｏバスの間でデータのアクセスを行うため
のバスアクセス装置と、Ｉ／Ｏバスからのアドレス情報
により共通バスへのアクセスを検出する共通バス占有要
求検出手段と、共通バスからのアドレス情報によりＩ／
Ｏバスへのアクセスを検出するＩ／Ｏバス占有要求検出
手段と、共通バス占有要求検出とＩ／Ｏバス占有要求検
出が同時に発生したことを検出する競合検出手段と、競
合検出手段により競合状態が検出されたとき、当該Ｉ／
Ｏバスからのアクセス以外の共通バスへのアクセスを遮
断するために、ゲート装置を制御するゲート制御手段を
備えることを特徴とするバス接続装置。 - 【請求項２】 請求項１において、共通バスへのアクセ
スが終了したことを検出し、競合状態が解消したことを
検出する競合解消検出手段を備えることを特徴とするバ
ス接続装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4091902A JP2860733B2 (ja) | 1992-03-17 | 1992-03-17 | バス接続装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4091902A JP2860733B2 (ja) | 1992-03-17 | 1992-03-17 | バス接続装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0683761A JPH0683761A (ja) | 1994-03-25 |
| JP2860733B2 true JP2860733B2 (ja) | 1999-02-24 |
Family
ID=14039508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4091902A Expired - Fee Related JP2860733B2 (ja) | 1992-03-17 | 1992-03-17 | バス接続装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2860733B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04137165A (ja) * | 1990-09-28 | 1992-05-12 | Yokogawa Electric Corp | マルチプロセッサ・システム |
-
1992
- 1992-03-17 JP JP4091902A patent/JP2860733B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0683761A (ja) | 1994-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5619661A (en) | Dynamic arbitration system and method | |
| JP4008987B2 (ja) | バス通信システム及びバス調停方法並びにデータ転送方法 | |
| US5887194A (en) | Locking protocol for peripheral component interconnect utilizing master device maintaining assertion of lock signal after relinquishing control of bus such that slave device remains locked | |
| US5613075A (en) | Method and apparatus for providing deterministic read access to main memory in a computer system | |
| US5497501A (en) | DMA controller using a predetermined number of transfers per request | |
| EP0581335B1 (en) | Data processing system having units competing for access to shared resources and arbitration unit responsive to the status of the shared resources | |
| EP1133733B1 (en) | Host controller interface descriptor fetching unit | |
| US5253347A (en) | Centralized arbitration system using the status of target resources to selectively mask requests from master units | |
| US5313591A (en) | Computer bus arbitration for N processors requiring only N unidirectional signal leads | |
| US5805844A (en) | Control circuit for an interface between a PCI bus and a module bus | |
| US6397279B1 (en) | Smart retry system that reduces wasted bus transactions associated with master retries | |
| WO1996013774A1 (en) | Multiprocessor system bus protocol for optimized accessing of interleaved storage modules | |
| KR100480605B1 (ko) | 네트워크 제어기의 송신부 버퍼 및 수신부 버퍼를제어하는 방법 및 네트워크 제어기 | |
| JPS6237428B2 (ja) | ||
| US7062588B2 (en) | Data processing device accessing a memory in response to a request made by an external bus master | |
| JP2591502B2 (ja) | 情報処理システムおよびそのバス調停方式 | |
| US6026455A (en) | Architecture and method for providing guaranteed access for a retrying bus master to a data transfer bridge connecting two buses in a computer system | |
| US20010021967A1 (en) | Method and apparatus for arbitrating deferred read requests | |
| JP2860733B2 (ja) | バス接続装置 | |
| GB1595471A (en) | Computer system | |
| JPH09153009A (ja) | 階層構成バスのアービトレーション方法 | |
| JPH1125036A (ja) | 調停システム、およびアクセスを調停する方法 | |
| JPH10307788A (ja) | バスブリッジ | |
| JP3240863B2 (ja) | 調停回路 | |
| JP3211264B2 (ja) | 外部バス制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |