JPH01124045A - バス接続システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目　次〕 概要 産業上の利用分野 従来の技術、および発明が解決しようとする問題点 作　用。

実施例 転送バッファ部（第２図、第４図、第５図）制御部（第
３図） 転送のタイミング（第６図、第７図） まとめ 発明の効果 〔概　要〕 バスを支配しようとする装置を多数接続してなるバス接
続システムに関シ、 基本バスに拡張バスを接続して増設した装置から基本バ
スに接続される装置に対してデータ転送を行なう際に基
本バスの使用権獲得のシーケンスのために費される時間
を少な（することにより、システムの高速処理に対する
性能を向上させることを目的とし、 第１のバスに、データのやりとりを行なう装置を接続し
てなる第１のシステムと、第２のハスに、データのやり
とりを行なう装置を接続してなる第２のシステムと、該
第１のシステムおよび第２のシステムを接続するシステ
ム拡張装置とからなるバス接続システムにおいて、前記
システム拡張装置は、複数の転送バッファ部と、該複数
の転送バッファ部の動作の制御を行なう制御部とを備え
、前記転送バッファ部の各々は、前記第２のシステムに
属する装置の各々から前記第１のシステム内の所定の装
置へのデータ転送の際に、同一装置からの、アドレスが
連続するデータは、同一の転送バッファ部に、所定回数
分蓄積した後、該所定の装置へブロック転送するように
構成する。

〔産業上の利用分野〕

本発明はバス接続システム、特に、バスを支配しようと
する装置を多数接続してなるバス接続システムに関する
。

例えば、バスに、ＣＰＵ、メモリ、および、その他の入
出力装置等を多数接続してなるバス接続システムにおい
ては、１つの基本バスに接続し得る入出力装置等の数や
共通バスの総線長等に制限があるので、システムを拡張
するためには、基本バスにＣＰＵやメモリ、および入出
力装置等を接続してなる基本システムにさらにシステム
拡張装置を介して拡張バスを接続し、この拡張バスに増
設する装置を接続するということが行なわれる。

しかし、これらの増設された装置がデータ転送等の目的
で、基本バスを使用しようとするときには、その都度、
ＣＰＵあるいはバス・アービタ等に対して基本バスの使
用権獲得の手続きを行ない、転送先の装置との間のリン
クを行なった後データ転送を行なっていた。

しかし、多数の装置が接続され、これらの装置が、それ
ぞれ基本バスを使用しようとするシステムにおいては、
従来のように、基本バスを使用しようとする全ての装置
が１回のデータ転送毎に基本バスの使用権獲得のシーケ
ンスを行ない、相手先の装置との間のリンクの確立を待
っていたのでは、特に高速処理を要求されるシステムに
おいては、システムの性能を低下させる一因となる。そ
のため、基本バスを使用してデータ転送を行なう装置を
拡張バスを用いて多数接続して高速な処理を行なうシス
テムにおいて、上記のような問題点を解決する技術が要
望されていた。

〔従来の技術、および発明が解決しようとする問題点〕

第９図は基本バスに拡張バスを接続することによりバス
に接続する装置を増設してなるバス接続システムの全体
構成を示す図である。本図において、１１が基本バス、
２１が拡張バスであって、基本バス１１は、ＣＰＵ　１
２、メモリ１３、そして、入出力装置１０Ｉ”−１０ｒ
を接続し、拡張バス２１は入出力装置２０１〜２０１を
接続し、基本バス１１と拡張バス２１とはシステム拡張
装置３′により接続されている。このシステム拡張装置
は、基本バス１１と拡張バス２１との間の信号伝達のた
めのドライバ／レシーバ機能と、拡張バス２１に接続さ
れる装置から基本バス１１に接続されるＣＰＵ１２への
割込み要求に関するシーケンス制御を行なう機能、およ
び基本バス１１側と拡張バス２１側との間において、そ
れぞれのバスに接続される装置を識別するためのアドレ
スを変換する機能を有してなるものである。

第８図は、このようなバス接続システムにおいて、拡張
バス２１に接続される装置２０１〜２０ｎｌの１つが、
ｃｐｊ　１２に対してバス使用要求を行なって基本バス
１１に接続されるメモリ１３に対してＤＭＡ転送を行な
う際の、従来のシーケンスを示すタイミング図である。

第８図においてＢＲ，、ＢＲ２は、基本バス１１および
拡張バス２１におけるＤＭＡ転送のためのバス支配権要
求信号である。

ＢＧ３．Ｂｉｘは、それぞれ前記のバス支配権要求信号
ＢＲ，，ＢＲ，に応じて、ＣＰＵ　１２が基本バス１１
上に、そしてシステム拡張装置３′が拡張バス２１上に
出力するバス使用許可信号であって、ＢＲ，、ＢＲ２゜
ＢＧ、、ＢＧ２はそれぞれ、バス使用を要求する装置を
示す複数ビットのコードからなる信号である。

ＢＢＳＹ＋　、　ＢＢＳＹ２は、それぞれ基本バス１１
および拡張バス２１を使用中であることを示す信号であ
る。

ＤＡＴＡ　＋　、ＤＡｊＡｚはそれぞれ基本バス１’　
１および拡張バス２１上のデータを示す。なお第８図に
おいては実線で示したタイミングにおいてのみ信号が有
効であることを示す。

まず、拡張バス２１に接続される装置の１つ２０Ｊがメ
モリ１３に対してＤＭＡ転送を行なおうとする際に、ま
ず拡張バス２１上にバス支配権要求信号ＢＲｚを出力す
る。この信号ＢＲ２はシステム拡張装置３′を介して基
本バス１１上に信号ＢＲ。

とじて現われ、ＣＰＵ　１２は該信号ＢＲ，を受けてハ
スを使用させることが可能ならばこれに応答するバス使
用許可信号ＢＧ、を基本バス１１上に出力する。

信号ＢＧ、はシステム拡張装置３′を介して拡張バス２
１上に信号ＢＧ２として現われ、前記の装置２０Ｊは、
この信号ＢＧ２を受けると、バス使用中であることを示
す信号ＢＢＳＹ２を拡張バス２１上に出力し、この信号
ＢＢＳＹ２　ちまたシステム拡張装置３′を介して基本
バス１１上に信号ＢＢＳＹ、とじて現われる。このよう
にして装置２０Ｊによるバスの支配が確立した後、例え
ば第８図に示す例では、装置２０．より拡張バス２１上
にデータが出力され、これがシステム拡張装置３′を介
して基本バス１１上に現われて、メモリ１２に転送され
る。

拡張バスを用いてバスマスタとなり得る装置を増設する
、従来のバス接続装置においては、増設された装置の各
々からの１回のデータ転送毎に、バス支配権確立のため
に、上述のような、システム拡張装置を介した信号のや
りとりを行なう。したがって、高速動作を要求されるシ
ステムにおいては、システムの性能の低下を生ずる要因
となるという問題があった。

本発明は上記の問題点に鑑み、なされたもので、基本バ
スに拡張バスを接続して増設した装置から基本バスに接
続される装置に対してデータ転送を行なう際に基本バス
の使用権獲得のシーケンスのために費される時間を少な
くすることにより、システムの高速処理に対する性能を
向上させるバス接続システムを提供することを目的とす
るものである。

〔問題点を解決するための手段〕

第１図は本発明の基本的構成を示す図である。

本図において、１１は第１のバス、２１は第２のバス、
１０．〜１０！は第１のバス１１に接続される装置、２
０．〜２０□は第２のバス２１に接続される装置、−点
鎖線１内は第１のバス１１および装置１０、〜１０ｒに
より構成される第１のシステム、そして、−点鎖線２内
は第２のバス２１および装置２１１〜２０ｔｔにより構
成される第２のシステムである。−点８３（ｙＡ３は上
記第１および第２のシステム１．２を接続するシステム
拡張装置であって、第１〜第ｎの転送バッファ部３Ｌ〜
３１ゎおよび制御部３０からなる。

制御部３０は、第１のシステム１に属する所定の装置と
、第２のシステム２に属する装置２０．〜２０イの各々
との間のデータ転送を制御し、特に、前記第１〜第ｎの
転送バッファ部３１．〜３１．を制御部する。

前記転送バッファ部３１１〜３１１１の各々は、該制御
部３０の制御により、前記第２のシステム２に属する装
置２０．〜２０１の各々から前記第１のシステム１内の
所定の装置へのデータ転送の際には、同一装置からの、
アドレスが連続するデータを所定回数分蓄積した後、前
記第１のシステム１内の所定の装置に対して、ブロック
転送を行なう。

〔作　用〕

第２のシステム２内の同一装置からの、連続するアドレ
スへのデータ転送要求に対しては、システム拡張装置３
内に複数設けられた転送バッファ部３１．〜３１ｎのう
ちの同一の転送バッファ部が対応して、所定回数分まで
のデータを蓄積する。一つの転送ハソファ部に所定の回
数分のデータが蓄積されると、制御部３０は第１のバス
１の支配権を獲得する手続を行ない、上記の蓄積したデ
ータを前記第１のシステム１の所定の装置に対してブロ
ック転送する。

このように、本発明のバス接続システムにおいては、所
定回数分のデータをまとめて転送することにより、第２
のシステム２内の装置から第１のシステム１内の装置に
対してデータを転送する際の第１のバスの使用権獲得の
ための手続きの回数が減少し、システム全体として、第
１のバスの使用権獲得のために費やされる時間が少なく
なることにより、第１のバス１の使用可能時間も増加し
てシステムの高速処理に対する性能が向上する。

〔実施例〕

〔転送バッファ部〕　（第２図、第４図、第５図）第２
図は第１図の転送バッファ部３１．〜３１ｎの構成例を
示す図である。本図において、３２はセレクタ、３３は
マスタ装置確認手段、３４はアドレス連続確認手段、３
５はＡＮＤ回路、３６は転送バッファ・レジスタ、３７
は計数手段、３８はタイマ手段である。

セレクタ３２は第１図の第２のシステム２内の装置２０
．〜２０□のうち転送要求を行い、後述するバス使用許
可を受けた装置から出力されるリード・ライＩ−（、Ｒ
／Ｗ）信号、および後述する制御部３０からの切替信号
を制御信号として受けて、要求されている転送が第１の
システム１内の所定の装置からのデータの読出しに相当
するとき、あるいは全ての転送バッファ部が使用中のと
きは、セレクタ３２は第１のシステム１からのデータ線
と第２のシステムからのデータ線とをそのままスルーで
接続する。また、第１のシステム１内の所定の装置への
データの書込みの際には、セレクタ３２は、第１のシス
テム１からのデータ線と第２のシステム２からのデータ
線との間に転送バッファ・レジスタ３６が介在するよう
に切替えられる。

転送バッファ・レジスタ３６は後述するような制御部３
０からの制御によって第２のシステム２側から転送され
たデータを所定回数分、あるいは、所定時間の間、保持
した後第１のシステム１の所定の装置へ転送するもので
ある。

マスタ装置確認手段３３の構成は第４図に示されている
。第４図において、３３１はＡＮＤ回路の列、３３２は
ラッチ・ループ回路の列、そして３３３は比較回路であ
る。

第４図において、ＢＧ２で示されるバス使用許可信号は
数ビットからなるものであって、第４図の３３１は、こ
の信号ＢＧ２の各ビットが、それぞれ、一方の入力を動
作開始信号とする２入力ＡＮＤ回路の他方の入力となる
構成を模式的に示すものである。また、第４図は、同様
に各々のＡＮＤ回路の出力が上記ランチ・ループ回路の
列３３２を形成する１つのランチ・ループ回路に印加さ
れることを略式的に示している。したがって、ＡＮＤ回
路の列３３１を形成するＡＮＤ回路の数、およびランチ
・ループ回路の列３３２を形成するランチ・ループ回路
の数はそれぞれ、前記の信号ＢＧ２のビット数に等しい
。比較回路３３３には、上記ランチ・ループ回路の列３
３２の各々のランチ・ループ回路の出力からなる数ビッ
トの信号と、信号ＢＧ２そのものとが２組の入力端子の
一方と他方に印加され、ここで両者が比較され、一致す
れば比較回路３３３は出力を“Ｈ”、不一致ならば“Ｌ
”とする。

バス使用許可信号ＢＧ２は、先に第８図の説明において
述べたように、第２のシステム２内の装置からのバス要
求信号ＢＲ２に応答してシステム拡張装置３より第２の
バス２１上に出力されるものであって、ハス要求信号Ｂ
Ｒ２を出力しバス使用許可を得た第２のシステム２にお
ける装置を識別する数ビットのコードからなる信号であ
る。したがって、第４図のマスタ装置確認手段３３の構
成は、初めに動作開始信号が入力された時にランチ・ル
ープ回路の列３３２に保持された信号ＢＧ２を、以後入
力された信号ＢＧ２と比較して一致するか否かを出力す
る。

アドレス連続確認手段３４の構成は第５図に示されてい
る。第５図において、３４１はアドレス保持加算回路、
そして３４２は比較回路である。信号ＡＤＤＲｚは、先
に第８図の説明において述べたように、第２のシステム
２内のバス使用許可を得た装置が第２のバス２１上へ出
力する、データ転送先のアドレスを指定するアドレス信
号である。アドレス保持加算回路３４１は、上記アドレ
ス信号ΔＤＤ＋？２をプリセット入力端に印加し、後述
する制御部３０からの動作開始信号が有効のときこれを
受けて該アドレス信号へ〇ＯＲ，をプリセットし、これ
を出力端に現わす。そして、同じく後述する制御部３０
からの、バッファ書込み制御信号によって、上記のセッ
トされた値を所定の値増加させて出力に現わすもので、
例えばプリセッタブルなカウンタを用いて実現できる。

ところで、通常メモリ等のアドレスは１バイトのデータ
毎に割り当てられている。したがって１回の転送のデー
タ幅が２バイトであれば、連続するデータの転送の際に
指定されるアドレスは２ずつ増加し、データ幅が４バイ
トであれば４ずつ増加する。前記のアドレス保持・加算
回路３４１において増加させる所定の値は、上記の連続
するデータの転送の際に指定される連続するアドレスの
間の差、例えば２また４等に定められる。こうしてアド
レス保持・加算回路３４１の出力は、動作開始信号が有
効となるとき入力されたアドレス信号ＡＤＤＲ２に等し
くなり、以後、制御部３０よりバッファ書込み制御信号
を受ける毎にその出力を上記の所定の値増加させる。そ
して、この出力は比較回路３４２の一方の入力となる。

比較回路３４２の他方の入力端には第２のシステム２か
らのアドレス信号ＡＤＤＲ２が直接印加されており、こ
れら２つの信号が示すアドレスが一致するとき比較回路
３３３は出力を“Ｈ”とし、不一致のときは“Ｌ”とす
る。こうして、連続するデータ転送のアドレス指定がな
されたときには、アドレス連続確認手段３４の出力は“
Ｈ”、そうでないときは“Ｌ”となる。

第２図の計数手段３７は、前記転送バッファ・レジスタ
３６に何回分の転送データが蓄積されたかを計数し、こ
の計数を出力すると共に、さらに、この計数が所定の値
に達すると、これをリップル・キャリ　（ＲＣ）信号と
して出力するものである。

この計数手段３７はプリセンタプルなカウンタによって
実現できる。上記の計数は、後述する制御部３０からの
バッファ書込み制御信号を計数することにより行なわれ
る。

タイマ手段３８は、前記転送バッファ・レジスタ３６に
１回データが書込まれる毎にリセットして新たに計時を
開始するもので、予め設定されている所定時間が経過す
るとこのことを知らせる時間経過信号を出力する。

〔制御部〕　（第３図） 第３図は第１図の制御部の動作手順を示す図である。

ステップ３０１においては、第１図の複数の転送バッフ
ァ部３１１〜３１ｎの中で転送バッファ・レジスタ３６
に所定回数分のデータが蓄えられたものがあるか否かを
、前述の第２図の計数手段３７のＲＣ信号出力により確
認する。

もしＲＣ信号を受信していないならば、ステツ　　、プ
３０２において、前述の第２図のタイマ手段３８からの
、所定時間の経過を示す時間経過信号の出力の有無を確
認する。

ステップ３０１および３０２のいずれかにおいて、それ
ぞれＲＣ信号、あるいは時間経過信号のいずれかを受信
すると、ステップ３０３に進んで、これらの信号を出力
した転送バッファ部内の転送バッファ・レジスタ３６内
に蓄えられているデータを第１のシステム１の前記の所
定の装置にブロック転送する。このとき制御部３０は該
転送バッファ・レジスタ３６の読出し制御を行なう。ま
た、転送回数は、計数手段３７の計数出力が示す回数と
する。転送が終ると、上記転送バッファ部内の計数手段
３７およびタイマ手段３８をリセットしてステップ３０
１に戻る。

ステップ３０１、およびステップ３０２において、ＲＣ
信号も時間経過信号も出力されないときには、ステップ
３０５に進み、第２のシステム２に属する装置２０．〜
２０１のいずれかからバス支配権要求信号ＢＲ２が第２
のバス２１上に出力されているか否かを確認する。

ステップ３０５において、バス支配権要求信号ＢＲ２が
第２のバス２１に出力されている場合、制御部３０はこ
れを受信して、他の装置からのバス支配権要求信号や優
先順位等に従ったバス使用権獲得の手順を行なった後、
ハス使用権が得られると、ステップ３０６にて、該バス
支配権要求信号ｌｌＲ２に応答する、該バス支配権要求
信号を出力した装置を示すコードの形のバス使用許可信
号ＢＧ２を第２のバス２１上に出力する。

第２のシステム２においては、前記バス使用許可信号Ｂ
Ｇ２を受けた装置は、第１のシステム１ヘデータを転送
するために、第１のシステム１内の転送先（前記所定の
装置、例えばメモリ）のアドレスを指定するアドレス信
号ＡＤＤＲ２、そして、転送すべきデータ信号ＤＡＴＡ
２、さらに、リード・ライト信号（Ｒ／Ｗ）を第２のバ
ス２１上に出力する。こうして、システム拡張装置３内
の複数の転送バッファ部３１．〜３１ｎの各々における
第２のシステム側には第２図に示したようなデータ信号
ＤＡＴＡ２、リード・ライト信号（Ｒ／ｗ）、ハス使用
許可信号ＢＧ２、そしてアドレス信号ＡＤＤＲ２が第２
のバス２１より印加される。

ここで、ステップ３０７において制御部３０は、前記リ
ード・ライト信号（Ｒ／Ｗ）によって、上記のバス要求
がデータ書込み要求であるのか、あるいは、データ読出
し要求であるのかを確認する。

もし、データ書込み要求でなければ、前述の第２図の転
送バッファ部内のセレクタ３２は該Ｒ／Ｗ信号の制御に
よって、第１のシステム１からのデータ線と第２のシス
テム２からのデータ線とをそのまま接続するように切替
えられる。そして、制御部は、本発明に関係しない通常
の手順によって第２のシステム２内の装置からの１回の
データ転送要求毎に第１のバス１１の使用権獲得の手順
を行なって、従来通りのデータ転送のシーケンスを行な
う。また、この場合、本発明に関わる手順としては、ス
テップ３０２に進んで、上述のステップ３０５．３０６
等の手順を実行している間にタイマ手段３８の出力が現
われていないかどうかチエツクする。

ステップ３０７において、データ書込みである場合は、
ステップ３０８に進んで、第１図のシステム拡張装置３
内の複数の転送バッファ部３１１〜３１ｎのうち、使用
中の（第２図の転送バッファ・レジスタ３６にデータを
保持している）ものがあるか否かを確認する。転送バッ
ファ部３１．〜３１１が使用中か否かは、例えば第２図
の計数手段、３７の計数出力によって知ることができる
。

ステップ３０８において、もし使用中のものがあれば、
ステップ３０９に進んで今度は、第２図のＡＮＤ回路３
５の出力を確認して、マスタ装置確認手段３３、あるい
はアドレス連続確認手段３４のいずれかの出力が不一致
を示していないかどうかをチエツクする。このチエツク
は使用中の全ての転送バッファ部について行なう。

もしステップ３０９において、マスタ装置確認手段３３
およびアドレス連続確認手段３４の出力が共に一致を示
すものかあれは、ステップ３１２に進んで、その転送バ
ッファ部内の転送バッファ・レジスタ３１２にバッファ
書込み制御信号を送付し、書込みを終えるとステップ３
０１に戻る。

ステップ３０９において、全ての使用中の転送バッファ
部において、マスタ装置確認手段３３、あるいはアドレ
ス連続確認手段３４のいずれかの出力が不一致を示すと
きは、ステップ３１０に進んで、システム拡張装置３内
の転送バッファ部の中に空のもの（使用中でないもの）
があるか否かをチエツクする。

ステップ３１０にて空の転送バッファ部が無ければ、ス
テップ３１３に進んで、第２図のセレクタ３２を切替信
号により切換えて、第１のシステム１と第２のシステム
２のデータ線を直接接続し、今回のデータ転送に関して
は従来の手順で転送し、ステップ３０２に戻る。

ステップ３１０にて、空の転送バッファ部があれば、ス
テップ３１１に進んで、これらの空の転送バッファ部３
１．〜３１ｎのうちの１つを選んでこれを動作させるた
めに、動作開始信号を出力する。前述のように、第２図
の構成において、有効な動作開始信号が印加されると、
第２のバス２１より印加されていた、バス使用許可信号
ＢＧ２およびアドレス信号ＡＤＤＲ２が、それぞれ、前
述のマスタ装置確認手段３３およびアドレス連続確認手
段３４に保持される。

そして、ステップ３１２に進んで、第２図の転送バッフ
ァ・レジスタ３６に対するバッファ書込み制御信号を出
力する。こうして転送バッファ・レジスタ３６の第２の
システム２側に印加されていた前記のデータ信号ＤＡＴ
Ａ、は転送バッファ・レジスタ３６内に書込まれる。第
２図に示されるように、バッファ書込み制御信号は、そ
の他に、計数手段３７をカウント・アップし、タイマ手
段３８をリセットして計時開始させ、さらに、第５図に
示されるように、アドレス連続確認手段３４のアドレス
保持・加算回路３４１の出力を所定の値増加させる。そ
して、再びステップ３０１に戻る。

さて、ステップ３０８に戻って、ここで全ての転送ハソ
ファ部が空であった場合についても、上述の場合と同様
にステップ３１１、およびステップ３１２の処理を実行
する。

なお、以上述べた制御部３０によるシーケンス制御は簡
単な論理回路により実現可能である。

〔転送のタイミング〕　（第６図、第７図）第６図、お
よび第７図は、転送バッファ・レジスタ３６に蓄えるデ
ータの回数を４、タイマ手段３８の設定時間をＴとした
ときのデータ転送のタイミングを示すものである。

イ言号ＢＲＩ、ＢＧＩ、ＢＢＳＹＩ、ＤＡＴＡｉＢＲ２
，ＢＧ２．ＢＢＳＹ２　、およびＤＡＴＡ２の意味は、
先に述べた第８図の場合と同じである。なお、第６図お
よび第７図の第１のバスおよび第２のバスは第８図の基
本バスおよび拡張ハスに対応する。また、ｔｉｍａｒは
タイマ手段３８の計時を示す。

第６図において、まず第２のシステム２のいずれかの装
置よりハス支配権要求信号Ｂｌ’＋２が第２のバス２１
上に出力されると、システム拡張装置３の制御部３０は
第２のバス２１のバス使用権獲得の手順を行ない、バス
使用権が得られると前記のバス要求信号を出力した装置
に対してバス使用許可信号ＢＧ２を出力する。該装置は
これを受けて、第２のバス２１上にバス使用中であるこ
とを示す信号ＢＢＳＹ、を出力し、次に第２のバス２１
上に転送すべきデータＤ１を出力する。このデータは前
述の手順によってシステム拡張装置３内のいずれかの転
送バッファ部に保持される。このときタイマ手段３８が
計時を開始するが、第６図は、前記の設定時間Ｔに達す
る前に後に続く転送データＤ２　、Ｄ３、・・・がシス
テム拡張装置３内の同一の転送バッファ部に書込まれ、
タイマ手段３８がリセットされ、計時が再度開始される
場合について示すものである。したがって第６図におい
ては、転送バッファ部へのデータ書込みの時間間隔をｊ
ｌ＋ｊ２＋ｔ３　とすると、ｔ、、ｔ２．ｔ、＜Ｔが成
立している。このようにして、転送バッファ部にＤｌ、
Ｄ２．Ｄ３．Ｄ４の４回分のデータが保持されると計数
手段３７は前述のＲＣ信号を出力し、これに応じて制御
部３０は第１のバス１１の使用権を獲得するために、第
１のバス１１上にハス要求信号ＢＲ＋を出力する。第１
のシステム１におけるハス・アービトレーションを行な
う手段（例えばＣＰＵ、バス・アービタ等）は、これを
受けて、他の装置からのバス要求との調停をとった上で
、制御部３０に対しバス使用許可信号ＢＧ、を出力する
。制御部はこれを受けると、第１のハス１１上にバス使
用中であることを示す信号ＢＢＳＹＩを出力して、前記
の転送バッファ部に保持されているデータＤＩ　、Ｄ２
．Ｄ３　、Ｄ４を第１のシステム１内の前記所定の装置
に対してブロック転送する。

第７図に示されるケースにおいては、第２のシステム２
内のある装置からシステム拡張装置３内の転送バッファ
部に、前述のような手順でＤＩ’およびＤ２’のデータ
が保持された後、タイマ手段３８における前記の設定時
間Ｔが経過しても次のデータが書込まれないことにより
、タイマ手段３８より前記時間経過信号が出力され、こ
れに応じて制御部３０は、前述の第６図の場合と同様に
、転送バッファ部に保持されていたデータＤ１′。

Ｄ２’を、第１のシステム１内の前記所定の装置に対し
てブロック転送する。

〔まとめ〕

以上述べたように第１図〜第５図に示される構成によれ
ば、第１のバスを中心とする第１のシステムにシステム
拡張装置を介してシステム拡張のための第２のバスを接
続して、この第２のバスに増設する装置を接続してなる
システムにおいて、増設された装置から第１のシステム
内の装置へデータを転送する際に、第１のバスにおいて
、バス使用権獲得のために費される時間を少なくするこ
とができ、これによってシステム全体の処理能力を向上
させることができる。

〔発明の効果〕 本発明によるバス接続システムによれば基本バスに拡張
バスを接続して増設した装置から基本ハスに接続される
装置に対してデータ転送を行なう際に基本ハスの使用権
獲得のシーケンスのために費される時間を少なくするこ
とにより、システムの高速な処理能力を向上させること
ができる。

【図面の簡単な説明】

第１図は本発明の基本的構成を示す図、第２図は転送バ
ッファ部の構成例を示す図、第３図は制御部の動作手順
を示す図、 ・　第４図はマスタ装置確認手段の構成例を示す図、第
５図はアドレス連続確認手段の構成例を示す図、 第６図および第７図は本発明の実施例におけるデータ転
送のタイミング図、 第８図は従来のデータ転送のタイミング図、そして 第９図はバス接続システムの一例の全体構成図である。 （符号の説明） １・・・第１のシステム、　２・・・第２のシステム、
３．３′・・・システム拡張装置、 １０１〜１０ｒ・・・第１のバスに接続される装置、１
１・・・第１のバス、　　　１２・・・ＣＰＵ、１３・
・・メモリ、 ２０、〜２０イ・・・第２のバスに接続される装置、２
１・・・第２のバス、　　３０・・・制御部、３１１〜
３１ｆｉ・・・転送バッファ部、３２・・・セレクタ、 ３３・・・マスタ装置確認手段、 ３４・・・アドレス連続確認手段、 ３５・・・ＡＮＤ回路、 ３６・・・転送バッファ・レジスタ、 ３７・・・計数手段、　　　　３８・・・タイマ手段、
３３１・・・ＡＮＤ回路の列、 ３３２・・・ランチ・ループ回路の列、３３３、３４２
・・・比較回路、 ３４１・・・アドレス保持・加算回路。

Claims (1)

1. 【特許請求の範囲】 １、第１のバス（１１）に、データのやりとりを行なう
   装置（１０＿１〜１０＿ｌ）を接続してなる第１のシス
   テム（１）と、第２のバス（２１）に、データのやりと
   りを行なう装置（２０＿１〜２０＿ｍ）を接続してなる
   第２のシステム（２）と、該第１のシステム（１）およ
   び第２のシステム（２）を接続するシステム拡張装置（
   ３）とからなるバス接続システムにおいて、前記システ
   ム拡張装置（３）は、複数の転送バッファ部（３１＿１
   〜３１＿ｎ）と、該複数の転送バッファ部（３１＿１〜
   ３１＿ｎ）の動作の制御を行なう制御部（３０）とを備
   え、前記転送バッファ部（３１＿１〜３１＿ｎ）の各々
   は、前記第２のシステム（２）に属する装置（２０＿１
   〜２０＿ｍ）の各々から前記第１のシステム（１）内の
   所定の装置へのデータ転送の際に、同一装置からの、ア
   ドレスが連続するデータを所定回数分蓄積した後、該所
   定の装置へブロック転送することを特徴とするバス接続
   システム。 ２、前記転送バッファ部（２０＿１〜２０＿ｍ）の各々
   は、データが蓄積された後所定時間経過すると、蓄積し
   ていたデータを前記所定の装置へブロック転送する特許
   請求の範囲第１項記載のバス接続システム。 ３、前記第２のシステム（２）に属する複数の装置（２
   ０＿１〜２０＿ｍ）の各々は、前記転送要求を行なう際
   には、転送相手の装置のアドレスを示すアドレス信号を
   前記第２のバス（２１）上に出力し、前記制御部（３０
   ）は該転送要求を行なった装置を識別する信号（ＢＧ＿
   ２）を該第２のバス（２１）上に出力し、前記複数の転
   送バッファ部（３１＿１〜３１＿ｎ）の各々は、初めに
   入力した前記識別する信号（ＢＧ＿２）を保持して後か
   ら入力した識別する信号（ＢＧ＿２）と比較して不一致
   を検出するマスタ装置確認手段（３３）と、新たに入力
   したアドレス信号が示すアドレスが直前に入力した前記
   アドレス信号が示すアドレスに連続するアドレスに一致
   するか否かを検出するアドレス連続確認手段（３４）と
   を備える特許請求の範囲第１項または２項記載のバス接
   続システム。 ４、前記転送バッファ部（３１＿１〜３１＿ｎ）の各々
   は、前記制御部（３０）の制御によって印加されたデー
   タの書込み、あるいは、保持されたデータの読出しを行
   なう転送バッファ・レジスタ（３６）と、該転送バッフ
   ァ・レジスタ（３６）へのデータの書込みの回数を計数
   し前記所定の回数に達すると対応する出力を発生する計
   数手段（３７）とを有する特許請求の範囲第１〜３項の
   いずれかに記載のバス接続システム。 ５、前記転送バッファ部（３１＿１〜３１＿ｎ）の各々
   は、前記転送バッファ・レジスタ（３６）へのデータ書
   込み時にリセットされ計時を開始するタイマ手段（３８
   ）を有する特許請求の範囲第１〜４項のいずれかに記載
   のバス接続システム。 ６、前記制御部（３０）は、前記マスタ装置確認手段（
   ３３）およびアドレス連続確認手段（３４）の出力が共
   に一致を示すならば、前記転送バッファ・レジスタ（３
   ６）へのデータの書込み制御を行なう特許請求の範囲第
   ３〜５項のいずれかに記載のバス接続システム。 ７、前記制御部（３０）は、前記計数手段（３７）から
   、前記所定の回数に到達したことに対応する出力を受け
   ると、前記転送バッファ・レジスタ（３６）に保持され
   たデータを該所定の回数読出して前記第１のシステム（
   １）内の所定の装置へブロック転送する特許請求の範囲
   第４〜６項のいずれかに記載のバス接続システム。 ８、前記制御部（３０）は、前記タイマ手段（３８）か
   ら前記所定時間の経過を示す出力を受けると、前記転送
   バッファ・レジスタ（３６）に保持されたデータを前記
   計数手段（３７）の計数出力に等しい回数読出して前記
   第１のシステム（１）内の所定の装置へブロック転送す
   る特許請求の範囲第５〜７項のいずれかに記載のバス接
   続システム。 ９、前記転送バッファ部（３１＿１〜３１＿ｎ）の各々
   は、前記第２のシステム（２）に属する装置からのデー
   タ転送時には、第１のシステム（１）からのデータ線と
   第２のシステム（２）からのデータ線との間に転送バッ
   ファ・レジスタ（３６）を介在させ、該所定の装置から
   のデータの読出し時には、両データ線をそのまま接続す
   るセレクタ（３２）を有する特許請求の範囲第１〜８項
   のいずれかに記載のバス接続システム。 １０、前記制御部（３０）は、前記第２のシステム（２
   ）内の装置（２０＿１〜２０＿ｍ）からのデータ読出し
   時には、前記識別する信号を出力した後、未使用の転送
   バッファ部（３１＿１〜３１＿ｎ）に属する前記マスタ
   装置確認手段（３３）および前記アドレス連続確認手段
   （３４）の動作を開始させるように制御する特許請求の
   範囲第３〜９項のいずれかに記載のバス接続システム。 １１、前記制御部（３０）は、前記マスタ装置確認手段
   （３３）、あるいは前記アドレス連続確認手段（３４）
   のいずれかが不一致を示す信号を出力するときには、他
   の未使用の転送バッファ部に属する前記マスタ装置確認
   手段（３３）およびアドレス連続確認手段（３４）の動
   作を開始させるように制御する特許請求の範囲第３〜１
   ０項のいずれかに記載のバス接続システム。