KR970012191A - 멀티프로세서 시스템에 있어서의 버스 프로토콜 제어기와 데이타 전송방법 - Google Patents
멀티프로세서 시스템에 있어서의 버스 프로토콜 제어기와 데이타 전송방법 Download PDFInfo
- Publication number
- KR970012191A KR970012191A KR1019950026498A KR19950026498A KR970012191A KR 970012191 A KR970012191 A KR 970012191A KR 1019950026498 A KR1019950026498 A KR 1019950026498A KR 19950026498 A KR19950026498 A KR 19950026498A KR 970012191 A KR970012191 A KR 970012191A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- bus
- address
- processor board
- transmission
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Bus Control (AREA)
Abstract
본 발명은 멀티프로세서 시스템에서 버스프로토콜 제어기에 관한 것으로서, 특히 데이타전송을 위하여 어드레스버스와 데이타버스를 각각 중재하여 버스효율을 높이는 멀티프로세서 시스템의 버스프로토콜 제어기와 데이타 전송방법에 관한 것이다. 프로세서보드내에서 프로세서의 제어신호와 프로토콜제어기의 각 기능블럭을 연결시키는 내부버스연결기; 프로토콜의 어드레스정보를 생성하는 명령어 발생기; 우선순위방식에 의하여 시스템버스를 중재하는 중재기; 어드레스 및 읽기상태천이 또는 쓰기상태천이를 수행하는 프로토콜상태 천이기; 및 상기 프로토콜상태 천이기를 구동시키거나 시스템버스에서 상태를 기록하는 명령상태 레지스터를 포함함을 특징으로 한다. 따라서, 상술한 바와 같이 본 발명의 버스프로토콜 제어기는 어드레스버스와 데이타버스의 중재를 각각 수행함으로써 명령과 동시에 데이타송수신이 가능하여 버스효율을 높인다. 또한, 시스템버스를 사용시에 응용프로그램의 시험 및 성능시험을 수행할 수 있는 기능을 제공한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 버스 프로토콜 제어기를 설명하기 위한 블록도.
Claims (17)
- 멀티프로세서 시스템에 있어서의 버스프로토콜 제어기에 있어서, 프로세서보드 내에서 마이크로프로세서(CPU)의 제어신호들과 프로토콜 제어기 내의 각 기능블럭을 인터페이스하는 내부버스연결기; 상기 내부버스연결기로부터 유입된 제어신호에 의하여 프로토콜의 에드레스 정보를 생성하는 명령어 발생기; 상기 내부버스연결기로부터 어드레스버스 요구신호 또는 데이타전송 준비 완료신호가 유입되면 우선순위방식에 의하여 시스템버스를 중재하는 중재기; 상기 내부버스연결기로부터 유입된 명령에 의하여 단일 어드레스의 데이타를 읽고 난 후 이어서 단일 어드레스의 데이타의 쓰기 동작을 제어하는 RMC 제어기; 상기 중재기에서 중재를 하여 시스템 버스를 점유하면 데이타 전송명령에 의하여 읽기와 쓰기 명령을 수행하는 프로토콜 상태 천이기; 및 상기 중재기, 상기 RMC제어기, 상기 명령어 발생기 및 상기 프로토콜 천이기로 데이타 전송을 위한 송신 및 수신클럭과 상태천이를 위한 클럭을 발생시키는 클럭발생기를 포함함을 특징으로 하는 멀티프로세서 시스템에 있어서의 버스프로토콜 제어기.
- 제1항에 있어서, 시스템버스 사용중 에러발생을 알리고 어드레스버스 중재시 어드레스를 점유와 재시도하는 신호를 계수하여 어드레스버스 중재를 통한 시스템버스 측정 기능을 갖는 응용기를 더 구비함을 특징으로 하는 멀티프로세서 시스템에 있어서의 버스프로토콜 제어기.
- 제1항에 있어서, 상기 RMC 제어기는 이미 RMC 명령이 수행중일 때 매 시스템 버스 클럭마다 어드레스를 래치하여 저장하는 시스템 어드레스 레지스터; 마스터 프로세서 보드의 이미 수행중인 RMC 동작의 해당 어드레스를 저장하는 로칼 어드레스 레지스터; 및 상기 시스템 어드레스 레지스터와 상기 시스템 어드레스 레지스터를 비교하여 같으면 다른 마스터 프로세서 보드의 RMC 동작을 금지하는 신호(SRMCBSY 신호)를 발생하는 RMCBUSY신호 발생기를 포함함을 특징으로 하는 멀티프로세서 시스템에 있어서의 버스프로토콜 제어기.
- 제1항에 있어서, 상기 프로토콜상태 천이기는 마스터 프로세서 보드가 슬레이브 프로세서 보드로 단일어드레스 및 복수 어드레스의 데이타를 읽어 들이는 어드레스 및 읽기상태 천이기; 및 마스터 프로세서 보드가 슬레이브 프로세서 보드로 단일 어드레스 및 복수 어드레스의 데이타를 쓰는 쓰기상태 천이기로 구성됨을 특징으로 하는 멀티프로세서 시스템에 있어서의 버스프로토콜 제어기.
- 제1항에 있어서, 상기 중재기는 어드레스 버스를 중재하는 어드레스버스 중재기; 및 데이타버스를 중재하는 데이타버스 중재기를 구비함을 특징으로 하는 멀티프로세서 시스템에 있어서의 버스프로토콜 제어기.
- 제5항에 있어서, 어드레스버스와 데이타버스중재를 어드레스 중재가 데이타버스 중재기에서 별도로 중재하여 전송명령과 데이타 송수신을 분리하여 수행함을 특징으로 하는 멀티프로세서 시스템에 있어서의 버스프로토콜 제어기.
- 제1항에 있어서, 상기 프로토콜상태 천이기를 소프트웨어적으로 중재없이 구동시키거나 시스템버스에서 상태를 기록하는 명령상태 레지스터를 더 구비함을 특징으로 하는 멀티프로세서 시스템에 있어서의 버스프로토콜 제어기.
- 제1항에 있어서, 버스프로토콜 제어기는 단일 어드레스의 데이타를 읽는 단일읽기; 단일 어드레스의 데이타를 쓰는 단일쓰기; 복수의 어드레스의 데이타를 읽기 복수읽기; 복수의 어드레스의 데이타를 쓰는 복수쓰기; 및 단일 어드레스의 데이타를 읽고 나서 이어서 단일 어드레스의 데이타를 쓰는 RMC 싸이클로 데이타를 전송함을 특징으로 하는 멀티프로세서 시스템에 있어서의 버스프로토콜 제어기.
- 멀티프로세서 시스템의 비순차응답방식 읽기싸이클의 데이타 전송방법에 있어서, 마스터 프로세스보드에서 어드레스버스 사용을 요구하고 어드레스버스 요구를 우선순위에 의하여 중재하는 단계; 상기 중재에 의하여 어드레스버스를 점유하게 되면 어드레스정보를 슬레이브 프로세서보드에 송신하는 단계; 상기 어드레스정보를 수신한 후 이상유무 상태를 마스터 프로세서보드에 응답하는 단계; 읽기데이타의 송신준비가 완료되면 데이타 버스 사용을 요구하고 우선순위에 의하여 데이타버스의 점유를 중재하는 단계; 상기 데이타버스 중재단계에서 데이타버스를 점유하였을 경우에 슬레이브 프로세서보드에서 수신측인 마스터 프로세서보드에 데이타정보를 송신하고 데이타를 송신하는 단계; 및 상기 슬레이브 프로세서보드로부터 데이타를 수신한 마스터 프로세서보드가 데이타를 수신한 후 이상유무 상태를 슬레이브 프로세서보드에 응답하는 단계를 포함함을 특징으로 하는 멀티프로세서 시스템에 있어서 읽기싸이클의 데이타 전송방법.
- 제9항에 있어서, 복수단위의 데이타를 전송시에는 한 단위의 데이타를 전송시마다 상기 어드레스정보에 포함된 전송데이타의 크기를 역으로 카운트하여 0이 될 때까지 연속하여 데이타를 송신함을 특징으로 하는 멀티프로세서 시스템에 있어서 읽기싸이클의 데이타 전송방법.
- 제9항에 있어서, 상기 어드레스정보는 어드레스와 전송형태, 송신마스터 프로세서보드 번호, 전송데이타의 크기의 정보를 포함함을 특징으로 하는 멀티프로세서 시스템에 있어서 읽기싸이클의 데이타 전송방법.
- 제9항에 있어서, 상기 이상유무 상태를 응답하는 단계에서 상태정보는 정상, 에러, 재전송 정보임을 특징으로 하는 멀티프로세서 시스템에 있어서 읽기싸이클의 데이타 전송방법.
- 제9항에 있어서, 상기 데이타정보는 읽기명령을 송신한 마스터프로세서보드의 번호임을 특징으로 하는 멀티프로세서 시스템에 있어서 읽기싸이클의 데이타 전송방법.
- 멀티프로세서 시스템의 비순차응답방식 쓰기싸이클의 데이타 전송방법에 있어서, 마스터 프로세서보드에서 어드레스버스 사용을 요구하고 어드레스버스 요구를 우선순위에 의하여 중재하는 단계; 상기 중재에 의하여 어드레스버스를 점유하게 되면 어드레스정보를 슬레이브 프로세서보드에 송신하는 단계; 상기 어드레스정보를 수신한 후 이상유무 상태를 마스터 프로세서보드에 송신하는 응답단계; 마스터 프로세서보드에서 데이타를 슬레이브 프로세서보드에 송신하는 단계; 및 슬레이브 프로세서보드에서 데이타를 수신 후 이상유무 상태를 마스터 프로세서보드에 송신하는 단계를 포함함을 특징으로 하는 멀티프로세서 시스템에 있어서 쓰기싸이클의 데이타 전송방법.
- 제14항에 있어서, 복수단위의 데이타를 전송시에는 한 단위의 데이타를 전송시마다 상기 어드레스정보에 포함된 전송데이타의 크기를 역으로 카운트하여 0이 될 때까지 연속하여 데이타를 송신함을 특징으로 하는 멀티프로세서 시스템에 있어서 쓰기싸이클의 데이타 전송방법.
- 제14항에 있어서, 상기 이상유무 상태를 응답하는 단계에서 상태정보는 정상, 에러, 재전송 정보임을 특징으로 하는 멀티프로세서 시스템에 있어서 쓰기싸이클의 데이타 전송방법.
- 제14항에 있어서, 상기 어드레스정보는 어드레스와 전송형태, 송신마스터 프로세서보드 번호, 전송데이타의 크기와 정보를 포함함을 특징으로 하는 멀티프로세서 시스템에 있어서 쓰기싸이클의 데이타 전송방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950026498A KR0146521B1 (ko) | 1995-08-24 | 1995-08-24 | 멀티프로세서 시스템에 있어서의 버스프로토콜 제어기와 데이타 전송방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950026498A KR0146521B1 (ko) | 1995-08-24 | 1995-08-24 | 멀티프로세서 시스템에 있어서의 버스프로토콜 제어기와 데이타 전송방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970012191A true KR970012191A (ko) | 1997-03-29 |
| KR0146521B1 KR0146521B1 (ko) | 1998-09-15 |
Family
ID=19424457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950026498A KR0146521B1 (ko) | 1995-08-24 | 1995-08-24 | 멀티프로세서 시스템에 있어서의 버스프로토콜 제어기와 데이타 전송방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0146521B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100451789B1 (ko) * | 2001-10-16 | 2004-10-08 | 엘지전자 주식회사 | 자원 공유를 위한 프로세서 중재장치 및 중재방법 |
-
1995
- 1995-08-24 KR KR1019950026498A patent/KR0146521B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100451789B1 (ko) * | 2001-10-16 | 2004-10-08 | 엘지전자 주식회사 | 자원 공유를 위한 프로세서 중재장치 및 중재방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR0146521B1 (ko) | 1998-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100595720C (zh) | 用于基于集线器的存储系统中直接存储器访问的设备和方法 | |
| US6173349B1 (en) | Shared bus system with transaction and destination ID | |
| US5276886A (en) | Hardware semaphores in a multi-processor environment | |
| US4381542A (en) | System for interrupt arbitration | |
| US6282598B1 (en) | PCI bus system wherein target latency information are transmitted along with a retry request | |
| KR970049655A (ko) | 직접메모리접근(dma) 제어장치 | |
| KR100644596B1 (ko) | 버스 시스템 및 그 버스 중재방법 | |
| EP0512685B1 (en) | Quadrature bus protocol for carrying out transactions in a computer system | |
| US20070101032A1 (en) | Bus arbitration circuit and bus arbitration method | |
| US7130946B2 (en) | Configuration and method having a first device and a second device connected to the first device through a cross bar | |
| US5627968A (en) | Data transfer apparatus which allows data to be transferred between data devices without accessing a shared memory | |
| EP0479229B1 (en) | Minimum contention multiprocessor dual bus system | |
| KR970012191A (ko) | 멀티프로세서 시스템에 있어서의 버스 프로토콜 제어기와 데이타 전송방법 | |
| KR100644597B1 (ko) | 버스 시스템 및 그 커맨드 전달방법 | |
| US5671370A (en) | Alternating data valid control signals for high performance data transfer | |
| EP0191939A1 (en) | Data processing bus system | |
| KR0126583B1 (ko) | 시스템 제어기 모듈에서의 요청기 읽기 제어기(Requester Read Controller In System Controller In System Control Module) | |
| KR960012355B1 (ko) | 다중프로세서 시스템에서의 캐쉬간 직접 데이타 전송 지원 제어장치 | |
| KR970002400B1 (ko) | 다중프로세서 인터럽트 요청기에서의 인터럽트 송신 및 완료 제어방법(Control scheme of interrupt go and done in a multiprocessor interrupt requester) | |
| KR0176075B1 (ko) | 주변소자연결 버스 응답 장치 | |
| JPS6153753B2 (ko) | ||
| KR940010807B1 (ko) | 정보처리장치용 버스시스템 및 정보처리 버스시스템 컨트롤러용 ic디바이스 | |
| JP2820054B2 (ja) | バスインタフェース装置 | |
| KR0121973B1 (ko) | 전전자 교환기에 있어서 프로세서 보드간의 공통버스 중재회로 | |
| KR100278805B1 (ko) | 멀티 프로세싱 시스템의 데이터 중재장치 및 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060508 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |