JP2002008382A - メモリの書き込み装置 - Google Patents

Abstract

(57)【要約】 【課題】 複数のメモリブロックを有してメモリブロッ
ク単位でデータが消去されるメモリの書き込み先となる
メモリブロックに対するデータ消去開始からデータ書き
込み完了までの時間を短くするメモリの書き込み装置を
提供する。 【解決手段】 記憶領域更新装置１では、データ蓄積手
段１４が書き込み対象となるデータ（例えば転送デー
タ）の書き込み先となるメモリブロックＢ１以外のメモ
リブロックの中でデータ蓄積用のメモリブロックとして
割り当てられたメモリブロックＢ４に当該データを書き
込んだ後に、データ書き込み手段１４が書き込み先とな
るメモリブロックＢ１に記憶されたデータを消去すると
ともに、データ蓄積用メモリブロックＢ４に記憶された
書き込み対象となるデータを読み出して当該データを書
き込み先となるメモリブロックＢ１に書き込む。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、メモリブロックを
単位としてデータの消去を行うメモリにデータを書き込
むメモリの書き込み装置に関し、特に、書き込み先とな
るメモリブロックに対するデータ消去の開始からデータ
書き込みの完了までに要する時間を短くした装置に関す
る。

【０００２】

【従来の技術】例えば記憶装置の一種であるフラッシュ
メモリ等では、記憶されたデータを書き換えることが可
能であるが、ＲＡＭ（Random Access Memory）等とは異
なり、書き込み先となる記憶領域に記憶されたデータを
消去した後に書き込み対象となるデータを当該記憶領域
に書き込むといった手順が必要である。

【０００３】一例として、電気的にデータの書き換えが
可能である上記したフラッシュメモリでは、その記憶領
域が例えば６４Ｋバイト等に相当する幾つかの領域（メ
モリブロック）に分割されており、当該メモリブロック
単位（つまり、６４Ｋバイト等のデータ単位）でしかデ
ータの消去を行うことができないといったものがある。
このため、このようなフラッシュメモリでは、通常のＲ
ＡＭ等とは異なり、データを１バイト単位で書き換える
ことはできない。

【０００４】ところで、上記のようなフラッシュメモリ
等にプログラムデータを格納するとともに当該フラッシ
ュメモリ等とマイクロコンピュータ（マイコン）とを接
続して動作を行う電気製品等の装置では、マイコンと外
部のプログラム転送装置とを接続して、フラッシュメモ
リ等に記憶されたプログラムデータの一部又は全部の内
容を消去して当該消去した記憶領域にプログラム転送装
置から転送（伝送）された新たなプログラムデータの内
容を書き込むことが多く行われている。

【０００５】しかしながら、例えば小型の電気製品等で
は、通常は、フラッシュメモリ等のメモリブロック１個
分より少ない記憶容量を有したＲＡＭしか搭載していな
いことも多く、このような場合には、例えばメモリブロ
ック１個分に相当する量のデータをＲＡＭに一旦蓄積し
た後に実際の書き込み先となるメモリブロックに対して
データの書き込みを行うといったことはできない。

【０００６】このため、従来では、例えば書き込み先と
なるメモリブロックに記憶されたプログラムデータを消
去した後に、外部のプログラム転送装置から書き込み対
象となるプログラムデータを転送して当該データを書き
込み先となるメモリブロックに書き込むといった手順が
用いられていた。ここで、外部の装置からの転送処理に
はシリアルデータを伝送するシリアル通信が用いられる
ことも多いが、このような転送処理は、通常、同一の装
置の内部でデータをメモリ転送する場合と比べて、非常
に遅く、長い時間がかかってしまう。

【０００７】このようなことから、上記のようなデータ
の書き込みの仕方では、例えばプログラムデータ等の重
要なデータを記憶するメモリブロックのデータが転送処
理により書き換えられている途中で当該書き換え処理が
中断されてしまうようなこと（例えば装置の電源がオフ
にされてしまうようなこと）が発生する可能性が高く、
このようなことが発生すると、上記した電気製品等の装
置が正常に動作しなくなってしまうといった不具合があ
った。

【０００８】また、例えば割り込み処理が行われる装置
において、割り込み処理ルーチンの格納場所（格納され
ている記憶領域）を示す割り込みベクターを記憶するメ
モリブロックのデータを書き換える場合には、当該メモ
リブロックに記憶されたデータ（割り込みベクターを含
むデータ）を消去してから書き込み対象となるデータ
（割り込みベクターを含むデータ）を書き込み終わるま
での間は割り込み処理を実行することができないが、上
記のような外部の装置からの転送処理には上述のように
非常に長い時間がかかってしまうため、長い時間の間、
割り込み処理を実行することができなくなってしまうと
いった不具合があった。

【０００９】ここで、例えば特開平１０−１２４４０３
号公報に記載された「ブロック消去型フラッシュメモリ
の書込み方法」では、フラッシュメモリが有する複数の
メモリブロックの一部を退避メモリブロックとするとと
もに他をデータ書込み用メモリブロックとし、所望のデ
ータ書込み用メモリブロック（書込該当メモリブロッ
ク）に新たなデータを書き込む場合には、当該書込該当
メモリブロックに既に書き込まれている既存データを退
避メモリブロックに書き込んだ後に、当該書込該当メモ
リブロックに対してデータの消去及び書込みを実行する
ことが行われる。

【００１０】この方法では、前記書込該当メモリブロッ
クに対する書込み処理が行われるときに前記既存データ
が保存されることになるが、例えば上記のような外部の
装置からの転送処理が行われるような場合に書込該当メ
モリブロックを使用することができない時間（すなわ
ち、当該書込該当メモリブロックに対する書き込みにか
かる時間）が長いといったことは解消されず、本来使用
すべき書込該当メモリブロックを用いて処理を実行する
ことができない時間が長くなってしまう。

【００１１】

【発明が解決しようとする課題】上述のように、従来の
フラッシュメモリ等のデータ書き換え処理では、例えば
書き込み対象となるデータが外部の装置から転送される
ような場合には特に、書き込み先となるメモリブロック
に記憶されたデータが消去されてから当該メモリブロッ
クに新たなデータが書き込まれ終わるまでの時間が非常
に長くなり、本来使用すべき当該メモリブロックを用い
て処理を実行することができない時間が長くなってしま
うといった不具合があった。

【００１２】本発明は、このような従来の課題を解決す
るためになされたもので、メモリのメモリブロックに記
憶されたデータを書き換えるに際して、当該メモリブロ
ックに対するデータ消去の開始からデータ書き込みの完
了までに要する時間を短くすることができるメモリの書
き込み装置を提供することを目的とする。

【００１３】

【課題を解決するための手段】上記目的を達成するた
め、本発明に係るメモリの書き込み装置では、次のよう
にして、メモリが有するメモリブロックに記憶されたデ
ータを消去して当該メモリブロックに書き込み対象とな
るデータを書き込む。ここで、本発明に言うメモリはデ
ータを記憶する複数のメモリブロックを有しており、メ
モリブロックに記憶されたデータはメモリブロックを単
位として消去される構成となっている。

【００１４】すなわち、データ蓄積手段が書き込み対象
となるデータの書き込み先となるメモリブロック以外の
メモリブロックの中でデータ蓄積用のメモリブロックと
して割り当てられたメモリブロックに書き込み対象とな
るデータを書き込み、データ書き込み手段がデータ蓄積
手段による書き込みが完了したことに応じて、書き込み
先となるメモリブロックに記憶されたデータを消去する
とともに、データ蓄積用メモリブロックに記憶された書
き込み対象となるデータを読み出して当該データを書き
込み先となるメモリブロックに書き込む。

【００１５】従って、書き込み対象となるデータがデー
タ蓄積用メモリブロックに書き込まれ終わった後に、書
き込み先となるメモリブロックに記憶されたデータが消
去されて、データ蓄積用メモリブロックに記憶されたデ
ータが当該書き込み先となるメモリブロックに書き込ま
れるため、当該書き込み先となるメモリブロックに対す
るデータ消去の開始からデータ書き込みの完了までに要
する時間を非常に短くすることができる。

【００１６】なお、メモリブロックに記憶されるデータ
としては、特に限定はなく、種々なデータであってもよ
い。また、メモリとしても、例えば複数のメモリブロッ
クを有してメモリブロック単位でデータの消去を行うよ
うなものであれば、どのようなメモリが用いられてもよ
い。

【００１７】また、メモリが有するメモリブロックの数
としては、複数であれば、任意であってもよい。また、
書き込み先となるメモリブロックやデータ蓄積用のメモ
リブロックとして割り当てられるメモリブロックの数と
しては、それぞれ１以上であれば、任意であってもよ
い。また、書き込み先となるメモリブロックやデータ蓄
積用のメモリブロックとしては、例えば予め固定的に割
り当てられている構成であってもよく、また、例えばメ
モリの使用状況等に応じて可変的に割り当てられる構成
であってもよい。

【００１８】

【発明の実施の形態】本発明に係る一実施例を図面を参
照して説明する。図１には、本発明を適用した記憶領域
更新装置１を備えたデータ転送システムの回路構成例を
示してあり、このシステムには、記憶領域を更新する機
能を有した当該記憶領域更新装置１と、データを転送
（伝送）する機能を有したデータ転送装置２と、シリア
ルデータを伝送する機能を有したシリアル通信接続線３
とが備えられており、記憶領域更新装置１とデータ転送
装置２とがシリアル通信接続線３を介して接続されてい
る。

【００１９】本例では、記憶領域更新装置１の内部に備
えられたフラッシュメモリ１１のデータ書き込み用デー
タブロック１部Ｂ１に記憶されたデータの内容をデータ
転送装置２の内部に備えられた主記憶装置２１の転送デ
ータ部Ｄに記憶されたデータの内容に書き換える場合を
例として本発明の一実施例を説明する。

【００２０】記憶領域更新装置１には、フラッシュメモ
リ１１と、ＲＡＭ１２と、シリアル変換器１３と、ＣＰ
Ｕ（Central Processing Unit）１４とが備えられてい
る。フラッシュメモリ１１としては、本例では、ブロッ
ク消去型の記憶装置であり、且つ、１バイト単位でデー
タの書き込みが可能なものが用いられている。具体的に
は、本例のフラッシュメモリ１１の記憶領域は４つの領
域（メモリブロックＢ１〜Ｂ４）に分割されており、各
メモリブロックＢ１〜Ｂ４は例えば６４Ｋバイトの記憶
領域に相当している。

【００２１】本例では、上記した４つのメモリブロック
Ｂ１〜Ｂ４の内の３個のメモリブロックＢ１〜Ｂ３がデ
ータ書き込み用のメモリブロック（以下で、それぞれ、
データ書き込み用データブロック１部Ｂ１、データ書き
込み用データブロック２部Ｂ２、データ書き込み用デー
タブロック３部と言う）として割り当てられており、残
りの１個のメモリブロックＢ４がデータ蓄積用のメモリ
ブロック（以下で、バッファブロックＢ４と言う）とし
て割り当てられている。

【００２２】また、本例では、上記した各データ書き込
み用データブロックＢ１〜Ｂ３は、例えばＣＰＵ１４を
制御するためのプログラムデータを格納（記憶）するた
めに設けられており、また、上記したバッファブロック
Ｂ４は、例えばデータ書き込み用データブロックＢ１〜
Ｂ３に対して書き込もうとするデータを一時的に蓄積
（記憶）するために設けられている。なお、上記したよ
うに、本例のフラッシュメモリ１１では、例えば各メモ
リブロックＢ１〜Ｂ４に対するデータの書き込みについ
ては１バイト単位で行うことが可能であるが、各メモリ
ブロックＢ１〜Ｂ４に記憶されたデータの消去について
はメモリブロック単位（つまり、本例では、６４Ｋバイ
ト単位）でしか行うことができない。

【００２３】ＲＡＭ１２は、例えば上記したフラッシュ
メモリ１１のメモリブロック１個分より少ない量（すな
わち、本例では、６４Ｋバイト未満）のデータを記憶す
る機能を有した記憶装置であり、本例では、ＣＰＵ１４
により処理されるプログラム等のデータを一時的に記憶
する領域として用いられる。シリアル変換器１３は、シ
リアルデータとパラレルデータとを変換する機能を有し
ており、本例では、後述するデータ転送装置２のシリア
ル変換器２２とシリアル通信接続線３を介して接続され
ており、シリアル通信接続線３を介して受信したシリア
ルデータをＣＰＵ１４により処理可能なパラレルデータ
へ変換してＣＰＵ１４へ出力する機能を有している。

【００２４】ＣＰＵ１４は、例えばＲＡＭ１２の記憶領
域を用いてフラッシュメモリ１１に記憶された各種のプ
ログラムを実行することにより当該記憶領域更新装置１
に係る各種の処理や制御を実行する機能を有しており、
本例では、例えばフラッシュメモリ１１に記憶されたデ
ータをメモリブロックＢ１〜Ｂ４毎に消去する処理や、
例えばフラッシュメモリ１１に対してデータを書き込む
処理や、例えばフラッシュメモリに記憶されたデータを
読み出す処理や、例えば後述するデータ転送装置２から
シリアル通信接続線３を介して送信（転送）されるデー
タをシリアル変換器１３により受信する処理等を実行す
る。

【００２５】一方、データ転送装置２には、主記憶装置
２１と、シリアル変換器２２と、ＣＰＵ２３とが備えら
れている。主記憶装置２１は、ＣＰＵ２３から直接アク
セスすることが可能なメモリ（記憶装置）であり、本例
では、ＣＰＵ２３により転送処理の動作を実行させるた
めのプログラム（転送プログラム）のデータを記憶した
記憶領域（転送プログラム部Ｐ）と、記憶領域更新装置
１に対して転送するデータ（転送データ）を記憶した記
憶領域（転送データ部Ｄ）とを有している。なお、転送
データとしては、本例では、上記した記憶領域更新装置
１のフラッシュメモリ１１のデータ書き込み用データブ
ロック１部Ｂ１に書き込むべきデータが記憶される。

【００２６】シリアル変換器２２は、シリアルデータと
パラレルデータとを変換する機能を有しており、本例で
は、上記した記憶領域更新装置１のシリアル変換器１３
とシリアル通信接続線３を介して接続されており、ＣＰ
Ｕ２３から入力されるパラレルデータをシリアルデータ
へ変換してシリアル通信接続線３へ送信出力する機能を
有している。

【００２７】ＣＰＵ２３は、例えばＲＡＭ（図示せず）
の記憶領域を用いて主記憶装置２１に記憶された各種の
プログラムを実行することにより当該データ転送装置２
に係る各種の処理や制御を実行する機能を有しており、
本例では、例えば主記憶装置２１から転送プログラムの
データや転送データを読み出す処理や、例えば読み出し
た転送データ等をシリアル変換器２２によりシリアルデ
ータとしてシリアル通信接続線３を介して記憶領域更新
装置１へ送信（転送）する処理等を実行する。

【００２８】なお、本例のデータ転送装置２と記憶領域
更新装置１との間で行われる転送処理では、データ転送
装置２が特定のパターン（本例では、一例として、“Ａ
ＡｈＡＡｈ”というパターン）を記憶領域更新装置１に
対して送信出力した後に当該データ転送装置２が転送デ
ータ部Ｄに記憶された転送データを当該記憶領域更新装
置１に対して送信（転送）する手順が用いられており、
このような転送処理の手順が上記した転送プログラムに
よって規定されている。

【００２９】次に、図２を参照して、本例のデータ転送
システムにより行われる処理動作の一例を示す。なお、
本例では、上述したように、記憶領域更新装置１に備え
られたフラッシュメモリ１１のデータ書き込み用データ
ブロック１部Ｂ１の記憶内容を新たなプログラムデータ
の内容に書き換える場合を例として示す。

【００３０】ここで、上記した新たなプログラムデータ
は、例えばデータ転送装置２に備えられた主記憶装置２
１の転送データ部Ｄに転送データとして予め格納されて
いるか、或いは、例えば以下に示す転送処理が行われる
前にユーザ等により当該転送データ部Ｄに転送データと
して格納されるものとする。また、本例では、記憶領域
更新装置１に備えられたフラッシュメモリ１１のデータ
書き込み用データブロック１部Ｂ１及びバッファブロッ
クＢ４にはプログラムデータが書き込まれた状態である
とし、残りのデータ書き込み用データブロック２部Ｂ２
及びデータ書き込み用データブロック３部Ｂ３にはプロ
グラムデータが書き込まれた状態であっても書き込まれ
ていない状態（空の状態）であってもよいとする。

【００３１】また、上記図２では、新たなプログラムデ
ータの書き込み前にデータ書き込み用データブロック１
部Ｂ１に記憶されているプログラムデータを“旧プログ
ラム”として示し、当該書き込み前にバッファブロック
Ｂ４に記憶されているプログラムデータを“データ”と
して示し、当該新たなプログラムデータを“新プログラ
ム”として示してある。また、同図では、プログラムデ
ータが記憶されていても記憶されていなくてもよい残り
の２つのデータ書き込み用データブロックＢ２、Ｂ３の
記憶状態を“データ或いは空”として示し、データ書き
込み用データブロック１部Ｂ１やバッファブロックＢ４
に記憶されたデータが消去された状態を“消去”として
示してある。

【００３２】まず、データ転送装置２が動作させられて
転送プログラムに従った処理が開始されると、データ転
送装置２では、ＣＰＵ２３が上記したパターン“ＡＡｈ
ＡＡｈ”のデータをシリアル変換器２２へ送ることで当
該データをシリアル通信接続線３を介して記憶領域更新
装置１へ送信し、その後、当該ＣＰＵ２３が主記憶装置
２１の転送データ部Ｄに記憶された（本例では、記憶領
域更新装置１のフラッシュメモリ１１に対する書き込み
対象となる）転送データを同様にして記憶領域更新装置
１へ送信（転送）する。なお、このような転送処理が開
始される前における記憶領域更新装置１のフラッシュメ
モリ１１の状態が上記図２（ａ）に示されている。

【００３３】上記したパターン“ＡＡｈＡＡｈ”のデー
タや転送データの送信処理がデータ転送装置２により行
われると、当該パターン“ＡＡｈＡＡｈ”のデータや当
該転送データがシリアル通信接続線３を介して記憶領域
更新装置１のシリアル変換器１３に届く。そして、記憶
領域更新装置１では、シリアル変換器１３がこのような
パターン“ＡＡｈＡＡｈ”のデータや転送データを受信
して、受信したデータをＣＰＵ１４により処理すること
が可能なパラレルデータへ変換してＣＰＵ１４へ送る。

【００３４】記憶領域更新装置１では、まず、ＣＰＵ１
４がシリアル変換器１３からパターン“ＡＡｈＡＡｈ”
のデータを受け取ったことに応じて、フラッシュメモリ
１１の記憶領域の記憶内容を更新する要求があったと判
断して、フラッシュメモリ１１のバッファブロックＢ４
に記憶されているプログラムデータを消去する。なお、
このような消去が行われたときにおける記憶領域更新装
置１のフラッシュメモリ１１の状態が上記図２（ｂ）に
示されている。

【００３５】次に、記憶領域更新装置１では、ＣＰＵ１
４がシリアル変換器１３から転送データを受信したこと
に応じて、当該転送データの内容をバッファブロックＢ
４に書き込んでいく。そして、記憶領域更新装置１で
は、ＣＰＵ１４がシリアル変換器１３を介してデータ転
送装置２から転送データの全てを受信して当該転送デー
タの全てをバッファブロックＢ４に書き込んだと判断し
たときに、当該ＣＰＵ１４がデータ書き込み用データブ
ロック１部Ｂ１に記憶されているプログラムデータを消
去して、バッファブロックＢ４に書き込まれた転送デー
タを読み出して当該転送データをデータ書き込み用デー
タブロック１部Ｂ１に書き込む。

【００３６】なお、転送データの内容がバッファブロッ
クＢ４に書き込まれたときにおける記憶領域更新装置１
のフラッシュメモリ１１の状態が上記図２（ｃ）に示さ
れており、データ書き込み用データブロック１部Ｂ１に
記憶されたプログラムデータが消去されたときにおける
記憶領域更新装置１のフラッシュメモリ１１の状態が上
記図２（ｄ）に示されており、データ書き込み用データ
ブロック１部Ｂ１に転送データが書き込まれたときにお
ける記憶領域更新装置１のフラッシュメモリ１１の状態
が上記図２（ｅ）に示されている。

【００３７】以上のように、本例のデータ転送システム
では、データ転送装置２から記憶領域更新装置１に対し
て書き込み対象となる転送データを転送して当該転送デ
ータを記憶領域更新装置１に備えられたフラッシュメモ
リ１１に書き込むときに、記憶領域更新装置１がまずデ
ータ蓄積用のバッファブロックＢ４の記憶内容を消去し
た後に当該バッファブロックＢ４に受信した転送データ
を書き込んで蓄積し、このようなバッファブロックＢ４
に対する書き込みが完了した後に、当該転送データの書
き込み先となるデータ書き込み用データブロック（本例
では、データ書き込み用データブロック１部Ｂ１）の記
憶内容を消去してから、当該バッファブロックＢ４に蓄
積された転送データを当該書き込み先となるデータ書き
込み用データブロックに転送して書き込むことが行われ
る。

【００３８】従って、本例のデータ転送システムに備え
られた記憶領域更新装置１では、例えば本例のようにＲ
ＡＭ１２の記憶容量が少ない状況においてブロック消去
型メモリ（本例では、フラッシュメモリ１１）のメモリ
ブロックの記憶内容を書き換えるような場合であって
も、書き込み先となるメモリブロック（本例では、デー
タ書き込み用データブロック１部Ｂ１）の記憶内容を消
去してから当該メモリブロックに対するデータの書き込
みが完了するまでに要する時間を極めて短くすることが
できる。

【００３９】そして、本例の記憶領域更新装置１では、
例えばプログラム等の重要なデータを記憶するメモリブ
ロックの記憶内容を書き換える途中で、バッファブロッ
ク（本例では、バッファブロックＢ４）から書き込み先
となるメモリブロックへのデータ転送の動作が中断され
てしまったような場合であっても、書き込み対象となる
データが消失してしまう可能性を極めて低くすることが
でき、このため、記憶領域の更新を安全に行うことがで
きる。

【００４０】また、本例の記憶領域更新装置１では、例
えば割り込みベクターを含むデータを記憶したメモリブ
ロックの記憶内容を書き換えるような場合であっても、
書き込み対象となるデータの全てを外部の装置（本例で
は、データ転送装置２）から受け取った後に書き込み先
となるメモリブロックに対するデータの消去及びデータ
の書き込みが行われることから、当該データ消去が行わ
れるまでは当該メモリブロックに記憶された割り込みベ
クターを用いて割り込み処理を実行することが可能であ
り、書き込み先となるメモリブロックに記憶された割り
込みベクターを用いて割り込み処理を行うことができな
い時間を極めて短くすることができる。

【００４１】なお、本例では、フラッシュメモリ１１が
有する１個のデータ書き込み用データブロックＢ１のみ
に対してデータを書き込む例を示したが、例えば本例と
同様な書き込み処理を複数回行うことにより、複数のデ
ータ書き込み用データブロックＢ１〜Ｂ３に対してデー
タを書き込むことができる。また、本例では、１個のバ
ッファブロックＢ４のみを用意したが、例えば複数個の
バッファブロックを用意しておくことも可能である。

【００４２】また、本例では、書き込み対象となるデー
タ（本例では、転送データ）を一括してデータ転送装置
２から記憶領域更新装置１へ送る構成としたが、例えば
当該データを幾つかのブロックに分けて送ることも可能
である。また、書き込み対象となるデータを一括して送
る場合或いは幾つかのブロックに分けて送る場合のいず
れの場合においても、例えばデータ転送装置２が誤り訂
正符号や誤り検出符号を転送対象となるデータに付加す
るとともに記憶領域更新装置１が受信した当該データに
関して誤り訂正処理や誤り検出処理を行って、誤りが発
生したときに当該データの再送を行う構成とすることも
可能である。

【００４３】また、記憶領域更新装置１において、例え
ばバッファブロックＢ４から書き込み先となるデータ書
き込み用データブロックＢ１へ書き込み対象となるデー
タ（本例では、転送データ）を転送する前に当該バッフ
ァブロックＢ４に格納された当該データに関して巡回冗
長検査（CRC:Cyclic Redundancy Check）やＳＵＭチェ
ック等を行ってデータ転送装置２から当該バッファブロ
ックＢ４への当該データの転送が正常に行われたか否か
を判定するようにし、当該転送が正常に行われたことを
確認したことに応じてバッファブロックＢ４から書き込
み先となるデータ書き込み用データブロックＢ１へのデ
ータ転送を行う構成とすることも可能である。

【００４４】ここで、本例の記憶領域更新装置１では、
フラッシュメモリ１１が本発明に言うメモリに相当し、
４個のメモリブロックＢ１〜Ｂ４が本発明に言う複数の
メモリブロックに相当し、上記した転送データが本発明
に言う書き込み対象となるデータに相当し、データ書き
込み用データブロック１部Ｂ１が本発明に言う書き込み
先となるメモリブロックに相当し、バッファブロックＢ
４が本発明に言う書き込み先となるメモリブロック以外
のメモリブロックの中でデータ蓄積用のメモリブロック
として割り当てられたメモリブロックに相当する。

【００４５】なお、メモリ（本例では、フラッシュメモ
リ１１）が有する複数のメモリブロックに対してデータ
蓄積用のメモリブロックとデータ書き込み用のメモリブ
ロックとを割り当てる態様としては、必ずしも本例の態
様に限られず、種々な態様が用いられてもよい。本例で
は、メモリが有する複数のメモリブロックの中の１以上
の（本例では、１個の）メモリブロックをデータ蓄積用
のメモリブロックとして割り当てるとともに、それ以外
のメモリブロックをデータ書き込み用の（すなわち、デ
ータ蓄積用ではなく、データを格納するために本来使用
されるべき）メモリブロックとして割り当てる態様を用
いた。

【００４６】また、本例では、本発明に言うメモリとし
てフラッシュメモリを用いた場合を示したが、例えば複
数のメモリブロックを有してメモリブロックに記憶され
たデータがメモリブロックを単位として消去されるよう
なものであれば、他のメモリが用いられてもよい。

【００４７】また、本例の記憶領域更新装置１では、Ｃ
ＰＵ１４がデータ蓄積用のバッファブロックＢ４に書き
込み対象となる転送データ（本例では、プログラムデー
タ）を書き込む機能により、本発明に言うデータ蓄積手
段が構成されている。また、本例の記憶領域更新装置１
では、ＣＰＵ１４がバッファブロックＢ４に対する転送
データの書き込みが完了したことを確認したことに応じ
て、書き込み先となるデータ書き込み用データブロック
１部Ｂ１に記憶されたプログラムデータを消去するとと
もに、バッファブロックＢ４に記憶された前記転送デー
タを読み出して当該データを書き込み先となるデータ書
き込み用データブロック１部Ｂ１に書き込む機能によ
り、本発明に言うデータ書き込み手段が構成されてい
る。

【００４８】なお、本発明に係るメモリの書き換え装置
の構成としては、必ずしも本例で示したものに限られ
ず、種々な構成が用いられてもよい。一例として、本例
では、本発明に係るメモリの書き換え装置により行われ
る各種の処理が、例えばプロセッサ（本例では、ＣＰＵ
１４）やメモリ（本例では、ＲＡＭ１２）等を備えたハ
ードウエア資源においてプロセッサがＲＯＭ（本例で
は、フラッシュメモリ１１）に格納された制御プログラ
ムを実行することにより制御される構成としたが、例え
ば当該処理を実行するための各機能手段を独立したハー
ドウエア回路として構成することも可能である。

【００４９】また、本発明は上記の制御プログラムを格
納したフロッピー（登録商標）ディスクやＣＤ−ＲＯＭ
等のコンピュータにより読み取り可能な記録媒体として
把握することもでき、当該制御プログラムを記録媒体か
らコンピュータに入力してプロセッサに実行させること
により、本発明に係る処理を遂行させることができる。

【００５０】

【発明の効果】以上説明したように、本発明に係るメモ
リの書き換え装置によると、データを記憶する複数のメ
モリブロックを有してメモリブロックに記憶されたデー
タがメモリブロックを単位として消去されるメモリに対
して、メモリブロックに記憶されたデータを消去して当
該メモリブロックに書き込み対象となるデータを書き込
むに際して、書き込み対象となるデータの書き込み先と
なるメモリブロック以外のメモリブロックの中でデータ
蓄積用のメモリブロックとして割り当てられたメモリブ
ロックに書き込み対象となるデータを書き込んだ後に、
書き込み先となるメモリブロックに記憶されたデータを
消去するとともに、データ蓄積用メモリブロックに記憶
された書き込み対象となるデータを読み出して当該デー
タを書き込み先となるメモリブロックに書き込むように
したため、書き込み先となるメモリブロックに対するデ
ータ消去の開始からデータ書き込みの完了までに要する
時間を非常に短くすることができる。

【図面の簡単な説明】

【図１】本発明を適用した記憶領域更新装置を備えたデ
ータ転送システムの一例を示す図である。

【図２】メモリブロックの書き換え処理の一例を説明す
るための図である。

【符号の説明】

１・・記憶領域更新装置、 ２・・データ転送装置、３
・・シリアル通信接続線、 １１・・フラッシュメモ
リ、Ｂ１〜Ｂ３・・データ書き込み用データブロック、
Ｂ４・・バッファブロック、 １２・・ＲＡＭ、１３、
２２・・シリアル変換器、 １４、２３・・ＣＰＵ、２
１・・主記憶装置、 Ｐ・・転送プログラム部、 Ｄ・
・転送データ部、

Claims (1)

【特許請求の範囲】
1. 【請求項１】 データを記憶する複数のメモリブロック
   を有してメモリブロックに記憶されたデータがメモリブ
   ロックを単位として消去されるメモリのメモリブロック
   に記憶されたデータを消去して当該メモリブロックに書
   き込み対象となるデータを書き込むメモリの書き込み装
   置において、 書き込み対象となるデータの書き込み先となるメモリブ
   ロック以外のメモリブロックの中でデータ蓄積用のメモ
   リブロックとして割り当てられたメモリブロックに書き
   込み対象となるデータを書き込むデータ蓄積手段と、 データ蓄積手段による書き込みが完了したことに応じ
   て、書き込み先となるメモリブロックに記憶されたデー
   タを消去するとともに、データ蓄積用メモリブロックに
   記憶された書き込み対象となるデータを読み出して当該
   データを書き込み先となるメモリブロックに書き込むデ
   ータ書き込み手段と、 を備えたことを特徴とするメモリの書き込み装置。