JPS60502073A - ワンチツプ・マイクロプロセツサを結合する回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 ワンチップ・マイクロプロセッサを結合する回路装置マイクロプロセッサはその 計算能力が小さいため、小型および中型制御装置への使用は極く限定されている 。マイクロプロセッサは、大型計算機システムで公知の装置と組み合わせられ、 その際各マイクロプロセッサが１つの特有の役割を有する。例えばプリンタまた はインターフェースまたはキーボード等の制御・監視に用いられる。

ところがマイクロプロセッサ間のデータ交換に必要なり　Ｍ　Ａ方式の制御入力 側は、極めて値ごろでコンパクトなワンチップ・プロセッサには設けられていな い。

ワンチップ・プロセッサには通常１つのプログラムメモＩＪ（ＲＯＭまたはＥＰ ＲＯＭ　）と、１つの読み書き可能メモＩＪ（ＲＡＭ）と、数個のディジタル人 ・出力側（ＰＯＲＴ　）と、計算・制御器から成る１つの中央処理装置（ＣＰＵ ）とが含まれている。ドイツ連邦共和国特許出願公開第３１ろ７ろ１ろ号公報か ら、確かに２つのマイクロゾロセッサを、直接メモリーアクセスを行うために、 両マイクロプロセッサを接続するアドレス・データバスを用いて結合することが 公知である。

しかしデータ交換には読み書き可能メモリとバス整合装置とが必要であり、この バス整合装置を中央処理装置ユニットとして構成された１方のマイクロプロセソ ザによって制御されるものである。

これに対し本発明の基礎をなす課題は、１つのデータ転送のために任意の数のワ ンチップ・マイクロプロセッサを簡単に結合することのできる回路装置を提供す ることにある。

この課題は本発明によれば次のようにして解決される、即ちすべてのワンチップ ・マイクロ７０ロセツサを直接共通の１つのアドレス・データバスおよびコント ロールバスに結合し、またバス要求線路とバス占有線路とリセット線路とにより 時間監視ユニットに結合することによって解決される。

この回路装置は、ワンチップマイクロプロセッサ間で共通のアドレスデータバス を介してデータ転送が行なえるという重要な利点を有する。その際パス要求およ びパス占有状態が監視され、アドレス・データバスの２重占有が防止される。バ ス要求またはパス占有の際に障害が生ずると、制御監視ユニットかりセント信号 を発生し、この信号がワンチップ・マイクロプロセッサを初期状態にリセットす る。例えば時間監視ユニットは再トリガ可能な単安定マルチパイプレーク（以下 モノフロップと称する）から構成するとよい。さらに、アドレスデータバスと制 御バスとに共通のデータノースおよびデータシンクを接続することができるので 、データ転送をこれらデータソースおよびシンクとワンチップ・マイクロプロセ ッサとの間で行うこともできる。共通のデータメモリは、関連するフンチップ０ ・マイクロプロセッサから呼出すことのできるデータを中間記憶するのに用いる こともできる。

次に本発明により構成される回路装置の実施例を図面にて詳細に説明する。

例えば集積化されたＲＡＭ、ＲＯＭおよびＣＰＵ・ユニットを備えた複数のワン チップ・マイクロプロセッサ１は、１つの共通の８ビット多重アドレス・データ バス２に結合ないし接続されている。コントロールバス３が６つの線から成る場 合、１つの線は１つのメモＩＪ　Ａ　Ｌ　Ｅ中への１つのアドレスの受け渡しの ングナリングに用いられ、他の２つの線は、該当するワンチップ・マイクロプロ セッサがデータの受信を行なう（ＲＤ）のか送出を行な５　（Ｗ　Ｒ）のかを示 す。

すべてのワンチップ・マイクロプロセッサ１はさらに、１つの共通のバス占有線 路５と１つの共通のリセット線路６とを介して時間監視ユニット７に結合されて いる。時間監視ユニットは例えば再トリガ可能なモノフロップから構成でき、そ のうち各１つのモノフロップがバス要求線路４とバス占有線路５とに割当てられ ている。アドレスデータバス２とコントロールバス３とに結合された共通のデー タノースおよび／またはシンクとして、例えばＲＡＭとインターフェースが設け られている。

ワンチップ・マイクロプロセッサ１間のデータ転送は直接または共通の１つのデ ータソースおよびデータシンク（ＲＡＭ　）を介して行うことができる。

直接的デ〜り転送の場合、先ず１つのデータバイトが、データを送出するワンチ ップ・マイクロプロセッサ−の内部バス・バッファメモリからスタティックな信 号としてアドレス・データバス２に加えられる。するとこの信号は送り先・マイ クロプロセッサにより読込み可能となる。ワンチップ・マイクロプロセッサ１の アドレス・データバス出力側はその際同じくプロセッサ１に設けられているボー トと同じ特性を示す。コントロールバス３には、この動作法では信号が発生され ない。

このような直接のデータ転送に対する前提条件は、データ転送の間は別のフンチ ップ・マイクロプロセッサ−からアドレス・データバス２へ信号が加えもれない ということである。相応の制御監視はバス要求線路４とバス占有線路５とを用い て行なわれ、その際これ情報を送出するマイクロプロセッサ１は、先す１つの信 号をバス占有線路５に加え、次にバス要求線路４に対して、送り先・マイクロプ ロセッサ１がデータ受入れを行える準備状態にあるかどうか質問する。送り先・ マイクロプロセッサがデータ受入れを行なえる状態であることを明かにした後に 、情報を送出するマイクロプロセッサはデータをアドレス・データバス２にスタ ティックに送出し、この状態をパス占有線路５上の１つの信号により指示する。

送り先・プロセッサ１はバス占有線路５をインクロテートすることにより、その ゾロセッサのための情報が存在しているがどうが確認することができる。送り先 ・プロセッサはアドレス・データバス２を介してその情報を読込４んでしまうと 、直ちにバス要求線路４に１つの信号を送出し、この信号は、情報を送出したワ ンチップ・マルチプロセッサに対して、それが送出したデータが取り込まれたこ とを示す。するとこのゾロセッサはバス占有線路５の占有状態を解除するので、 アドレス・データバス２は別のデータ流のために再び利用可能になる。

バス占有線路５とバス要求線路４を有いて、１方のマイクロプロセッサがすべて の送出されたデータを読み込み且つ他方のマイクロプロセッサがすべての要求さ れたデータを送出したかとうかをチェックすることができる。このスタティック な動作法は１つの適当なプログラムを用いて次のように構成することができる、 即ち複数の送り先・マイクロプロセッサが並列的に、即ち同時に、スタティック に占有されたアドレス・データバス２を介して同じ情報を読み込むことができる ようになる。

これに対しバッファメモリとしてのＲＡ　Ｍを介しての転送は、比較的多量のデ ータを移動させるべき場合、またはプログラムの時間経過が直接には伝送されな い場合に都合が良い。間接的伝送の場合、１つのワンチップ・マルチプロセッサ からのデータは、ＲＡＭ中の、１つまたは複数の送り先・マルチプロセッサに対 して指定さねている１つのアドレス領域に書込まれる。１つまたは複数の送り先 ・マイクロプロセッサはこれらのデータを必要に応じて、その対応するＲＡＭ中 のアドレス領域から取り出す。ＲＡ　１．．１１に監視値を記憶させることによ り、さらにデータが必要かどうかや、データ読取りが完了したかどうかを示すこ とができる。さらにＲＡ　Ｍの所定のアドレス領域に対する禁止表示を行うこと ができ、これもやはり監視語としてＲＡ　Ｍ中に記憶されている。

１つの共通のデータソースないしシンク、例えばＲＡＭへのデ〜り伝送の場合、 ワンチップ・マイクロゾロセッサ１は先ずバス要求線路４が空いているかどうか 質問する。空いている場合、マイクロプロセッサ１はバス要求線路を占有し、空 いていない場合、待ちループを介して質問を繰り返す。それから同様にしてバス 占有線路５が呼出されて占有される。これによりアドレス・データバス２はＲＡ Ｍ等へのデータ転送のために空けられる。データ転送が終了した後に、別のデー タ流に対してバス占有線路５が開放される。これに対しバス要求線路４は、既に バス占有線路５が応答したときに直ちに解放される。ＲＡＭまたは１つの別のデ ータソースから１つのワンチップ　マイクロプロセッサ１へのデータ転送も同様 の方法で行われるが、その際はデータ流の方向が公知のよ５にコン）ｏ−ルパス ３を介して制御される。

バス要求またはバス占有時に障害が生ずると、バスツブがリセット線路６を介し て個々のワンチップ・マイクロプロセッサ１にリセット信号を送出する。

国際調査報告

Claims (1)

1. 【特許請求の範囲】 土　すべてのワンチップ・マルチプロセッサ（１）が直接１つの共通のアドレス ・データバス（２）と１つのコントロールバス（３）とに結合されており且つバ ス要求線路（４）とバス占有線路（５）とリセット線路（６）とを介して時間監 視ユニット（７）とに結合されていることを特徴とする、ワンチップ・マイクロ ゾロセッサをアドレスデータバスに結合する回路装置。 ２　時間監視ユニット（７）が再トリガ可能なモノフロップから成る特許請求の 範囲第１項記載の回路装置。 ろ　アドレス−データバス（２）およびコントロールバス（３）に共通のヂータ ンースおよびデータシンクが結合されている特許請求の範囲第１項または第２項 記載の回路装置。