DE3137313C2 - Schaltungsanordnung zur Kopplung zweier Mikroprozessoren - Google Patents

Description

In der Praxis werden für Rechnersysteme mit Mikrocomputern häufig Mehrprozessor-Konfigurationen eingesetzt. Diese mit dem Begriff Multiprocessing bezeichnete Maßnahme beruht auf einer Fülle von Erwägungen. So kann durch eine Vergrößerung der Redundanz des Gesamtsystems eine größere Zuverlässigkeit erzielt werden. Darüber hinaus kann ein umfassendes Problem in deutlich voneinander getrennte und damit übersichfc'iher und einfacher zu handhabende Teilaufgaben, die auf die einzelnen Mikrocomputer des Gesamtsystems verteilt werden, aufgespaltet werden.

Darüber hinaus sind viele handelsübliche Mikroprozessoren, insbesondere die auf einem einzigen Chip aufgebauten sogenannten Ein-Chip-Mikroprozessoren häufig auf den Einsatz in bestimmten Geräten bzw. Kategorien von Geräten abgestimmt und sind an die gerätespezifische Software angepaßt; sie werden also ohne eigentliches Betriebssystem betrieben. Ein weiterer Grund, der häufig zur Zusammenschaltung mehrerer Mikroprozessoren führt, ist die verhältnismäßig geringe Rechnerleistung vieler Mikroprozessoren, insbesondere der Ein-Chip-Mikroprozessoren.

Grundsätzlich können zwei verschiedene Formen der Zusammenschaltung zweier oder mehrerer Mikroprozessoren unterschieden werden. Bei der einen Methode sind alle Mikroprozessoren gleichberechtigt und arbeiten unabhängig voneinander, während bei der zweiten Methode ein Mikroprozessor einem zweiten oder mehreren anderen übergeordnet ist (Master-Slave-Konfiguration).

Im Rahmen beider bekannten Methoden ist es bisher bekannt, Mikroprozessoren mit Schnittstellen für einen direkten Speicherzugriff (direct memory access) zu verwenden. Im Vergleich mit einer programmierten Ein-Ausgabe von Daten bzw. einem Datenverkehr über einen sogenannten Interrupt — der Prozessor wird nur dann mit Ein/Ausgaberoutinen belastet, wenn auch das angeschlossene Gerät dazu bereit ist — stellt der Datenaustausch im direkten Speicherzugriff (DMA) die zeitsparendste Möglichkeit dar. Hierbei braucht der Zentralprozessor des Mikroprozessors nur einmal den angesprochenen Speicherbereich und die Übertragungsbedingungen an die Schnittstelle für den direkten Speicherzugriff zu geben und ist danach frei für andere Aufgaben. Den eigentlichen Datenverkehr wickelt eine Schnittstelle für die DMA-Steuerung selbständig ab. Dieser Datenverkehr erfolgt bei bekannten Zwei-Prozessor-Anordnungen (US-PS 40 65 809) über einen

beide Mikroprozessoren mit einem Schreib-Lese-Speicher verbindenden Adreß-Datenbus.

Aus »The 8086 Family User's Manual«, intel, 1979, Seiten A-3 bis A-46 ist bekannt, daß ein Mikroprozessor mit einer Schnittstelle für direkten Speicherzugriff durch Anforderung einer Microcomputereinheit — beispielsweise Interfacebaustein — zur Abgabe der Buskontrolle mittels eines Quittungssignals an die anfordernde Einheit veranlaßt werden kann, wobei der Mikroprozessor für die Dauer des Quittungssignals vom Adreß-Datenbus entkoppelt ist.

Besondere Eigenschaften bestimmter Mikroprozessoren, wie z. B. Vorliegen eines gerätespezifischen Programms, besondere Preiswürdigkeit oder optimal auf das zu lösende Problem zugeschnittene Systemarchitektur, können zu der Forderung führen, einen Mikroprozessor ohne Schnittstelle für einen direkten Speicherzugriff mit einem zweiten Mikroprozessor zu koppeln.

Zur Lösung der der Erfindung zugrunde liegenden Aufgabe, einen Mikroprozessor ohne Schnittstelle für einen direkten Speicherzugriff mit einem Mikroprozessor mit einer Schnittstelle für einen direkten .Speicherzugriff zu koppeln, wird ausgegangen von einer Schaltungsanordnung zur Kopplung eines Mikroprozessors mit einer Schnittstelle für einen direkten Speicherzugriff mit einem zweiten Mikroprozessor ohne Schnittstelle für einen direkten Speicherzugriff mit einem beide Mikroprozessoren miteinander verbindenden Adreß-Datenbus. Die oben definierte Aufgabe wird erfindungsgemäß durch die Merkmale des Kennzeichens des Anspruchs 1 gelöst.

Damit können beide Mikroprozessoren unabhängig voneinander arbeiten, weil die für den Datenaustausch bestimmten Daten in einem gemeinsamen Speicher abgelegt werden, wobei durch die Ablage der Daten in definierten Teilbereichen des Speichers ein programmäßig und damit auch in bezug auf den Zeitaufwand vorteilhafter Datenverkehr zwischen beiden Mikroprozessoren erzielt werden kann. Insbesondere ist damit der Verzicht auf spezielle, oftmals zeitaufwendige Datentransferprogramme möglich.

Sofern die Ausgestaltung des Adreß-Datenbusses eine zu geringe Zahl unterschiedlicher Adressen zuläßt (z. B. 8 bit-Adreß-Bus = 256 Adressen), können weitere Ausgangsanschlüsse des zweiten Mikroprozessors als entsprechend höhervertige Adreßlei'ungen herangezogen werden.

Neben dem beiden Mikroprozessoren gemeinsam zugeordneten Schreib-Lese-Speicher kann wenigstens einer der beiden Mikroprozessoren zusätzlich einen internen Datenspeicher aufweisen. Dies wird gegebenenfalls weiten der eingeschränkten Zugriffsmöglichkeit zum Adreß-Datenbus vorzugsweise der zweite Mikroprozessor sein.

Da der zweite Mikroprozessor im allgemeinen nur verhältnismäßig kleine Zeiträume an den gemeinsamen Speicher angeschlossen ist, kann der erste Mikroprozessor derart ausgeführt (programmiert) sein, daß während der Dauer des Freigabesignals der erste Mikroprozessor keine Recher operationen ausführt.

Eine vorteilhafte Ausgestaltung der Erfindung sieht im Zusammenhang mit der Busanpassungseinrichtung vor, daß die Busanpassungseinrichtung Ausgabepuffer aufweist, die drei Ausgangszustände annehmen können. Solche sogenannten Tri-State-Buffer können bekanntlich in den »High«- o^cr »Low«-Zustand bzw. in einen hochohrnigen Ausgangszustand versetzt werden. Um eine störungsfreie Zusammenarbeit der beiden Mikroprozessoren zu gewährleisten, werden gemäß einer weiteren Ausgestaltung der Erfindung den Teilbereichen des Speichers in den Programmen beider Mikroprozessoren definierte Speicherzellen zur Aufnahme von von beiden Mikroprozessoren abgebbaren Sperrkennzeichen zugeordnet, die während bestimmter Programmintervalle die Veränderung der in den entsprechenden Teilbereichen gespeicherten Daten durch den jeweils anderen Mikroprozessor unterbinden. Zweckmäßigerweise entsprechen diese Speicherzellen einem Bit eines Statuswortes im gemeinsamen Speicher. Die in den Programmen beider Mikroprozessoren festgelegte A.bfragung des Statuswortes verhindert, daß während eines bestimmten Programmintervalls, in der der jeweils andere Mikroprozessor wenigstens zweimal auf einen bestimmten Teilbereich des gemeinsamen Speichers zurückgreift, eine Änderung bestimmter Speicherzellen dieses Teilbereichs durch den Mikroprozessor stattfindet.

Eine wehere vorteilhafte Ausgestaltung der Erfindung betrifft die Erkennung von Pnv.essorfehlfunktionen beider Mikroprozessoren und sieht .-or, daß jeder der beiden Mikroprozessoren einen ihm zugeordneten Zähler im Speicher derart taktet, daß nach Setzen des einen Zählers der zugeordnete Mikroprozessor den anderer Mikroprozessor über eine Direktleitung im Sinne der Erhöhung des Zählerstandes des zugeordneten Zählers und Vergleich der beiden Zählerstände beeinflußt. Ein störungsfreies Arbeiten beider Mikroprozessoren liegt immer dann vo;, wenn beide Zählerstände gleich sind.

Die Auswertung eines ungleichen Zählerstandes und die darauf notwendige Einwirkung auf die Mikroprozessoren erfolgt vorzugsweise derart, daß eine mikroprozessorexterne Zeitüberwachungsschaltung in einem etwas größer als die Taktzykluszeit bemessenen Zeitintervall das Auftreten eines aus der Koinzidenz der beiden Zählerstände abgeleitetes Signal auswertet und das Ausbleiben des Signals zu einer Initialisienjngcinformation für beide Mikroprozessoren umsetzt. Der Einsatz einer externen Zieitüberwachungsschaltung ermöglicht auf einfache Weise das Ausschalten von Fehlfunktionen der Anordnung.

Die Erfindung wird im folgenden anhand eines figürlich dargestellten Ausführungsbeispiels erläutert.

Ein Mikroprozessor μΡ\ ist über Ausgänge A 0 bis A 7 an einen Adreß-Datenbus Ad/Da-Bus und über Ausgänge A 8 bis A 15 sn einen Adreß-Bus Ad-Bus mit höherwertigen Adreßleitungen verbunden. Die beiden Busse Ad/Da-Bus haben im Normalzustand der Schaltungsanordnung Zugriff zu einem Speicher RAM.

Wenn ein zweiter Mikroprozessor μΡ2 auf den gleichen Speicher RAM zugreifen will, wird von einem Port Py des Mikroprozessors μΡ2 ein Anforderungssignal an einen Eingang HLD des Mikroprozessors μΡ\ abgegeben. Der Mikroprozessor μΡ\ erzrugt nach einer gewissen Zeit, in der ein laufendes Programmintervall abgearbeitet werden kann, ein Quittungssignal am Ausgang HLDA und schaltet sich zugleich sowohl vom Ad-Bus als auch vom Ad/Da-Bus ab. Das Ausgangssigiial am Ausgang HLDA führt zu einem Durchschaltebefehl für eine Busanpassungseinrichtung BA, die beispielsweise mit Tri-State-Puffern ausgestattet sein kann.

Der Mikroprozessor μΡ2 hat somit Zugriff zum Speicher RAM. Die niederwertigen Adreßleitungen liegen dabei ;in einem Bus-Port Pb an, wahrend

höherwertige Adießleitungen an ein weiteres l'orl P/ angeschlossen sind. Für das l'orl I'/. ist angenommen, daf3 die Ausgänge nicht intern durch den Mikroprozessor μΡ2 hochohniig geschaltet werden können. Die Aufgabe der Entkopplung der Ausgänge des Ports P/ > übernimmt die Bus-Anpassungscinrichtung BA mit Hilfe ihrer Tri-State-Puffer. Da der Adreß-Datcnbus Ad/Da-Bus als 8 bit-Bus ausgelegt ist, können auf den (niederwertigen) Adreßleitungen des Ad/Da-Busscs 256 Adressen dargestellt und damit 256 Byte im Speicher m RAM angesprochen werden. Mit Hilfe der am Port Pz anliegenden höherwertigen Adreßlcitungcn kann eine von der Anzahl der Leitungen des höherwertigen Adreßbusses Ad-Bus abhängige Zahl von Speicherbereichen mit jeweils 256 Byte im Speicher RAM '. selektiert werden.

Im Speicher /M A-/ist jeweils ein Statusbit gesetzt,das wahrend bestimmter Programmintervalle die Veränderung von Daten in dem angesprochenen Teilbereich durch den jeweils anderen Mikroprozessor verhindert. _'» Der Zugriff des Mikroprozessors μ P2 /um Speicher RAM wird durch Abschalten des Ausgangssignals am Port /^beendet, da als Quittung darauf das Durchschaltesignal am Ausgang HLDA des Mikroprozessors μΡ\ aufgehoben wird.

Der Mikroprozessor μ P2 erzeugt über eine interne Taktschaltung ein periodisches Taktsignal, welches über den Ail/'Da-Bus einen Zähler im Speicher RAM setzt und anschließend vom Port Px auf einen Takteingang TAKT des Mikroprozessors μΡ\ gegeben wird. Der Mikroprozessor μ.Ρ\ setzt daraufhin einen ihm zugeordneten Zähler im Speicher RAM und vergleicht die Zählerstände. Hei Ausbleiben eines Koin/iden/.signals spricht eine /.eitüberwachungsschaltung Tan und erzeugt ein Rückstellsignal, das dem Eingang RES\ des Mikroprozessors μΡ\ zugeführt wird und über den Ausgang Rf:S2 einen Eingang RF'Sin des Mikroprozessors μΡ2 steuert. Damit kann eine aufeinander abgestimmte Initialisierung der beiden Mikroprozessoren μ P i und,«/~2 erfoigen.

Hierzu 1 Blatt Zeichnungen

Claims (8)

Patentansprüche:

1. Schaltungsanordnung zur Kopplung eines Mikroprozessors mit einer Schnittstelle für einen direkter. Speicherzugriff mit einem zweiten Mikroprozessor ohne Schnittstelle für einen direkten Speicherzugriff mit einem beide Mikroprozessoren miteinander verbindenden Adreß-Datenbus, dadurch gekennzeichnet, daß an den Adreß-Datenbus (Ad/Da-Bus) ein Schreib-Lese-Speicher (RAM) angeschlossen ist, der in den Programmen beider Mikroprozessoren (μΡ\, μΡ2) definierten Teilbereichen zum Austausch zwischen beiden Mikroprozessoren {μΡ\, μΡ2) bestimmte Daten aufnimmt, und der Anschluß des zweiten Mikropro- 1 zessors {μΡ2) an den Adreß-Datenbus (Ad/Da-Bus) über eine alle nicht mikroprozessorintern hochohmig schaltbaren Ausgänge des Busanschlusses (Pb) vom Adreß-Datenbus (Ad/Da-Bus) entkoppelnde Busanpassungseinrichtung (BA) derart erfolgt, daß nach AbgaLe eines Busanforderungssignals vom zweiten M:feroprozessor (μΡ2) an den ersten Mikroprozessor (μΡ\) mittels einer direkten Verbindungsleitung ein den zweiten Mikroprozessor (μΡ2) an den Adreß-Datenbus (Ad/Da-Bus) ankop- r pelndes Freigabesignal vom ersten Mikroprozessor (μΡΊ) über eine direkte Steuerleitung an die Busanpassungseinrichtung (BA) bis zur Beendigung des Busanforderungssignals seitens des zweiten Mikroprozessors (μΡ2) abgegeben wird, wobei der erste Mikroprozessor (μΡ 1) während der Dauer des Freigabesignr.'s vom Adreß-Datenbus (Ad/Da-bus) entkoppelt ist.

2. Schaltungsanordnung nacii Anspruch 1, dadurch gekennzeichnet, daß weitere Ausgangsanschlüsse 1 (Pz) des zweiten Mikroprozessors (μΡ2) als zusätzliche Adreßeinleitungen über die Busanpassungscinrichtung (BA) an einen ebenfalls mit dem Speicher (RAM) verbundenen Adreßbus (Ad-Bus) angeschlossen sind. 4

3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Busanpassungseinrichtung (BA) Ausgangspuffer aufweist, die dre> Ausgangszustände annehmen können (Tri-State-Buffers). 4

4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß den Teilbereichen des Speichers (RAM)'in den Programmen beider Mikroprozessoren (μΡ\, μΡ2) definierte Speicherstellen zur Aufnahme von von beiden Mikroprozessoren (μΡί, >o μΡ2) abgebbaren Sperrkennzeichen zugeordnet sind, die während bestimmter Programmintervalle die Veränderung der in den entsprechenden Teilbereichen gespeicherten Daten durch den jeweils anderen Mikroprozessor (μ/Ί bzw. μΡ2) ">ί unterbinden.

5. Schaltungsanordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß wenigstens einer der beiden Mikroprozessoren (μΡ\. μΡ2) einen internen Datenspeicher aufweist. mi

6. Schaltungsanordnung nach einem der Ansprüche I bis 5, dadurch gekennzeichnet, daß während der Dauer des Freigabesignals der erste Mikroprozessor (μP 1) keine Rechenoperationen ausführt.

7. Schaltungsanordnung nach einem der Ansprü- »i ehe I bis 6, dadurch gekennzeichne!, daß jeder der beiden Mikroprozessoren (μΡ\. μΡ2) einen ihm zugeordneten Zähler im Speicher (RAM) derart taktet, daß nach Setzen des einen Zahlers der zugeordnete Mikroprozessor (μΡ2) den anderen Mikroprozessor (μΡ\) über eine Direktleitung im Sinne der Erhöhung des Zählerstandes zugeordneten Zählers und Vergleich der beiden Zählerstände beeinflußt.

8. Schaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet, daß eine mikroprozessorexterne Zeitüberwachungsschaltung (T) in einem etwas größer als die Taktzykluszeit bemessenen Zeitintervall das Auftreten eines aus der Koinzidenz der beiden Zählerstände abgeleitetes Signal auswertet und das Ausbleiben des Signals zu einer Initialisierungsinformation für beide Mikroprozessoren (μΡ\, μΡ 2) umsetzt.