DE2523372B2 - Eingabe-ZAusgabe-Anschlußsteuereinrichtung - Google Patents

Eingabe-ZAusgabe-Anschlußsteuereinrichtung

Info

Publication number
DE2523372B2
DE2523372B2 DE2523372A DE2523372A DE2523372B2 DE 2523372 B2 DE2523372 B2 DE 2523372B2 DE 2523372 A DE2523372 A DE 2523372A DE 2523372 A DE2523372 A DE 2523372A DE 2523372 B2 DE2523372 B2 DE 2523372B2
Authority
DE
Germany
Prior art keywords
adapter
data
input
control
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2523372A
Other languages
English (en)
Other versions
DE2523372C3 (de
DE2523372A1 (de
Inventor
Michael Wappingers Falls N.Y. Kerrigan (V.St.A.)
Gerald Cagnes- Sur-Mer Lebizay (Frankreich)
Olin Lowe Lake Katrine Macsorley
Alfred Poughkeepsie Weiss
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2523372A1 publication Critical patent/DE2523372A1/de
Publication of DE2523372B2 publication Critical patent/DE2523372B2/de
Application granted granted Critical
Publication of DE2523372C3 publication Critical patent/DE2523372C3/de
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/32Handling requests for interconnection or transfer for access to input/output bus using combination of interrupt and burst mode transfer
    • G06F13/34Handling requests for interconnection or transfer for access to input/output bus using combination of interrupt and burst mode transfer with priority control

Description

■4
Die Einrichtung betrifft eine Eingabe-/Ausgabe-Anschlußsteuereinrichtung gemäß Oberbegriff des Anspruchs 1.
In Computersystemen im allgemeinen und in kleinen Systemen im besonderen ist es erwünscht, den gesamten h() Maschinenaufwand zu reduzieren, der für das System bei einem bestimmten Stand der Maschinenleistung erforderlich ist. Insbesondere ist aus der US-Patentschrift 36 01806 eine Datenverarbeitungsanlage bekanntgeworden, eine Eingabe-/Ausgabe-Anschluß- b^ steuereinrichtung aufweist, die zum Verbinden einer Hauptstation mit Ein- und Ausgabegeräten über eine bidirektionale Eingabe-/Ausgabe-Sammelleitung verbunden ist. Außerdem kann eine derartige Eingabe-/ Ausgabe-Anschlußsteuereinrichtung eine interne Bestimmungssammelleitung oder eine Quellensammelleitung mit der Eingabe-/Ausgabe-Sammelleitung verbinden. Aus »Elektronische Rechenanlagen«, II. Jg., Heft 3, 1969, Seiten 151 bis 161 ist es bekannt, zwischen dem Zentralprozessor eines Datenverarbeitungssystems und dem Arbeitsspeicher eine interne Arbeitsspeicherschnittstelle und zwischen dem Zentralprozessor und den Ein- und Ausgabekanälen eine interne Schnittstelle anzuordnen. Auch ist es aus dieser Veröffentlichung bekannt, zwischen den peripheren Geräten und einer für diese Geräte gemeinsamen peripheren Steuereinrichtung Geräteschnittstellen vorzusehen, um die aus der peripheren Steuereinheit gelieferten Signale dem jeweiligen spezifischen Ein- und Ausgabegerät anzupassen.
Die solche externe Einheiten, wie Dateneingabestationen, Bildschirmstationen oder Kartenleser mit einem zentralen Prozessor verbindenden Datenleitungen erfordern normalerweise separate Steckerverbindungen für jede Datenleitung. In modernen Computern mit ihrer hochgradig integrierten Schaltungstechnik sind diese Schaltmoduln bekanntlich in der Anzahl nach außen führender Schaltungsverbindungen oder Steckerstifte begrenzt, die auf einem derartigen Modul angebracht werden können. Durch Benutzung derselben Datenleitungen für Eingabe und Ausgabe könnte aber die Anzahl der benötigten Verbindungen auf die Hälfte reduziert werden. Bei großen und sehr schnellen Computersystemen war es jedoch bisher allgemein nicht möglich, dieselben Datenleitungen sowohl zum Einlesen von Daten in das System als auch zum Auslesen aus dem System zu benutzen, da dann viele Operationen aufgehalten werden, bis eine gerade ablaufende Operation beendet ist. Obwohl ein solches Warten bei einem Zentralspeicher oder einer anderen gemeinsamen benutzten Funktionseinheit notwendig ist, ist es innerhalb der Zentraleinheit nicht so kritisch, da moderne Computer sehr schnelle Speicherschaltungen aufweisen, welche die geforderten Operationen in extrem kurzen Zeiten ausführen können. Bei kleineren und langsameren Computern jedoch, wo die Kosten und die Herstellungsmöglichkeiten die Hauptfaktoren sind, und die Zeit gegebenenfalls ein sekundärer Faktor, wird es möglich, die bidirektionalen Datenleitungen oder den Halbduplexbetrieb in Erwägung zu ziehen.
Durch die modernen integrierten Schaltungen und die Mikroelektroniktechnik wurde die Konstruktion relativ kleiner und preisgünstiger Computer möglich, die beträchtlich höhere Arbeitsgeschwindigkeiten ohne wesentliche Erhöhung der Baukosten ermöglichen. Bisher erforderten solche Computer mit zwei Sammelleitungen jedoch eine große Anzahl von Anschlußstekkern, um den Computer sowohl mit den Dateneingabeais auch mit den Datenausgabeleitungen zu verbinden. Dieser Punkt wirft ernsthafte Probleme auf, wenn im Computer die hochgradig integrierte Schaltungstechnik angewandt wird.
Aus der DE-OS 23 39 084 ist eine Datenstation für eine Datenvermittlungsanlage mit einem ersten Empfänger und einem ersten Sender zum Datenaustausch mit einer entfernt im gemeinsamen Netz angeordneten zentralen Datenverarbeitungsanlage bekanntgeworden, die gekennzeichnet ist durch einen ersten Decoder zur Überwachung von der benachbarten Datenstation her empfangener Signale und zur Erkennung, wenn von der benachbarten Datenstation keine oder keine Daten
mehr zur zentralen Datenverarbeitungsanlage zu übertragen sind. Steuerkreise, die mit dem Decoder verbunden sind, dienen dabei zur Einleitung der eigenen Datenübermittlung der Datenstation. Diese Schaltung hat den Nachteil, daß sie weder im progrummgesteuer- --, ten Modus als im prioritätsgesteuerten Zykluszuordnungsmodus Operationen durchführen kann. Sie stellt sich nach Erkennen von Adressen in einer Ringleitung die entsprechenden Daten nur für die Ein-ZAusgabeeinheit zusammen. m
Weiter ist aus der DE-AS !9 33 577 s\n Übertragungssystem zwischen einer Zentraleinheit und peripheren Geräten bekanntgeworden, das jedes Anschlußgerät über jeweils eine Anpaßvorrichtung mit einem Multiplexer verbindet. Durch das Einfügen eines π Multiplexers in ein derartiges Übertragungssystem bzw. Schnittstellensystem wird die; Datenübertragung jedoch relativ langsam und kann die anstehenden Forderungen für eine hochgradig integrierte Schaltungstechnik bei Systemen mit zwei Sammelleitungen nicht erfüllen, da die bisher große Anzahl von Anschlußstiften für die Verbindung eines Rechners mit den Dateneingabe- und Ausgabeleitungen bei Verwendung des Multiplexers zu großen Zeitproblemen führen würde.
Der Erfindung liegt deshalb die Aufgabe zugrunde, eine Eingabe-ZAusgabe-Anschlußsteuereinrichtung der eingangs genannten Art ;;u schaffen, welche die Verbindung einer bidirektionalen Dateneingabe-ZAusgabe-Sammelleitung mit einem zentralen Computersystem gestattet, welches intern separate Quellen- und «1 Bestimmungssammelleitungein aufweist.
Die Lösung der Aufgabe ergibt sich aus dem Kennzeichen des Patentanspruchs 1. Weiterbildungen ergeben sich aus den Ansprüchen 2 und 3.
Der Vorteil dieser Lösung besteht darin, daß bei der r> hochgradig integrierten Schaltungstechnik, in der die Schaltungen bei modernen Computern ausgeführt sind, das Vorhandensein von technologisch bedingten wenigen Anschlußpunkten bzw. -stiften ohne Einführung eines Multiplexers und damit ohne Zeitverlust gelöst wird.
Ein Ausführungsbeispiel der Erfindung ist in den Zeichnungen dargestellt und wird anschließend näher beschrieben. Es zeigt
F i g. 1 in einem Funktionsblockdiagramm die Anordnung der E-ZA-Anschlußeinrichtung mit mehreren an eine bidirektionale E-ZA-Sarnmelleitung angeschlossenen Adaptern, wobei an jeden derartigen Adapter mehrere externe Einheiten angeschlossen sind,
F i g. 2 die Zusammensetzung der F i g. 2A und 2B und >o
Fig.2A und 2B ein kombiniertes Logikschema und Funktionsblockdiagramm mit Einzelheiten der für die Eingabe-ZAusgabe-Anschlußsteucreinrichtung notwendigen Maschinenausrüstungen.
Es wird ein Datenverarbeitungssystem beschrieben, r> das mehrere Eingabe-ZAusgabeeinheiten enthält, die mit einer zentralen Verarbeitungseinheit mittels einer aus einer Vielzahl von bidirektionalen Datenleitungen und Steuerleitungen bestehenden Sammelleitung sowie mit Einrichtungen verbunden sind, weiche den bidirektiona- feo len Betrieb der genannten Datenleitungen zwischen ausgewählten Eingabe-ZAusgabeeinheiten und dem Steuergerät durch eine steuerbare Zuordnung der Datenfunktion der genannten Datenleitungen für die Adressierung und für die Übertragung von Kommandos e» und von Daten bewirken. Die Einrichtung enthält eine erste gesteuerte Torschaltung für die wahlweise Verbindung der E-ZA-Datenieitungen mit einer prozessorinternen zentralen Quellensainmelleitung für die Lieferung ausgewählter Eingaben an interne Funktionseinheiten. Eine zweite gesteuerte Torschaltung ist für die wahlweise Verbindung einer prozessorinlernen zentralen Bestimmungssammelleitung mit E-/A-Datenleitungen vorgesehen, wobei die Ausgaben interner Funktionseinheiten wahlweise mit der Bestimmungssammelleitung verbunden werden können. Ein Eingabe-/Ausgabe-Steueruntersystem ist färner in dem genannten Prozessor vorgesehen, das auf E-/A-programmierte Instruktionen oder auf durch eine externe Einheit bewirkte Programmunterbrechungen oder auf prioritätsgesteuerte Zykluszuordnungsanforderungen anspricht und das die genannten Treibertorschaltungen und die Selektion von Eingaben zu den Funktionseinheiten und von Ausgaben an diese Einheiten des Systems und zu den externen Einheiten betätigt und alle gewünschten E-/A-Operationen durchführt.
Das Konzept des Eingabe-ZAusgabe-Grenzstellen-Steueruntersystems kann in ein zentrales Computersystem mit mindestens zwei DatensammeJleitungen eingebaut werden. Es werden nur diejenigen Einzelteile der allgemeinen Bestandteile des zentralen Systems betrachtet, die unbedingt notwendig sind. Dazu gehören ein als Mikroprogrammspeicher im Ausführungsbeispiel benutzter Festwertspeicher und die zugehörige Decodierschaltung, sowie der zentrale Systemspeicher, aus dem und in den hinein E-/A-Daten gelesen werden, sowie die interne Quellensammelleitung und die inlerne Bestimmungssammelleitung.
Das beschriebene Ausführungsbeispiel ieigt ein von einer Datenstation betriebenes System. In einem solchen System leiten praktisch die verschiedenen Datenstationen wie Tasteneingabegeräte oder Kreditkartenleser oder ähnliche Einrichtungen die Operation des Systems durch Signalisierung von Unterbrechungen oder durch Anforderungen einer prioritätsgesteuerten Zykluszuordnung auf vorgegebenen Prioritätsstufen ein.
Die vorliegende Eingabe-/Ausgabe-, kurz E-/A-Anschlußsteuereinrichtung genannt, arbeitet unter Programmsteuerung oder in prioritätsgesteuerter Zykluszuordnung, wobei sie durch Einrichtungen in den externen Einheiten gesteuert wird, die den Speicher schneller als übliche normal programmierte E-/A-Geräte benutzen können.
In Fig. 1 ist der Zentralspeicher 10 mit dem Zentralprozessor 12 verbunden, der ein System mit zwei internen Datensammelleitungen, nämlich einer separaten Quellensammelleitung und einer separaten Bestimmungssammelleitung bildet. Im unteren Teil ist die E-/A-Grenzstellen-Steuerung 14 als Teil des Zentralprozessors 12 dargestellt, da die E-ZA-Grenzstellensteuerung den Systemmikroprogrammspeicher mitbenutzt, der im gezeigten Ausführungsbeispiel ein Festwertspeicher (ROS) ist. Die Ausgabesignale vom Festwertspeicherdecodierer und von der Steuereinheit setzen die notwendigen Steuerhaltekreise der E-/A-Anschlußsteuereinrichtung. Sie dienen dazu, die verschiedenen Kennzeichenleitungen zu verriegeln, welche zu den Adaptern 16 der externen Geräte 18 führen, mittels denen die externen Geräte 18 mit der bidirektionalen Hauptdatensammelleitung 20 verbunden werden. Außerdem ist eine Steilersammelleitung 22 zwischen die E-ZA-Grenzstellensteuerung 14 und die Adapter 16 geschaltet. Im vorliegenden Ausführungsbeispiel handelt es sich um feste, parallele Leitungen zu den Adaptern, die nicht wie die Datensammelleitung 20
bidirektional betrieben werden können.
Durch Benutzung des beschriebenen Systems ermöglicht es die E-ZA-Grenzstellensteuerung dem Zentralprozessor, mit bestimmten Einheiten in Verbindung zu treten, und bestimmte Einheiten können mit dem Zentralprozessor 12 durch die notwendigen Leitschaltungen über die E-/A-Datensammelleitung auf der Quellensammelleitung oder von der Bestimmungssammelleitung auf die Datensammelleitung nach Bedarf kommunizierten, wie es die laufende Operation erfordert. Eingeschlossen sind auch die Steuerungen, die Konflikte verhindern, daß beispielsweise eine E-/A-Einheit oder der Prozessor 12 gleichzeitig mit einer anderen E-/A-Einheit zu senden versucht.
Bevor die genaue Beschreibung der Arbeitsweise der speziell beschriebenen Anlagenteile fortgesetzt wird, die im Blockdiagramm der Fi g. 2 dargestellt sind, folgt zunächst eine allgemeine Beschreibung der Arbeitsweise.
Mit der vorliegenden E-ZA-Anschlußsteuereinrichtung sollen mehrere Funktionen erfüllt werden. Einmal sollen die Eingabe und die Ausgabe asynchron gesteuert werden. Zum anderen sollen der E'/A-Steuermechanismus und die E-/A-Sammelleitung gemeinsam benutzt werden können aufgrund von Steuersignalen, die sowohl von der programmierten Eingabe/Ausgabe, von der prioritätsgesteuerten Zykluszuordnung als auch von den Programm-Unterbrechungssignalen herrühren.
Die F i g. 2, 2A und 2B zeigen die E-ZA-Grenzstellensteuerschaltung des Zentralprozessors 12 und die E-/A-Sammelleitung mit einem angeschlossenen Adapter 16. Die E-/A-Sammelleitung enthält 16 bidirektionale Leitungen, ein werthohes Byte und ein wertniedriges Byte, jedes 8 Bits. Wenn das System keine prioritätsgesteuerte Zykluszuordnung oder eine programmierte E-/A-Operation ausführt, wird das niedere Byte der E-/A-Sammelleitung dazu benutzt, Unterbrechungsanforderungen vom Adapter 16 an den Zentralprozessor 12 zu senden. Wenn die E-/A-Samme leitung durch das System auf Unterbrechungen abgefragt wird, dann wird mit dem TD-Kennzeichen ein Umschalten der Unterbrechungsanforderungshaltekreise während des Abfrageintervalls verhindert. Um eine programmierte E-/A-Instruktion oder eine prioritätsgesteuerte Zykluszuordnung zu beginnen, wird das E-M-Kennzeichen frühzeitig in diesen Operationen als Signalspannung auf der entsprechenden Leitung angehoben, um die E-/A-Sammelleitung freizumachen (d.h. die Unterbrechungsanforderungen werden gesperrt).
Der Zentralprozessor 12 ist mikroprogrammgesteuert. Jede Operation hat eine Anfangsadresse (Instruktionsdecodierung) im Festwertspeicher, der nur eine feste Anzahl verketteter Befehlswörter folgen kann, bis die Instruktion fertig ausgeführt ist. Die ROS-Registerausgabc sendet Steuersignale über die Kennzeichenleitungen innerhalb der Maschine für feste Zeitintervalle aus, ausgenommen allerdings E-/A-Operationcn und prioritätsgesteuerte Zykluszuordnungen. Für diese Operationen ist die ROS-REG-Einschallleitung gesperrt, um das Ausgeben des Inhaltes des ROS-Rcgistcrs so lange zu verhindern, bis bestimmte Bedingungen durch den Adapter 16 erfüllt sind. Dadurch können diese Operationen durch schneller arbeitende Adapter 16 schneller und durch langsamere Adapter 16 langsamer ausgeführt werden. Es gibt einen Grenzwert dafür, wie lange das System auf eint· Antwort auf einen Adapter 16 wartet, und wenn diese Zcilgren/.c erreicht ist, j-'clil der Zcntriilpro/x-ssor 12 in die Miischincnprülstopfolge (MCK). Das Haltekennzeichen wird angeho ben, um dem Adapter 16 diesen Vorgang anzuzeigen. E; ist eine Fehlersuchroutine, die irgendeine Art vor Fehlleistung erkennt und darauf reagiert, beispielsweise durch einen Versuch für eine Wiederholung der letzter Operation.
Der Zentralprozessor 12 kann über die E-/A-Sammel leitung entweder mit einem oder mit zwei Datenbyte! arbeiten, abhängig von der Art des Gerätes und/odei der Operation. Es gibt zwei programmierte E-/A-In struktionen: IO und IOH. Mit IO können Datenbytes ir Verbindung mit einer Byte- oder Halbworteinheit (HW gelesen oder geschrieben werden, während IOH nur be einer Halbworteinheit benutzt werden kann. Eine EVA-Schreiboperation nimmt Daten aus dem Speicher und sendet sie über die E-/A-Sammelleitung an der Adapter 16. Eine E-/A-Leseoperation nimmt Daten vor der E-/A-Sammelleitung und speichert sie im Speicher.
In beiden Instruktionen IO und IOH muß die Adresse der Einheit und das Kommando (Lesen oder Schreiben an die externe Einheit (auch Gerät genannt) gesende werden, bevor Daten gelesen oder geschrieben werder können. Die Adresse und das Kommando sind jeweil: eine Byteinformation und müssen daher an Byteeinhei ten einzeln gesendet werden, wogegen sie füi HW-Einheiten gleichzeitig gesendet werden können Als Beispiel sei angenommen, daß eine IO-Schreibin struktion für eine Byteeinheit benötigt wird. Dei Instruktionsdecodierer sendet das erste Befehlswort aus dem Festwertspeicher für die ΙΟ-Instruktion. Währenc dieser Anfangssignale werden die Leitungen für da: E-ZA-Kennzeichen und das Bytekennzeichen aktiviert um die E/A-Sammelleitung freizumachen und das Toi zur E-/A-Sammelieitung vom Pufferausgang wire geöffnet. Das Speicherwort an der durch die Instruktior angegebenen Stelle des Speichers wird aus den Speicher an den Puffer gesendet, und die Ausgabe de< Puffers wird mit der E-/A-Sammelleitung verbunden Das Speicherwort enthält die Adresse der Einheit ir dem werthohen Byte (Bits O bis 7) und das Kommando ir dem wertniedrigen Byte (Bits 8 bis 15). Der Adapter K reagiert auf das E-/A-Kennzeichen durch Fallenlasser von VB (gültiges Byte-Byteadapter) und zeigt damit an daß Programmunterbrechungen von der E-/A-Sammel leitung ferngehalten werden und daß der Adapter 16 eir Byteadapter ist. Der Zentralprozessor 12 hebt dann das TA-Kennzeichen an, um dem Adapter 16 mitzuteilen daß die Adresse einer Einheit auf dem werthohen Byte der E-/A-Sammelleitung liegt (und in gleicher Weise daß das Kommando für einen HW-Adapter auf den niedrigen Byte liegt). Der Adapter 16 reagiert danr durch Anheben von VB, um anzuzeigen, daß eine gültige Adresse von dem Zentralprozessor 12 gesendet wurde Diese Rückgabe des Gültigkeitssignals stellt das TA-Kennzeichen zurück, und jetzt wird das Kommende auf das hohe Byte aus dem Puffer heraus und auf die E-/A-Sammelleitung übertragen. Der Adapter mui, auch VB abschalten, weil das TA-Kcnnzeichen zurück gestellt wurde. Wenn VB abgeschaltet wird, wird da; TC-Kennzeichen angehoben, um dem Adapter K mitzuteilen, daß das Kommando auf dem hohen Byte der E-M-Sammellcitung liegt. VB wird erregt, um den Zcntralprozessor 12 mitzuteilen, daß das Kommando irr Kommandoregister gespeichert wurde und das TC Kennzeichen zurückgestellt werden kann. Bit 15 au; dem Puffer wird daraufhin überprüft, ob es sich um eir Lese- oder ein Schreibkommando handelt, so daß da: richtige MiciOceiclemustcr decoelicrl wird.
Aufgrund der Rückstellung des TC-Kennzeichens wird VB abgeschaltet. Jetzt werden Daten von einer durch die Instruktionsdecodierung angegebenen Speicherstelle gelesen und durch den Puffer auf das werthohe Byte der E-/A-Sammelleitung ausgesendet. Das TD-Kennzeichen kann angehoben werden nach der Abschaltung von VB, um dem Adapter 16 mitzuteilen, daß die Daten sich auf dem werthohen Byte der E-/A-Sammelleitung befinden. Wenn die Daten im Dateneingangsregister vom Adapter 16 gespeichert werden, wird VB abgeschaltet, um dem Zentralprozessor 12 anzuzeigen, daß der Adapter 16 die Daten hat. Als nächstes werden das E-/A-Kennzeichen und das Byte-Kennzeichen zurückgestellt, um anzuzeigen, daß die E-/A-Instruktion fertig ausgeführt ist und die IRP-Leitung wird, falls sie gebraucht worden war, abgeschaltet, um anzuzeigen, daß Unterbrechungssignale wieder auf der Sammelleitung liegen.
Für HW-Einheiten ist das TC-Kennzeichen nicht erforderlich, da die Einheit die Adresse und das Kommando gleichzeitig lesen kann. Eine Zeitsperre kann nur auftreten, während der Zentralprozessor 13 auf eine Antwort vom VB-Kennzeichen, VH-Kennzeichen, IRP-Kennzeichen oder EOC-Kennzeichen wartet. Die Ausnahmeleitung wird zur Verhinderung der Zeitsperre während der prioritätsgesteuerten Zykluszuordnung benutzt.
Die einzigen für die prioritätsgesteuerte Zykluszuordnung benötigten zusätzlichen Leitungen sind CS-Anforderungen, CSG-Kennzeichen und EOC-Kennzeichen. Die prioritätsgesteuerte Zykluszuordnung wird durch den Adapter 16 eingeleitet und braucht deshalb keine Adresse. Statt dessen wird ein Steuerwort vom Adapter 16 an den Zentralprozessor 12 gesendet. Dieses Steuerwort enthält Information, die dem Zentralprozessor 12 mitteilt, ob gelesen oder geschrieben werden soll, und eine Anfangsadresse für die Adreßsteuerung und für die direkte Byteübertragung, bei welchem Byte das Lesen oder Schreiben beginnen soll. Mit der prioritätsgesteuerten Zykluszuordnung sollen viele Bytes oder Datenhalbwörter mit hoher Geschwindigkeit gelesen oder geschrieben werden. Die Anforderungsleitung für die prioritätsgesteuerte Zykluszuordnung kann zu jeder Zeit aktiviert werden. Sie wird jedoch ignoriert, bis die gerade in Arbeit befindliche Instruktion im Zentralprozessor 12 fertig ausgeführt ist. Dann ist der Zentralprozessor 12 bereit, mit der prioritätsgesteuerten Zykluszuordnung zu beginnen, und das hierfür vorgesehene erste Befehlswort aus dem Festwertspeicher aktiviert das E-/A-Kennzeichen. Dadurch wird die E-/A-Sammelleitung freigeschaltet und ein Kennzeichen für ein gültiges Byte oder Halbwort muß abschalten, um diesen Vorgang anzuzeigen. Dann hebt der Zentralprozessor 12 das Signal für die Erteilung der prioritätsgesteuerten Zykluszuordnung (CSG-Kennzeichen) an, um anzuzeigen, daß er zum Empfang des Steuerwortes bereit ist. Das Gültigkeitskennzeichen (VB oder VH) muß zurückgegeben werden, um anzuzeigen, daß das Steuerwort auf der Sammelleitung steht.
Nachdem die Anfangsadresse in der Adreßsteuerung gespeichert ist, wird die Adresse für die Bytedatenübertragungen um 1 bzw. um 2 für die Halbwortdatenüber tragungen, auf den jeweils neuesten Stand gebracht, bis das EOC-Kennzeichen (Ende der Kette) anzeigt, daß der Adapter 16 die Zykluszuordnung beendet hat. Vorher wurde das TD-Kcnnzeichen in der gleichen Weise benutzt wie bei der programmierten Dateneingabe/Ausgabe. Das Ende der prioritätsgcsteucrlen Zykluszuordnung ist ähnlich wie das Ende der programmierten Eingabe/Ausgabe. Eine weitere prioritätsgesteuerte Zykluszuordnungsanforderung kann dieser Operation folgen oder der Zentralprozessor 12 kehrt zu seiner nächsten Instruktion zurück.
Mit den AC-Haltekreisen für die Eingangskennzeichen vom Adapter 16 zum Zentralprozessor 12 wird letzterer daran gehindert, auf Störimpulse anzusprechen, die auf diesen Leitungen erscheinen können.
Anhand der F i g. 2, 2A und 2B werden die einzelnen Blöcke im Zusammenhang mit den %·οη ihnen ausgeführten Funktionen beschrieben. Im oberen Teil der F i g. 2A erscheinen die Quellen- und die Bestimmungssammelleitung des Computersystems. Der Zentral-Speicher 10 ist derselbe wie der in F i g. 1 dargestellte. Die Adreßsteuerung 30 übernimmt die konventionellen Adressierroutinen, enthält das Speicheradreßregister und besitzt außerdem Einrichtungen für die Durchführung von Indexoperationen. Der CW Puffer 32 ist ein konventioneller Steuerwortspeicher, in den das Steuerwort vom CW Puffer 62 im Adapter 16 übertragen und für die Steuerung der Zykluszuordnungsoperationen benutzt wird.
Der Puffer 34 ist ein konventioneller Speicherpuffer zum Empfang von Daten aus dem Zentralspeicher 10 und zum Speichern von Daten in diesen Speicher. Die Unterbrechungseinrichtung 36 empfängt und analysiert Unterbrechungsanforderungen und enthält die notwendigen Logiksteuerungen zur Auswahl der Unterbrechungsanforderungen mit der höchsten Priorität. Von den zahlreichen im Computer verfügbaren Unterbrechungssystemen wurde im Ausführungsbeispiel eine einfache vorverdrahtete Prioritätsschaltung gewählt, bei der das Anheben eines Signals auf bestimmten Datenleitungen während eines Unterbrechungsrufes Prioritätszuordnungen bestimmter externer Geräte anzeigt, die mit der Datensammelleitung über ihren speziellen Adapter 16 verbunden sind.
Die Tore 38 und 40 sind die wesentlichen Torschaltungen für die Datenübertragung von der Bestimmungssammelleitung auf die E-/A-Sammelteitung oder von der E-/A-Sammelleitung auf die Quellensammelleitung. Der Instruktionsdecodierer 42 ist ein Gerät gebräuchlicher Art, welches mit dem (nicht dargestellten) Instruktionsregister verbunden ist. Hier werden nur diejenigen Funktionen gezeigt, die die vorliegende Erfindung betreffen. Die vom Instruktionsdecodierer 42 zum ROS-Adreßdecodierer 44 laufende Leitung ist aktiv, wenn eine programmierte E-/A-Operation aufgerufen wird. Dadurch wird eine bestimmte Anfangsadresse im Festwertspeicher 46 (ROS) adressiert und nachfolgende Kommandos werden ausgelesen, bis die jeweils aufgerufene E-/A-Operation abgeschlossen ist. Der ROS-Adreßdecodierer 44 wird auf ähnliche Weise aktiviert, wenn eine prioritätsgesteuerte Zykluszuordnung angefordert wird. Der Festwertspeicher 46 (ROS) ist in konventioneller Art gebaut und liest in das ROS-Register 48 aus. Die Ausgabe dieses Registers geht zum ROS-Decodierer 50, dessen Ausgangsleitungen mit den als Block dargestellten Haltekreisen oder Verriegelungen 52 verbunden sind, welche die Signale auf einer oder mehreren Ausgabekennzeichenleitungen von diesem Block anheben oder senken. Die beiden gezeichneten Ausgangsleitungen vom Block 50 übernehmen die Funktionen »einschalten« und »rückstellen« für alle Haltekrcise 52, wogegen die mittleren Leitungen, durch gestrichelte Linien dargestellt, ausgewählte Kennzeichcnlcitungcn einschalten, welche zur Adaptcrsteuc-
rung 54 laufen. Die Adaptersteuerung 54 arbeitet in konventioneller Weise und übernimmt die üblichen Verbindungsoperationen zwischen den externen Einheiten und dem Zentralprozessor 12. Sie enthält auch die Steuerungen zum Einschalten des prioritätsgesteuerten ■> Zykluszuordnungsbetriebes in dem hier gezeigten Ausführungsbeispiel. Mit anderen Worten, wenn eine der Kennzeichenleitungen von den Haltekreisen oder Verriegelungen 52 ein hohes Signal führt, signalisiert die Adaptersteuerung 54, daß eine bestimmte Operation durch die externe Einheit auszuführen ist. Wenn diese Operation fertig ausgeführt wurde, unterrichtet die Einheit die Adaptersteuerung 54, das Kennzeichen VH oder VB wird angehoben und damit wird angezeigt, daß die Operation ausgeführt wurde. Damit wird die π ROS-Steuerung 56 davon unterrichtet, daß die nächste Instruktion gebraucht wird. Die Adaptersteuerung 54 besteht im wesentlichen aus Haltekreisen oder Verriegelungen und aus einer Zeitgeberschaltung, welche die verschiedenen Steuersignale vom Steuersystem und den Einheiten annimmt, weiterleitet, und automatisch die benötigte Zeit zur fertigen Ausführung der aufgerufenen Operationen vorsieht. Die beiden Blöcke 58 und 60 unten in Fig.2A dienen als AC-Verriegelungen dazu, ihre Ausgabesignale auf dem oberen Wert zu halten, wenn ein bestimmtes Signal auf einer der vier von der Adaptersteuerung 54 in diese Blöcke laufenden Kennzeichenleitungen empfangen wird. Die Verriegelungen sind so ausgelegt, daß auf diesen Leitungen erscheinende willkürliche Störungen keine fehlerhafte j» Operation der ROS-Steuerung 56 auslösen können.
Das hier beschriebene System enthält eine prioritätsgesteuerte Zykluszuordnung, in der eine bestimmte Einheit eine ziemlich lange Datenkette vom Speicher an aufeinanderfolgenden Adreßstellen anfordert. Bei einer η solchen Operation braucht nicht jedes vom Speicher übertragene Datenwort eine vollständige Zugriffanforderung zu durchlaufen, sondern statt dessen wird die komplette Datenreihe entweder in den Speicher ein- Leitungen oder aus ihm ausgelesen, bis die Reihe beendet ist. An diesem Punkt wird auch die prioritätsgesteuerte Zykluszuordnungsoperation beendet und das System kehrt vorzugsweise zur programmierten Standard-Eingabe/Ausgabe zurück. Der CW Puffer 62 enthält einen Teil der prioritätsgesteuerten Zykluszuordnungseinrichtung und wird während der entsprechender. Zuordnungsoperation benutzt.
Der Adreßdecodierer 64 speichert eine Adresse und decodiert sie zur Identifizierung der jeweils durch das System adressierten Einheit. Eine Ausgabeleitung geht vom Adreßdecodierer 66 zu jeder einzelnen Einheit und zeigt an, daß sie gewählt wurde. Das Kommandoregister 66 dient zirm Speichern eines bestimmten Kommandos für die Einheiten. Das Kommando kann ein bestimmtes Lese-/Schreibkommando sein und geht durch die Adaptersteuerung 54 und weiter zu den Dateneingangs- und den Datenausgangsregistern 68 und 70, die entweder in den einzelnen externen Einheiten 18 liegen können oder in dem Adapter 16 angeordnet sein können. Ein Paar solcher Register wi könnte jedoch auch mit entsprechender Schallung in Verbindung mit dem Adreßdecodierer 64 so benutzt werden, daß jede gegebene Einheit diese Datenregister benutzen kann und so eine Verdoppelung des Schaltaufwandes vermieden wird. Das Kommando kann M auch eine Anzahl anderer einheitenabhängiger Operationen enthalten, welche Datenübertragungen als solche einschließen können oder nicht. Zur Erklärung der Gesamtarbeitsweise der E-ZA-Anschlußsteuereinrichtung ist die Lese-/Schreiboperation jedoch die allgemeinste Form einer Operation. Der gestrichelte Block 72 umfaßt die Unterbrechungsanforderungseinrichtung, wo bestimmt wird, daß die Tore 74 erregt werden, wenn eine bestimmte externe Einheit eine Unterbrechung vom System anfordert. Es sind so viele Tore 74 vorhanden wie Einheiten 18. Die Tore 74 speisen die Unterbrechungsanforderungsverriegelungen 76, um die Signalspannung auf den Leitungen für eine vorgegebene Zeit hochzuhalten. Es können mehrere Unterbrechungsanforderungsverriegelungen gleichzeitig verriegelt sein, und dann wird eine bestimmte Datenleitung in der E-/A-Sammelleitung erregt. Dadurch entscheidet das System, welche externe Einheiten zu einem bestimmten Zeitpunkt bedient werden.
Anschließend wird die Arbeitsweise des Systems beschrieben, und die Steuerleitungstabelle zeigt klarer den Unterbrechungsbetrieb und die darin enthaltenen prioritätsgesteuerten Zykluszuordnungsfolgen.
Die folgende Tabelle zeigt die Funktionen einer jeden Steuerleitung, welche die Adapter 16 direkt mit dem Zentralprozessor 12 verbindet. Diese Leitungen sind im gezeigten Ausführungsbeispiel als einer Übertragungsrichtung zugeordnet dargestellt, obwohl sie mit zusätzlicher entsprechender Programmunterstützung und Maschinensteuerungen auch bidirektional ausgelegt werden können. Die Richtung des Signalflusses auf diesen Leitungen ist in der Tabelle angegeben.
Die Adaptersteuerungen sind in konventioneller Weise ausgelegt, so daß verschiedene Operationen entweder auf der Anstiegs- oder auf der Abfallseite des Steuerkennzeichensignals erfolgen können. Das erreicht man beispielsweise durch Abgriff der Steuerung entweder von der Einschalt- oder von der Rückstellseite eines Flipflop.
Tabelle der Steuerleitungsfunktionen
Bediente Funktionen
I/O Tag (Zentralprozessor an
Adapter)
BYTE TAG
(Zentralprozessor an
Adapter)
TATAG
(Zentralprozessor an
Adapter)
Befreit die E/A-Sammelleitung von Unterbrechungsanforderungsverriegelungen. öffnet Tor von der Bestimmungssammelleitung zur
E/A-Sammelleitung zum
Schreiben. Zeigt abgeschlossene E/A-Instruktion an. Zeigt Anfang einer CS-Instruktion an.
Zeigt Byteoperation an.
Teilt dem Adapter mit, daß das werthohö
Datenbyte eine Adresse enthält und das Kommando für einen HW-Adapter auf dem wertniedrigen Datenbyte liegt. Zeigt an, daß das Kommando für einen Byteadapter auf die Datenleitungen für das werthohe Byte verschoben wird.
Fortsetzung
Leitungen
Bediente Funktionen
TCTAG
(Zentralprozessor an
Adapter)
TDTAG
(Zentralprozessor an
Adapter)
HALT TAG
(Zentralprozessor an
Adapter)
IRPTAG
(Adapter an Zentralprozessor)
VHTAG
(Adapter an Zentralprozessor)
VBTAG
(Adapter an Zentralprozessor)
CS REQ
(Adapter an Zentralprozessor)
Zeigt an, daß das Kommando auf dem werthohen Byte liegt. Zeigt an, daß das Kommando gespeichert ist (für HW-Adapter, die Adresse und Kommando auf derselben Leitung lesen können, nicht erforderlich).
Verhindert Umschaltung von Unterbrechungsanforderungsverriegelungen im Adapter während der Abfrage von Unterbrechungsleitungen. Zeigt an, daß Daten auf dem werthohen Byte liegen. Bei der prioritätsgesteuerten Zykluszuordnung Anzeige für Daten auf der Sammelleitung.
Teilt dem Adapter 16 mit, daß die Zählgrenze überschritten wurde für VB- oder VH- oder IRP- oder EOC-Antwort vom Adapter 16 oder interne Verriegelung (eine Maschinenprüfung, die eine Unterbrechungsstufe auslöst).
Zeigt an, daß Unterbrechungsanforderungen auf der Sammelleitung liegen.
Dasselbe wie VB für Halbworteinheit.
Zeigt, an, daß von Unterbrechungsanforderungen freigehalten wird und die Einheit eine Byteeinheit ist. Zeigt Empfang einer gültigen Adresse an.
Zeigt an, daß Kommando im Kommandoregister 66 gespeichert ist. Zeigt an, daß Adapter 16 Daten gespeichert hat. Zeigt bei der prioritätsgesteuerten Zykluszuordnung an, daß das Steuerwort auf der E-/A-Sammelleitung
Zeigl eine Anforderung einer prioritätsgesteuerten Zykluszuordnung an. (Eingeleitet durch den Adapter 16 — wird ignoriert, bis laufende Instruktion fertig ausgeführt istV
Leitungen
Bediente Funktionen
CSG TAG
(Zentralprozessor an
Adapter)
EOC TAG
(Adapter an Zentralprozessor)
(Adapter an Zentralprozessor)
Zeigt an, daß der Prozessor 12 zum Empfang eines prioritätsgesteuerten Zykluszuordnungs-Steuerwortes bereit ist (CSCW).
Zeigt Ende der prioritätsgesteuerten Zykluszuordnungskette an.
Verhindert Zeitsperre während CS.
Tabelle der Datenleitungsfunktionen (E/A-Sammelleitung)
Leitungen
Bediente Funktionen
HOCH 0-7 »Daten«
(Zentralprozessor an
Adapter)
HOCH 0-7 »Daten«
(Adapter an Zentralprozessor)
NIEDRIG 8-15
»Daten«
(Zentralprozessor an
Adapter)
Niedrig 8-15
»Daten«
(Adapter an Zentralprozessor)
Werthohes Byte »Schreibdaten« für HW-Adapter. Einheitenadresse für Byteoperation. Bytedaten an Byteadapter.
Werthohes Byte »Lesedaten« von HW-Adapter. Bytedaten von Byteadapter.
Wertniedriges Byte »Schreibdaten« zum HW-Adapter, Kommando für Byteoperation.
Unterbrechungsanforderungen vom Adapter 16 (wenn nicht in CS- oder E-/A-Betrieb). Wertniedriges Byte »Schreibdaten« vom HW-Adapter.
Anschließend wird als Beispiel ein Unterbrechungssystem zur Bedienung der anfordernden externen Einheiten und die Zyklusstartoperation selbst beschrieben, die das Lesen relativ langer Datenreihen in das System oder aus dem System gestattet, ohne daß einzelne Übergabeoperationen zwischen den Speicherzyklen erforderlich sind.
E-/A-Untcrbrechung
Die folgende Beschreibung nimmt ein möglicherweise fest verdrahtetes Untcrbrechungsprioritätsschema an, wo das Anheben einer bestimmten Datenleitung automatisch auch die Unterbrechungsstufe anzeigt. Dieses E-/A-Unterbrechungsschcma arbeitet in zwei Schritten unter der Annahme, daß mehrere Einheiten auf einer gegebenen Unterbrechungsstufe liegen. Zuerst wird die E-/A-Sammelleitung daraufhin untersucht.
welche Stufen ein hohes Signal aufweisen. Es können mehrere Einheiten die Bedienung auf einer gegebenen Stufe anfordern. Die Bestimmung der höchsten anfordernden Stufe erfcigt in einer konventionellen Decodierschaltung. Eine Programmroutine wird dann aufgerufen, um die höchste Stufe aufzufordern, herauszufinden, welche Einheiten auf dieser Stufe bedient werden wollen. (Wenn mehr als eine Einheit auf einer Stufe liegt, müssen diese Einheiten mit Spezialadaptern arbeiten, die ebenfalls die E-/A-Sammelleitung während eines Anrufintervalls zur Anzeige dafür benutzen, daß sie bedient werden sollen.) Wenn z. B. eine 4 die höchste anfordernde Stufe ist, dann wird das Programm auf die Stufe 4 E/A umgeschaltet und eine Instruktion auf dei Datenleitungen ausgeführt. Einer der Adapter hat dl· Möglichkeit, ein Adapteridentifizierungssignal auf eim einzelne E-/A-Leitung zu setzen, um anzuzeigen, daß e bei seiner Unterbrechung bedient werden will. Dii Datensammelleitung wird ausgelesen und eine weiten Instruktion stellt fest, welche Einheiten auf der Stufe ■ bedient werden sollen. Die Einheiten werden dann ii einer vorbestimmten Reihenfolge drangenommen, bi alle Unterbrechungen der Stufe 4 bedient wurden, um dann werden die Unterbrechungen auf niedrigere! Stufen bedient.
Prioritätsgesteuerte Zykluszuordnung (CS)
Wenn ein Adapter 16 für prioritätsgesteuerte Zykluszuordnung das Signal auf der Anforderungsleitung anhebt, wird ein Haltekreis am Ausgang der gegenwärtig verarbeiteten Instruktion verriegelt. Dadurch wird das ROS-Adreßregister mit der Anfangsadresse des CS-Mikroprogramms geladen. Die E-/A-Leitung wird angehoben, die dem Adapter 16 anzeigt, daß das Steuergerät in eine CS-Routine eingelaufen ist. Der Adapter 16 hebt ein Signal auf einer Gültigkeitsleitung (VB oder VH) an, was durch die Zykluszuordnungsleitung (CSG) bestätigt wird.
Der Adapter 16 setzt dann das Prioritätssteuerungs-Zykluszuordnungswort (CSCW) auf die E-/A-Sammelleitung. Das CSCW wird an den CSCW Puffer 32 durch eine entsprechende Operation geleitel.
Das CSCW-Steuerwort gibt an, ob es sich um eint Lese- oder um eine Schreiboperation handelt (Adreß sammelleitungsbit 8) und gibt eine Anfangsadresse ii
2(1 den Zentral-Speicher 10. Anschließend werden Lese oder Schreibzyklen durch die Adreßsteuerung 3( adressiert, bis der Adapter 16 die gewünschte Anzah von Zyklen beendet hat. Zu diesem Zeitpunkt hebt ei das Signal auf der TOC-Leitung an. Dadurch wird da;
r> Mikroprogramm für die priorilätsgesteuerte Zykluszu Ordnung beendet. Die Adresse derjenigen Instruktion die zuletzt vor Beginn der Zykluszuordnungsoperatior beendet wurde, wird in das Speicheradreßregistei zurückgeladen und eine normalprogrammierte Einga
j(i be/Ausgabe kann wieder aufgenommen werden oder e: kann eine andere Zyklusoperation eingeleitet werden.
Hierzu 3 Blatt Zeichnunuen

Claims (3)

Patentansprüche:
1. EingabeVAusgabe-Anschlußsteuereinrichtung zum wahlweisen Verbinden einer internen Bestimmungssammelleitung eines zentralen Prozessors mit einer bidirektionalen Eingabe-ZAusgabe-Sammelleitung zur Eingabe bzw. Ausgabe von Daten mehrerer externer Einheiten oder zum Verbinden einer internen Quellensammelleitung mit der genannten Eingabe'/Ausgabe-Sammelleitung zum Ausgeben von Daten an eine externe Einheit über den externen Einheiten zugeordnete Adapter, die periodisch von einer Unterbrechungssteuereinrichtung abgetastet werden, wobei entsprechend einer Anforderung entweder in programmgesteuerten Zuordnungsmodus oder mit prioritätsgesteuerter Zykluszuordnung gearbeitet wird, dadurch gekennzeichnet, daß innerhalb des zentralen Prozessors (12) eine
Eingabe-ZAusgabe-Grenzstellensteuereinrichtung (14) angeordnet ist, die eine erste Torschaltung (38) und eine zweite Torschaltung (40) aufweist, um einmal die Datenleitungen der genannten Bestimmungssammelleitung mit der Eingabe-/Ausgabe-Sammelleitung für eine erste Datenflußrichtung zu verbinden und zum anderen, um die Datenleitungen der genannten Quellensammelleitung mit der Eingabe-AAusgabe-Sainmelleitung für eine zweite Datenflußrichtung zu verbinden, daß die den externen Einheiten zugeordneten Adapter mit Kennzeichenleitungen (22) über die Eingabe-ZAusgabe-Grenzstellensteuereinrichtung (14) und über die Eingabe-/ Ausgabe-Sammelleitung (20) direkt mit dem zentralen Prozessor (12) verbunden sind.
2. Einrichtung nach Patentanspruch 1, dadurch gekennzeichnet, daß in einer E-ZA-Grenzstellensteuereinrichtung (14) Verriegelungen (52) vorgesehen sind, die durch empfangene Steuersignale gesetzt werden, welche durch einen Decodierer (50) von aus einem Festwertspeicher (46) abgerufenen Steuerinformationen gewonnen sind, und daß die Ausgänge der genannten Verriegelungen (52) über Kennzeichenleitungen in einer Steuersammelleitung (22) mit einer Adaptersteuerung (54) in jedem an die E-/A-Sammelleitung angeschlossenen Adapter (16) für externe Einheiten (18) verbunden sind.
3. Einrichtung nach Anspruch 2, dadurch gekennzeichnet, daß von jeder Adaptersteuerung (54) Kennzeichenleitungen zu Haltekreisen (58,60) in der E-/A-Grenzstellensteuerung führen, deren Ausgänge mit der ROS-Steuerung (56) des die Steuerinformationen enthaltenden Festwertspeichers (46) verbunden sind.
20
DE2523372A 1974-06-26 1975-05-27 Eingabe-/Ausgabe-Anschlußsteuereinrichtung Expired DE2523372C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/483,464 US3996564A (en) 1974-06-26 1974-06-26 Input/output port control

Publications (3)

Publication Number Publication Date
DE2523372A1 DE2523372A1 (de) 1976-01-15
DE2523372B2 true DE2523372B2 (de) 1978-05-11
DE2523372C3 DE2523372C3 (de) 1981-07-09

Family

ID=23920138

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2523372A Expired DE2523372C3 (de) 1974-06-26 1975-05-27 Eingabe-/Ausgabe-Anschlußsteuereinrichtung

Country Status (9)

Country Link
US (1) US3996564A (de)
JP (1) JPS5444579B2 (de)
CA (1) CA1030267A (de)
CH (1) CH580842A5 (de)
DE (1) DE2523372C3 (de)
ES (1) ES438727A1 (de)
FR (1) FR2312072A1 (de)
GB (1) GB1494694A (de)
IT (1) IT1037609B (de)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7411989A (nl) * 1974-09-10 1976-03-12 Philips Nv Computersysteem met busstruktuur.
GB1499742A (en) * 1974-10-30 1978-02-01 Motorola Inc Interface adaptor circuits in combination with a processo
US4263650B1 (en) * 1974-10-30 1994-11-29 Motorola Inc Digital data processing system with interface adaptor having programmable monitorable control register therein
JPS5248440A (en) * 1975-10-15 1977-04-18 Toshiba Corp Memory access control system
US4417304A (en) * 1979-07-30 1983-11-22 International Business Machines Corporation Synchronous cycle steal mechanism for transferring data between a processor storage unit and a separate data handling unit
US4479179A (en) * 1979-07-30 1984-10-23 International Business Machines Corporation Synchronous cycle steal mechanism for transferring data between a processor storage unit and a separate data handling unit
JPS5682958A (en) * 1979-12-08 1981-07-07 Toshiba Corp Address conversion system
JPS5682960A (en) * 1979-12-08 1981-07-07 Toshiba Corp Bus control system
US4592012A (en) * 1982-09-02 1986-05-27 Sebrn Corporation Method of interfacing peripheral devices with a central processor
US4706190A (en) * 1983-09-22 1987-11-10 Digital Equipment Corporation Retry mechanism for releasing control of a communications path in digital computer system
US4769768A (en) * 1983-09-22 1988-09-06 Digital Equipment Corporation Method and apparatus for requesting service of interrupts by selected number of processors
GB2147126B (en) * 1983-09-29 1987-01-07 Memory Ireland Limited Improvements in and relating to computers
US4787025A (en) * 1984-03-06 1988-11-22 International Business Machines Corporation Remote fan out facility for data terminals
US4811284A (en) * 1984-03-08 1989-03-07 International Business Machines Corporation Computer terminal system with memory shared between remote devices
US4980820A (en) * 1985-02-28 1990-12-25 International Business Machines Corporation Interrupt driven prioritized queue
US5199106A (en) * 1986-09-19 1993-03-30 International Business Machines Corporation Input output interface controller connecting a synchronous bus to an asynchronous bus and methods for performing operations on the bus
FR2624995B1 (fr) * 1987-12-17 1994-03-25 Peugeot Automobiles Dispositif de transmission d'informations entre plusieurs organes d'un vehicule automobile et une unite centrale de traitement d'informations
US5230067A (en) * 1988-05-11 1993-07-20 Digital Equipment Corporation Bus control circuit for latching and maintaining data independently of timing event on the bus until new data is driven onto
US5168547A (en) * 1989-12-29 1992-12-01 Supercomputer Systems Limited Partnership Distributed architecture for input/output for a multiprocessor system
US5239629A (en) * 1989-12-29 1993-08-24 Supercomputer Systems Limited Partnership Dedicated centralized signaling mechanism for selectively signaling devices in a multiprocessor system
EP0473276B1 (de) * 1990-08-31 1996-12-18 Advanced Micro Devices, Inc. Integrierte digitale Verarbeitungsvorrichtung
US5388217A (en) * 1991-12-13 1995-02-07 Cray Research, Inc. Distributing system for multi-processor input and output using channel adapters
EP0660239A1 (de) * 1993-12-17 1995-06-28 International Business Machines Corporation Datenübertragung zwischen Rechnerelementen
DE69518145T2 (de) * 1994-02-10 2001-03-22 Elonex Technologies Inc Verzeichnis für ein-/ausgangsdecoder
US5931935A (en) * 1997-04-15 1999-08-03 Microsoft Corporation File system primitive allowing reprocessing of I/O requests by multiple drivers in a layered driver I/O system
US9361243B2 (en) 1998-07-31 2016-06-07 Kom Networks Inc. Method and system for providing restricted access to a storage medium
US8234477B2 (en) 1998-07-31 2012-07-31 Kom Networks, Inc. Method and system for providing restricted access to a storage medium
KR100405507B1 (ko) * 2001-08-30 2003-11-14 주식회사 포스코 피엘시 제어부의 입, 출력모듈 제어회로
US6643158B2 (en) * 2001-10-31 2003-11-04 Mobility Electronics, Inc. Dual input AC/DC to programmable DC output converter
US7805560B2 (en) * 2005-08-31 2010-09-28 Ati Technologies Inc. Methods and apparatus for translating messages in a computing system
US8825915B2 (en) * 2012-03-12 2014-09-02 International Business Machines Corporation Input/output port rotation in a storage area network device
DE102018105242B3 (de) * 2018-03-07 2019-06-13 Sumitomo (Shi) Cyclo Drive Germany Gmbh Radial-schrägrollenlager
US11023393B2 (en) 2019-05-06 2021-06-01 International Business Machines Corporation Connectivity type detection using a transport protocol and command protocol of the data storage system

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3363234A (en) * 1962-08-24 1968-01-09 Sperry Rand Corp Data processing system
US3411144A (en) * 1966-04-26 1968-11-12 Ibm Input-output apparatus
US3488634A (en) * 1967-03-02 1970-01-06 Sperry Rand Corp Bidirectional distribution system
US3593302A (en) * 1967-03-31 1971-07-13 Nippon Electric Co Periphery-control-units switching device
US3573740A (en) * 1968-07-03 1971-04-06 Ncr Co Communication multiplexer for online data transmission
US3601806A (en) * 1969-06-23 1971-08-24 North American Rockwell Digital time multiplexed bidirectional communications system
US3643223A (en) * 1970-04-30 1972-02-15 Honeywell Inf Systems Bidirectional transmission data line connecting information processing equipment
GB1312504A (en) * 1970-05-20 1973-04-04 Ibm Control unit for serial data storage apparatus
US3745532A (en) * 1970-05-27 1973-07-10 Hughes Aircraft Co Modular digital processing equipment
US3668650A (en) * 1970-07-23 1972-06-06 Contrologic Inc Single package basic processor unit with synchronous and asynchronous timing control
GB1323048A (en) * 1971-03-03 1973-07-11 Ibm Communications control unit
FR2136845B1 (de) * 1971-05-07 1973-05-11 Inf Cie Intern
GB1403067A (en) * 1972-10-17 1975-08-13 Ibm Data transmission systems
US3833930A (en) * 1973-01-12 1974-09-03 Burroughs Corp Input/output system for a microprogram digital computer
US3821715A (en) * 1973-01-22 1974-06-28 Intel Corp Memory system for a multi chip digital computer
US3828326A (en) * 1973-04-18 1974-08-06 Ibm Adapter for interfacing a programmable controller to a data processor channel

Also Published As

Publication number Publication date
DE2523372C3 (de) 1981-07-09
US3996564A (en) 1976-12-07
GB1494694A (en) 1977-12-14
CH580842A5 (de) 1976-10-15
JPS513741A (de) 1976-01-13
FR2312072A1 (fr) 1976-12-17
FR2312072B1 (de) 1977-12-02
JPS5444579B2 (de) 1979-12-26
CA1030267A (en) 1978-04-25
ES438727A1 (es) 1977-03-16
DE2523372A1 (de) 1976-01-15
IT1037609B (it) 1979-11-20

Similar Documents

Publication Publication Date Title
DE2523372B2 (de) Eingabe-ZAusgabe-Anschlußsteuereinrichtung
DE2854485C2 (de) Datenverarbeitungsanlage
DE3114961C2 (de)
DE2829550C2 (de)
DE3844033C2 (de) Speicherschaltung für ein Mikroprozessorsystem
EP0006164B1 (de) Multiprozessorsystem mit gemeinsam benutzbaren Speichern
DE2635592A1 (de) Multiprozessor-abrufsystem
DE2744531A1 (de) Elektronische datenverarbeitungsanlage
DE3810231A1 (de) Digitalrechner mit programmierbarer dma-steuerung
DE3146356A1 (de) Datenverarbeitungssystem
DE2104733A1 (de) Mehrkanal Ubertragungsverarbeitungs system zum unabhängigen Steuern von Ein gäbe/Ausgabe Datenübertragungen
CH657714A5 (de) Mehrprozessorenanlage.
DE2657848A1 (de) Steuereinheit fuer ein datenverarbeitungssystem
DE2054830C3 (de) Informationsverarbeitungsanlage mit Mitteln zum Zugriff zu Speicher-Datenfeldern variabler Länge
CH615521A5 (de)
DE1929010B2 (de) Modular aufgebaute datenverarbeitungsanlage
DE2856680A1 (de) Befehlspuffer fuer ein datenverarbeitungssystem
EP0062141B1 (de) Schaltungsanordnung zur Eingabe von Steuerbefehlen in ein Mikrocomputersystem
DE3911721C2 (de)
DE2718551B2 (de)
DE19900251A1 (de) Vorrichtung und Verfahren zum Steuern eines vielseitigen USB-Endpunktkanals
EP0477595A2 (de) Cachespeichereinrichtung mit m Busanschlüssen
DE3009530A1 (de) Datenverarbeitungssystem
DE1774053A1 (de) Digitaldaten-UEbertragungssystem
DE2749884C2 (de)

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee