DE2523372C3 - Eingabe-/Ausgabe-Anschlußsteuereinrichtung - Google Patents
Eingabe-/Ausgabe-AnschlußsteuereinrichtungInfo
- Publication number
- DE2523372C3 DE2523372C3 DE2523372A DE2523372A DE2523372C3 DE 2523372 C3 DE2523372 C3 DE 2523372C3 DE 2523372 A DE2523372 A DE 2523372A DE 2523372 A DE2523372 A DE 2523372A DE 2523372 C3 DE2523372 C3 DE 2523372C3
- Authority
- DE
- Germany
- Prior art keywords
- input
- adapter
- data
- output
- central processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/32—Handling requests for interconnection or transfer for access to input/output bus using combination of interrupt and burst mode transfer
- G06F13/34—Handling requests for interconnection or transfer for access to input/output bus using combination of interrupt and burst mode transfer with priority control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Computer And Data Communications (AREA)
- Communication Control (AREA)
Description
Die Einrichtung betrifft eine Eingabe-ZAusgabe-Anschlußsteuereinrichtung
gemäß Oberbegriff des Anspruchs I.
In Computersystemen im allgemeinen und in kleinen Systemen im besonderen ist es erwünscht, den gesamten
Maschinenaufwand zu reduzieren, der für das System bei einem bestimmten Stand der Maschinenleistung
erforderlich ist. Insbesondere ist aus der US-Patentschrift 36 Ot 806 eine Datenverarbeitungsanlage bekanntgeworden,
die eine Eingabe-ZAusgabe-Anschlußsteuereinrichtung
aufweist, die zum Verbinden einer Hauptstalion mit Ein- und Ausgabegeräten über eine
bidirekiionale Eingabe-/Ausgabe-Sammelleitung verbunden
ist. Außerdem kann eine derartige Eingabe-/ Aiisgabe-Anschlußstcuereinrichtung eine interne Bestimmungssammelleitung
oder eine Quellensammelleitung mit der Eingabe/Ausgabe-Sammelleitung verbinden.
Aus »Elektronische Rechenanlagen«, U. Jg-, Heft 3, 1969, Seiten 151 bis 161 ist es bekannt, zwischen dem
Zentralprozessor eines Datenverarbeitungssystems und dem Arbeitsspeicher eine interne Arbeitsspeicher-Ί
schnittstelle und zwischen dem Zentralprozessor und den Ein- und Ausgabekanälen eine interne Schnittstelle
anzuordnen. Auch ist es aus dieser Veröffentlichung bekannt, zwischen den peripheren Geräten und einer
für diese Geräte gemeinsamen peripheren Steuerein-
i" richtung Geräteschnittstellen vorzusehen, um die aus
der peripheren Steuereinheit gelieferten S.gnale dem jeweiligen spezifischen Ein- und Ausgabegerät anzupassen.
Die solche externe Einheiten, wie Dateneingabesta- >
tionen, Bildschirmstationen oder Kartenleser mit einem zentralen Prozessor verbindenden Datenleitungen erfordern
normalerweise separate Steckerverbindungen für jede Datenleitung. In modernen Computern mit
ihrer hochgradig integrierten Schaltungstechnik sind
2(1 diese Schaltmoduln bekanntlich in der Anzahl nach
außen führender Schaltungsverbindungen oder Steckerstifte begrenzt, die auf einem derartigen Modul
angebracht werden können. Durch Benutzung derselben Datenleitungen für Eingabe und Ausgabe könnte
2) aber die Anzahl der benötigten Verbindungen auf die
Hälfte reduziert werden. Bei großen und sehr schnellen Computersystemen war es jedoch bisher allgemein
nicht möglich, dieselben Datenleitungen sowohl zum Einlesen von Daten in das System als auch zum Auslesen
jo aus dem System zu benutzen, da dann viele Operationen aufgehalten werden, bis eine gerade ablaufende
Operation beendet ist Obwohl ein solches Warten bei einem Zentralspeicher oder einer anderen gemeinsamen
benutzten Funktionseinheit notwendig ist, ist es
!"' innerhalb der Zentraleinheit nicht so kritisch, da
moderne Computer sehr schnelle Speicherschaltungen aufweisen, welche die geforderten Operationen in
extrem kurzen Zeiten ausführen können. Bei kleineren und langsameren Computern jedoch, wo die Kosten und
4" die Herstellungsmöglichkeiten die Hauptfaktoren sind,
und die Zeit gegebenenfalls 2in seVendärer Faktor, wird
es möglich, die bidirektionalen Datenleitungen oder den Halbduplexbelrieb in Erwägung zu ziehen.
Durch die modernen integrierten Schaltungen und die
f> Mikroelektroniktechnik wurde die Konstruktion relativ
kleiner und preisgünstiger Computer möglich, die beträchtlich höhere Arbeitsgeschwindigkeiten ohne
wesentliche Erhöhung der Baukosten ermöglichen. Bisher erforderten solche Computer mit zwei Sammel-
v> leitungen jedoch eine große Anzahl von Anschlußstekkern,
um den Computer sowohl mit den Dateneingabeais auch mit den Datenausgabeleitungen zu verbinden.
Dieser Punkt wirft ernsthafte Probleme auf, wenn im Computer die hochgradig integrierte Schaltungstechnik
angewandt wird.
Aus der DE-OS 23 39 084 ist eine Datenstation für eine Datenvermittlungsanlage mit einem ersten Empfänger
und einem ersten Sender zum Datenaustausch mit einer entfernt im gemeinsamen Netz angeordneten
zentralen Datenverarbeitungsanlage bekanntgeworden, die gekennzeichnet ist durch einen ersten Decoder zur
Überwachung von der benachbarten Datenstation her empfangener Signale und zur Erkennung, wenn von der
benachbarten Datenstation keine oder keine Daten mehr zur zentralen Datenverarbeitungsanlage zu
übertragen sind. Steuerkreise, die mit dem Decoder verbunden sind, dienen dabei zur Einleitung der eigenen
Datenübermittlung der Datenstation. Diese Schaltung
iai den Nachteil, daß sie weder im programmgesteuerten
Modus noch im prioritätsgesteuerten Zykluszuordnungsmodus
Operationen durchführen kann. Sie stellt sich nach Erkennen von Adressen in einer Ringleitung
die entsprechenden Daten nur für die Ein-/Ausgabeeinheit zusammen.
Weiter ist aus der DE-AS 19 33 577 ein Übertragungssystem
zwischen einer Zentraleinheit und peripheren Geräten bekanntgeworden, das jedes Anschlußgerät
über jeweils eine Anpaßvorrichtung mit einem Multiplexer verbindet Durch das Einfügen eines
Multiplexers in ein derartiges Übertragungssystem bzw. Schnittstellensystem wird die Datenübertragung jedoch
relativ langsam und kann die anstehenden Forderungen für eine hochgradig integrierte Schaltungstechnik bei
Systemen mit zwei Sammelleitungen nicht erfüllen, da die bisher große Anzahl von Anschlußstiiten für die
Verbindung eines Rechners mit den Dateneingabe- und Ausgabeleitungen bei Verwendung des Multiplexers zu
großen Zeitproblemen führen würde.
Außerdem ist aus dem Buch »Prozeßrechner« von Anke/Kaltenecker/Oetker, München 1971, Seiten 78
und 79, eine Schaltungsanordnung bekannt, bei der zur Eingabe und Ausgabe von Daten über Adapter, die
den externen Einheiten zugeordnet sind, eine bidirektionale Eingabe-/Ausgabe-Sammelleitung wahlweise
mit internen Bestimmungs-Datenleitungen oder mit internen QueHen-Datenleitungen eines zentralen
Prozessors verbunden wird Auf der Eingabeseite geschieht das mit einer ersten Torschaltung und auf
der Ausgabeseite mit einer zweiten Torschaltung. Jedem Adapter sind bei dieser Schaltung mehrere
externe Einheiten fest zugeordnet, wobei die Adapter zum einen durch die Eingabe-/Ausgabe-Datensammelleitung
direkt mit dem Prozessor und zum anderen durch Kennzeichenleitungen über eine Eingabe-/Ausgabe-Grenzstellensteuereinrichtung
des zentralen Prozessors mit diesem verbunden sind. Die Adapter werden von einer Unterbrechungssteuereinrichtung
periodisch abgetastet, die entsprechend einer Anforderung entweder im programmgesteuerten Zuordnungsmodiis
oder mit prioritätsgesteuerter Zykluszuordnung arbeitet. Bei dieser Schaltungsanordnung hat
die Eingabe-/Ausgabe-Grenzstelleneinrichtung nicht die Fähigkeit, Steuerinformationen festzuhalten, weshalb
die Steuerinformationen auf den betreffenden Kennzeichenleitungen und Steuerleitungen von außen
aufrecht erhalten werden müssen.
Der Erfindung liegt deshalb die Aufgabe zugrunde, eine Eingabe-ZAusgabe-Anschlußsteuereinrichtung der
eingangs genannten Art dahingehend zu verbessern, daß die Eingabe-/Ausgabe-Grenzstellensteuereinrich·
tung durch Steuersignale in einen Zustand versetzt wird, der es der EingabeVAusgabe-Grenzstellensteuereinrichlung
erlaubt, Ober Kennzeichenleitungen jeden Adapter direkt zu steuern.
Die Aufgabe der Erfindung wird durch den kennzeichnenden Teil des Anspruches 1 gelöst.
Der Vorteil dieser Lösung besteht bei Anwendung der hochgradig integrierten Schaltungstechnik darin,
daß durch das Einfügen von Verriegelungsschaltungen in die Eingabe'/Ausgabe-Grenzstellensteuereinrichtung
mit einem minimalen Aufwand an Schaltmitteln eine beachtliche Leistungssteigerung erzielt wird. Dadurch,
daß diese Verriegelungen durch Steuersignale gesetzt werden können, die durch einen Decodierer
von aus einem Festwertspeicher abgerufenen Steuer informationen gewonnen werden und dadurch, daß
die Ausgänge der genannten Verriegelungen über die in einer Sieuersammelleitung zusammengefaßten
Kennzeichenleitungen mit einer Adapter-Steuerschaltung in jedem der Adapter verbunden ist, ist eine
direkte Steuerung jedes Adapters von der Grenzstellensteuereinrichtung
her möglich.
Ein Ausführungsbeispiel der Erfindung ist in den Zeichnungen dargestellt und wird anschließend näher
beschrieben. Es zeigt
F i g. 1 in einem Funktionsblockdiagrymm die Anordnung
der E-/A-Anschlußsteuereinrtchtung mit mehreren an eine bidirektionale E-/A-Samme!leitung angeschlossenen
Adaptern, wobei an jeden derartigen Adapter mehrere externe Einheiten angeschlossen sind,
F i g. 2 die Zusammensetzung der F i g. 2A und 2B und
Fig. 2A und 2B ein kombiniertes Logikschema und
Funktionsblockdiagramm mit Einzelheiten der für die Eingabe-/Ausgabe-Anschlußsteuereinrichtung notwendigen
Maschinenausrüstungen.
Es wird ein Datenverarbeitungssystem beschrieben. das mehrere Eingabe-AAusgabeeinheiten enthält, die mit
einer zentralen VerarbeüungseinheM mittels einer aus
einer Vielzahl von bidirektionalen Uatenleitungen ind
Steuerleitungen bestehenden Sammelleitung sowie mit Einrichtungen verbunden sind, welche den bidirektionalen
Betrieb der genannten Datenleitungen zwischen ausgewählten Eingabe-/Ausgabeeinheiten und dem
Steuergerät durch eine steuerbare Zuordnung der Datenfunktion der genannten Datenleitungen für die
Adressierung und für die Übertragung von Kommandos und von Daten bewirken. Die Einrichtung enthält eine
erste gesteuerte Torschaltung für die wahlweise Verbindung der E-/A-Datenleitungen mit einer prozessorinternen
zentralen Quellensammelleitung für die Lieferung ausgewählter Eingaben an interne Funktionseinheiten. Eine zweite gesteuerte Torschaltung ist für
die wahlweise Verbindung einer prozessorinternen zentralen Bestimmungssammelleitung mit E-/A-Datenleitungen
vorgesehen, wobei die Ausgaben interner Funktionseinheiten wahlweise mit der Besiimmungssammeileitung
verbunden werden können. Ein Eingabe-/Ausgabe-Steueruntersystem ist ferner in dem
genannten Prozessor vorgesehen, das auf E-/A-programmierte
Instruktionen oder auf durch eine externe Einheit bewirkte Programmunterbrechunßen oder auf
prioritätsgesteuerte Zykluszuordnungsanforderungen anspricht und das die genannten Treibcrtorschaltungen
und die Selektion von Eingaben zu den Funktionseinheiten und von Ausgaben an diese Einheiten des Systems
und zu den externen Einheiten betätigt und alle gewünschten E-/A-Operationen durchführt.
Das Konzept des Eingabe-ZAusgabe-Grenzstellensteueruntersystems
kann in ein zentrales Computersystem mit mindestens zwei Datensammelleitungen eingebaut werden. Es werden nur diejenigen Einzelteile
der allgemeinen Bestandteile des zentralen Systems betrachtet, die unbedingt notwendig sind. Dazu gehören
ein als Mikroprogrammspeicher im Ausführungsbeispiel benutzter Festwertspeicher und die zugehörige Decodierschaltung,
sowie der zentrale Systemspeicher, aus dem und in det hinein E-/A-Daten gelesen werden,
sowie die interne Quellensammelleitung und die interne Bestimmungssammeileitung.
Das beschriebene Ausführungsbeispic! zeigt ein von einer Datenstation betriebenes System. In einem
solchen System leiten praktisch die verschiedenen Datenstationen w.i Tasteneingabegeräte oder Kreditkartenleser
oder ähnliche Einrichtungen die Operation
des Systems durch Signalisierung vnn I lnterbrechungen
oder durch Anforderungen einer prioritatsgesteuerten Zykkis/.uordniing auf vorgegebenen Prioritätsstiifen
ein.
Die vorliegende Eingabe-/Ausgabe-, kurz E-/A-Anschlußsteuereinrichtung
genannt, arbeitet unter Programmsteuerung oder in prioritätsgesteuerter ZykKiszuordnung.
wobei sie durch Einrichiungen in den externen Einheiten gesteuert wird, die den Speicher
schneller als übliche normal programmierte E-/A-Geräie benutzen können.
In Fig. I ist der Zentralspeicher IO mit dem
Zentralprozessor 12 verbunden, der ein System mil zwei internen Datensammelleitungen, nämlich einer separaten
Quellensammcllcitung und einer separaten Bestimmungssammellcitung bildet. Im unteren Teil ist die
mungssammelleitung bildet. Im unleren Teil ist die Ε-/Λ
Grenzstellensteuereinrichtung 14 als Teil des Zentral-Prozessors 12 dargestellt, da die E/A-Grenzslellensteuereinrichtung
den Systemmikroprogrammspeicher mitbenutzt, der im gezeigten Ausführungsbeispiel ein
Festwertspeicher (ROS) ist. Die Ausgabesignale vom Festwertspeicherdecodierer und von der Steuereinheit
setzen die notwendigen Stcuerhaliekreise der F./A-Anschlußsteuereinrichtung.
Sie dienen dazu, die verschiedenen Kennzeichenleitungen zu verriegeln, welche zu
den Adaptern 16 der externen Geräte 18 führen, mittels
denen die externen Geräte 18 mil der bidirektionalen
Hauptdatensammelleitung 20 verbunden werden. Außerdem ist eine Stcuersammcllcimng 22 zwischen die
E-ZA-Grenzstellensteuereinrichtung 14 und die Adapter
16 geschaltet. Im vorliegenden Ausfiihrungsbeispiel handelt
es sich um feste, parallele Leitungen zu den
Adaptern, die nicht wie die Dalcnsammcllcitiing 20
bidirektional betrieben werden können.
Durch Benutzung des beschriebenen Systems ermöglicht
es die E-ZA-Grenzstellensteuereinrichtung dem Zentralprozessor. mit bestimmten Einheilen in Verbindung
zu treten, und bestimmte Einheiten können mit dem Zentralprozessor 12 durch die notwendigen Leitschaltungen
über die E-/A-Datensammelleitung auf der Quellcnsammcllcitung oder von der Bcstimmungssam-
!"o!!?'1.1"1^ auf Hip rhitprnammplleitunp nach Redarf
kommunizierten, wie es die laufende Operation erfordert. Eingeschlossen sind auch die Steuerungen, die
Konflikte verhindern, daß beispielsweise eine F.-/A-Einheit
oder der Prozessor 12 gleichzeitig mit einer anderen E/A-Einheit zu senden versucht.
Bevor die genaue Beschreibung der Arbeitsweise der speziell beschriebenen Anlagentcile fortgesetzt wird,
die im Blockdiagramm der Fi g. 2 dargestellt sind, folgt
zunächst eine allgemeine Beschreibung der Arbeitsweise.
Mit der vorliegenden E/A-AnschluBsteuereinrichtung
sollen mehrere Funktionen erfüllt werden. Einmal sollen die Eingabe und die Ausgabe asynchron gesteuert
werden. Zum anderen sollen der E-ZA-Steuermechanismus
und die E-/A-Sammelieitung gemeinsam benutzt werden können aufgrund von Steuersignalen, die
sowohl von der programmierten Eingabe/Ausgabe, von der prioritatsgesteuerten Zykluszuordnung als auch von
den Programm-Unterbrechungssignalen herrühren.
Die F i g. 2. 2A und 2B zeigen die E-M-Grenzstellensteuerschaltung
des Zentralprozessors 12 und die E-/A-Sammelleitung mit einem angeschlossenen Adapter
16. Die E-/'A-Sammelleitung enthält 16 bidirektionale Leitungen, ein werthohes Byte und ein wenniedriges
Byte, jedes 8 Bits. Wenn das System keine prioritätsgesteuerte
Zykluszuordnung oder eine programmierte E-/A-Operation ausführt, wird das niedere Byte der
E-/A-Sammelleitung dazu benutzt, Unterbrechungsanforderungen vom Adapter 16 an den Zentralprozessor
12 zu senden. Wenn die E-/A-Sammelleitung durch das System auf Unterbrechungen abgefragt wird, dann wird
mit dem TD-Kennzeichen ein Umschalten der Unierbrechungsanforderungshaltekreise
während des Abfrageintervalls verhindert. Um eine programmierte E-/A-Instruktion
oder eine prioritätsgesteuerle Zykluszuordnung zu beginnen, wird das E-/A-Kennzeichen frühzeitig
in diesen Operationen als Signalspannung auf der entsprechenden Leitung angehoben, um die E/A-Sammelleitung
freizumachen (d. h. die Unterbrechungsanforderungen werden gesperrt).
Der Zentralprozessor 12 ist mikroprogrammgestcuert.
|ede Operation hat eine Anfangsadresse (Instruktionsdecodierung) im Festwertspeicher, der nur eine
feste Anzahl verkelteter Befehlswörter folgen kann, bis
die instrukiion fertig ausgefiihri isi. Die ROS-Regisierausgabe
sendet Steuersignale über die Kennzeichenleitungen innerhalb der Maschine für feste Zeitintervalle
aus. ausgenommen allerdings E-M-Operalioncn und
prioritätsgesteuerte Zykluszuordnungen. Für diese Operationen ist die ROS-REG-Einschaltleitung gesperrt,
um das Ausgeben des Inhaltes des ROS-Registers so lange zu verhindern, bis bestimmte Bedingungen
durch den Adapter 16 erfüllt sind. Dadurch können diese Operationen durch schneller arbeitende Adapter
16 schneller und durch langsamere Adapter 16 langsamer ausgeführt werden. Es gibt einen Grenzwert
dafür, wie lange das System auf eir;c Antwort auf einen
Adapter 16 wartet, und wenn diese Zeitgrcnzc erreicht
ist. geht der Zeniralprozessor 12 in die Maschincnprüfstopfolge (MCK). Das Haltekennz.cichen wird angehoben,
um dem Adapter 16 diesen Vorgang anzuzeigen. Es ist eine FehlerMichroiilinc, die irgendeine Art von
Fehlleistung erkennt und darauf reagiert, beispielsweise durch einen Versuch für eine Wiederholung der letzten
Operation.
Der Zentralprozessor 12 kann über die E-/A-Sammelleitung
entweder mit einem oder mit zwei Datenbytes arbeiten, abhänaie von der Art des Gerätes und/oder
der Operation. Es gibt zwei programmierte E-/A-Instriiktionen:
IO und IC)H. Mit IO können Datenbytes in Verbindung mit einer Byte- oder Halbworteinheit (HW)
gelesen oder geschrieben werden, während lOH nur bei einer Halbworteinheit benutzt werden kann. Eine
E/A-Schreiboperation nimmt Daten aus dem Speicher und sendet sie über die E-/A-Sammellcitung an den
Adapter 16. Eine E/A-Lcseoperation nimmt Daten von der E-/A-Sammelleitung und speichert sie im Spck.-cr.
In beiden Instruktionen IO und lOH muß die Adresse der Einheit und das Kommando (Lesen oder Schreiben)
an die externe Einheit (auch Gerät genannt) gesendet werden, bevor Daten gelesen oder geschrieben werden
können. Die Adresse und das Kommando sind jeweils eine Byteinformation und müssen daher an Byteeinheiten
einzeln gesendet werden, wogegen sie für HW-Einheiten gleichzeitig gesendet werden können.
Als Beispiel sei angenommen, daß eine lO-Schreibinstruktion
für eine Byteeinheit benötigt wird. Der Instruktionsdecodierer sendet das erste Befehlswort aus
dem Festwertspeicher für die ΙΟ-Instruktion. Während dieser Anfangssignale werden die Leitungen für das
E'/A-Kennzeichen und das Bytekennzeichen aktiviert, um die E-/A-Sammeiieilung freizumachen und das Tor
zur E-/A-Sammelleitung vom Pufferausgang wird
geöffnet. Das Speicherwort an der durch die Instruktion angegebenen Stelle des Speichers wird aus dem
Speicher an den Puffer gesendet, und die Ausgabe des Puffers wird mit der E-/A-Sammelleitung verbunden.
Das Speicherwort enthält die Adresse der Einheit in dem werthohen Byte (Bits 0 bis 7) und das Kommando in
dem wertniedrigen Byte (Bits 8 bis 15). Der Adapter 16
reagiert auf das E-M-Kennzeichen durch Fallenlassen von VO (gültiges Byte-Byteadapter) und zeigt damit an,
daß Programmunterbrechungen von der E-/A-Sammelleitung ferngehalten werden und daß der Adapter 16 ein
Bytcndapter ist. Der Zentralprozessor 12 hebt dann das
TA-Kennzeichen an. um dem Adapter 16 mitzuteilen, daß die Adresse einer F.inheit auf dem werthohen Byte
der E/A-Sammelleitung liegt (und in gleicher Weise, daß das Kommando für einen IIW-Adapter auf dem
niedrigen Byte liegt). Der Adapter 16 reagiert dann durch Anheben von VB. um anzuzeigen, daß eine gültige
Adresse von dem Zentralprozessor 12 gesendet wurde
r-*:-_. n.-.~l U~ ~l~~ r;;l<;»ln:»»innnl, rtnlli r|.»c
IJIL.1L f\Ut-l\£ftL/l υ^.ϊ Vi Ulltf lM.ll.i.ti(.iini.i .,»«.,it ......
TA-Kennzeichen zurück, und jetzt wird das Kommando auf das hohe Byte aus dem Puffer heraus und auf die
E/A-Sammelleitung übertragen. Der Adapter muß auch VB abschalten, weil das TA-Kennzeichen zurückgestellt
wurde. Wenn VB abgeschaltet wird, wird das TC-Kennzeichen angehoben, um dem Adapter 16
mitzuteilen, daß das Kommando auf dem hohen Byte der E/A-Sammelleitung liegt. VB wird erregt, um dem
Zenlralprozessor 12 mitzuteilen, daß das Kommando im Kommandoregister gespeichert wurde und das TC-Kennzeichen
zurückgestellt werden kann. Bit 15 aus den Puffer wird daraufhin überprüft, ob es sich um ein
Lese- oder ein .Schrcibkommando handelt, so daß das
richtige MicrocodenuiMcr decodiert wird.
Aufgrund der Rückstellung des TC"-Kennzeichens wird VB abgeschaltet, letzt werden Dalcn von einer
durch die Instruktionsdecodierung angegebenen Speichcrstelle gelesen und durch den Puffer auf das
werthohe Byte der E/A-Sammclleitung ausgesendet. Das TD-Kennzeichen kann angehoben werden nach der
Abschaltung von VB. um dem Adapter 16 mitzuteilen, daß die Daten sich auf dem werthohen Byte der
E/A-Sammelleitung befinden. Wenn die Daten im Dateneingangsregister vom Adapter 16 gespeichert
werden, wird VB abgeschaltet, um dem Zentralproz.essor
12 anzuzeigen, daß der Adapter 16 die Daten hat. Als
nächstes werden das E/A-Kennzeichen und das
Byte-Kennzeichen zurückgestellt, um anzuzeigen, daß die E/A-Instruktion fertig ausgeführt ist und die
IRP-Leitung wird, falls sie gebraucht worden war.
abgeschaltet.um anzuzeigen.daß Unterbicchungssigna-Ie
wieder auf der Sammelleitung liegen.
Für HW-Einheiten ist das TC-Kennzeichen nicht erforderlich, da die Einheit die Adresse und das
Kommando gleichzeitig lesen kann. Eine Zeitsperre kann nur auftreten, während der Zentralprozessor 12
auf eine Antwort vom VB-Kennzeichen. VH-Kennzeichen. IRP-Kennzeichen oder EOC-Kennzeichen wartet.
Die Ausnahmeleitung wird zur Verhinderung der Zeitsperre während der prioritätsgesteuerten Zykluszuordnung
benutzt.
Die einzigen für die prioritätsgesteuerte Zykluszuordnung
benötigten zusätzlichen Leitungen sind CS-Anforderungen. CSG-Kennzeichen und EOC-Kennzeichen.
Die prioritätsgesteuerte Zykluszuordnung wird durch den Adapter 16 eingeleitet und braucht deshalb keine
Adresse. Statt dessen wird ein Steuerwori vorn Adapter
16 an den Zentralprozessor 12 gesendet. Dieses Steuerwort enthält Information, die dem Zentralprozessor
12 mitteilt, ob gelesen oder geschrieben werden soll,
und eine Anfangsadresse für die Adreßsteuerung und für die direkte Byteübertragung, bei welchem Byte das
Lesen oder Schreiben beginnen soll. Mit der prioritätsgesteuerten Zykluszuordnung sollen viele Bytes oder
Datenhalbwörter mit hoher Geschwindigkeit gelesen oder geschrieben werden. Die Anforderungsleitung für
die prioritätsgesteuerte Zykluszuordnung kann zu jeder Zeit aktiviert werden. Sie wird jedoch ignoriert, bis die
gerade in Arbeit befindliche Instruktion im Zentralprozessor 12 fertig ausgeführt ist. Dann ist der Zentralprozessor
12 bereit, mit der prioritätsgesteuerten Zykliiszuordnung
zu beginnen, und das hierfür vorgesehene erste Befehlswort aus dem Festwertspeicher aktiviert das
E'/A-Kennzeichen. Dadurch wird die E7A-Sammelleitung
freigeschaltet und ein Kennzeichen für ein gültiges Byte oder Halbwort muß abschalten, um diesen
Vorgang anzuzeigen. Dann hebt der Zentralprozessor !2 dn£ Sirtrtn! für die ^-r!"i!"rin Ί**ρ nriiiri!ii!c't'*M'>i">r!'1!*
Zykluszuordnung (CSG-Kennzeichen) an. um anzuzeigen, daß er zum Empfang des Steuerwortes bereit ist.
Das Gültigkeitskennzeichen (VB oder VH) muß zurückgegeben werden, um anzuzeigen, daß das
Steuerwort auf der Sammelleitung steht.
Nachdem die Anfangsadresse in der Adreßsteuerung gespeichert ist. wird die Adresse für die Bytedatenübertragungen
um I bzw. um 2 für die Halbwortdatenüberiragungen, auf den jeweils neuesten Stand gebracht, bis
das EOC-Kennzeichen (Ende der Kette) anzeigt, daß
der Adapier 16 die Zykluszuordnung beendet hat. Vorher wurde das TD-Kennzeichen in der gleichen
Weise benutzt wie bei der programmierten Dateneingabe/Ausgabe. Das Ende der prioritätsgesteuerten Zy
kluszuordnung ist ähnlich wie das Ende der programmierten Eingabe/Ausgabe. Eine weitere prioritätsgesteuerte
Zykluszuordnungsanforderung kann dieser Operation folgen oder der Zentralprozessor 12 kehrt zu
seiner nächsten Instruktion zurück.
Mit den AC-Haltekreisen für die Eingangskennzeichen
vom Adapter 16 zum Zentralprozessor 12 wird letzterer daran gehindert, auf Störimpulse anzusprechen.die
auf diesen Leitungen erscheinen können.
Annana aer l· i g. ι. iP\ und zö werden die einzelnen
Blöcke im Zusammenhang mit den von ihnen ausgeführten Funktionen beschrieben. Im oberen Teil der F i g. 2A
erscheinen die Quellen- und die Bestimmungssammelleitung des Computersystems. Der Zentral-Speicher 10 ist
derselbe wie der in F i g. 1 dargestellte. Die Adreßsteuerung 30 übernimmt die konventionellen Adressierroutinen,
enthält das Speicheradreßregister und besitzt außerdem Einrichtungen für die Durchführung von
Irdexoperationen. Der CW Puffer 32 ist ein konventioneller Steuerwortspeicher, in den das Steuerwort vom
CW Puffer 62 im Adapter 16 übertragen und für die Steuerung der Zykluszuordnungsoperationen benutzt
wird.
Der Puffer 34 ist ein konventioneller Speicherpuffer zum Empfang von Daten aus dem Zentralspeicher 10
und zum Speichern von Daten in diesen Speicher. Die Unterbrechungseinrichtung 36 empfängt und analysiert
Unterbrechungsanforderungen und enthält die notwendigen Logiksteuerungen zur Auswahl der L'nterbrechungsanfordeningen
mit der höchsten Priorität. Von den zahlreichen im Computer verfügbaren Unterbrechungssystemen
wurde im Ausführungsbeispiel eine einfache vorverdrahtete Prioritätsschalliing gewählt,
bei der das Anheben eines Signals auf bestimmten
Datenleitungen während eines Unterbreehungsrufes
Prioritätszuordnungen bestimmter externer Geräte anzeigt, die mit der Datensammelleitung über ihren
speziellen Adapter 16 verbunden sind.
Die Tore 38 und 40 sind die wesentlichen Torschaltungen für die Datenübertragung von der Bestimmungssammelleitung
auf die E-/A-Sammelleitung oder von der E-/A-Sammelleitung auf die Quellensammelleitung.
Der Instruktionsdecodierer 42 ist ein Gerät gebräuchlicher
Art. wsiches mit dem (nicht dargestellten) Instruktionsregister verbunden ist. Hier werden nur
diejenigen Funktionen gezeigt, die die vorliegende Erfindung betreffen. Die vom Instruktionsdecodierer 42
/um ROS-Adreßdecoclierer 44 laufende Leitung ist
aktiv, wenn eine programmierte E/A-Operation aufgerufen wird Dadurch wird eine bestimmte Anfangsadresse
im Festwertspeicher 46 (ROS) adressiert und nachfolgende Kommandos werden ausgelesen, bis die
jeweils aufgerufene E/A-Operation abgeschlossen ist. Der ROS-Adreßdecodierer 44 wird auf ähnliche Weise
aktiviert, wenn eine prioritätsgesteuerte Zykiuszuorcinung
angefordert wird. Der Festwertspeicher 46 (ROS) ist in konventioneller Art gebaut und liest in das
ROS-Register48aus. Die Ausgabe dieses Registers geht
zum ROS-Decodierer 50, dessen Ausgangsleitungen mit den als Block dargestellten Haltekreisen oder Verriegelungen
52 verbunden sind, welche die Signale auf einer ocer mehreren Ausgabekennzeichenleitungen von diesem
Block anheben oder senken. Die beiden gezeichneten Ausgangsleitungen vom Block 50 übernehmen die
Funktionen »einschalten« und »rückstellen« für alle Verriegelungen 52, wogegen die mittleren Leitungen,
durch gestrichelte Linien dargestellt, ausgewählte Kennzeichenleitungen
einschalten, welche zur Adaptersteuerschaltung 54 laufen. Die Adaptersteuerschaltung 54
arbeitet in konventioneller Weise und übernimmt die üblichen Verbindungsoperationen zwischen den externen
Einheiten und dem Zentralprozessor 12. Sie enthält auch die Steuerungen zum Einschalten des prioritätsgesteuerten
Zykluszuordnungsbetriebes in dem hier gezeigten Ausführungsbeispiel. Mit anderen Worten,
wenn eine der Kennzeichenleitungen von den Verriegelungen 52 ein hohes Signal führt, signalisiert die Adaptersteiierschaltiinp 54 rUß pinp hpoimmtp Onpratinn
durch die externe Einheit auszuführen ist. Wenn diese Operation fertig ausgeführt wurde, unterrichtet die Einheit
die Adaptersteuerschaltung 54. das Kennzeichen VH oder VB wird angehoben und damit wird angezeigt, daß
die Operation ausgeführt wurde. Damit wird die ROS-Steuerung 56 davon unterrichtet, daß die niichste Instruktion
gebraucht wird. Die Adaptersteuerschaltung 54 besteht im wesentlichen aus Haltekreisen oder Verriegelungen
und aus einer Zeitgeberschaltung, welche die verschiedenen Steuersignale vom Steuersystem und den
Einheiten annimmt, weiterleitet, und automatisch die benötigte Zeit zur fertigen Ausführung der aufgerufenen
Operationen vorsieht. Die beiden Blöcke 58 und 60 unten in Fig. 2A dienen als AC-Verriegelungen dazu,
ihre Ausgabesignale auf dem oberen Wert zu halten, wenn ein bestimmtes Signal auf einer der vier von der
Adaptersteuerschaltung 54 in diese Blöcke laufenden Kennzeichenleitungen empfangen wird. Die Verriegelungen
sind so ausgelegt, daß auf diesen Leitungen erscheinende willkürliche Störungen keine fehlerhafte
Operation der ROS-Steuerung 56 auslösen können.
Das hier beschriebene System enthält eine prioritätsgesteuerte
Zykluszuordnung, in der eine bestimmte Einheit eine ziemlich lange Datenkette vom Speicher an
aufeinanderfolgenden Adressteilen anfordert. Bei einer solchen Operation braucht nicht jedes vom Speicher
übertragene D'tenwort eine vollständige Zugriffanforderung zu durchlaufen, sondern statt dessen wird die
komplette Datenreihe entweder in den Speicher ein- oder aus ihm ausgelesen, bis die Reihe beendet ist. An
diesem Punkt wird auch die prioritätsgesteuerte Zykluszuordnungsoperation beendet und das System
kehr! vorzugsweise /ur programmierten Standard-Eingabe/Ausgabe zurück. Der CW Puffer 62 enthält einen
Teil der prioritätsgesteuerten Zykluszuordnungseinrichtung und wird während der entsprechenden
Zuordnungsoperation benutzt.
Der Adreßdecodierer 64 speichert eine Adresse und decodiert sie /ur Identifizierung der jeweils durch das
System adressierten Einheit. Eine Ausgabeleitung geht vom Adreßdecodierer 66 zu jeder einzelnen Einheit und
zeigt an. daß sie gewählt wurde. Das Kommandorcgister
66 dient zum Speichern eines bestimmten Kommandos für die Einheiten. Das Kommando kann
ein bestimmtes Lesc/Schreibkominamio sein und geht
durch die Adaptersteuerschaltung 54 und weiter zu den Dateneingangs- und den Datenausgangsregistern 68
und 70, die entweder in den einzelnen externen Einheiten 18 liegen können oder in dem Adapter 16
angeordnet sein können. Ein Paar solcher Register könnte jedoch auch mit entsprechender Schaltung in
Verbindung mit dem Adrclklecodierer 64 so benutzt
werden, daß jede gegebene Einheit diese Datenrcgister benutzen kann und so eine Verdoppelung des
.Schaltaufwandes vermieden wird. Das Kommando kann auch eine Anzahl anderer einheitenabhängiger Operationen
enthalten, welche Datenübertragungen als solche einschließen können oder nicht. Zur Erklärung der
Gesamtarbeitsweise der E/A-Anschlußstcuereinrichtung
ist die I.ese/Schreiboperation jedoch die allgemeinste Form einer Operation. Der gestrichelte Block
72 umfaßt die Unterbrechungsanforderungseinrichtung. wo bestimmt wird, daß die Tore 74 erregt werden, wenn
eine bestimmte externe Einheit eine Unterbrechung vom System anfordert. Es sind so viele Tore 74
vorhanden wie Einheiten 18. Die Tore 74 speisen die Unterbrechiingsanforderungsverriegelungv..i 76, um die
Zeit hochzuhalten. Es können mehrere Unterbrechungsanforderungsverriegelungen
gleichzeitig verriegelt sein, und dann wird eine bestimmte Datenleitung in der
E-/A-Sammelleitung erregt. Dadurch entscheidet das System, welche externe Einheiten zu einem bestimmten
Zeitpunkt bedient werden.
Anschließend wird die Arbeitsweise des Systems beschrieben, und die Steuerleitungstabelle zeigt klarer
den Unterbrechungsbetrieb und die darin enthaltenen prioritätsgesteuerten Zykluszuordnungsfolgen.
Die folgende Tabelle zeigt die Funktionen einer jeden Steuerleitung, welche die Adapter 16 direkt mit dem
Zentralprozessor 12 verbindet. Diese Leitungen sind im gezeigten Ausführungsbeispiel als einer Übertragungsrichtung
zugeordnet dargestellt, obwohl sie mit zusätzlicher entsprechender Programmunterstützung
und Maschinerssteuerungen auch bidirektional ausgelegt
werden können. Die Richtung des Signalflusses auf diesen Leitungen ist in der Tabelle angegeben.
Die Adaptersteuerschaltungen sind in konventioneller Weise ausgelegt, so daß verschiedene Operationen
entweder auf der Anstiegs- oder auf der Abfallseite des
Steuerkennzeichensignals erfolgen können. Das erreicht man beisDielsweise durch Aberiff der Steuerune
11
12
en'weder von iji.r Finschalt- oder von der Rückstellseite
eines ΠίρΓΙορ.
Tabelle der Steuerleitungsfunktionen
Leitungen
I/O Tag
(Zentralprozessor an
Adapter)
Adapter)
BYTE TAG
(Zentralprozessor an
Adapter)
(Zentralprozessor an
Adapter)
TA TAG
(Zentral)irozessor an
Adapter)
Adapter)
TC TAG
(Zentralprozessor an
Adapter)
Adapter)
TDTAG
(Zentralprozessor an
Adapter)
Adapter)
HALT TAG
(Zentralprozessor an
Adapter)
(Zentralprozessor an
Adapter)
Bediente Funktionen
Befreit die E/A-Sammelleitung von Unterbrechung*- anforderungsverriegelungcn.
Öffnet Tor von der Bestimmungssanimelleitung /ur
E/A-Sammcllcitung /.um Schreiben. Zeigt abgeschlossene
Ε/Λ-lnstniktion an. Zeigt Anfang einer CS-lnstruktion
an.
Zeigt Bytcoperation an.
Teilt dem Adapter mit, daß das werthohe
Datenbyte eine Adresse enthält und das Kommando für einen HW-Adapter
auf dem wertniedrigen Datenbyte liegt. Zeigt an, daß das Kcnmando für einen
Byteadapter auf die Datenleitungen für das werthohe Byte verschoben
wird.
Zeigt an. daß das Kommando auf dem werthohen Byte
liegt. Zeigt an, daß das Kommando gespeichert ist (für HW-Adapter, die Adresse und Kommando auf derselben
Leitung lesen können, nicht erforderlich).
Verhindert Umschaltung von Unterbrechungsanforderungsverriegelungen
im Adapter während der Abfrage von Unterbrechungsleitungen. Zeigt an, daß Daten auf dem
werthohen Byte liegen. Bei der prioritätsgesteuerten Zykluszuordnung Anzeige für
Daten auf der Sammelleitung.
Teilt dem Adapter 16 mit. daß die Zählgrenze überschritten wurde für VB- oder
VH- oder IRP- oder EOC-Antwort vom Adapter 16 oder interne Verriegelung
(eine Maschinenprüfung, die eine Unterbrechungsstufe auslöst!
mtsct/imu
IRP TAG
(Adapter an Zentralprozessor)
VH TAG
(Adapter an Zentralprozessor)
VHTAG
(Adapter an Zentral-
pro/essor)
CS REQ
(Adapter an Zentralprozessor)
CSG TAG
(Zentralprozessor an
Adapter)
(Zentralprozessor an
Adapter)
FX)C TAG
(Adapter an Zentralprozessor)
(Adapier an Zentralprozessor)
U- I unk.ticMK-11
Zeigt an. daß Unterbrechungsanforderungen auf der Sammelleitung liegen.
Dasselbe wie VB für Halbworteinheit.
Zeigt an. JaU von Unierbrec
hu ngsan fordern π gen freigehalten
wird und die I inhe'i eine Byteeinheit ist. Zeigt
Empfang einer gültigen
Λ,(Jr ο ς ς ρ :ιη
Zeigt an. daß Kommando im Kommandoregisier 66 gespeichert
ist. Zeigt an. d,iB Adapter 16 Daten gespeichert
hat. Zeigt bei der prioriutsgesteuerten Zskluszuordnung
an. daß das Steuer«ort auf der F-•■•\-Sammelleitung
hegt.
Zeigt eine Anforderung einer prioritätsgesteuerten Z\kluszuordnung .in. (Eingeleitet
durch den Adapter 16 — wird ignoriert, bis laufende
Instruktion fertig ausgeführt
,st).
Z^igt an. daß der Prozessor 12 zum Empfang eines prioritätsgesteuerten
Z\klus-/uordnungs-Steueruories
bereit ist (CSCW).
Zeig! Ende der pnont.itsgesteuerten
Zykluszuordnuncskette an.
Verhindert Zeitsperre während CS.
Tabelle der Datenleitungsfunktionen
(E'A-Sammeüeitung)
(E'A-Sammeüeitung)
HOCH 0-7 »Daten..
(Zentraiprozessor an
Adapter)
(Zentraiprozessor an
Adapter)
Bed on:c· f:unknorien
Werthohes Byte »Schreibdaten« für HW-Adapter.
Einheitenadresse für B\teoperation. Bvtedaten an Bvte-
zyklen erforderlich sind.
Leitungen
HOCH 0-7 »Daten«
(Adapter an Zentralprozessor)
NIEDRIG 8-15
»Daten«
(Zentralprozessor an
Adapter)
Niedrig ö—15
»Daten«
(Adapter an Zentralprozessor)
Werthohes Byte »Lesedaten« von HW-Adapter. Bytedaten von Byteadapter.
Wertniedriges Byte »Schreibdaten« zum HW-Adapter, Kommando für Byteoperation.
Un terbrechungsanforderungen vom Adapter 16 (wenn nicht in CS- oder E/A-Betrieb). Wertniedriges Byte
»Schreibdaten« vom HW-Adapier.
Anschließend wird als Beispiel ein Unterbrechungssystem zur Bedienung der anfordernden externen
Einheiten und die Zyklusstartoperation selbst beschrieben, die das Lesen relativ langer Datenreihen in das
System oder aus dem System gestattet, ohne daß einzelne Übergabeoperationen zwischen den Speicher-
Die folgende Beschreibung nimmt ein möglicherweise fest verdrahtetes Unterbrechungsprioritätsschema
an, wo das Anheben einer bestimmten Datenleitung automatisch auch die Unterbrechungsstufe anzeigt.
Dieses E/A-Unterbrechungxschema arbeitet in zwei Schritten unter der Annahme, daß mehrere Einheiten
auf einer gegebenen Unterbrechungsstufe liegen. Zuers wird die E/A-Sammelleitung daraufhin untersucht
welche Stufen ein hohes Signal aufweisen. Es können mehrere Einheiten die Bedienung auf einer gegebenen
Stufe anfordern. Die Bestimmung der höchsten anfordernden Stufe erfolgt in einer konventionellen
Decodierschaltung. Eine Programmroutine wird dann aufgerufen, um die höchste Stufe aufzufordern, herauszufinden, welche Einheiten auf dieser Stufe bedien
werden wollen. (Wenn mehr als eine Einheit auf eine Stufe liegt, müssen diese Einheiten mit Spezialadaptern
arbeiten, die ebenfalls die E-/A-Sammelleitung während eines Anrufintervalls zur Anzeige dafür benutzen, daß
sie bedient werden sollen.) Wenn z. B. eine 4 die höchste
anfordernde Stufe ist, dann wird das Programm auf die
-1' Stufe 4 E/A umgeschaltet und eine Instruktion auf den
Daterileitungen ausgeführt. Einer der Adapter hat die
Möglichkeit, ein Adapteridentifizierungssignal auf eine einzelne E-/A-Leiiung zu setzen, um anzuzeigen, daß er
bei seiner Unterbrechung bedient werden will. Die
i" Datensammelleitung wird ausgelesen und eine weitere
Instruktion stellt fest, welche Einheiten auf der Stufe 4 bedient werden sollen. Die Einheilen werden dann in
einer vorbestimmten Reihenfolge drangenommen, bis alle Unterbrechungen der Stufe 4 bedient wurden, und
dann werden die Unterbrechungen auf niedrigeren Stufen bedient.
Wenn ein Adapter 16 für prioritätsgestcuerle
Zykluszuordnung das Signal auf der Anforderungsleitung anhebt, wird ein Haltekreis am Ausgang der
gegenwärtig verarbeiteten Instruktion verriegelt. Dadurch wird das ROS-Adreßregisler mit der Anfangsadrcssc des CS-Mikroprogramms geladen. Die E-/A-Leitung wird angehoben, die dem Adapter 16 anzeigt,
daß das Steuergerät in eine CS-Roinine eingelaufen ist.
Der Adapter 16 hebt ein Signal auf einer Gülligkcitslcitung (VB oder VH) an. was durch die Zykluszuordnungslcitung (CSG) bestätigt wird.
Der Adapter 16 setzt dann das Prioritätssleucrungs-Zykluszuordnungswort (CSCW) auf die E-ZA-Sammclleitung. Das CSCW wird an den CSCW Puffer 32 durch
eine entsprechende Operation geleitet.
Das CSCW-Stcuerwort gibt an, ob es sich um cini
Lese- oder um eine Schreiboperation handelt (Adreß sammelleilungsbit 8) und gibt eine Anfangsadresse in
den Zentral-Speichcr 10. Anschließend werden Lese oder Schreibzyklcn durch die Adreßsteuerung 30
adressiert, bis der Adapter 16 die gewünschte Anzahl
von Zyklon beendet hat. Zu diesem Zeitpunkt hebt er das Signal auf der EOC-Lcilung an. Dadurch wird das
Mikroprogramm für die prioriiätsgesteuertc Zykluszuordnung beendet. Die Adresse derjenigen Instruktion.
die zuletzt vor Beginn der Zykluszuordnungsoperation beendet wurde, wird in das Speicheradreßrcgisier
zurückgeladen und eine normalprogrammiertc Eingabe/Ausgabe kann wieder aufgenommen werden oder es
kann eine andere Zyklusoperation eingeleitet werden.
Hici/u 3 Hliiil
Claims (2)
1. Eingabe-/Ausgabe-Anschlußsteuereinrichtung
zum wahlweisen Verbinden einer internen Bestimmungssammelleitung eines zentralen Prozessors
über eine erste Torschaltung mit einer bidirektionalen Eingabe-/Ausgabe-Datensamme||(iitung zum
Eingeben von Daten mehrerer externer Einheiten an den zentralen Prozessor sowie zum wahlweisen
Verbinden einer internen Quellensammelleitung des zentralen Prozessors über eine zweite Torschaltung
mit der genannten Eingabe-/Ausgabe-Datensammelleitung zum Ausgeben von Daten des zentralen
Prozessors an die externen Einheiten, wobei mehrere der externen Einheiten jeweils einem
Adapter fest zugeordnet sind und die Adapter zum einen durch die Eingabe-/Ausgabe-Dal:ensammelleitung
direkt mit dem zentralen Prozessor und zum anderen durch Kennzeichenleitungen über
eine Eingabe-/Ausgabe-Grenzstellensteuereinrichtung
des zentralen Prozessors mit diesem verbunden sind und periodisch von einer Unterbrechungssteuereinrichtung abgetastet werden, die entsprechend
einer Anforderung entweder im programmgesteuerten Zuordnungsmodus oder mit prioritätsgesteuerter
Zykluszuordnung arbeitet, dadurch
gekennzeichnet, daß in der Eingabe-/Ausgabe-Grenzstellensteuereinrichtung
(14) Verriegelungen (52) angeordnet sind, welche durch Steuersignale gesetzt werden, die durch einen Decodierer
(50) von aus einem Festwertspeicher (46) abgerufene;· Steuerinformationen gewonnen sind,
und daß die Ausgänge der g-nannten Vsrriegelungen
(52) über die in einer Steuersammelleitung (22) zusammengefaßten Kennzeicb^nleitungen mit einer
Adapter-Steuerschaltung (54) in jedem der Adapter (16) verbunden sind.
2. Eingabe-/Ausgabe-Anschlußsteuereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß von
jeder Adaptersteuerschaltung (54) Kennzeichenleitungen zu Verriegelungen (58,60) in der Eingabe-/
Ausgabe-Grenzstellensteuereinrichtung (14) fuhren, deren Ausgänge mit der ROS-Steuerung (SS)
des die Steuerinformationen enthaltenden Festwertspeichers (46) verbunden sind.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/483,464 US3996564A (en) | 1974-06-26 | 1974-06-26 | Input/output port control |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2523372A1 DE2523372A1 (de) | 1976-01-15 |
DE2523372B2 DE2523372B2 (de) | 1978-05-11 |
DE2523372C3 true DE2523372C3 (de) | 1981-07-09 |
Family
ID=23920138
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2523372A Expired DE2523372C3 (de) | 1974-06-26 | 1975-05-27 | Eingabe-/Ausgabe-Anschlußsteuereinrichtung |
Country Status (9)
Country | Link |
---|---|
US (1) | US3996564A (de) |
JP (1) | JPS5444579B2 (de) |
CA (1) | CA1030267A (de) |
CH (1) | CH580842A5 (de) |
DE (1) | DE2523372C3 (de) |
ES (1) | ES438727A1 (de) |
FR (1) | FR2312072A1 (de) |
GB (1) | GB1494694A (de) |
IT (1) | IT1037609B (de) |
Families Citing this family (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL7411989A (nl) * | 1974-09-10 | 1976-03-12 | Philips Nv | Computersysteem met busstruktuur. |
US4263650B1 (en) * | 1974-10-30 | 1994-11-29 | Motorola Inc | Digital data processing system with interface adaptor having programmable monitorable control register therein |
GB1499742A (en) * | 1974-10-30 | 1978-02-01 | Motorola Inc | Interface adaptor circuits in combination with a processo |
JPS5248440A (en) * | 1975-10-15 | 1977-04-18 | Toshiba Corp | Memory access control system |
US4479179A (en) * | 1979-07-30 | 1984-10-23 | International Business Machines Corporation | Synchronous cycle steal mechanism for transferring data between a processor storage unit and a separate data handling unit |
US4417304A (en) * | 1979-07-30 | 1983-11-22 | International Business Machines Corporation | Synchronous cycle steal mechanism for transferring data between a processor storage unit and a separate data handling unit |
JPS5682960A (en) * | 1979-12-08 | 1981-07-07 | Toshiba Corp | Bus control system |
JPS5682958A (en) * | 1979-12-08 | 1981-07-07 | Toshiba Corp | Address conversion system |
US4592012A (en) * | 1982-09-02 | 1986-05-27 | Sebrn Corporation | Method of interfacing peripheral devices with a central processor |
US4769768A (en) * | 1983-09-22 | 1988-09-06 | Digital Equipment Corporation | Method and apparatus for requesting service of interrupts by selected number of processors |
US4706190A (en) * | 1983-09-22 | 1987-11-10 | Digital Equipment Corporation | Retry mechanism for releasing control of a communications path in digital computer system |
GB2147126B (en) * | 1983-09-29 | 1987-01-07 | Memory Ireland Limited | Improvements in and relating to computers |
US4787025A (en) * | 1984-03-06 | 1988-11-22 | International Business Machines Corporation | Remote fan out facility for data terminals |
US4811284A (en) * | 1984-03-08 | 1989-03-07 | International Business Machines Corporation | Computer terminal system with memory shared between remote devices |
US4980820A (en) * | 1985-02-28 | 1990-12-25 | International Business Machines Corporation | Interrupt driven prioritized queue |
US5199106A (en) * | 1986-09-19 | 1993-03-30 | International Business Machines Corporation | Input output interface controller connecting a synchronous bus to an asynchronous bus and methods for performing operations on the bus |
FR2624995B1 (fr) * | 1987-12-17 | 1994-03-25 | Peugeot Automobiles | Dispositif de transmission d'informations entre plusieurs organes d'un vehicule automobile et une unite centrale de traitement d'informations |
US5230067A (en) * | 1988-05-11 | 1993-07-20 | Digital Equipment Corporation | Bus control circuit for latching and maintaining data independently of timing event on the bus until new data is driven onto |
US5239629A (en) * | 1989-12-29 | 1993-08-24 | Supercomputer Systems Limited Partnership | Dedicated centralized signaling mechanism for selectively signaling devices in a multiprocessor system |
US5168547A (en) * | 1989-12-29 | 1992-12-01 | Supercomputer Systems Limited Partnership | Distributed architecture for input/output for a multiprocessor system |
DE69123665T2 (de) * | 1990-08-31 | 1997-07-10 | Advanced Micro Devices Inc | Integrierte digitale Verarbeitungsvorrichtung |
US5388217A (en) * | 1991-12-13 | 1995-02-07 | Cray Research, Inc. | Distributing system for multi-processor input and output using channel adapters |
EP0660239A1 (de) * | 1993-12-17 | 1995-06-28 | International Business Machines Corporation | Datenübertragung zwischen Rechnerelementen |
EP0744051B1 (de) * | 1994-02-10 | 2000-07-26 | Elonex I.P. Holdings Limited | Verzeichnis für ein-/ausgangsdecoder |
US5931935A (en) * | 1997-04-15 | 1999-08-03 | Microsoft Corporation | File system primitive allowing reprocessing of I/O requests by multiple drivers in a layered driver I/O system |
US8234477B2 (en) | 1998-07-31 | 2012-07-31 | Kom Networks, Inc. | Method and system for providing restricted access to a storage medium |
US9361243B2 (en) | 1998-07-31 | 2016-06-07 | Kom Networks Inc. | Method and system for providing restricted access to a storage medium |
KR100405507B1 (ko) * | 2001-08-30 | 2003-11-14 | 주식회사 포스코 | 피엘시 제어부의 입, 출력모듈 제어회로 |
US6643158B2 (en) * | 2001-10-31 | 2003-11-04 | Mobility Electronics, Inc. | Dual input AC/DC to programmable DC output converter |
US7805560B2 (en) * | 2005-08-31 | 2010-09-28 | Ati Technologies Inc. | Methods and apparatus for translating messages in a computing system |
US8825915B2 (en) * | 2012-03-12 | 2014-09-02 | International Business Machines Corporation | Input/output port rotation in a storage area network device |
DE102018105242B3 (de) * | 2018-03-07 | 2019-06-13 | Sumitomo (Shi) Cyclo Drive Germany Gmbh | Radial-schrägrollenlager |
US11023393B2 (en) | 2019-05-06 | 2021-06-01 | International Business Machines Corporation | Connectivity type detection using a transport protocol and command protocol of the data storage system |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3363234A (en) * | 1962-08-24 | 1968-01-09 | Sperry Rand Corp | Data processing system |
US3411144A (en) * | 1966-04-26 | 1968-11-12 | Ibm | Input-output apparatus |
US3488634A (en) * | 1967-03-02 | 1970-01-06 | Sperry Rand Corp | Bidirectional distribution system |
US3593302A (en) * | 1967-03-31 | 1971-07-13 | Nippon Electric Co | Periphery-control-units switching device |
US3573740A (en) * | 1968-07-03 | 1971-04-06 | Ncr Co | Communication multiplexer for online data transmission |
US3601806A (en) * | 1969-06-23 | 1971-08-24 | North American Rockwell | Digital time multiplexed bidirectional communications system |
US3643223A (en) * | 1970-04-30 | 1972-02-15 | Honeywell Inf Systems | Bidirectional transmission data line connecting information processing equipment |
GB1312504A (en) * | 1970-05-20 | 1973-04-04 | Ibm | Control unit for serial data storage apparatus |
US3745532A (en) * | 1970-05-27 | 1973-07-10 | Hughes Aircraft Co | Modular digital processing equipment |
US3668650A (en) * | 1970-07-23 | 1972-06-06 | Contrologic Inc | Single package basic processor unit with synchronous and asynchronous timing control |
GB1323048A (en) * | 1971-03-03 | 1973-07-11 | Ibm | Communications control unit |
FR2136845B1 (de) * | 1971-05-07 | 1973-05-11 | Inf Cie Intern | |
GB1403067A (en) * | 1972-10-17 | 1975-08-13 | Ibm | Data transmission systems |
US3833930A (en) * | 1973-01-12 | 1974-09-03 | Burroughs Corp | Input/output system for a microprogram digital computer |
US3821715A (en) * | 1973-01-22 | 1974-06-28 | Intel Corp | Memory system for a multi chip digital computer |
US3828326A (en) * | 1973-04-18 | 1974-08-06 | Ibm | Adapter for interfacing a programmable controller to a data processor channel |
-
1974
- 1974-06-26 US US05/483,464 patent/US3996564A/en not_active Expired - Lifetime
-
1975
- 1975-04-08 GB GB14310/75A patent/GB1494694A/en not_active Expired
- 1975-04-22 CA CA225,414A patent/CA1030267A/en not_active Expired
- 1975-04-24 IT IT22708/75A patent/IT1037609B/it active
- 1975-05-16 JP JP5751275A patent/JPS5444579B2/ja not_active Expired
- 1975-05-21 FR FR7516536A patent/FR2312072A1/fr active Granted
- 1975-05-27 DE DE2523372A patent/DE2523372C3/de not_active Expired
- 1975-06-11 CH CH753275A patent/CH580842A5/xx not_active IP Right Cessation
- 1975-06-20 ES ES438727A patent/ES438727A1/es not_active Expired
Also Published As
Publication number | Publication date |
---|---|
US3996564A (en) | 1976-12-07 |
GB1494694A (en) | 1977-12-14 |
JPS513741A (de) | 1976-01-13 |
DE2523372B2 (de) | 1978-05-11 |
ES438727A1 (es) | 1977-03-16 |
DE2523372A1 (de) | 1976-01-15 |
FR2312072A1 (fr) | 1976-12-17 |
CA1030267A (en) | 1978-04-25 |
JPS5444579B2 (de) | 1979-12-26 |
CH580842A5 (de) | 1976-10-15 |
IT1037609B (it) | 1979-11-20 |
FR2312072B1 (de) | 1977-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2523372C3 (de) | Eingabe-/Ausgabe-Anschlußsteuereinrichtung | |
DE69822221T2 (de) | Umleitung von interruptzielen unterstützende transaktionen sowie niveauabhängigeinterruptsemantik | |
DE69432514T2 (de) | Leistungssteuerung in einem Computersystem | |
DE2755897C2 (de) | ||
DE19882696B4 (de) | Speichertransaktionen auf einem Bus geringer Leitungsanzahl | |
DE2744531C2 (de) | Anordnung zur Auswahl von Unterbrechnungsprogrammen in einer Datenverarbeitungsanlage | |
DE3204905C2 (de) | ||
EP0006164B1 (de) | Multiprozessorsystem mit gemeinsam benutzbaren Speichern | |
DE1774296B2 (de) | Restruktuierbare Steuereinheit für elektronische Digitalrechner | |
DE3810231A1 (de) | Digitalrechner mit programmierbarer dma-steuerung | |
DE2556624C2 (de) | Verfahren und Schaltungsanordnung zur asynchronen Datenübertragung | |
DE3224034A1 (de) | Mehrprozessorensystem | |
DE2635592A1 (de) | Multiprozessor-abrufsystem | |
DE3126878A1 (de) | Adressen-steuerschaltung fuer mikroprozessoren | |
DE2657848A1 (de) | Steuereinheit fuer ein datenverarbeitungssystem | |
DE1424762B2 (de) | Datenverarbeitungsanlage | |
DE102008008196A1 (de) | Speicherkarte, Speichersystem und Verfahren zum Betreiben eines Speichersystems | |
DE2755616A1 (de) | Asymmetrischer multiprozessor | |
DE60027357T2 (de) | Eine Unterbrechungssteuerung und ein Mikrorechner, der diese Unterbrechungssteuerung beinhaltet | |
DE2856680A1 (de) | Befehlspuffer fuer ein datenverarbeitungssystem | |
DE2638125A1 (de) | Datenverarbeitungssystem | |
EP0062141B1 (de) | Schaltungsanordnung zur Eingabe von Steuerbefehlen in ein Mikrocomputersystem | |
DE3911721C2 (de) | ||
DE2718551A1 (de) | Adressenumsetzvorrichtung in einer datenverarbeitungsvorrichtung | |
DE2218630C3 (de) | Schaltungsanordnung zur Steuerung von Unterbrechungssignalen in Datenverarbeitungsanlagen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |