DE2829550C2 - - Google Patents

Description

Die Erfindung betrifft eine Datenübertragungs-Steuereinrichtung, die die Übertragung von Daten zwischen einem Datenübertragungsprozessor eines digitalen Allzweckrechners und einer Anzahl von Eingabe/Ausgabe-Übertragungsanschlüssen der Steuereinrichtung , an denen die Anschlüsse von Endeinrichtungen direkt oder indirekt über digitale Datenübertragungsleitungen anschließbar sind, puffern und steuern kann, wobei eine Programmierung dieser Steuereinrichtung vorgesehen ist.

Programmierbare Datenübertragungs-Steuereinrichtungen bringen eine Vielzahl von Vorteilen mit sich, die aus der Tatsache abgeleitet sind, daß ihre Mikrocomputersysteme programmiert werden können. Der Hauptvorteil besteht darin, daß es leichter und billiger ist, ein Programm zu ändern oder zu modifizieren als eine Hardware zu änderen oder zu modifizieren, um beispielsweise zu ermöglichen, daß Anschlüsse mit unterschiedlichen Eigenschaften an derartige Steuereinrichtungen angeschlossen oder hinzugefügt oder hinsichtlich ihrer Operationsweise modifiziert werden. Die programmierbaren Datenübertragungs-Steuereinrichtungen besitzen jedoch auch gewisse Nachteile oder Beschränkungen, wenn mehr als eine Datenübertragungsleitung von einer derartigen Steuereinrichtung bedient wird, was normalerweise der Fall ist. Ein derartiger Nachteil besteht in der Forderung des Testens vor Ausgabe von Speicher- oder Eingabe/Ausgabe-Befehlen, um festzulegen, welcher Eingabe/Ausgabe-Anschluß oder welche Datenübertragungseinleitung zu dem betreffenden Zeitpunkt bedient wird. Durch derartige Tests werden das Mikrocomputersystem und die Datenübertragungs-Steuereinrichtung effektiv verlangsamt, wodurch die Anzahl der Datenübertragungs-Eingabe/Ausgabe-Anschlüsse oder der Datenübertragungsleitungen begrenzt ist, die durch eine programmierbare Datenübertragungs-Steuereinrichtung in dem Fall bedient werden können, daß alle übrigen Parameter die gleichen bleiben.

Das Schreiben eines gesonderten Programms für jede zu bedienende Datenübertragungsleitung beseitigt die Forderung nach Durchführung eines Tests, um die bediente Datenübertragungsleitung zu bestimmen. Eine derartige Lösung steigert jedoch wesentlich die Größe des adressierbaren Speichers des Mikrocomputersystems und damit die Kosten der Datenübertragungs-Steuereinrichtung. Diese Lösung vermehrt außerdem die Schwierigkeit und die Entwicklungskosten sowie das Durchtesten und die Bereithaltung der erforderlichen Anzahl von Programmen, die von dem Mikrocomputersystem einer Datenübertragungs-Steuereinrichtung benötigt werden.

Es sind auch schon Datenübertragungs-Steuereinrichtungen bekannt geworden, z. B. DE-OS 25 58 417, welche über Multiplexkanäle den Datentransfer zwischen einer Zentraleinheit (CPU) und einer Vielzahl von E/A-Steuereinheiten und E/A-Geräten steuern. Dabei ist der CPU ein Hauptspeicher zugeordnet, von dem ein Teil als Unterkanalspeicher dient. Dabei sind zwei Gruppen von Einheiten-Steuerwort-Speicherbereichen vorgesehen, und der Zugriff zu von mehreren E/A-Geräten benutzten Einheiten-Steuerwort-Speicherbereichen wird in Abhängigkeit von verschieden schnell und/oder häufig arbeitenden E/A-Geräten ausgeführt. Man bezweckt damit eine bessere Ausnutzung der Speicherbereiche im Hinblick auf den Zugriff von verschieden schnell und/oder häufig arbeitenden peripheren Geräten. Die Einheiten-Steuerwort-Speicherbereiche sind jedem E/A-Gerät zugeordnet, das durch die E/A-Steuereinheiten gesteuert wird, und wobei eine Adressentabelle die Adresseninformation für die Einheiten-Steuerwort-Speicherbereiche liefert, wenn entsprechend der definierten Gerätenummer oder E/A-Anschlußnummer eines jeden E/A-Geräts zugegriffen wird. Bei der in der DE-OS 23 63 142 beschriebenen Datenübertragungs-Steuereinrichtung erfolgt der Zugriff zu den von mehreren E/A-Geräten benutzten Einheiten-Steuerwort- Speicherbereichen nach dem Zufall, d. h. ohne Berücksichtigung der Arbeitsgeschwindigkeiten und Arbeitshäufigkeiten der E/A-Geräte. Es ist bei diesen Steuereinrichtungen bekannt, die beim Speicherzugriff benutzte Geräte- oder E/A-Anschlußnummer auch temporär abzuspeichern.

In die Gattung solcher Datenübertragungs-Steuereinrichtungen fällt auch die im US-Patent 40 28 668 offfenbarte Einrichtung, bei der über einen Datenbus CPU, Hauptspeicher und mikroprogrammierbare periphere Steuereinheit miteinander verbunden sind. Der Speicher ist auch wieder in für E/A-Anschlüsse vorgesehene Sektoren unterteilt und umfaßt eine Adressierschaltung für den Speicherzugriff.

Der Erfindung liegt die Aufgabe zugrunde, für Datenübertragungs-Steuereinrichtungen dieser Gattung eine automatische Adressiereinrichtung zu schaffen, die es gestattet, ausgewählte Speicherbefehle zu einem bestimmten Sektor eines Bedienungsblocks sowie E/A-Befehle zu einem bestimmten E/A-Anschluß unabhängig von der Sektoradresse und der E/A-Anschlußadresse zu steuern.

Gelöst wird die vorstehend aufgezeigte Aufgabe durch die im Patentanspruch angegebene Erfindung, die dadurch gekennzeichnet ist, daß die automatische Adressierschaltung folgende Schaltungsmerkmale enthält:

• (a) einen, von einem Befehl des Prozessors (CPU) ladbaren Flip-Flop zur Umschaltung in einen ersten Zustand, bei welchem die automatische Sektoradressierung des Speichers erfolgt,
• (b) eine Registereinrichtung zur Aufnahme einer E/A-Anschlußnummer während der Ausführung eines der genannten Befehle,
• (c) eine erste, durch das gleichzeitige Auftreten des ersten Zustandes des genannten Flip-Flops und einer, den genannten Bedienungsblock kennzeichnenden Adresse aktivierte Schalteinrichtung zum Zwecke des Ersetzens der sektorbestimmenden Bits der genannten Adresse durch den Inhalt der genannten Registereinrichtung, und
• (d) eine zweite, durch den ersten Zustand des genannten Flip-Flops aktivierte Schalteinrichtung für die Verwendung des genannten Registereinrichtungsinhalts zur Auswahl des an den Datenbus anzuschaltenden E/A-Anschlusses.

Wenn ein Speicherbefehl adressiert an den Bedienungsblock des Speichers mit wahlfreiem Zugriff, der im mikroprogrammierbaren peripheren Steuerteil der Datenübertragungs-Steuereinrichtung untergebracht ist, abgegeben wird, dann wird eine Substitution der Adresse des gerade durch die Steuereinrichtung bedienten E/A-Anschlusses anstelle der an den Adressenbus abgegebenen Sektoradresse durch den CPU-Modul des Mikrocomputersystems bewirkt, um die Speicherbefehle zu einem bestimmten Speicherplatz eines bezeichneten Sektors des Bedienungsblocks hinzuleiten. Daten, die gerade für einen jetzt bedienten E/A-Anschluß bestimmt sind, werden zu diesem Zeitpunkt dann auch in diesen Sektor ein oder aus diesem ausgelesen. Die automatische Adressierungseinrichtung setzt außerdem die Adresse des zu irgendeinem vorgegebenen Zeitpunkt bedienten E/A-Anschlusses an die Stelle der E/A-Anschlußadresse, die jeweils an den Adressenbus von dem zentralen Prozessormodul abgegeben wird, wenn ein Eingabe/Ausgabe-Befehl von dem zentralen Prozessormodul abgegeben wird, um den Eingabe/Ausgabe-Befehl zu dem Anschluß der bedienten Steuereinrichtung hin zu leiten. Die automatische Adressierungseinrichtung ermöglicht es somit, ein Mikrocomputersystem so zu programmieren, als würde es lediglich einen Datenübertragungs- Eingabe/Ausgabe-Anschluß oder eine Datenübertragungsleitung anstatt eine Anzahl derartiger Leitungen bedienen, deren jede mit unterschiedlichen Arten von Anschlüssen verbunden sein kann. Die automatische Adressierungseinrichtung beseitigt somit die Forderung nach einem Durchtesten, um festzustellen, welche Datenübertragungsleitung von dem Mikrocomputersystem zu irgendeinem gegebenen Zeitpunkt bedient wird. Außerdem wird der Speicheraufwand herabgesetzt, der erforderlich ist, um eine vorgegebene Anzahl von Datenübertragungsleitungen richtig zu bedienen.

Anhand von Zeichnungen wird die Erfindung nachstehend beispielsweise näher erläutert.

Fig. 1, bestehend aus Fig. 1A und Fig. 1B, zeigt eine programmierbare Datenübertragungs-Steuereinrichtung gemäß der Erfindung.

Fig. 2 veranschaulicht die Organisation eines Speichers in einer herkömmlichen Weise.

Fig. 3 veranschaulicht die Größe und Organisation eines gemäß der Erfindung verwendeten Speichers.

Im folgenden wird die bevorzugte Ausführungsform der Erfindung näher erläutert.

In Fig. 1 ist eine programmierbare Datenübertragungs-Steuereinrichtung 10 dargestellt, die eine Zentraleinheit oder Prozessor (CPU) 12, einen Taktgenerator 14 und eine Systemsteuereinrichtung 16 aufweist. Die Zentraleinheit 12, der Taktgenerator 14 und die Systemsteuereinrichtung 16 bilden den zentralen Verarbeitungsmodul (CPU) 18 eines herkömmlichen Mikrocomputersystems. Das Mikrocomputersystem weist ferner einen Speicher 20 mit wahlfreiem Zugriff und eine Vielzahl von Eingabe/Ausgabe-Anschlüssen auf, von denen einige Datenübertragungs-Eingabe/Ausgabe-Anschlüsse 22 a, 22 b, 22 c und 22 d sind, deren jeder bei der bevorzugten Ausführungsform der Erfindung für eine herkömmliche Datenübertragungs- Leitungssteuereinrichtung verwendet ist. Das Mikrocomputersystem der Steuereinrichtung 10 kann theoretisch 256 Eingabe/Ausgabe-Anschlüsse besitzen, von denen einige dazu benutzt würden, Daten beispielsweise mit einem Datenübertragungsprozessor auszutauschen. Der Adressenbus 24 weist bei einer bevorzugten Ausführungsform zwölf Adressenleitungen A₀ bis A₁₁ auf; er verbindet die Zentraleinheit 12 und den Speicher 20, so daß die Zentraleinheit zwölf Adressensignale an den Speicher 20 abgeben kann. Acht Adressenleitungen A₀ bis A₇ der niedrigen Wertigkeit werden außerdem für Adressen-Eingabe/Ausgabe-Anschlüsse des Mikrocomputersystems benutzt. Ein Datenbus 26 verbindet die Systemsteuereinrichtung 16, den Speicher 20 und die Datenübertragungs-Eingabe/Ausgabe-Anschlüsse oder die Datenübertragungs-Leitungssteuereinrichtungen 22 a, 22 b, 22 c und 22 d. Bei der bevorzugten Ausführungsform weist der Datenbus 26 acht Datenleitungen auf, die nicht dargestellt sind, so daß acht Datenbits oder ein Byte parallel zwischen dem zentralen Prozessormodul 18 und dem Speicher 20 oder zwischen einer Datenübertragungs-Leitungssteuereinrichtung 22 a, 22 b, 22 c oder 22 d und dem zentralen Prozessormodul 18 übertragen werden können. Die Aktivitäten von Untersystemen des Mikrocomputersystems werden durch Steuersignale gesteuert, die an Steuerleitungen eines Steuerbusses 28 abgegeben werden, von dem lediglich eine Leitung dargestellt ist. Die Datenübertragung zwischen der Steuereinrichtung 10 und einem Datenübertragungs-Prozessor oder einem digitalen Allzweck-Datenprozessor verwendet den Datenbus 26, den Adreßbus 24, den Steuerbus 28 und einen oder mehrere Eingabe/Ausgabeanschlüsse. Da derartige Prozessoren und die Art und Weise, in der diese mit einer Datenübertragungs- Steuereinrichtung eine Datenübertragung abwickeln, von herkömmlicher Art sind und keinen Teil dieser Erfindung bilden, sind Einzelheiten bezüglich der Art und Weise, in der Steuereinrichtung 10 beispielsweise mit einem Datenübertragungsprozessor verbunden ist, weder dargestellt noch beschrieben.

In Fig. 1A und Fig. 1B werden eine -Steuerleitung 30 der Busleitung 28 und Adressenleitungen A₀-A₂ niedriger Wertigkeit dazu herangezogen, die automatische Adressierungseinrichtung 32 zu steuern. Die automatische Adressierungseinrichtung 32 enthält ein Freigabe-Flip-Flop 34, welches in dem Fall, daß es gesetzt ist, der automatischen Adressierungseinrichtung 32 eermöglicht, in Funktion zu treten oder zu arbeiten, wie dies weiter unten noch beschrieben werden wird. Wenn das Flip-Flop 34 zurückgesetzt ist, ist die automatische Adressierungseinrichtung 32 unwirksam geschaltet, und das Mikrocomputersystem der Steuereinrichtung 10, welches aus dem zentralen Prozessormodul 18, dem Speicher 20 mit wahlfreiem Zugriff, den Datenübertragungs-Leitungssteuereinrichtungen 22 a, 22 b, 22 c und 22 d, dem Adreßbus 24, dem Datenbus 26 und dem Steuerbus 28 besteht, wird derart funktionieren oder in Betrieb sein, als wäre die automatische Adressierungseinrichtung 32 nicht vorhanden. Der negative , der an die Leitung 30 abgegeben wird, wird mit Hilfe eines Inverters 36 invertiert. Dieser invertierte Impuls wird dem einen Eingangsanschluß jedes der Verknüpfungsglieder 38, 39, 40 und 41 zugeführt, die jeweils zwei Eingangsanschlüsse besitzen. Ein Decoder 42 ist an den Adreßleitungen A₀, A₁, A₂ niedriger Wertigkeit der Adressenbusleitung 24 angeschlossen. In Abhängigkeit von den binären Werten der an die Adreßleitungen A₀ und A₁ abgegebenen Signale wird dann, wenn die Adreßleitung A₂ einen Binärwert 1 oder einen hohen Signalpegel führt, einer der vier Ausgangsanschlüsse W, X, Y oder Z des Decoders 42 einen hohen oder positiven Signalpegel führen. Der andere Anschluß des NAND-Gliedes 38 ist an dem W-Anschluß des Decoders 42 angeschlossen; der andere Anschluß des NAND-Gliedes 39 ist an dem X-Anschluß angeschlossen; der andere Anschluß des UND-Gliedes 40 ist an dem Y-Anschluß angeschlossen; der zweite Anschluß des NAND-Gliedes 41 ist an dem Z-Anschluß angeschlossen. Demgemäß wird einem Anschluß jedes der Verknüpfungsglieder 38, 39, 40 und 41 der invertierte zugeführt, und der andere Anschluß jedes dieser Verknüpfungsglieder ist an einem anderen Anschluß der vier Ausgangsanschlüsse des Decoders 42 angeschlossen. Die nachstehend angegebene Tabelle zeigt bei einer bevorzugten Ausführungsform die Beziehung zwischen den Binärwerten der an die Leitungen A₀, A₁ und A₂ abgegebenen bzw. auf diesen Leitungen vorhandenen Signale und den Ausgangssignalen an den Anschlüssen W, X, Y und Z des Decoders 42.

Wenn der zentrale Prozessormodul 18 einen erzeugt und wenn zugleich die Adressensignale auf der Adreßleitung A₀. A₁ und A₂ Binärwerte besitzen, wie dies in der vierten Zeile der obigen Tabelle angegeben ist, dann liefert der W-Anschluß des Decoders 42 ein Verknüpfungssignal 1, und das NAND-Glied 38 erzeugt an seinem Ausgangsanschluß einen negativen Impuls. Das Ausgangssignal des NAND-Gliedes 38 wird dem -Anschluß des Freigabe-Flipflops 34 zugeführt. Die negative Flanke dieses Impulses oder Signals beweirkt das Setzen des Flipflops 34, so daß dessen Ausgangssignal am Anschluß Q mit einem hohen Pegel oder als Binärsignal 1 auftritt und solange auf dem hohen Pegel verbleiben wird, bis das betreffende Flipflop zurückgestellt und die automatische Adressierungseinrichtung 32 freigegeben ist. Das NAND-Glied 39 ist mit seinem Ausgangsanschluß an dem - oder Rückstellanschluß des Flipflops 34 angeschlossen. Wenn von dem zentralen Prozessormodul 18 ein erzeugt wird und wenn die zu demselben Zeitpunkt an die Leitungen A₀, A₁ und A₂ abgegebenen Adressensignale solche Adressensignale sind, daß ein Verknüpfungssignal 1 am Anschluß X des Decoders 42 auftritt, dann wird ein negatives Signal durch das Verknüpfungsglied 39 an den -Anschluß des Flipflop 34 abgegeben, welches dadurch zurückgesetzt wird. Wenn das Freigabe-Flipflop 34 zurückgestellt ist, ist das Ausgangssignal an dessen Q-Anschluß negativ, d. h. ein Verknüpfungssignal Null. Dieser Zustand bleibt solange erhalten, bis das betreffende Flipflop gesetzt und die automatische Adressierungseinrichtung unwirksam gemacht bzw. gesperrt wird.

Wenn ein positiver Impuls oder ein positives Signal an den "C"- oder Zählanschluß einer Registereinrichtung 44 abgegeben wird, dann wird dieses Register 44 um Eins weitergeschaltet, und zwar unabhängig davon, welche Zählerstellung in diesem Register gespeichert ist. Dies tritt in dem Fall ein, daß ein -Abtastimpuls von dem zentralen Prozessormodul 18 erzeugt wird und wenn zugleich der "Y"-Anschluß des Decoders 42 ein Verknüpfungssignal 1 führt, und zwar als Ergebnis der Binärsignale auf den Adressenleitungen A₀-A₂. Wenn das NAND-Glied 41 einen negativen Impuls an den Voreinstellungs-Anschluß P der Registereinrichtung 44 abgibt, dann wird dieses Register 44 auf den Binärwerten derjenigen Signale entsprechenden Wert voreingestellt, die auf den Datenleitungen DB₀ und DB₁ der Datenbusleitung 26 vorhanden sind, die über Leitungen 46, 47 an die Eingangsanschlüsse der Registereinrichtung 44 abgegeben werden.

Das Ausgabe- oder Freigabesignal an dem Q-Anschluß des Flipflops 34 wird dem einen Eingangsanschluß des UND-Gliedes 48 zugeführt. Die anderen Eingangsanschlüsse des Sektorfreigabe-Verknüpfungsgliedes 48 sind an Blockadressenleitungen 50 sowie an den Adressenleitungen A₇ bis A₁₁ der Adressenbusleitung 24 angeschlossen. Wenn das Flipflop 34 freigegeben ist und wenn die auf den Blockadressenleitungen 50 auftretenden Signale mit einem Verknüpfungspegel 1 oder mit einem hohen Pegel auftreten, dann wird somit das Ausgangs- oder Sektorfreigabesignal des Verknüpfungsgliedes 48 ebenfalls ein Verknüpfungssignal 1 sein oder mit einem hohen Verknüpfungspegel auftreten. Das Sektorfreigabesignal des Verknüpfungsgliedes 48 wird einem 1-aus-2-Auswahlsektorschalter 52 zugeführt. Die Sektor-Adreßleitungen 54 sowie die Adressenleitungen A₅ und A₆ der Adressenbusleitung 24 sind bei der bevorzugten Ausführungsform an dem Schalter 52 in entsprechender Weise angeschlossen wie die Ausgänge der Registereinrichtung 44. Wenn das Verknüpfungsglied 48 somit ein positiven Signal oder ein Sektorfreigabe-Signal erzeugt, welches lediglich dann auftreten kann, wenn das Flipflop 34 freigegeben ist und wenn die Adressensignale auf den Blockadressenleitungen 50 einen bestimmten Wert besitzen - und zwar insgesamt Binärsignale "1" bei der bevorzugten Ausführungsform - dann gibt der Schalter 52 der Registereinrichtung 44 gespeicherte Signale an seine Ausgangsanschlüsse S₀, S₁ ab. Diese Signale werden an den Speicher 20 abgegeben, und zwar anstelle der Sektoradressensignale, die an die Sektoradressenleitungen 54 durch den zentralen Prozessormodul 18 abgegeben werden. Bei Fehlen eines derartigen Sektorfreigabesignals von dem Verknüpfungsglied 48 her werden die durch den zentralen Prozessormodul 18 an die Sektoradressenleitungen A₅, A₆ abgegebenen Sektoradressenleitungen über den Sektor-Schalter 52 an den Speicher 20 abgegeben.

Das Ausgangssignal des Freigabe-Flipflops 34 wird außerdem dem 1-aus-2-Auswahl-Datenübertragungsleitungs-Schalter 56 zugeführt. Die Ausgangsanschlüsse der Registereinrichtung 44 sind ebenfalls mit dem Datenübertragungsleitungs-Schalter 56 verbunden; außerdem werden die über die Adressenleitungen A₀ und A₁ der Adressenbusleitung 24 abgegebenen Eingabe/Ausgabe-Anschlußadressensignale zugeführt. Die Ausgangssignale des Schalters 56 werden einem Eingabe/Ausgabe-Decoder 58 zugeführt. Der Eingabe/Ausgabe-Decoder 58 wird durch das auf der Adressenleitung A₂ der Adressenbusleitung 24 auftretende und durch den Inverter 60 invertierte Signal gesteuert. Wenn das Flipflop 34 gesetzt oder freigegeben ist, gibt somit der Schalter 56 die durch die Registereinrichtung 44 erzeugten Signale an den Decoder 58 anstelle der Signale ab, die von dem zentralen Prozessormodul 18 an die Adressenleitungen A₀, A₁ abgegeben werden. Wenn das Flipflop 34 nicht gesetzt ist, gibt der Schalter 56 die an die Adressenleitung A₀, A₁ abgegebenen Signale an den Decoder 58 ab. In Abhängigkeit von den Binärwerten der an den Decoder 58 abgegebenen Signale und in dem Fall, daß der Decoder 58 durch ein über die Adressenleitung A₂ abgegebenes Verknüpfungssignal Null freigegeben ist, wird einer der vier Ausgangsanschlüsse W, X, Y oder Z des Decoders 58 ein Verknüpfungssignal 1 führen, während die übrigen Ausgangsanschlüsse Verknüpfungssignale Null führen werden. Die Ausgangssignale des Decoders 58 werden durch Inverter 61 a, 61 b, 61 c, 61 d nvertiert und an Chip-Auswahlanschlüsse von Datenübertragungsleitungs-Steuereinrichtungen 22 a, 22 b, 22 c, 22 d abgegeben, um diejenige Steuereinrichtung der Datenübertragungsleitungs-Steuereinrichtung auszuwählen, die mit dem zentralen Prozessormodul 18 in Datenübertragung treten kann. Jede Datenübertragungsleitungs-Steuereinrichtung 22 a, 22 b, 22 c, 22 d weist eine herkömmliche Datenübertragungsleitung 62 a, 62 b, 62 c, 62 d auf, die mit ihr verbunden ist und die entweder eine Simplex-, eine Halbduplex- oder eine Vollduplex-Leitung sein kann. Infolgedessen können digitale Daten mittels einer Datenübertragungsleitungs- Steuereinrichtung von einer oder mehreren herkömmlichen Endgeräteinrichtungen aufgenommen werden, die an ihrer Datenübertragungsleitung angeschlossen sind, oder eine Datenübertragungsleitungs-Steuereinrichtung kann Daten über eine derartige Leitung an eine Endgeräteinrichtung bzw. Anschlußeinrichtung oder an Anschlußeinrichtungen übertragen, die an der betreffenden Leitung angeschlossen sind.

In Fig. 2 ist ein Speicherplan des einen wahlfreien Zugriff besitzenden Speichers 20 dargestellt. Bei einer bevorzugten Ausführungsform weist der Speicher 20 insgesamt 4096 Speicherstellen oder Adressen auf. In jeder derartigen Speicherstelle oder Adresse kann der Speicher 20 acht Datenbits oder ein Byte speichern. Der Speicher 20 kann als in 32 Speicherblöcke unterteilt betrachtet werden, deren jeder 128 Speicherstellen oder Adressen enthält oder aufweist. Jeder Speicherblock kann seinerseits in vier Sektoren von 32 Speicherstellen oder Adressen aufgeteilt sein, wobei jede Speicherstelle die Fähigkeit besitzt, ein Byte oder Daten zu speichern. Die höherwertigen Bits einer Speicheradresse werden dem Speicher 20 über die Blockadressenleitungen 50 sowie die Adressenleitungen A₇ bis A₁₁ der Adressenbusleitung 24 zugeführt; sie bestimmen, welcher Speicherblock adressiert wird. Die Werte der an die Sektoradressenleitungen 54 sowie an die Adressenleitungen A₅, A₆ der Adressenbusleitung 24 abgegebenen Bits bestimmen den Sektor eines adressierten Speicherblocks. Die niederwertigen Bits A₀ bis A₄ bestimmen die Adresse der Speicherstelle innerhalb des adressierten Speichersektors.

Es ist nun festgestellt worden, daß ein Block des Speichers 20, der Bedienungsblock 64, sämtliche Daten speichern kann, die erforderlich sind, um einem Programm zu ermöglichen, eine Anzahl von Datenübertragungsleitungs-Steuereinrichtungen 22 zu bedienen. In dem Bedienungsblock 64 ist ein Sektor 66 a, 66 b, 66 c oder 66 d dafür festgelegt, die Daten zu speichern, die erforderlich sind, um der Steuereinrichtung 10 zu ermöglichen, einen Datenübertragungs-Eingabe/Ausgabe- Anschluß zu bedienen, mit dem beispielsweise eine Datenübertragungsleitungs-Steuereinrichtung verbunden ist. Die automatische Adressierungseinrichtung 32 kann, wenn sie freigegeben ist, durch das Mikrocomputersystem derart gesteuert werden, daß die Adresse des zu dem betreffenden Zeitpunkt bedienten Datenübertragungs-Eingabe/Ausgabe- Anschlusses bereitgestellt wird, um Speicher- und Eingabe/Ausgabe-Befehle zu den richtigen Speicherstellen oder zu dem Datenübertragungs-Eingabe/Ausgabe-Anschluß, zu der Datenübertragungsleitungs-Steuereinrichtung oder zu einer Datenübertragungsleitung hin zu leiten, wenn ein Speicherbefehl an den Bedienungsblock 64 des Speichers 20 oder ein Eingabe/Ausgabe-Befehl an eine der Datenübertragungsleitungs- Steuereinrichtungen 22 a, 22 b, 22 c oder 22 d abgegeben wird. Das Mikrocomputersystem der Datenübertragungs-Steuereinrichtung 10 kann für sämtliche praktischen Zwecke unabhängig von der Anzahl der Datenübertragungsleitungen oder Datenübertragungsleitungs-Steuereinrichtungen sein, die von der Steuereinrichtung 10 bedient werden. Infolgedessen wird das Programm für das Mikrocomputersystem im wesentlichen so geschrieben, als würde die Steuereinrichtung 10 lediglich eine einzige Datenübertragungsleitungs-Steuereinrichtung bedienen.

In Fig. 2 ist der Speicher 20 in einer herkömmlichen Weise veranschaulicht, wobei der Bedienungsblock 64 insgesamt 128 Speicherstellen aufweist, deren Adressen bei der bevorzugten Ausführungsform von der Adresse 3968₁₀ bis zur Adresse 4095₁₀ reichen. Der Bedienungsblock 64 ist in vier Sektoren 66 a, 66 b, 66 c, 66 d mit jeweils 32 Speicherstellen unterteilt, wobei jeweils eine Speicherstelle für einen Datenübertragungs-Eingabe/Ausgabe-Anschluß dient. Bei einer bevorzugten Ausführungsform besteht der Typ der in einem Sektor, wie dem Sektor 66 a, gespeicherten Information, die zur Bedienung des Datenübertragungs-Eingabe/Ausgabe-Anschluß Anschluß 22 a erforderlich ist, beispielsweise aus der Startadresse des nächsten Teiles des auszuführenden Programms, um den betreffenden Datenübertragungs-Eingabe/Ausgabe-Anschluß zu bedienen. Diese Adresse wird in den Speicherbereichen 3968₁₀-3969₁₀ des Sektors 66 a untergebracht. Das Längsparitätskontroll-Residum wird in der Speicherstelle 3970₁₀ gespeichert. Die Speicherstelle 3971₁₀ wird dazu herangezogen, ein Status-Byte zu speichern. Dieses Byte kennzeichnet den gegenwärtigen Status des Prozesses, wie die Daten-Setz-Bereitschaft, einen Rahmenfehler, einen Paritätsfehler, eine Übertragungsfreigabe, etc. Die Adresse eines Datenpufferzeigers wird unter den Adressen 3972₁₀-3973₁₀ gespeichert; die betreffende Adresse ist die Anfangsadresse im Speicher eines Datenpuffers, unter der eintreffende oder abgegebene Zeichen oder Datenbytes zu speichern oder zu ermitteln sind. Wenn die bediente Datenübertragungsleitung eine Duplex-Leitung ist, dann wird ein zweiter Datenpufferzeiger benötigt. Die Anzahl der in einem Puffer gespeicherten oder zu speichernden Zeichen, die Zeichen-Zählerstellung, wird in den Speicherstellen 3974₁₀, 3975₁₀ gespeichert. Wenn eine Duplex-Leitung bedient wird, dann wird eine zweite Zeichenzählerstellung in dem Sektor 66 a gespeichert. Der Bestand der Speicherstellen innerhalb eines Sektors wird dazu herangezogen, eine solche Information zu speichern, wie sie erforderlich ist, um den betreffenden Datenübertragungs- Eingabe/Ausgabe-Anschluß zu bedienen. Eine derartige Information ist beispielsweise die Bitrate der Datenübertragungsleitung, das Format der übertragenen Zeichen und der Typ der Steuersignale, die von den Endgeräten benutzt werden, die an einem Datenübertragungs-Eingabe/Ausgabe-Anschluß oder einerDatenübertragungsleitungs-Steuereinrichtung angeschlossen sind. Innerhalb jedes Sektors ist die Binäradresse der Speicherstelle, in der äquivalente Daten zu speichern sind, wie der Programmzähler, der Datenpufferzeiger, die Zeichenzählerstellung, etc., gleich. Es dürfte ohne weiteres einzusehen sein, daß die Größe eines Sektors und daß die Speicherstellen innerhalb eines zur Bedienung eines Datenübertragungs-Eingabe/Ausgabe-Anschlusses erforderlichen Datensektors variieren können.

Wenn die automatische Adressierungseinrichtung 32 unwirksam gemacht ist und wenn die Blockadresse, die an die Blockadressenleitungen 50 des Adressenbusses 24 abgegeben wird, jene des Bedienungsblockes 64 ist, dann werden die an die Sektoradressenleitungen 54 des Adressenbusses 24 durch den zentralen Prozessormodul 18 abgegebenen Adressensignale über den Sektorschalter 52 an den Speicher 20 abgegeben. Das Mikrocomputersystem funktioniert dann so, als wäre die automatische Adressierungseinrichtung 32 nicht vorhanden. Wenn die automatische Adressierungseinrichtung 32 freigegeben ist, dann wird der Bedienungsblock 64 effektiv auf einen Sektor der 32 Speicherstellen beschränkt, die dem Datenübertragungs-Eingabe/Ausgabe- Anschluß, der Datenübertragungsleitungs-Steuereinrichtung oder der Datenübertragungsleitung zugeordnet sind, die zu dem betreffenden Zeitpunkt bedient wird, wie dies in Fig. 3 veranschaulicht ist. Dadurch erscheint die Größe des Speichers 20 für sämtliche praktischen Zwecke auf 4000₁₀ Adressenstellen von 4096₁₀ reduziert zu sein.

Die Funktion der Datenübertragungs-Steuereinrichtung 10 besteht darin, die Datenübertragung zwischen herkömmlichen digitalen Datenanschlüssen bzw. Datenendgeräten und einem Datenübertragungsprozessor beispielsweise zu steuern und zu puffern. Die Steuereinrichtung 10 nimmt Daten auf, die von einem Datenübertragungs-Prozessor parallel übertragen werden und die normalerweise acht Bits umfassen, und überträgt derartige Daten zu einem vorgegebenen Anschluß bzw. Endgerät hin, welches Daten seriell aufnehmen kann. Die Steuereinrichtung 10 nimmt außerdem eine bitserielle Information von den Endgeräten auf und leitet die aufgenommenen Daten als Datenbytes weiter, die parallel an den Datenübertragungs- Prozessor abgegeben werden. Die Steuereinrichtung 10 besitzt außerdem die Funktion der Fehlerprüfung, der Festlegung des Empfangs und der Aussendung von Daten mit unterschiedlichen Arten von Formaten und Datenübertragungs-Konventionen hinsichtlich der Bitraten, die erforderlich sind, um unterschiedliche Arten von Endgeräten zu bedienen, die an ihren Datenübertragungs-Eingabe/Ausgabe-Anschlüssen angeschlossen sein können.

Zu dem Zeitpunkt, zu dem die Steuereinrichtung 10 gespeist wird, wird ihr Programm in den Speicher 20 geladen, sofern sich dieses Programm in einem Festwertspeicher befindet. Ferner werden der als Bedienungsblock zu benutzende Speicherblock und dessen Größe festgelegt. Bei einer bevorzugten Ausführungsform handelt es sich dabei um den oberen Speicherblock von 128 Bytes, obwohl irgendein beliebiger Speicherblock verwendet werden könnte. Der betreffende Speicherblock ist in vier Sektoren unterteilt, wobei ein Speicherblock für jeden Datenübertragungs-Eingabe/Ausgabe-Anschluß dient, an dem eine Datenübertragungsleitungs- Steuereinrichtung oder Endgeräteeinrichtungen angeschlossen sind. Bei einer bevorzugten Ausführungsform weist jeder Sektor eine Größe von 32 Bytes auf. Eine Sektorgröße ist generell die kleinste geradzahlige Potenz von zwei, die erforderlich ist, um Daten zu speichern, die eindeutig sind für jeden Datenübertragungs- Eingabe/Ausgabe-Anschluß, der von dem Programm des Mikroprozessorsystems erforderlich ist, um einen derartigen Anschluß zu bedienen. Die Adresse jedes dieser Datenübertragungs- Eingabe/Ausgabe-Anschlüsse wird außerdem als Adresse eines Sektors des Bedienungsblocks bestimmt. Die zur Bedienung jedes derartigen Eingabe/Ausgabe-Anschlusses benötigten Daten werden dann in den Sektor des Bedienungsblocks gelesen, dessen Sektoradresse jene des durch den betreffenden Sektor bedienten Eingabe/Ausgabe-Anschlusses ist.

Wenn ein Eingabe/Ausgabe-Anschluß, für den eine Datenübertragungsleitungs- Steuereinrichtung, wie die Steuereinrichtung 22 a, beispielsweise eine Binäradresse 0 0 besitzt, zu bedienen ist, dann muß das Mikroprozessorsystem die Registereinrichtung 44 derart einstellen, daß dieses Register die Adresse desjenigen Eingabe/Ausgabe-Anschlusses speichert, der bei diesem Beispiel bedient wird, also 0 0. Die Binärsignale, die kennzeichnend sind für 0 0, werden dem Datenbus DB₀ und DB₁ und dem Register 44 zugeführt. Dies wird dadurch erreicht, daß zu dem Zeitpunkt, zu dem die Adresse des Datenübertragungs-Eingabe/Ausgabe-Anschlusses an die Leitung DB₀ und DB₁ abgegeben wird, die mit den richtigen Binärwerten auftretenden Steuersignale an die Adressenleitungen A₀, A₁ und A₂ abgegeben werden und daß mit dem auf der Leitung 30 auftretenden -Abtastimpuls bewirkt wird, daß das Verknüpfungsglied 41 einen negativen Impuls an den Anschluß P des Registers 44 abgibt. Das Freigabe-Flipflop 34 wird durch Abgabe von Binärsignalen der bevorzugten Werte an die Adressenleitungen A₀, A₁ und A₂ zu dem Zeitpunkt gesetzt, zu dem ein -Abtastimpuls an die Leitung 30 abgegeben wird. Wenn danach ein Speicherbefehl an den Speicher 20 abgegeben wird, um den Bedienungsblock 64 zu bedienen, dann gibt die automatische Adressierungseinrichtung 32 die Ausgangssignale L₀ L₁ des Registers 44 an den Speicher 20 ab, und zwar anstelle der von dem zentralen Prozessormodul 18 an die Sektoradressenleitungen 54 abgegebenen Sektoradressensignale.

Wenn das Mikroprozessorsystem in Datenverbindung mit dem bedienten Datenübertragungs-Eingabe/Ausgabe-Anschluß steht, dann gibt die automatische Adressierungseinrichtung 32 die in dem Register 44 gespeicherten Signale an den Eingabe/Ausgabe- Decoder 58 ab, um diejenigen Datenübertragungsleitungs- Steuereinrichtung 22 auszuwählen, die mit dem Mikrocomputersystem in Datenverbindung zu treten hat, sofern das Flipflop 44 freigegeben ist und sofern ein Verknüpfungssignal "0" oder ein negatives Signal an die Adressenleitung A₂ abgegeben ist.

Wenn die Bedienung eines Datenübertragungs-Eingabe/Ausgabe- Anschlusses beendet ist, dann ist die Steuereinrichtung 10 bereit, den nächsten derartigen Anschluß zu bedienen, indem die Registereinrichtung 44 veranlaßt wird, ihre Zählerstellung um 1 zu erhöhen, so daß die an ihrem Ausgangsanschluß L₀, L₁ auftretenden Signale die Adresse des nächsten zu bedienenden Datenübertragungs- Eingabe/Ausgabe-Anschlusses sind. Um die Zählerstellung des Registers 44 zu erhöhen, ist es lediglich erforderlich, daß der zentrale Prozessormodul 18 einen -Abtastimpuls erzeugt und daß die infragekommenden Adressensignale auf den Adressenleitungen A₀, A₁ und A₂ bewirken, daß der Anschluß Y des Decoders 42 einen hohen Pegel annimmt. Wenn dies der Fall ist, dann gibt das Verknüpfungsglied 45 einen positiven Zählimpuls an das Register 44 ab. Dieser Impuls veranlaßt das Register 44, seine Zählerstellung um 1 zu erhöhen. Das Freigabe-Flipflop 34 braucht nicht gesetzt zu werden, sofern es nicht in der Zwischenzeit zurückgestellt worden ist.

Claims (1)

1. Datenübertragungs-Steuereinrichtung zur Steuerung der Informationsübertragung zwischen einem Datenbus (26) und einem, aus einer Vielzahl von Datenübertragungs-Eingabe/Ausgabe-Anschlüssen (22 a bis 22 d) ausgewählten, mit dem Datenbus (26) verbundenen peripheren Anschluß, mit einem, ebenfalls an den Datenbus (26) angeschlossenen adressierbaren Speicher (20) und einem Prozessor (12) für die Bereitstellung von Befehlen zur Steuerung der Datenübertragungs-Steuereinrichtung, wobei diese Befehle Adressen zur Steuerung der Lese/Schreibfunktionen dieses Speichers (20) enthalten, wobei in diesem Speicher (20) ein Bedienungsblock (64) für die Bedienung der betreffenden E/A-Anschlüsse (22 a-d) vorgesehen und in Sektoren (66 a-d) unterteilt ist, die jeweils für einen E/A-Anschluß vorgesehen sind und einer automatischen Adressierungsschaltung, dadurch gekennzeichnet, daß die automatische Adressierungsschaltung enthält:

   • (a) einen, von einem der genannten Befehle des Prozessors (12) ladbaren Flip-Flop (34) zur Umschaltung in einen ersten Zustand, bei welchem die automatische Sektoradressierung des Speichers (20) erfolgt,
   • (b) eine Registereinrichtung (44) zur Aufnahme einer E/A-Anschlußnummer während der Ausführung eines der genannten Befehle,
   • (c) eine erste, durch das gleichzeitige Auftreten des ersten Zustandes des genannten Flip-Flops (34) und einer, den genannten Bedienungsblock (64) kennzeichnenden Adresse aktivierte Schalteinrichtung (52) zum Zwecke des Ersetzens der sektorbestimmenden Bits der genannten Adresse durch den Inhalt der genannten Registereinrichtung (44), und
   • (d) eine zweite, durch den ersten Zustand des genannten Flip-Flops (34) aktivierte Schalteinrichtung (56) für die Verwendung des genannten Registereinrichtungsinhalts zur Auswahl des an den Datenbus (26) anzuschaltenden E/A-Anschlusses.