DE2829550A1

DE2829550A1 - Programmierbare datenuebertragungs- steuereinrichtung sowie bei dieser verwendbares mikrocomputersystem

Info

Publication number: DE2829550A1
Application number: DE19782829550
Authority: DE
Inventors: James A Kennedy; Steve Robinson
Original assignee: Honeywell Information Systems Italia SpA
Current assignee: Bull HN Information Systems Inc
Priority date: 1977-07-05
Filing date: 1978-07-05
Publication date: 1979-01-18
Also published as: JPS5414648A; CA1117665A; AU3746478A; GB2000889A; AU520416B2; JPS6126101B2; FR2397016A1; FR2397016B1; GB2000889B; DE2829550C2; US4156932A

Description

DIPL. ING. HEINZ BARDEHLE

München,

PATENTANWALT

DIt-¹U-CHEM., DR. P. FÜRNISS Aktenzeichen:

Ά Λ -

Mein Zeichen: P 2669

w-jll ini'ormatio.u üyütjjo Inc.

Mith 3tr-ct

Ξϋι.·, i'iass t, V. .i. v. ji_t

Programmierbare Datenäb-artragungs-Steucreinrichtune: εονν'χ^ b-jj üi~cor ver\-;enubar&s llikrocomputarsystsm

BAD ORIGINAL

BaSchreibung

Die Erfindung liegt auf dem Gebiet der digitalen Datenübertragungen und insbesondere, auf dem Gebiet der programmierbaren Übertragungssteuereinrichtungen, die die Übertragung von Daten zwischen einem Datenübertragungsprozessor eines digitalen Allzweckrechners und einer Anzahl von Eingabe/Ausgabe-Übertragungsanschlüssen der Steuereinrichtung puffern und steuern, an denen die Anschlüsse von ülndeinrichtungcn direkt ocier indirekt über digitale Datenübertragungsleitungen angeschlossen sein können.

Mikrorechner- bzw. Mikrocomputersysterne, wie sie beispielsweise von der Firma Intel Corporation unter der Bezeichnung Intel 8080 entwickelt worden und im einzelnen in der Druckschrift "Intel 8080 Microcomputer Systems User's Manual", September 1975, beschrieben worden sind, besitzen die Eigenschaft, derart programmiert werden zu können, daß Datenübertragungen zwischen einer Anzahl von Datenübertragungsleitungen und einem Datenübertragungsprozessor, wie dem unter der Bezeichnung Datanet 355 bekannten Prozessor^ gesteuert und gepuffert werden, der von der Firma Honeywell Information Systems Inc. hergestellt wird.

Programmierbare Datenübertragungssteuereinrichtungen bringen eine Vielzahl von Vorteilen mit sich, die aus der Tatsache abgeleitet sind, daß ihre Mikrocomputersysteme programmiert werden können. Der Hauptvorteil besteht darin, daß es leichter und billiger ist, ein Programm zu ändern oder zu modifizieren als eine Hardware zu ändern oder zu modifizieren, um beispielsweise zu ermöglichen, daß Anschlüsse mit unterschiedlichen Eigenschaften an derartige Steuereinrichtungen angeschlossen werden oder hinzugefügt oder hinsichtlich

809883/0988

BAD ORIGINAL

ihrer Operationsweise modifiziert werden» Die ρi^ogrammierbaren Datenübertragungssteuereinrichtungen besitzen jedoch auch gewisse Nachteile oder Beschränkungen, wenn mehr als eine Datenübertragungseinleitung von einer derartigen Steuer einrichtung bedient wird, was normalerweise der Fall ist. Δΐ derartiger Nachteil besteht in der Forderung des Testens vor Ausgabe von Speicher- oder Eingabe/Ausgabe-Befehlen, um fest zulegen, welcher lüingabe/Ausgabe-Anschluß oder welche Üatenübertragungseinleitung zu dem betreffenden Zeitpunkt bedient wird. Durch derartige Tests werden das Mikrocomputersystem und die Datenübertragungssteuereinrichtung effektiv verlangsamt, wodurch die Anzahl der Datenübertragungs-Eingabe/ Ausgabe-Anschlüsso oder der Datenübertragungsleitungen begrenzt ist, die durch eine programmierbare Datenübertragungssteuereinrichtung in dem Fall bedient werden können, daß alle übrigen Parameter die gleichen bleiben.

Das Schreiben eines gesonderten Programms für jede zu bedienende Datenübertragungsluitung beseitigt die Forderung nach Durchführung eines Testes, um die bediente Datenübertragungseinleitung zu bestimmen, uine derartige Lösung steigert jedoch wesentlich die Größe des adressierbaren Speichers des Mikrocomputersystems und damit die Kosten der Datenübertragungssteuereinrichtung. Diess Lösung vermehrt außerdem die Schwierigkeit und die Entwicklungskosten sowie das Durchtesten und die Bereithaltung der erforderlichen Anzahl von Programmen, die von dem Mikrocomputersystem einer Datenübertragungssteuereinrichtung benötigt werden.

Der Erfindung liegt demgemäß die Aufgabe zugrunde, ein Mikrocomputersystem mit einer automatischen Adressierungseinrichtung zu schaffen.

Überdies soll die automatische Adressierungseinrichtung für eine programmierbare üatenübertragungssteuereinrichtung ausgewählte Speicherbefehle zu einem bestimmten Sektor eines Bedienungsspeicherblocks sowie eingabe/Ausgabe-Befehle

809883/0 980

.?!·.■..-,<.*■ ,-. .-» BAD ORIGINAL

zu einem bestimmten Datenubertragungs-jJingabe/Ausgabe-Anschlui3 unabhängig von der Sektoradresse und der· _iingabe/Ausgabe-Anschluß-Adresse zu steuern gestatten, die an den Adressenbus des Mikrocomputei'systems abgegeben wird.

uelöst wird diu vorstehend aufgezeigte Aufgabe durcn die im Patentanspruch 1 angegebene Erfindung.

Gemäß der Erfindung ist eine programmierbare Datenübertragungs-£>tauereinrichtung geschaffen, die die Datenübertragung von digitalen Daten zwischen einen Datenübertragung.;-prozessor und einer Vielzahl von uatenübertragungs-ii in^abe/ Ausgabe-Anschlüssen eines herkömmlichen Mikrocomputfci\^c$ystt;im; zu steuern und zu puffern gestattet, an dem Anschluß-Daten-Ubertragungsleitungen angeschlossen sein können. Das jhikrocomputersystem der Steuereinrichtung ist mit einur automatischen Adressierungseinrichtung versehen, die unter der Steuerung des Mikrocomputersystems stellt. Wenn ein Speichtrbefehl adressiert an den Bedienungsblock des ttAM-Speichers mit wahlfreiem Zugriff des Mikrocomputersystems abgegeben wird, dann bewirkt die automatische Adressierungseinrichtung eine Substitution der Adresse des durch die Steuereinrichtung in dem betreffenden Augenblick bedienten 4ingabe/Ausgabe-Anschlusses anstelle der an den Adressenbus des Mikrocomputersystems abgegebenen Sektoradresse, und zwar durch den zentralen Prozessormodul (CPM) des Mikrocomputersystems, um die Speicherbefehle zu einem bestimmten Speicherplatz eines bezeichneten Sektors des Speicherbedienungsblocks hinzuleiten. Für den zu dem betreffenden Zeitpunkt bedienten Datenübertragungs-Jiiingabe/Ausgabe-Anschluß eindeutige Daten werden in diesen Sektor eingeschrieben oder aus diesem Sektor ausgelesen. Die automatische Adressierungseinrichtung wird außerdem die Adresse des zu irgendeinem vorgegebenem Zeitpunkt bedienten üingabe/Ausgabe-Anschlusses an die Stelle der üingabe/Ausgabe-Anschluß-Adresse setzen, die

Ö09883/0988

BAD ORIGINAL

jeweils an den Adressenbus von dem zentralen Prozessormodul abgegeben wird, wenn ein Jjiingabe/Ausgabe-Befehl von dem zentralen Prozessormodul abgegeben wird, um den Eingabe/Ausgabe-Befehl zu dem Anschluß der bedienten Steuereinrichtung hin zu leiten» Die automatische Adressierungseinrichtung, ermöglicht es somit, ein Mikrocomputersystem so zu programmieren, als würde es lediglich einen Datenübertragungs-^ingabe/Ausgabe-Anschluß oder eine Datenübertracsungsleitung anstatt eine Anzahl derartiger Leitungen beiienon-, dfiren jede mit unterscniedlichen Arten von Anschlüs- γΛ'ϊί verbunden sein kann. Die automatische Adressierungseinriclitung beseitigt somit die Forderung nach einem Durchtraten, um festzustellen, welche Datenübertragungsleitung von dem Mikrocomputersystem zu irgendeinem gegebenen Zeitpunkt bedient wird. Außerdem wird der Speicheraufwand üerabgesetzt, der erforderlich ist, um eine vorgegebene Anzahl von Datenübertragungs leitungen richtig zu bedienen.

Anhand von Zeichnungen wird die Jörfindung nachstehend beispielsweise näher erläutert.

Fig.1, bestehend aus Fig. 1A und Fig. 1B, zeigt eine programmierbare Datenübertragungs-Steuereinrichtung gemäß der Erfindung.

Fig. 2 veranschaulicht die Organisation eines Speichers in einer herkömmlichen Weise.

Fig. 3 veranschaulicht die Größe und Organisation eines gemäß der Erfindung verwendeten Speichers.

Im folgenden viird die bevorzugte Ausführungsform der ürfindung näher erläutert.

In Fig. 1 iüt eine programmierbare Datenübertragungs-Steuereinrichtung 10 dargestellt, die eine Zentraleinheit (CPU) 12, einen Taktgenerator 14 und eine Systemsteuereinrichtung 16 aufweist. Die Zentraleinheit 12, der Taktgenerator 14 und die Systumsteuereinrichtung 16 bilden den zentralen Verarbeitungsmodul (CPM) 18 eines herkömmlichen Mikrorechner-

-$09863/0980

BAD ORIGINAL

- ι/¹ /ί -

2-823550

bzw. Mikrocomputersystem. Das wikrocomputersystem weist ferner einen Speicher 20 mit wahlfreiem Zugriff und eine Vielzahl von liingabe/Ausgabe-Anschlüssen auf, von denen einige Datenübertragungs-Eingabe/Ausgabe-Anschlüsse 22a, 22b, 22c und 22d sind, deren jeder bei der bevorzugten Ausführungsform der Erfindung für eine herkömmliche Datenüoertragungs-Leitungssteuereinrichtung verwendet ist. Das Mikrocomputersystem der Steuereinrichtung 10 kann theoretisch 256 jüingabe/Ausgabe-Anschlüsse besitzen, von denen einige dazu benutzt wurden, Daten beispielsweise mit einem Datenübertragungsprozessor auszutauschen. Der Adressenbus 24 weist bei einer bevorzugten Ausführungsform zwölf Adressenleitungen Aq bis A^₁ auf; er verbindet die Zentraleinheit 12 und den Speicher 20, so daß die Zentraleinheit 12 Adressensignale an den Speicher 20 abgeben kann. Acht Adressenleitungen Aq bis A₇ der niedrigen Wertigkeit werden außerdem für Adressen-Eingabe/Ausgabe-Anschlüsse des Mikrocomputersystems benutzt. ±Jin Datenbus 26 verbindet die Systemsteuereinrichtung 16, den Speicher 20 und die Datenübertragungs-iüingabe/Ausgabe-Anschlüsse oder die Datenübertragungs-Leitungssteuereinrichtungen 22a, 22b, 22c und 22d. Bei der bevorzugten Ausführungsform weist der Datenbus acht Datenleitungen auf, die nicht dargestellt sind, so daß acht Datenbits oder ein Byte parallel zwischen dem zentralen Prozessormodul 1b und dem Speicher 20 oder zwischen einer Datenübertragungs-Leitungssteuereinrichtung 22a, 22b, 22c oder 22d und dem zentralen Prozessormodul 18 übertragen werden können. Die Aktivitäten von Untersystemen des Mikrocomputersystems werden durch Steuersignale gesteuert, die an Steuerleitungen eines Steuex^busses 28 abgegeben werden, von dem lediglich eine Leitung dargestellt ist. Die Datenübertragung zwischen der Steuereinrichtung und einem Datenübertragungs-Prozessor oder einem digitalen Allzweck-Datenprozessor verwendet den Datenbus 26, den Adreßbus 24, den Steuerbus 28 und einen oder mehrere Eingabe/Ausgab eanschlüsse. Da derartige Prozessoren und die Art und Weise, in der diese mit einer Datenübertragungs-

§09883/0988

BAD ORIGINAL

Steuereinrichtung eine Datenübertragung abwickeln, von harköinmlicher Art sind und keinen Teil dieser Erfindung bilden, sind .Einzelheiten bezüglich der Art und Weise, in der die Steuereinrichtung 10 beispielsweise mit einem .Datenübertragungsprozessor verbunden ist, weder dargestellt noch beschrieben.

In Fig. 1A und in Fig. 1B v/erden eine eingabe/Ausgabe-Schreib-(i/üWj-3teuerleitung 30 der Busleitung 28 uuu Adressanleitungen Aq-A₂ niedriger Wertigkeit dazu herangezogen, die automatische Adressierungseinrichtung 32 zu steuern. Die automaxiscne Adressierungseinrichtung 32 enthält ein Freigabe-Flipflop 34, welches in dem Fall, daß es gesetzt ist, der automatischen Adressiwrungseinrichtung 32 ermöglicht, in Funktion zu treten odex^% zu arbeiten, wie dies weiter unten noch beschrieben werden wird= Wenn das Flipflop 34 zurückgesetzt ist, ist die automatische Adressierungseinrichtung 32 unwirksam geschaltet, und das Hikrocomputersystem der Steuereinrichtung 10, welches aus dem zentralen Prozessormodul 18, dem Speicher 20 mit wahlfreiem Zugriff, den Datenübertragungs-Leitungssteuercinrichtungen 22a, 22b, 22c und 22d, dem Adreßbus 24, dem Datenbus 26 und dem Steuerbus 28 besteht, wird derart funktionieren oder in Betrieb sein, als wäre die automatische Adressierungseinrichtung 32 nicht vorhanden. Der negative iiingabe/Ausgabe-Schreib—Abtastimpuls oder -Impuls, der an die Leitung 30 abgegeben wird, wird mit Hilfe eines Inverters 36 invertiert. Der invertierte Ab-^tastimpuls wird dem einen üiingangsanschluß jedes der Verknüpfungsglieder 38, 39» 40 und 41 zugeführt, die jeweils zwei ^ingangsanschlüsse besitzen, ώϊη Decoder 42 ist an den Adreßleitungen Aq, A^, A₂ niedriger Wertigkeit der Adressenbusleitung 24 angeschlossen. In Abhängigkeit von den binären Werten der an die Adreßleitungen Aq und A^ abgegebenen Signale wird dann, wenn die Adreßleitung A^ einen Binärwert 1 oder einen hohen Signalpegel führt, einer der vier Ausgangsanschlüsse W, X, Y oder Z des Decoders 42 einen hohen oder positiven Signal-

§09883/098S

BAD ORIGINAL

pegel führen. Der andere Anschluß dos LAi-jD-Grliedeo 3ö ist, an dem W-Anschluß des Decoders 42 angeschlossen; der andere Anschluß des NAMD-viii«des 39 ist an dem X-Anschluß angeschlossen; der andere Anschluij des üiiD-Gliedes 40 ist an aem Y-Anschluß angeschlossen; der zweite Anschluß des JMAitfD-Gliedss 41 ist an dem ^-Anschluß angeschlossen. Demgemäß wird einem Anschluß jedes der Verknüpfungsglxeder 3ö, 39, ^z!-0 und 41 der invertierte Eingabe/Ausgabe-Schreib-Abtastimpuls zugeführt, und der andere Anschluß jedes dieser Verknüpfungsglxeder ist an einem anderen Anschluß eier vier Äusgangsanschlüsse des Decoders 42 angeschlossen. Die nachstehend angegebene Tabelle zeigt bei einer bevorzugten husführungsform die Beziehung zwischen den Binärwertc-n der ar: die Leitungen A,,, A. und Ap abgegebenen bzw. auf diesen Leitungen vorhandenen Signale und den AusgangsSignalen an den Anschlüssen M, A, Y und Z des Decoders 42.

W Λ

	*1	*^kz*
0	0	1
1	0	1
0	1	1
1	1	1
A.	A	0

0 0 0 1 0 0 10 0 10 0 10 0 0 0 0 0 0

\fenn der zentrale Prozessormodul 18 einen Üingabe/Ausgabe-Schreib-Abtastimpuls erzeugt und wenn zugleich die Adressensignale auf der Adreßleitung A_Q, A₁ und A^ Binärwerte besitzen, wie dies in der vierten ^eile der obigen Tabelle engegeben ist, dann liefert der tf-Anschluß des Decoders 42 ein Verknüpfungssignal 1, und das NAND-Glied 38 erzeugt an seinem Ausgangsanschluß einen negativen Impuls. Das Ausgangssignal aes lwiiiD-Gliedes jQ wird dem S-Anschluß des Freigabe-Flipflops 34 zugeführt. Die negative Flanke dieses Impulses oder Signals bewirkt das Setzen des Flip flops j>4, so daß dessen Ausgangssignal am Anschluß Q mit einem nohen Pegel oder als Binärsignal 1 auftritt und solange auf dem

809883/0988

BAD ORIGINAL

hohen Pegel verbleiben wird, bis das betreffende Flipflop zurückgestellt und die automatische Adressierungseinrichtung 32 freigegeben ist·· D&s NAND-Glied 59 ist mit seinem üUGgangsanschluö an dem R- oder Rückstellanschluß des Flipflops 34 angeschlossen. Wenn von dem zentralen Prozessoriiioaul 13 ein üi'nga us / aus gab e- S ehr s ib-"Abtas timpul s erzeugt wird und wenn die zu demselben Zeitpunkt an die Leitungen A_Q, A* undd A₀ abgegebenen Adressensignale solche Adressensignale sind, daß ein V--rknüpfungs signal 1 am Anschluß X des Decoders 42 auftritt, dann wird ein negatives Signal durch das Verknüpfungsglied 39 an den R-Anschluß des Flipflop 34 abgegeben, welcaes dadurch zurückgesetzt v/ird. Wenn das Freigabe-Flipflop 34 zurückgestellt ist, ist das Ausgangcsignal an dessen Q-Anschlui3 negativ oder ein Verknüpfungssignal Null. Dieser Zustand bleibt solange erhalten, bis das betroffende Flipflop gesetzt und die automatische Adressierungseinrichtung unwirksam gemacht bzw. gesperrt wird.

nenn ein positiver Impuls oder ein positives Signal an den "G¹'- oder Zählanschlu3 eines Zählerregisters 44 abgegeben wird, dann wird das betreffende Zählerregister 44 um liins weitergeschaltet, und zwar unabhängig davon, welche Zählerstellung in diesem Register gespeichert ist. Dies tritt in dem Fall ein, daß ein I/OW-Abtastimpuls von dem zentralen Prozessormodul 18 erzeugt wird und wenn zugleich der "Y"-Anschluö des Decoders 42 ein Verknüpfungssignal 1- führt, und zwar als Ergebnis der Binärsignale auf den Adressenleitungen Aq-A₂. Wenn das NAI-JD-GIied 41 einen negativen Impuls an den Voreinstellungs-Änschluß P des Registerzählers 44 abgiDt, dann wird der betreffende Zähler 44 auf den den Binärwerten derjenigen Signale entsprechenden Wert voreingestellt, die auf den Datenleitungen DB und DB. der Datenbusleitung vorhanden sind, die über Leiter oder Leitungen 46, 47 an die üin^angsanschlüsse des Zählers 44 abgegeben v/erden.

809883/098 δ

BAD ORIGINAL

Das Ausgabe- oder Freigäbesignal an dem Q-Anschluß des Flipflops 34 wird dem einen üingangsanschluß des UND-Gliedes 48 zugeführt. Die anderen '.aingangBanschlüsse des Sektorfreigabe-Verknüpfungsgliedes 48 sind an Blockadrassenleitungen 50 sowie an den Adressenleitungen Ay bis A^<, der Adressenbusleitung Zk angeschlossen. Wenn das Flipflop freigegeben ist und wenn die auf den Blockadressenleitungen 50 auftretenden Signale mit einem Verknüpfungspegel 1 oder mit einem hohen Pegel auftreten, dann wird somit das Ausgangssignal oder Sektorfreigabesignal des Verknüpfungsgliedes 48 ebenfalls ein Verknüpfungssignal 1 sein oder mit einem holian Verknüpfungspegel auftreten. Das Sektorfreigabesignal des Verknüpfungsgliedes 48 wird einem 1-aus-2-Auswahlsektorschalter 52 zugeführt. Die Sektor-Adreßleitungen 54 sowie die Adressenleitungen A,- und Ag der Adressenbusleitung 24 sind bei der bevorzugten Ausführungsform an dem Schalter in entsprechender Weise angeschlossen wie die Ausgänge

des Zählerregisters 44 » . Wenn das Verknüpfungsglied 48 somit ein positives Signal oder ein Sektorfreigabe-Signal erzeugt, welches lediglich dann auftreten kann, wenn das Flipflop 34 freigegeben ist und wenn die Adressensignale auf den Blockadressenleitungen 50 einen bestimmten Wert besitzen - und zwar insgesamt Binärsignale "1" bei der bevorzugten Ausführungsform - dann gibt der Schalter 52 in dem Zählerregister 44 gespeicherte Signale an seine Ausgangsanschlüsse Sq, S.. ab. Diese Signale werden an den Speicher 20 abgegeben, und zwar anstelle der Sektoradressensignale, die an die Sektoradressenleitungen 54 durch den zentralten Prozessormodul 18 abgegeben werden. Bei Fehlen eines derartigen Sektorfreigabesignals von dem Verknüpfungsglied 48 her werden die durch den zentralen Prozessormodul 18 an die Sektoradressenleitungen A^, A^ abgegebenen Sektoradressenleitungen über den Sektor-Schalter 52 an den Speicher 20 abgegeben.

Das Ausgangssignal des Freigabe-Flipflops 34 wird außerdem

809883/0900

BAD ORIGINAL

cum 1-aus-2-Auswahl-Datenübertragungsleitungs-Schalter 56 zugeführt. Die Ausgangsanschlüsse des Zählerregisters 44 sind ebenfalls nrit dem Datenübertragungsleitungs-Schalter 56 verbunden; außerdem werden die über dia Adressenleitungen A₀ und A₁ der Adressenbusleitung 24 abgegebenen xiingabe/üusgabe-Änschlußadressensignale zugeführt. Die Ausgangssignale des Schalters 56 werden einem eingabe/Ausgabe-Decoder 58 zugeführt. Der Üingabö/Ausgabe-uecoder 58 wird durch das auf der Adressenleitung A^ der Adrcssenbucleitung 24 auftretende und durch den Inverter 60 invertierte signal gesteuert. Wenn das Flipflop 34 gesetzt oder freigegeben ist, gibt somit der Schalter 56 die durch das Zählerregister 44 erzeugten Signale an den Decoder 58 anstelle der Signale ab, die von dem zentralen Prozessormodul 18 an die Adressenleitungen A_Q, A,. abgegeben werden. Wenn das Flipflop 34 nicht gesetzt ist, gibt der Schalter 56 die an die Adressenleitung A~, A. abgegebenen Signale an den Decoder 58 ab. In Abhängigkeit von den Binärwerten der an den Decoder 58 abgegebenen Signale und in dem Fall, daß der Decoder 58 durch ein über die Adressenleitung A~ abgegebenes Verknüpfungssignal Null freigegeben ist, wird einer der vier Ausgangsanschlüsse W, X, Y oder Z des Decoders 58 ein Verknüpfungssignal 1 führen, während die übrigen Ausgangsanschlüsse Verknüpfungssignale Null führen werden. Die Ausgangssignale des Decoders 58 werden durch Inverter 6ia, 61b, 61c, 61d invertiert und an Chip-Auswahlanschlüsse GS von Datenübertragungsleitungs-Steuereinrichtungen 22a, 22b, 22c, 22d abgegeben, um diejenige Steuereinrichtung der Datenübertragungsleitungs- Steuereinrichtungen auszuwählen, die mit dem zentralen Prozessormodul 18 in Datenübertragung ^ treten kann. Jede Datenübertragungsleitungs-Steuereinrichtung 22a, 22b, 22c, 22d weist eine herkömmliche Datenübertragung sieitung 62a, 62b, 62c, 62d auf, die mit ihr verbunden ist und die entweder eine Simplex-, eine Halbduplex- oder eine Vollduplex-Leitung sein kann- Infolgedessen können digitale Daten mittels einer Datenübertragungsieitungs-Steuereinrichtung von einer oder mehreren herkömm-

809883/0988

BAD ORIGINAL

2-82S550

lichen Lndgeräteinrichtungen aufgenommen werden, die on ihrer uatenübertragungsleitung angeschlossen sina, oaor eine Datenübertragimgsleitunßs-Steuei'cinriclrcung κεηη Daten über eine derartige Leitung an eine ^ndgeräteinrichtung Dzw. ^nschl^einrichtung oder an Anschlußeinrichtungen übertragen, die an der betreffenden Leitung angeschlossen sind.

In Fig. 2 ist ein Speicherplan aes einen wahlfreien Zugriff besitzenden Speichers 20 dargestellt. Bei einer bevorzugten Ausführungsform weist aer Speicher 20 insgesamt 40yö Sp ei cm rstellen oder Adressen auf. In jeder derartigen Speicherstelle oaer Aaresse kann der Speicher 20 acht Datenbits oox-r ein Byte speichern. Der Speicher 20 kann als in 32 Spdcherblöcke unterteilt betrachtet werden, deren jeder¹ 128 Speicherstellen oder Adressen enthält oder aufweist. Jeder Speicherblock kann seinerseits in vier Sektoren von 32 Speicherstellen oder Adressen aufgeteilt sein, wobei jede Speicherstelle die Fähigkeit besitzt, ein Byte oder Daten zu speichern. Die höherwertigen Bits einer Speicheradresse v/erden dem Speicher 20 über die Blockadressenleitungen 50 sowie die Adressenleitungen A~ bis A₁₁ der Adressenbusleitung 24 zugeführt; sie bestimmen, welcher Speicherblock adressiert wird. Die Itferte der an die Sektoradressenleitungen 54 sowie an die Adressenleitungen A-, Ar der Adressenbusleitung 24 abgegebenen Bits bestimmen den Sektor aines adressierten Speicherblocks. Die niederwertigen Bits Aq bis A^ bestimmen die Adresse der Speicherstelle innerhalb des adressierten Speichersektors.

Ls ist nun festgestellt worden, daß ein Block des Speichers 20 , der Bedienungsblock 64, sämtliche Date*i speichern kann,

die erforderlich sind, um einem Programm zu ermöglichen, eine Anzahl von Datenübertragungsleitungs-Steuereinrichtungen 22 zu bedienen. In dem Bedienungsblock 64 ist ein Sektor 66a, 66b, 66c oder 66d dafür festgelegt, die Daten

809883/0988

BAD ORIGINAL

zu speichern, die erforderlich sind, um der Steuereinrichtung 10 zu ermöglichen, einen Datenübertragungs-JJin-" gäbe/Ausgäbe-Anschluß zu bedienen, mit dem beispielsweise eine Datenübertragungsleitungs-Steuereinrichtung verbunden ist. Die automatische Adressierungseinrichtung 32 kann, wenn sie freigegeben ist, durch das Mikroeomputersystem aarart gesteuert werden, daß die" Adresse des zu dem betreffenden Zeitpunkt bedienten Datenübertragungs-JLJingabe/ Ausgabe-Anschlusses bereitgestellt wird, um Speicher- und .jJLngabe/Ausgabe-üefehle zu den richtigen Speicherstellen oder zu dem Datenübertragungs-^ingabe/Ausgabe-ünschluß, zu der jja-cenübertragungsleitungs-oteuereinrichtung oder zu einer Datenübertragungsleitung hin zu leiten, wenn ein Speicherbefehl an den Bedienungsblock 64 des Speichers 20 oder ein -iingabe/Ausgaba-Bsfehl an eine der Datenübertragungsleitungs-St euer einrichtungen 22a, 22b, 22c oder 22d abgegeben wird. Das Mikrocomputersystem der Datenübertragungs-Steuereinrichtung 10 kann für sämtliche praktischen Zwecke unabhängig von der Anzahl der Datenobertragungsleitungen oder jjatenübertragungsleitungs-Steuereinrichtungen sein, die von dar Steuereinrichtung 10 bedient werden. Infolgedessen wira das Programm für das Mikrocomputersystem im wesentlichenso geschrieben, als würde die Steuereinrichtung 10 lediglich eine einzige Datenübertragungsleitungs-Steuereinrichtung Dedienen.

Xn u'ig. 2 ist der Speicher 20 in einer herkömmlichen Weise veranschaulicht, wobei der Bedienungsblock 64 insgesamt 128 opeicherstellen aufweist, deren Adressen bei der bevorzugten Ausführungsform von der Adresse 5968._n bis zur Adresse 4095 reichen. Der Bedienungsblock 64 ist in vier Sektoren 66a, 66b, 66c, 66d mit jeweils 32 Speicherstellen unterteilt, wobei jeweils eine Sp ei eher st eile für einen Datenübertragungs-lJingabe/Ausgabe-Anschluß dient, jiei einer bevorzugten Ausführungsform besteht der Typ der in einem Sektor, wie dem Sektor 66a;gespeicherten Information, die zur Bedienung des Datenübertragungs-^ingabe/Aus-

809883/0988

BAD ORIGINAL

gäbe-Anschluß 22a erforderlich ist, beispielsweise aus der Startadresse des nächsten Teiles des auszuführenden Programms, um den betreffenden Datenübortragungs-iJingabe/Ausgabe-Anschluß zu bedienen. Diese Adresse wird in den Speicherbereichen 39Ob^₀ - 3969.₀ des Sektors 65a untergebracht. Das Längsparitätskoiitroll-Residuimwird in der Spticherstelle 3970^₀ gespeichert. Die Speichorstelle 3971-IQ wird dazu herangezogen, ein Status-Byte zu speichern. Dieses Byte kennzeichnet den gegev/ärtigen Status des Prozesses, wie die Daten-Setz-Bereitschaft, =inen Rahmenfehler, einen Paritätsfebler, eine Übertragungsfreigabe, etc.. Din Adresse eines Datenpufferzeigers wird unter den Adressen J972.Q - 3973₁₀ gespeichert; die betreffende Adresse ist die Anfangsadresse im Speicher eines Datenpuffers, unter der eintreffende oder abgegebene Zeichen oder Datenbytes zu speichern oder zu ermitteln sind. Vicnn die bediente Datenübertragungsleitung eine Duplex-Leitung ist, dann wird ein zweiter Datenpufforzeiger benötigt. Die Anzahl der in einem Puffer gespeicherten oder zu speichernden Zeichen, die Zeichen-Zählerstellung, wird in den Speicherstellen 3974.Q, 3975_1O gespeichert. Wenn eine Duplex-Leitung bedient wird, dann wird eine zweite ZeichenzäWe rstellung in dem Sektor 66a gespeichert. Der Bestand der Speicherstellen innerhalb eines Sektors wird dazu herangezogen, eine solche Information zu speichern, wie sie erforderlich ist, um den betreffenden Datenübertragungs-.-ingabe/Ausgabe-Anschluß zu bedienen. Eine derartige Information ist beispielsweise die Bitrate der Datenübertragungsleitung, das Format der übertragenen Zeichen und der 'l'yp der Steuersignale, die von den indgeräten benutzt werden, die an einem Datenübertragungs-^ingabe/Ausgabe-Anschluß oder einer Datenübertragungsleitungs-Steuereinrichtung angeschlossen sind. Innerhalb jedes Sektors ist die Binäradresse der Speicherstelle, in der äquivalente Daten zu speichern sind, wie der Programmzähler, der Datenpufferzeiger, die Zeichenzählerstellung, etc., gleich. Es dürfte

809863/0988

BAD ORIGINAL

ohne weiteres einzusehen sein, daß die Größe eines Sektors und ctxß die Speichers to Ilen innerhalb einss zur Bedienung eines Dateriübertragungs-^ingabe/AusgaDe-Anscnlusses erforderlichen iJatensaktors variieren können.

\ienn. die automatische Adressierung.32inrichtung 32 unwirksam gemacht ist und wenn die ßlockadrcsse, die an die ßlockadressenleitungen 50 des Adressenbusses 24 abgegeben wiru, jene des Betriebsblockes ö4 ist, dann werden die an die ßsktoradressenleitungen 54 des Adressenbusses 24 durch den zentralen Prozessormodul 18 abgegebenen Adressensignale über den Sektorschalter 52 an den Speicher 20 abgegeben. Das Mikrocomputersystem funktioniert dann so, als wäre die automatische Adressierungseinrichtung j2 nicht vorhanden. Wenn die automatische Adressierungseinrichtung· 32 freigegeben ist, dann wird der Bedienungsblock 64 effektiv auf einen vektor der 32 Speicherstellen beschränkt, die dem Datenübertragungs-iiingabe/Ausgabe-Anschluß, der Datenübertragungsleitungs-Steuereinrichtung oder der DateniTbertragungsleLtung zugeordnet sind, die zu dem betreffenden Zeitpunkt bedient wird, wie dies in .fig. 3 veranscnaulicht ist. Dadurch erscheint die Größe des Speichers 20 für sämtliche praktischen Zwecke auf 4000^₀ Adressen-Stellen von 4096^₀ reduziert zu sein.

Die !«"unktion der Datenübertragungs-Steuereinrichtung 10 besteht darin, die Datenübertragung zwischen herkömmlichen digitalen Datenanschlüssen bzw. Datenendgeräten und einem Datenübertragungsprozessor beispielsweise zu steuern und zu puffern. Die Steuereinrichtung 10 nimmt Daten auf, die von einem Datenübertragungs-Prozessor parallel übertragen werden und die normalerweise acht Bits umfassen, und überträgt derartige Daten zu einem vorgegebenen Anschluß bzw. Sndgerät hin, welches Daten seriell aufnehmen kann. Die Steuereinrichtung 10 nimmt außerdem eine bitserielle Information von den Endgeräten auf und leitet die aufgenommenen Daten

809803/098 6

" - .. - . BAD ORIGINAL

als batenbyfces weiter¹, ciu p_; r&ilal £.ϊι den JcttnüD-rtr:-- gungs-Pro-eoSor abgegeben werden. Die Steuereinrichtung, cesitzt euJox'dum die funktion der L'-hl-rprüfung, cicx h'^iX-legung ut-o .iHpfan-ε und der i..uo£c;iidung von L-fcen mit unt^rücüiodicht α Krtün von Formaton und ünertr&gurigs-iicrr/.iitionen hinsichtlich der hitr"ten, die jrforderlicn ijlnc, um unterschiedliche Arten von _nagsr'iten zu bedien-n, di-c an ihren Üatcnübärtragungs--_Jingabe/AuSi_:aDe-iiiii:chla3S£ η angeschlossen sein können.

Zu den, 2eitpunkt, zu dem die ^tt-uereinrichtung 10 gc-speist vird, v.'ird ihr Programm in aen speicher 20 gslaaen, soxcrri sich dieses Programm in einem Festwertspeicher befindet. Ferner v.'eraen der als Bedienungsspeicherbloclc zu bonutzence upeieherblock und dessen Gröie festgelegt bzw. bestimmt. Bei einer bevorzugten Ausführungsfora; handelt es sich dabei nc· den oberen Speicherblock von 128 Bytes, obwohl irgendein Spsichürblock verwendet werden kennte, üer betraffence üpeicherbiock ist in vier Sektoren unterteilt, wobei ein Speicherblock für jeden Datenübortragungs-^ingabt./Ausgaoeiinschluii dient, an dem eine ijatenübertragungsleitungsoteuereinrichtung oder !-.ndgeräteinrichtung bzw. ^ndgeräteinrichtungen angeschlossen sind. Bei einer bevorzugten Ausführungsform weist jeder Sektor eine Größe von 32 Bytes auf. i^;ine Sektorgröße ist generell die kleinste geradzahlige Potenz von zwei, die erforderlich ist, um Daten zu speichern, die eindeutig sind für jeden Datenübertragungsjiingabe/Ausgabe-Anschluß, der von dem Programm des Mikroprozessorsystems erforderlich ist, um einen derartigen Anschluß zu bedienen. Die Adresse jedes dieser Datenübertragungs-üingabe/Ausgabe-Anschlüsse wird außerdem als Adresse eines Sektors des Bedienungsblocks bestimmt. Die zur Bedienung jedes derartigen Eingabe/Ausgabe-Anschlusses benötigten Daten werden dann in den Sektor des Bedienungsblocks gelesen, dessen Sektoradrasse jene des durch den betreffenden Sektor bedienten ^ingabe/Ausgabe-Anschlusses ist.

809883/0988

BAD

wenn ein jiingabe/Ausgabe-unscnluB, für den eine Datenübertragungsleitungs-Steuereinrichtung, wie die Steuereinrichtung 22a, eine Binäradresse O O beispielsweise besitzt, zu bedienen ist, dann mui3 das !Mikroprozessorsystem das Zahl ο rre gist er 44 derart einstellen, dai3 dieses Register die Adresse desjenigen Eingabe/Ausgabe-Anschlusses speichert, der bei diesem Beispiel bedient wird, also 00. Die Binärsignale, die kennzeichnend sind für 0 0 werden dam Datenbus DB,-. und J-ö^ und dem Register 44 zugeführt, uics wird dadurch erreicht, daij zu dem Zeitpunkt, zu dem die Aaresse des üatenübertragungs-3ing3be/Ausgabe~Aiischlusses an die -Leitung DBq "und Hb* abgegeben wird, die mit den richtigen Binärwo-rten auftretenden Steuersignale an die -Adpsssenl-eitungen ΐ\_Λ, A* und A„ abgegeben werden und uai3 mit dem auf -der-Leitung 30 auftretenden I/OW-;ibtastimpuls bewirkt-wird-, däij das Verknüpfungsglied 41 einen negativen Impuls ah den iiii&chluß P des Registers 44 abgibt.-Das^raigabe-Zlipilop ^4 wird durch Abgabe von Binärsignalen ae^'bevo-riug-teh W-erte ah- die Adressehleitungen A^, A. und A,. -su-dem Zeitpunkt^ ge setzt, zu--dem ein I/OV/^- AttastiHpuls-.an^die Leitung 30 -ab-ge-goben wi-rd. Wenn -danach -ein Speicher-befehl· -äh -den Speicher- -20 abgegeben Vird, um den ^; - £ 64'"zu -bedienen',' dann gibt dre autctoatisehe

g y2 die Aus gangs signale Lq L. dee^: Zählers'-44 an den Speicher 20· fib, und zv/ar anstelle der von dem- zentralen' Proze-ssormodul 18 ah die Sektoradressenloituhg^n-54^: abgegebenen 3oktd-radresseh^;signale'. '" -·-■-■

Wenn das l-iikroprozcssorsystem in Datenverbindung mit dem bedienten.-Dat&hübertragungs-^angaDe/Ausgabe-Anschluß steht, danngibt die automa-tisehe Aäressierungseinrichtung 32 die in dom-lic gitter 44 gespeicharten Signale an- den Eingabe/Aus-' gabe-Dacoder 58 ab, um diejenige Datenübertragungsleitungs-Steueroinrichtung 22 auszuwählen, die; mit dem Mikrocomputersystem in Datenverbindung zu treten hat, sofern das Flipflop 44 freigegeben ist und sofern ein Verknüpfungssignal "0" oder ein negatives Signal an die Adressenleitung A,- abgegeben

809883/0988

BAD ORIGINAL

Wenn die Bedienung eines Datenübertragungs-iingabe/Ausgabe-Anschlusses beendet ist, dann ist die Steuereinrichtung 10 bereit, den nächsten derartigen Anschluß zu bedienen, indem das Zählerregister 44 veranlaßt wird, seins Zählerstellung um 1 zu erhöhen oder zu vergrößern, so daß die an ihrem Ausgangsanschluß L~, L. auftretenden Signale die Adresse des nächsten zu bedienenden Datenübertragungsiaingabe/Ausgabe-Anschlusses sind. Um die Zählerstellung des Zählerregisters 44 zu erhöhen, ist es lediglich erforderlich, daß der zentrale Prozessormodul 1o einen I/ OW-Ab te. s timpuls erzeugt und daß die infragekommenden Adressensignale auf den Adressenleitungen A^, A. und Ap bewirken, daß der Anschluß Y des Decoders 42 einen hohen Pegel annehmen wird. Wenn dies der Fall ist, dann gibt das Verknüpfungsglied 45 einen positiven Zählimpuls an das Zählerregister 44 ab. Dieser Impuls veranlaßt das Zählerregister 44, seine Zählerstellung um 1 zu erhöhen. Das Freigabe-Flipflop 44 braucht nicht gesetzt zu werden, sofern es nicht in der Zwischenzeit zurückgestellt worden ist.

Aus Vorstehendem dürfte ohne weiteres ersichtlich sein, daß durch die Erfindung eine Hardware-Lösung der Probleme einer programmierbaren Datenübertragungs-Steuereinrichtung angegeben worden ist, so daß ein Programm dazu benutzt werden kann, eine Anzahl von Datenübertragungsleitungs-Steuereinrichtungen zu bedienen oder zu steuern, an denen Datenübertragungsleitungs-Steuereinrichtungsanschlüsse mit unterschiedlichen Bitraten, Zeichencodes, Steuerungscodes und Prozeduren angeschlossen sein können. Die speziellen Daten, die von dem Programm für jede derartige Datenübertragungsleitungs-Steuereinrichtung benötigt werden, v/erden in einem gesonderten Sektor eines Bedienungs'speicherblocks gespeichert, wobei ein derartiger Sektor für jede Datenübertragungsleitungs-Steuereinrichtung vorgesehen ist. Die Lösung, die automatische Adressensteuereinrichtung, leitet

809883/0988

-*-■■■- -v-D e.\g _BAD ORIGINAL

2823550

für den Bedienungsblock adressierte Speicherbefehle zu dem Sektor des .uingabe/Ausgabe-Anschlusses der Datenübertragungsleitungs-Steubrsinrichtung hin, dia zu dem betreffenden Zeitpunkt bedient v»ira, und Uingabe/Aucgabe-Befehle werden zu dem zu dem betreffenden Zeitpunkt bedienten Datenübertragungs-^ingabe/Ausgabe-Anschluij hin geleitet.

Bei ein-ar bevorzugton Auüführungsform weist die automatische Adressierungseinrichtung 32 folgende Komponenten auf:

Bauelement-Bezeichnung

Verknüpfungsglieder 38,39,41 SN7^HOO

Verknüpfungsglied 74-LSÜö

Inverter 36,60,61a,61b,61c,61d SK4H04

Verknüpfungsglied 48 74LS08

Registerzähler 44 SM74193

Flipflop 34 74H104

Schalter 52,56 745158

Decoder 42,58 SN74155

Bei diesen Bauelementen handelt es sicn um herkömmliche Bauelemente, wie sie beispielsweise von der Firma Texas Instruments Corporation hergestellt werden. Das Mikrocomputeroystem besteht aus folgenden Komponenten:

CPU 12 Intel 8080

Taktgenerator 14 - Intel 8224

Systemsteuereinrichtung 16 Intel 8228

Speichar 20 32mal Intel 8102A

Datenübertragungslc-itungs-

Steuoroinrichtung 22 Intel 8251

Durch die Erfindung ist also eine programmierbare Datenüb^rtragungs-Steueröinrichtung mit einem Mikrocomputersystem geschaffen, um Datenübertragungen zwisehen einem Datenübertragungs-Prozessor und einer Vielzahl von Eingabe/Ausgabe-

809883/0988

OFUGINM-

Anschlüssen des Mikrocomputersystems zu puffern und zu steuern, an denen Anschlüsse/^na^oräte direkt oder indirekt über digitale Datenübertragung slei tunken angescnlossen s-öxii mögen. Der einen wahlfreien Zugriff ermöglichende Speicher dts Mikrocomputersystems ist in blöcke von Cpuicüerplatzacressen unterteilt, in d.enen digitale Daten gespeichert worden können. Jiner dieser Blöcke ijb als Bedienungsblock festgelegt. Der Bedienungsblock ist seinerseits in otktoren unterteilt, und zwar beispielsweise in einen bekOor _oe eingäbe/Ausgabe-Anschlui3, an dem eine Datenübertragungslcitung angeschlossen ist. In jeden S~ktor des bedionungiüblockos können Daten eingeschrieben und Daten ausgelesen werden, wobei diese Daten eindeutig sind für die Bedienung eines vorgegebenen Datenübertragungs-iiingabe/iaisgabe-Anschluss^ sowio für ciie uatenübertragungsluitung und die an ci..-ni betreffenden Anschluß angeschlossenen Datenendgeräte, u&s Mikrocomputersystem der Steuereinrichtung ist mit einer automatischen Adressi^rungseinrichtune; versenen, die untexucr Steuerung ces inikrocoraputtrsysteras stent, uic cutomatische Adressierungseinrichtung leitet die für ölen adressierten Bedienungsblock adressierten Speicherbefehle zu dem Sektor des Bedienungsblocks hin, der dem Datcnübertragungs- ^ingabe/Ausgabe-Anschluß zugeordnet ist, der von dem Iiikrocomputersystem zu dem betreffenden Zeitpunkt bedient wird, indem die Adresse des bedienten Datenübertragungs-^ingabe/ Ausgabe-Anschlusses an die Stelle der Adresse tritt, die von dem Mikrocomputersystem an die Sektoradressenleitungen des Adreßbusses abgegeben wird. Die automatische Adressierungseinrichtung leitet in ein_cr entsprechenden "Weise x^ingabo/Ausgabe-Befehle von dem Mikrocomputersystem zu dem Datenübertragungs-iiingabe/Ausgabs-Änschluß nin, der von dem Mikrocomputersystem zu dem betreffenden Zeitpunkt bedient wird, indem die Adresse des bedienten Anschlusses an die Stelle der irgendeinen Eingabe/Ausgabe-Anscnluß bezeichnenden Adresse gesetzt wird, die an die Adressenleitungen des Mkcorcomputer sy stems abgegeben ist.

80988 3/0988 BAD ORiGiNAL

Claims

Patentansprüche

.j Programmierbare Datenübertragungs-bteiureinrichtung, dadurch ^'ck-jntiz&Lchnä t,

aaß ein tiikrocoiiiputersystcm mit einer ί-, ntraleinheit (12), einem einen v/'ihLfreien ^u^riiL -..riuci^iioh;muen speicher (2.0), ein-r »jystemsteuerfcinrichtung (l6), uatenübertragungs-^ingabj/Ausgabe-Anschlüssen (ii2a bio Zed), einüm (26), uinem iuir.-iSSwtibus (?Λ) mit cJek

sonioitvmgen (λ bis ^₁₁J und mit oinern oteuerbuü (ί-8) vo ι· j--; -· α e he η ist,

daß ein ßedienungsbiock (6)4) den .)peich.:r;j (2ü) für die Bedi«nun^- dex* botrüi'i'enien Datuniiber^ragunjs-uJingabe/AU gabü-AnachLUiifsei vorgesehen und in oektorun (bba, obü, ddc, b6d) untortüLLt ist, di^ j:iWi?iiiJ für einen ijatonübertragungü-ij'in^abe/iiUag'ibe-iUiiichiuß vorgesahen sind,

daß eine ilegistereinrichtuni, (44) vorgtisuhen ist, die die Adresse des durch den Ilikroprozessor (\c.) zu ix'g^nd binen gegebenen Zeitpunkt bedientt.n Da tenübertragungs- ^injabe/Ausgabe-Anschlüsses speichert, daß eine iJpeicherschaiteinrichtung (32) vorgesehen ist, die die in der Registers-inrichtung (44) gespeicherte Adresse an den ^peichex (c-O) ansteLLe dw Jektoradresse abgibt, divj /on der Z^ntiv-iLeinhoit (12) in dem B'ail an die 3;Jktoradr iss-nl-itungen abgegeben ist, daß die Adi'es.io eines Jp^icherplatz-s in liem ßedienungsblook (661 bis 66d) /on der Z^ntn!einheit (12) an dan Adi'essoubus (24) rib_ufgi;b-in ist, wobei das Mikrocomputer system denjenigen Dal ;nübei*tragungs-Iüngabe/ Ausg'abe-Anschluß bedient, less-ii Adresse in der betreffenden iligistereini^ichtung (44) gespeichert ist, daß eine Djcodiereinric htung (fjü) /oi'gooehen ist, die auf die ihr angeführten Adresöeiisigiiale eines Daten-

6 () 9 O 8 J / O ¹J Ö U

BAD ORIGINAL

übertragungs-^ingabe/Ausgabe-Anschiussts hin α ^ η j- in.^'- u adressierten üatenüb^i tragunga- iin^abc/Ausgabe-iinschLuü ausv/ählt, der mit dem Hikroeonputersysteni Ln LabenUbtrtragung zu bringen ist,

und daß ein« iJateriüberträgun^sLeitungs-ochaLtt-inr i.c.htung (f>6) vorgesehen ist, die die in der Ke^Lr, ü^r-;. LnrLchtung (Vi) t,e speicherte Adresse an dL.-j becoc-.Lt run.;:>· Einrichtung anato LLe der an die üxirusscriLoi tunken rl·.;;-; Adresseiibusos (k4) tturcn ciao E-iikroconiyutorsyste-m in U^m

tungs-i>teufjreinrichtuii£i abgibt, fiali das botreii-iuu wikrocoffiputürijyijtfiU denjenigen Uatunübertragun^:;- „üi- ;;iibe/AU{jgabii-An£jciiLui} bedient, (ies£;^f;n Adranno in ο^r betreft'üiidün ite-gisturüinrichtung (4Λ) gecojichert i^t .
2. Programmier bar-j üa tf.nübfcr tragungü-iituuaro inriclitun_£, ι; iiuiiun JatenüDor tr'u>_Jun_:iij-t^JiO ^os^or, :ladiu ch 5<ekenn^·-· iei) no_t,

dai'j oin MikiOcoinputüraystoiii mit o-iti^r Zentraiuinhoi t (Kj, einem einen v/yhifr iien Zugriff t.'rmcjglichendüu öpcicui.r (.^;)), f^jin«r Üystemüt-iitituini-L-litung (Ib), Datenübertr ;^un._:,:;- .Lngabe/Ausj;ab:>-*iir».aciiiiiijiJ Jii {.2.2a. biij P'I-d), deren Jt.-d; ^; in ■ Adresne bo.-.itf.t, iinum Uatenbua (2i>), t-iiiüiu Adi-^aoenbiiß (l--^z0 und einem Steuerbus (-b) ·/jrge.'^.-hun i:it, daU del* opeichtr (^O) uit wahLfrei'-.-.u Zugriff Ln BLo. i:.: (bba bis bbil) unter te Lit L^t, v/obeL ein be a tLnirutjr i;Li)ck .lea be trefft; ndan opeiuhers (LC)) füi' die Bedienung d^.r υ itenübertragung;5-_ingabe/imagab9-Aii£chlüsüe ,:ur Vei·- iiigung steht und wobei dei> betreffende bestimmt:; SpeicherbLock ein.; iilotkcuirj.sae besitzt und in Vektoren untt;rteilt ist, leien j^-der eine ijektoradi'enae bösitzt und t Lnern D.jtenuber'tragun^G-iJingabj/AuiS^ab J-AnschLm3 zu,,- ordnet Lst,

dai3 ο ine üe^L.j tu ν j LrirL.:htung (h-i) vorgesehen Lst, die eine iidreaa ä ;inoj Dat
Anachluaaea apt·ichert,

BAD ORIGINAL

_β Λ _

daij .Jchc.ltungseinrichtungen (4ϋ,4ΐ) vorgesehen sind, 'li'S die Regietorezurichtung (44) veranlassen, die Λάη.sä·:- desjenigen Datenübertragungs-j-angabe/Ausgabe- -•inschliiSEes zu speichern, der zu irgendeinem vorgegebenen Zeitpunkt von dem Mikroprozessor (1ö) bedient Vvi r u,

caJ uint- Speich^schalteimrichtung (52; vorgesehen ist, und d;.
3 Liohaltungseinrichtungen (54) vorgesehen sind, die die 3pjicherschalteinrichtung (52) veranlassen, die in der -tc-.gistereinrichtung (44) gespeicherte Adresse an citai Speicher (20) anstelle der an den iulr^ssenbus (24) abgegebenen Sektoradresse in dein FkII abzugeben, dsi3 divi an den Adressenbus (24) abgegebene ßlockadresse jene des betreffenden bestimmten Blockes ist und daf3 uus iiikrocokiputersysteiü (1b) denjenigen i-ingabe/Ausgabej-s.nschlul3 bedient, dessen Adresse in der Registereinrichtung (44) gespeichert ist.

Programmierbare Datenübertragungs-Steuereinrichtung für „inen iJatonübertragungs-Prozessor, dadurc]i gekennzeichnet»

dad ein i-Iikrocornputersysteu (18) mit einer Zentraleinheit (12), einem Speicher (20) mit wahlfreiem Zugriff, oinor 3ysternsteuereinrichtung (1G), mit Datenübertra- ^ungslcitungs-Steuereinrichtungen (32), deren jede eine .idresse besitzt, einem Datenbus (2b) einem Adressenuus (24) und einem Steuerbus (28) vorgesehen ist, <iaJ dir Speicher (20) mit wahlfreiem Zugriff in Blöcke (66a bis 66d) unterteilt ist, wobei ein bestimmter .block des betreffenden Speichers (20) für die Bedienung der Datenübertragungsleitungs-Steuereinrichtungen vorgesehen ist und wobei der betreffende Speiche rblock eine jdlockadresse aufweist und in Sektoren unterteilt ist, deren jeder eine Sektoradresse aufweist und einer Datenübertragungsleitungs-Steuereinrichtung zugeordnet ist,

& 03883/0988

BAD ORIGINAL

282955p

daij tine iiegistfreinrichtung (^4) vorgesehen int, dii. t--iiiü Adresse einer Datenübt-rti'ugungsleitungr-.'iteur r-Einrichtung speichert,

(xaii uchaltunrceinrichtunf-en (48) vorgesehen sind, die uie uegistereinrichtung (44) veranlassen, die Adresse der jenigen Dutenübertragungsleitungs-Steuereinrichtung zu speicnern, die zu dem jev/^iligen Zeitpunkt von dem microcomputer (16) bedient wird,

da*3 eine Speicherschalteinrichtung· (52) vorgccelien ist, üi ι-, die in dei Re^i^türeinrichtung (AA) gespeicherte Adresse an den Speicher (20) abgibt, daij eine -Uingabe/Auagabe-Decodi*,!'einrichtung (5tt) vorgesehen ist, die diejenige Datenübertragungslcitungs-Steutreinrichtung auszuv.'ählen gestattet, welche in eine Datenübertragung mit dem Datenbus (26) des Mikrocomputer-Systems (18) zu treten vermag,

daß eine üatonübertregungsleitungs-Schalteinrichtung (56) vorgesehen ist, die an die iJingabe/Ausgabs-Decodiersinrichtung (5ü) die in der Registereinrichtung (Uh) gespeicherte Adresse abzugeben vermag, und daß eine üchaitungseinrichtung ( A8 ) vorgesehen ist, die bei Bedienung derjenigen Datenübertragungsleitungs-Steuereinrichtung durch die Steuereinrichtung, deren Adresse in der Registereinrichtung (44) gespeichert ist, die Speicherschalteinrichtung veranlai3t, an den Speicher die in der Registereinrichtung (44) gespeicherte Adresse in dem Fall abzugeben, daß die an den Adressenbus (26) abgegebene Blockadresse die Adresse des betreffenden bestimmten Blockes ist, wobei die Datenübertragungsleitungs-Schalteinrichtung veranlaßt wird, die in der Registereinrichtung (44) gespeicherte Adresse an die iiingabe/Ausgabe-Decodiereinrichtung (58) abzugeben.
4. Programmierbare Datenübertragungs-Steuereinrichtung für einen Datenübertragungs-Prozessor, dadurch gekennzeichnet,

809883/0980

BAD ORIGINAL

dai3 ein !»likrocomputersystom (18) mit einer Zentraleinheit (12), eiiiüin opoichorplätze aufweisenden Speicher (20) mit wahlfreiem Zugriff, deren jeder Speicnerplatz eine Adresse besitzt, mit Datenübertragungsleitungs-Steuereinrichtungen, deren jede eine Adresse besitzt, mit einem Datenbus (26) zur übertragung von Daten zwischen den StouereixLrichtungen una der Zentraleinheit (12) sov/i- zwischen dem Speicher (20) und der Zentraleinheit (12), 3in«m Adresssnbuo (24) zur übertragung voxi Adressen von der Zentraleinheit (12) zu dem Speicher (20) und zu den uatenüuertragungsleitungö-Stfcuereinrichtungen sowie einem Steuerbus (28)vorgesehen ist, über den Signale an den Speicher und an die Leitungs-Steuereinrichtungen zum Zwecke der Steuerung der Aktivität des Speichers odar einer Leitungs-St&ucreinrichtung zu dem jeweiligen Zeitpunkt abgebbar sind, daJ ein bestimmter Speicherblock (66a bis 66d) aus einander benachbarten Speicherbereichen für die Bedienung der Datenübertragungoleitungs-Steuereinrichtuiiipn vorgesehen ist, wobei der betreffende bestimmte Speichsrblock in Sektoren unterteilt ist, deren jeder für aine Datenübertragungsleitungs-Steuereinrichtung vorgesehen ist,

dai3 Einrichtungen (44) vorgesehen sind, die die Adresse derjenigen Datenübertragungsleitungs-Steueru inrichtung speichern, die zum jeweiligen Zeitpunkt von dem Mikrocomputersystem (10) bedient wird, dai3 eine Speicherschal teinrichtung (52) vorgesehen ist, die an den Speicher (20) die gespeidierte Adresse einer Datenübertragungsleitungs-Steuereinrichtung

anstelle der an den Adressenbus (24) abgegebenen ■jöktoradressensignale in dem Fall abgibt, daß das Mikrocomputersystem (18) mit dem betreffenden bestimmten Speicherblock in Datenverbindung steht, dai3 eine Decodiereinrichtung (58) vorgesehen ist,

Ö09883/098Ö

BAD ORIGINAL

tiSi3 eine uaTermbertragungsie i rungs-::>cnaiteinrichturig (5ö) vorgesehen ist, die an dii betreffende uecodiereinrichtung (56) clio Adresse, welche in der die Adresse eirur Datenübertragungsleitungs~3teu<. reinrichtung speichernden Speichereinrichtung (44) gespeichert ist, anstelle dar an den .adressenbus abgegebenen Adresse e iner Datenübertrugungsleitungs-Steuereinrichtung in dem Fall abgibt, daß das i-iikrocomputersysteßi (1β) mit üincr uatenübertragungsleitungs-Steuereinrichtung in Jatenverbindung steht, daij die Decodiereinrichtung (>8; aui die inr zugoxührtcn Adresscnsi^nale hin bei Freigabe der iUu.v/cJiil der Liateriübsrtragungsleitungs-Steuereinrichtung mit dom i-Iikrocomputersystem (18) in Datenverbindung gelangt,

und daij eine ochaltungseinrichtung (bO) zur Freigabe der Lrc codier einrichtung (5ö) vorgesehen ist.

Programmierbare iiatenübertragungs-ÜteuüiO-inrichtung für einen Dat'-nübertragungs-Proressor, dadurch gekennzeichnet,

dai3 ein Hikrocomputersystem (18) mit einem zentralen Prozessormodul· (1b), einen 5p ei ehe platze aufweisenden Speicher (20) mit wahlfreiem Zugriff, deren jeder Cpoicherptatz eine Adresse besitzt, mit Datanübertragungs-j-iingabe/Ausgabe-Aiischlüssen, deren jeder eine Adresse besitze, rnit einem Datenbus (26), über den Daten zwischen den Datenübertragungs-Eingabe/Ausgabeanschlüssen und dem zentralen Prozessormodul (1ö) sowie zwischen dem zentralen ProzesF.ormodul (1β) und dem Speicher (20) übertragDar sind, mit einem Adressenbus (24), der Blockadressenleitungen und Sektoradressenleitungen für die übertragung von Adressen von dem zentralen Prozessormodul (18) zu dem Speicher (20) und zu den Datenübertragungs-v.ingabe/AiifJgabe-Anschlüssen und einem Steuerbus (28) vorgesehen /über den Steuersignale von dem zentralen Px'ozessormodul (18) an dt.·η

809883/098Ö

BAD ORIGINAL

ö.i-ii ch^r (;.G) Ujii an dj.·.: ..änj'abe/Aungabe-.'in ■o (;-■;;■. uir Ιίϊιι) «iugt.Mjoco¹ si::;i,

-.i; ;: -j-'i Jneich<?rb.look (boa b.i ;:- bbo) au;; i.in-Miuer be-Jii-.r.lib.'irto2j opt iciierDc reichen des Speichern (2ü) für die .Bedienung der D tenübertrajungs-.iingabe/Ausgabe- -i.iinchlUcce {'ZU. bi^ L-:^d) vorgesehen j at, wobei dar l.-itr.:-Ji\:n(Jv. o^^icnorbiocl: in .Jctenübertre guugyi^itau._.^-.j-jU1 cr--n u;)'Ui tui" t iöt, Ui. j..v..ilo iLir einen ..j- tcn'ib^>-i"trai-uj\_i3.'_J-_J.iji.;--b.:/iiⁱJt_i^i'tJc-_J-_in:"Jt:_iiluri {Z.n Dia £20; . civ c ■_ j ri.:n ainü,

,"-ij οIiTi lio^ititereinrichtung (-'i^) vorjecuhon ist, v/elchc-

_.":bj-.iiic<-;hlusucG zv speichern vermag, der zum jev^eilijoii Z-ii:punkt von der. i-likrocomputersystern (1ö) bedient Y.ird,

Ίί-3 -^iivi Spaich.'Ji-i-olialtc-inrichtunif (p;^;0 vorgesehen ist, i.i-. an dan 3p:,iciijr (20) die in der Rc^iotereinrichi.aiMj (,'*-'·) güGpeicnert^ ^ures^e aufteile der on den . ..r-'rcunouG (L^) in rtem !''all abgegebenen SektoradreGcc iii--_fj"iiit, daij der r-jntralo Prozessorinociui (13) mit dem .Jp ei ei ίο r (LO) in Datc-nvjrbindung sxehi und dai3 die ;-n ai·.- Jlcck^oroo^^nleituiig· d^jj Adre^sjnbuosos (2^) ■ ■b_o3gubenen Blockadre^se den betreffenden Gpeicherelo ck be ζ - i cime t,

ώί .ine jjfcodiereinricntung (5o) vorgesenen ist, (ia.j ein jJGtenübarti'agungsleitungs-Schalter (36) vorge-,üo'iin i,:;t, dei¹ an die !^codiereinrichtung (!3B) die in der .i.3glstelleinrichtung (AA) gespeichorte Adresse anstelle der an den Adrccsenbtis (2A) abgegebenen Adres-Gi^: .-ine s JJatenübei-tragungs-^ingabe/Ausge be-Anschlüsse s in dem Fall abgibt, daß der betreffende Prozessormodul (1b; uit irgendeinem der Datenübertragungs-üingabe/Ausjabti-Anschlüsso in üatenverbindung steht, -itiii die Decodiereinrichtung (58) bei Freigabe auf die ihr zugeführte Adresse hin denjenigen Datenübertragungs iäingabo/i₁Uogabe-An3chlu3, dessen Adresse ihr zugeführt

Ö09883/09 8Ö

BAD ORIGINAL

worden ist, für einen Datenaustausch mit dem datenbus {26) auswählt,

und daj eine Schaltungseinrichtung (60) vorgesehen ist, die die Decodiereinrichtung (53) freizugeben gcctattct.

iiikrocoinputersystem mit einem zentralen Prozessormodul, einem Speicherplätze besitzenden Speicner mit wahlfreiem /Oi^riff, dessen jeder Speicherplatz eine Adresse besitzt, wobei cie Speicherplätze in Blöcken organisiert sind, von denen zumindest ein Block in η Sektoren unterteilt ist, wobei η eine ganze Zahl ist, die größer ist als 1, mit einem Datenbus, mit einem Adressenbus, der Blockadressenleitungsn und Sektoradressenleitungen aufweist, mit einem Steuerbus und mit einer Vielzahl von Mngabe/Ausgabe-Datenübortragungsanschlüssen, deren maximale Anzahl gleich η ist, insbesondere für die Verwendung in einer programmierbaren Datenübertragungs-Steuereinrichtung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet,
daß ein Zählerregister (44) vorgesehen ist, dai3 eine Schaltungseinrichtung ( ^2) vorgesehen ist, die auf von dem zentralen Prozessormodul (18) erzeugte Signale hin das Zählerregister (44) veranlaßt, die Adresse eines Sektors eines Blockes von Speicherplätzen in dem Speicher (20) zu speichern, daß ein 1-aus-2-Auswahlschalter (52) vorgesehen ist, daß eine Schaltungseinrichtung (48 ) vorgesehen ist, die das Ausgangssignal des Zählerregisters (44) an den betreffenden Auswahlschalter abgibt, daß eine Schaltungseinrichtung vorgesehen ist, die die an die Sektoradressenleitungen des Adressenbusses (24)

abgegebenen Sektoradressensignale an den 1-aus-2-Auswahlschalter (52 ) abzugeben vermag, deß eine Freigabeschaltungseinrichtung vorgesehen ist, die auf durch den Steuermodul erzeugte Signale hin ein

809883/0988

i?reigabc signal arzaugt,

daß üiiis Verknüpfung^· inrichtunj 3 in oektorfreigabc-Giuial zu arzaugun ve rna^,,

claij cine dchaltun jaaüu'lc titnng an die uloalcadreüsanleitunken de a Adrosaenbuso-J (ΐ'Ό cir^gub^na tslockadrij;jonoi_t:n:ii 3 u:a die /crknUpturigji.-Lririoiitung absugjben

dad cino .JuhaL tun^scinrichtunj uaj, uircn vlL- b'roigabejcri.-i.ltun^ijjinriciitun^ .jrz-.uj,t:. i''r^ LjubuüL^nui an di^ '/i-i-iaiüpfungsuinrichfcunr ab^uj-b^n v-nnaj, aa.3 jinc ijchal tunjsoinrichtuni; voi'^öüohsn i:jfc, die das uurch di-j V-jrknüpfungauj.nri.Ciituii.'i ürzuufjtc ."jektor-Freitraboji^nai an den 1-au:3-2-MU;wuhlüc]:ialtcr abzumühen vermag, \,^robc3i die be fcrc-fiünut, Vür'knapfung je inrichtung ihr üaktorfrci^abo'si^nai ix. dew L''aLi erzeugt, dai3 dan batroff^nde FrcL^abSGircnaL ck.r L-'rci^abeeinrichtung vorhatiden i^t und da.j dij t'ii di^- hiock'ulroacenleitungen abj'j^bciioii i)Lüokadr·. ■_j.juüiijnti Le djn batrefTenden be- ^timatari üiock ba^eiolm^ii,

und da.j durch da:; ijüc torfrü Lgab jiji^n.ii. dar 1-auo-L-AiiüwalilfichaLtei' varaniaßt wird, du.· in dom Zähiorregister (4'ί) goüpe j chiivlcu Adr&asenüi_t,riaiej on den Jpeicher (20) anatoLLü der an die üek turMdi'üiiüunici tunken des Adraj^-r buü3C-ü (2h) durch den zentralen Prozeüaoriaodul (18) abgegebenen ,'jektoradresjiiii.jignale abzugeben.

f. ijyat^ii nacii Anupnich 6, dadurch gekenuZ^ichne t, dai3 ein ZY.^reit'-r"l-aus-i:-Auiiwahl.jcliai.tur (^lj6) vorgeüchen ist, daij eine üchaj. tun^^einriuhtun^ d'in l-'re igabeaignal an den zweiten Scha Lter abzugeben vermag, daß eine ijchaLtungaeinriclitung dun AUogangiJaignal des /.ahle ν r<: c/iti k.ivx an den zweiten ;.>chaL ter abzugeben voruiag,

daij ein.; iJcliaL tungueiiu-ich tun_L; die an die Lingabe/AusiUiijciiLu.jadreaaenL-'i tung.m de;j iidruijijunbuanes {dh)

Ö O 3 Ö 8 :j / O ¹J O Ö

BAD ORIGINAL

282955Q

abgegebenen ijin^abs/j/a^abe-AnschLuijcidrossensi^nali, an den zv.^reit-:;n Scha Lter abzugeben vermag, da.j ein ^in^^r!b'.j/ALU-■,abc-buGouLr {'j^ ) vorlesen; η Li. L, da*j t;Ln---- Jchi.-a.tunjj.:;^ Lnrichtung zur Abgabe dea Λΐΐί^Γη^ί.;-nifjll?· j.ii ClOiJ. L'VVi; L t.t;ll .jOii: j. tt ί S in doii ,Lu^^cxüil/ Au J. ,cibo — iJf-Cociei' (^uJ TOr^6ö'.iifcti Li: t, v/ob^j. c.cjr be trt. ιϊ.<- ndo ;ν.υί-tü uuhc.lt;-:;· da.; iuic^i'ii^ci.i^na L ujs iJitii.". rrc^Lo te i'£j ('t't) an den .^Lar/Ar-i/mi^^bc-Uz·c^-.^v (^-ü) in dom FaLi cbai ,;!i ;■. ji α ta 11 -:; t, ci.aü da ^ ti-6i_oi'bc;;i._Jtial von acr /r'-'L^ab-jt-cu'.·. icun^.^oinri cn tunr ^vv^.ugt v.hr ,

und (i-iii üLihj uciiaL tung^u Lni'i ciitiint, vor^cehon L^.t, i;Lr· an üinc-r Afir^iuianlc; Ltutn; ε.η_έ;ί-. junLüo^cn Lr.t und ^lLt. -in

LftiCCKUir {'jö) ao^ibt, da ν -jLil Uhi^-i.j.i^./ohLsL^nc· L nr^vU^t, i.iit d'.iLiSiiii riiii'ü derji ni-jc i^iuj'-'u^/.'.wj.^'-bc~rMijziil\i:j ''UlwühLbar Let, ctur mit aer.i ^y._.ttiü Ln iiatvnvorbindun^ je-Lan;;t.

üysteu nach Ancprucii Y, dad.urcii , ,^kennzeiLctirio t, aaü li flt-Loii fjiiK- Pot;;n^ von 2 iüt.

Π O O B O i / ü ί) 8 8

BAD ORIGINAL