DE2702586C3

DE2702586C3 - Schaltungsanordnung zum Steuern des Speicherzugriffs bei einem Rechner

Info

Publication number: DE2702586C3
Application number: DE19772702586
Authority: DE
Inventors: Detlev Dipl.- Ing. 7014 Kornwestheim Hornburger; Dietrich Dr.-Ing. 7000 Stuttgart Illi
Original assignee: Standard Elektrik Lorenz AG
Current assignee: Alcatel Lucent Deutschland AG
Priority date: 1977-01-22
Filing date: 1977-01-22
Publication date: 1979-07-05
Also published as: AU3164077A; DE2702586A1; FR2378313A1; DE2702586B2; BE863099R

Description

Die Erfindung betrifft eine Schaltungsanordnung für einen Rechner, insbesondere einen Mikroprozessor, bei der zur Verringerung der Speicherzugriffszeit während des Abarbeitens eines Befehls schon der nächste Befehl bereitgestellt wird.

Eine derartige Schaltungsanordnung ist aus der amerikanischen Patentschrift 31 62 841 bekannt Die bekannte Schaltungsanordnung verwendet Befehlszähler, die eine Vielzahl von Zählvorgängen ausfuhren, wobei jeder Zählvorgang einen Befehl einheitlicher Länge ergibt und den Zählerstand um ein festgelegtes inkrement erhöht. Während der Abarbeitung alter Befehle werden schon neue bereitgestellt so daß die Zeit, die zum Bereitstellen der Befehle notwendig ist nicht mehr in die Verarbeitungszeit einfließt Dabei darf die Bereitstellungszeit die Verarbeitungszeit nicht Übersteigen.

Die Befehlslänge muß aufgrund des festgelegten fnkrements stets gleich sein.

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung der eingangs genannten Art so auszubilden, daß mit ihr Befehle unterschiedlicher Länge verarbeitet werden können.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß zur Verarbeitung von Befehlen unterschiedlicher Länge ( = Anzahl der Befehlswörter pro Befehl) ein rechnerexterner Programmzähler vorgesehen ist, der ein paralleles Auslesen von m Befehlswörtern aus einem Speicher in ein Register einer Positioniereinrichtung üteuert, daß mit der Positioniereinrichtung ein Befehlsdecoder verbunden ist, der aus dem in dem ersten Speicherplatz des Registers enthaltenen Befehlswort die Länge des jeweils in den vorderen Speicherplätzen des Registers anstehenden nächsten Befehls erkennt und daß der Ausgang des Befehlsdecoders mit einer Steuerschaltung verbunden ist die die Obergabe des Befehls von der Positioniereinrichtung in einen Zwischenspeicher und anhand der gespeicherten decodierten Befehlslänge die Positionierung des jeweils in den hinteren Speicherplätzen des Registers enthaltenen Obernächsten Befehls steuert während der Rechner den

so im Zwischenspeicher stehenden Befehl abarbeitet.

Durch die Verwendung eines externen Programmzählers ergibt sich der Vorteil, daß im Rechner ein sonst zur Programmzählung zu verwendendes Register beispielsweise zur Erweiterung des Arbeitsregisters zur Verfügung steht. Außerdem entfallen die zum Erhöhen und Ausgeben der Zählung notwendigen Befehle, so daß ein zusätzlicher Zeitgewinn entsteht.

Vorteilhafte Weiterbildungen der Erfindung sind aus den Unteransprüchen 2 bis 9 ersichtlich.

Nachfolgend werden anhand der Zeichnungen Ausfuhrungsbeispiele der Erfindung beschrieben. Es zeigt

Fig. I ein Blockschaltbild des Rechners mit einem Schieberegister zum Positionieren der Befehlswörter und

Fig. 2 ein Schaltbild mit einem Multiplexer und einem Register anstelle des in Fig. 1 verwendeten Schieberegisters.

Zunächst wird anhand Fig, J die Steuerung eines Speicherzugriffs for einen Makrozyklus innerhalb des Programmablaufes geschrieben. Es wird angenommen, daß der Makrozyklus einen Befehl mit einer Länge von drei Wörtern umfaßt

Eine Steuerschaltung SSveranlaß über Leitung ÜLzu Beginn des Makrozyklus, daß der Inhalt der letzten drei Speicherplätze eines Schieberegisters SÄ in einer Positioniereinrichtung PE parallel in drei Speicherplätze eines Zwischenspeichers ZS übertragen wird. Jeder Speicherplatz kann ein 8-Bit-breites Befehlswort, also ein Byte, speichern, so daß ein 3-Byte-langer Befehl für den Makroprozessor μΡ zur Abarbeitung zur Verfügung steht Die Zahl m der Speicherplätze des Zwischenspeichers ZS ist so gewählt daß der längste vorkommende Befehl — hier sind es drei Bytes — bereitgestellt werden kann.

Während der Mikroprozessor μΡ den im Zwischenspeicher ZS stehenden Befehl abarbeitet wird bereits der nächstfolgende Befehl, dessen Befehlswörter weiter links im Schieberegister SR stehen, positioniert: mit drei Schiebeisnpiilsen 'über Leitung PL werden alle Befehlswörter im Schieberegister SR ganz nach rechts geschoben. Der folgende Befehl kann dann in der beschriebenen Weise in den Zwischenspeicher ZS aufgenommen werden, wenn es sich wieder um einen drei Wörter langen Befehl handelt

Gemäß dem angewandten Befehlscode ist in dem Wort das im Schieberegister SR ganz rechts steht eine Information über die Länge des Befehls enthalten. Der Ausgang des ganz rechts befindlichen Speicherplatzes des Schieberregisters SÄ ist mit einem Befehlsdecoder BD verbunden, der nach Eintreffen eines neuen Wortes in diesem Speicherplatz Kenntnis über die Länge des Befehls erhält der bis zu drei Wörtern lang sein kann. Diese Information gelangt mit zwei Bits in die Steuerschaltung SS, die damit vorbereitet ist die Obergabe einer bestimmten Anzahl der drei ganz rechts stehenden Wörter entsprechend der Wortlänge des Befehls in den Zwischenspeicher ZS zu steuern. Die Übergabe erfolgt sobald die Steuerschaltung SS auf Leitung ST vom Mikroprozessor μΡ, nachdem dieser den alten Befehl abgearbeitet hat ein entsprechendes Signal empfängt

Angemerkt sein, daß die Anzahl von Schiebeimpulsen, die die Steuerschaltung SS zur Positionierung eines neuen Befehls ausgeben muß, aus fern gespeicherten Decodierresultat des alten Befehls bestimmt wird.

Es könnte aber auch so oft geschoben werden, b<s die Steuerschaltung SS ein neues Decodierresultat aus dem Befehlsdecoder BD empfangt

Das Laden des Schieberegisters SR geschieht über 8-Bit-Datefcleitungen DL aus einem Speicher SP₁ der vier Blöcke B1-B4 enthält Jeder Block gibt ein Byte aus, wenn der Speicher vom Programmzähler PZ über eine 14-Bit-Adreßleitung SL adressiert wird, so daß vier Bytes in das Schieberegister SR geladen werden.

Der Programmzähler PZ enthält einen Adressierungszähler A, der für die Adressierung des Speichers SP sorgt wobei er erhöht wird und einen Bytezähler B, der mit jedem Schiebeimpuls von der Steuerschaltung SS erhöht wird. Wenn der Bytezähler B viermal erhöht worden ist sind die linken vier Speicherplätze des Schieberegisters SR unbesetzt, und der Bytezähler B aktiviert den Adressierungszähler A. Somit wird «ermieden, daß im Schieberegister SR Lücken entstehen.

Im folgenden wird i/.genommen, daß der letzte

Speicherplatz des Schieberegisters SR einer? Sprungbefehl enthält wovon die Steuerschaltung SS vom Befehlsdecoder BD Kenntnis erhält wie schon beschrieben, Nach Obertragen in den Zwischenspeicher ZS findet der Mikroprozessor /tPnun in den beiden linken Speicherplätzen des Zwischenspeichers ZS zwei 8-Bit-Adressen vor, die bei einem Sprungbefehl regelmäßig in diesen Speicherplätzen enthalten sind. Die 16 Adreßbits werden vom Mikroprozessor μΡ gelesen und über

ίο Adreßausgabeleitungen AA in den Programmzähler PZ geleitet wo die 14 höchstwertigen Bits beide Zähler A und B überschreiben und die beiden niederwertigsten Bits der Steuerschaltung SS zugeführt werden, um von dort die Taktgabe für das Schieberegister SÄ zu steuern, die nach der Adressierung des Speicherblockes SP aktiviert wird, so daß die vier in das Schieberegister SÄ

gelesenen Bytes durch vier Schiebetakte zur Übergabe in den Zwischenspeicher ZSpositioniert werden.

Unterbrechungen im Programm werden in gleicher Weise wie Sprünge behandelt

Wenn der Sprungbefehl besagt daß nach dessen Abarbeitung die Fortsetzung des Programms mit der alten Adresse erfolgen soll, so üoernimmt der Mikroprozessor μΡ aus dem Programmzähler PZ die letzte Programmadresse auf Leitung RL, bevor er den Programmzähler PZmit den genannten 14 höchstwertigen Adreßbits überschreibt Nach Abarbeitung des Sprungbefehls wird die zuvor über Leitung RL übernommene Programmadresse als Rücksprungadres-

jo se auf Adreßausgabeleitung AA ausgegeben.

Fig.2 zeigt eine gegenüber Fig. 1 abgewandelte Positioniereinrichtung. Anstelle des Schieberegisters SÄ mit acht Speicherplätzen ist ein Pufferspeicher PS mit sieben Speicherplätzen getreten, der in gleicher Weise wie das Schieberegister SÄ aus dem Speicher SP geladen wird. Die Übergabe des in den rechten drei Speicherplätzen stehenden Befehls in den Zwischenspeicher ZSgeschieht auch in gleicher Weise.
Das Positionieren wird mit einem Multiplexer MUX ausgeführt Zur Veranschaulichung kann man sich den Multiplexer aus drei vierstufigen Drehwählern aufgebaut denken. Jeder Dreharm ist mit einer der drei rechten Speicherplätze des Pufferspeichers PS verbunden, wobei der Dreharm entsprechend seiner Einsleilung, die über die Positionierleitung PL von der Steuerschaltung SS erfolgt, mit einer der vier linken Speicherplätzen des Pufferspeichers verbunden wird. Nach Einstellen der drei Dreharme, von denen nur einer dargestellt ist, erfolgt die Umspeicherung von drei Bytes von links nach rechts.

Das Positionieren mit dem Multiplexer geschieht immer in zwei Schritten (Einstellen, Umspeichern) während bei der Schiebemethode bis zu vier Schritte notwendig sein können. Ein Zeitgewinn hinsichtlich der Gesamtverarbeitungszeit ist jedoch mit der Multiplex-Methode nicht möglich, da ein viermaliges Schieben weniger Zeit als ein Verarbeitungsschritt im Mikroprozessor /iPbenötigt.
benötigt

Anstelle des ScMebeverfahrens und des Multiplexers können die Befehlswörter auch mit Hilfe von »Tri-State-Speichern« positioniert werden. Hierunter versteht man einen Speicherbaustein, der an seiren Klemmen drei Zustände annehmen kann: low (L), high (H) und hochohmig. Mit den Zuständen oder Signalpegeln »L« und »H« werden Signale ζ B. an eine Sammelschiene abgegeben, während der Zustand »hochohmig« zum Empfang von Signalen aus der Sammelschiene dient.

Hierzu 2 Blatt Zeichnungen

Claims

Patentansprüche:

J, Schaltungsanordnung for einen Rechner, insbesondere einen Mikroprozessor, bei der zur Verringerung der Speicherzugriffszeit während des Abarbeitens eines Befehls schon der nächste Befehl bereitgestellt wird, dadurch gekennzeichnet, daß zur Verarbeitung von Befehlen unterschiedlicher Länge (= Anzahl der Befehlswörter pro Befehl) ein rechnerexterner Programnizähler (PZ) vorgesehen ist, der ein paralleles Auslesen von m Befehlswörtern aus einem Speicher (SP) in ein Register (SR, PS) einer Positioniereinrichtung (PE) steuert, daß mit der Positionierungseinrichtung ein Befehlsdecoder (BD) verbunden ist, der aus dem in dem ersten Speicherplatz des Registers (SR) enthaltenen Befehlswort die Länge des jeweils in den vorderen Speicherplätzen des Registers (SR) anstehenden nächsten Befehls erkannt, und daß der Ausgang des Befehlsdecoders mit einer Steuerschaltung (SS) verbunden ist, die die Obergabe des Befehls von der Positioniereinrichtung in einen Zwischenspeicher ZS) und anhand der gespeicherten decodierten Befehlslänge die Positionierung des jeweils in den hinteren Speicherplätzen des Registers (SR) enthaltenen übernächsten Befehls steuert, während der Rechner (μP) den im Zwischenspeicher stehenden Befehl abarbeitet
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Speicher (SP) aus m Speicherblöcken (Bl-B4) gebildet ist, wobei m mindestens se groß wie die höchste in einem Befeh! enthaltene Zahl η von Befehlswörtern ist, daß die Register der Positioniereinrichtung PE) wenigstens m plus π Speicherplätzen ufed der Zwischenspeicher (ZS) π Speicherplätze enthält, wobei jeder Speicherplatz ein Befehlswort speichern kann.
3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß der Programmzähler (PZ) vom Rechner (μΡ) gesetzt werden kann.
4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß der Programmzähler (PZ) einen Adressierungszähler (A) und einen Wortzähler (B) enthält und daß der Stand des Adressierungszähiers bei jedem Auslesen aus dem Speicher (SP) und der Stand des Wortzählers bei jedem in der Positioniereinrichtung (PE) positionierten Wort erhöht wird.
5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß der Programmzähler (PZ) immer dann das Auslesen aus dem Speicher (SP) bewirkt, wenn der Wortzähler (B) um ir. erhöht worden ist
6. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet daß das Register der Positioniereinrichtung (PE)ein Schieberegister (SR)IsI.
7. Schaltungsanordnung nach Anspruch 6, dadurch gekennzeichnet, daß das Schieberegister (SR) 2 ■ m Speicherplätze hat
8. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet daß die Positioniereinrichtung (PE) einen Multiplexer (MUX) enthält, der schaltbare Verbindungen von den m zu den η Speicherplätzen des Registers herstellt
9. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß die Positioniereinrichtung Tri-State-Speicher enthält