DE2702586A1 - Schaltungsanordnung zur steuerung des speicherzugriffs fuer einen rechner - Google Patents
Schaltungsanordnung zur steuerung des speicherzugriffs fuer einen rechnerInfo
- Publication number
- DE2702586A1 DE2702586A1 DE19772702586 DE2702586A DE2702586A1 DE 2702586 A1 DE2702586 A1 DE 2702586A1 DE 19772702586 DE19772702586 DE 19772702586 DE 2702586 A DE2702586 A DE 2702586A DE 2702586 A1 DE2702586 A1 DE 2702586A1
- Authority
- DE
- Germany
- Prior art keywords
- command
- memory
- positioning device
- circuit arrangement
- arrangement according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims description 35
- 238000011161 development Methods 0.000 description 4
- 230000018109 developmental process Effects 0.000 description 4
- LGAILEFNHXWAJP-BMEPFDOTSA-N macrocycle Chemical compound N([C@H]1[C@@H](C)CC)C(=O)C(N=2)=CSC=2CNC(=O)C(=C(O2)C)N=C2[C@H]([C@@H](C)CC)NC(=O)C2=CSC1=N2 LGAILEFNHXWAJP-BMEPFDOTSA-N 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 101100062780 Mus musculus Dclk1 gene Proteins 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3818—Decoding for concurrent execution
- G06F9/382—Pipelined decoding, e.g. using predecoding
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
- G06F9/30149—Instruction analysis, e.g. decoding, instruction word fields of variable length instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
- G06F9/30149—Instruction analysis, e.g. decoding, instruction word fields of variable length instructions
- G06F9/30152—Determining start or end of instruction; determining instruction length
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
- G06F9/321—Program or instruction counter, e.g. incrementing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3802—Instruction prefetching
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Advance Control (AREA)
- Executing Machine-Instructions (AREA)
Description
STANDARD ELEKTRIK LORENZ
AKTIENGESELLSCHAFT
AKTIENGESELLSCHAFT
Stuttgart
D.Illi-D.Hornburger 9-1
Schaltungsanordnung zur Steuerung des Speicherzugriffs für einen Rechner
Die Erfindung betrifft eine Schaltungsanordnung für einen Rechner, bei der zur Verringerung der Speicherzugriffszeit
während der Abarbeitung eines Befehls schon der nächste Befehl bereitgestellt wird, insbesondere
für einen Mikroprozessor.
Eine derartige Schaltungsanordnung ist schon aus der amerikanischen Patentschrift 3 162 8Ί1 bekannt. Die
bekannte Schaltungsanordnung verwendet Befehlszähler, die eine Vielzahl von Zählvorgängen ausführen, wobei
jeder Zählvorgang einen Befehl einheitlicher Länge ergibt und den Zählerstand um ein festgelegtes Inkrement
erhöht. Während der Abarbeitung alter Befehle werden schon neue bereitgestellt, so daß die Zeit, die zum
Bereitstellen der Befehle notwendig ist, nicht mehr in die Verarbeitungszeit einfließt. Dabei darf die Bereit·
Stellungszeit die Verarbeitungszeit nicht übersteigen.
22.12.1976
Sa/Mr .
Sa/Mr .
809830/0264
D.Illi-D.Hornburger 9-1
Die Befehlslänge muß aufgrund des festgelegten Inkremetits
stets gleich sein.
Die Aufgabe der Schaltungsanordnung nach der Erfindung be f-telit darin, die Verarbeitung von Befehlen zu steuern.
Die Aufgabe wird dadurch gelöst, daß zur Verarbeitung von Befehlen unterschiedlicher Länge (=Anzahl der Befehlswörter)
ein rechnerexterner Frogrammzähler vorgesehen ist, der ein paralleles Auslesen von m Befehlswörtern
aus einem Speicher in ein Register einer Positioniereinrichtung steuert, daß mit der Positioniereinrichtung
ein Befehlsdecoder verbunden ist, der die Länge des nächsten Befehls erkennt, und daß der Ausgang des Befehlsdecoders
mit einer Steuerschaltung verbunden ist, die die übergabe des Befehls von der Positioniereinrichtung
in einen Zwischenspeicher und die Positionierung des übernächsten Befehls steuert, wobei der Rechner den im
Zwischenspeicher stehenden Befehl abarbeitet. Durch die Verwendung eines externen Programmzählers ergibt sich
der Vorteil, daß im Rechner ein sonst zur Programmzählung zu verwendendes Register beispielsweise zur Erweiterung
des Arbeitsregisters verfügbar wird. Außerdem entfallen die zum Erhöhen und Ausgeben der Zählung notwendigen
Befehle, so daß ein zusätzlicher Zeitgewinn entsteht.
Eine Weiterbildung der Erfindung sieht vor, daß der Speicher aus m Speicherblöcken gebildet ist, wobei m
mindestens so groß wie die höchste in einem Befehl enthaltene Zahl η von Befehlswörtern ist, daß die Register
der Positioniereinrichtung wenigstens m plus η Sp'dclK'rpl/
und der Zwischenspeicher η Speicherplätze enthält, wobei jeder z ein Iiefohlswort speiclioTn kann. Eine r.o aufge-
809830/0264
U.Illi-D.Hornburger 9-1
geteilte Anordnung voneinander unabhängiger, ineinandergreifend und fallweise zusammenarbeitend gesteuerter
Speicher gestattet es, drei aufeinanderfolgende, unterschiedlich lange Befehle so zu verschachtelt daß der
Au(wand an Steuermitteln gering bleibt und die vorhandenen
Speicherplätze optimal genutzt werden können.
Eine andere Weiterbildung der Erfindung sieht vor, daß der Programmzähler vom Rechner gesetzt werden kann. Auf
diese Weise kann ein festgelegter Programmablauf zugunsten
eines Unterbrechungsprogramms oder Programmsprunges verlassen werden.
Eine andere Weiterbildung, die vorsieht, daß der Programmzähler einen Adressierungszähler und einen Wortzähler
enthält, daß der Stand des Adressierungszählers bei jedem Auslesen aus dem Speicher und der Stand des
Wortzählers bei jedem in der Positioniereinrichtung positionierten Wort erhöht wird, vermeidet, daß zwischen
dem positionierten Befehl und den hinzukommenden Befehlswörtern Stufen des Registers leerbleiben.
Andere Weiterbildungen können den restlichen Unteransprüchen
entnommen werden.
Die Erfindung wird nachfolgend anhand von in Zeichnungen dargestellten Ausführungsbeispielen näher beschrieben. Es
zeigen:
Fig.l ein Blockschaltbild des Rechners mit einem Schieberegister
zum Positionieren der Befehlswörter und
8 0 9830/0264
ORlGJNAL INSPECTED
27Ü
S.Llli-D.Hornburger 9-1
Fig.2 ein Schaltbild mit einem Multiplexer und einem
Register anstelle des in FIg.1 verwendeten Schieberegisters.
Zunächst wird anhind Fig.1 die Steuerung eines Speicherzugriffs
für einen Makroyzklus innerhalb des ProgrammabLaufes
geschrieben. Es wird angenommen, daß der Makrozyklus einen Befehl mit einer Länge von drei Wörtern
umfaßt.
Eine Steuerschaltung SS veranlaßt über Leitung UL zu Beginn des Makrozyklusses, daß der Inhalt der letzten drei
Speicherplätze eines Schieberegisters SR in einer Positionier·
einrichtung PE parallel in drei Speicherplätze eines Zwischenspeichers ZS übertragen wird. Jeder Speicherplatz
kann ein 8-Bit-breites Befehlswort, also ein Byte, speichern,
so daß ein 3~Byte-langer Befehl für den Makroprozessor ,uP
zur Abarbeitung zur Verfügung steht. Die Zahl m der Speicherplätze des Zwischenspeichers ZS ist so gewählt, daß der
längste vorkommende Befehl - hier sind es drei Bytes bereitgestellt werden kann.
Während der Mikroprozessor ,uP den im Zwischenspeicher ZS
stellenden Befehl abarbeitet, wird bereits der nächst folgende Befehl, dessen Befehlswörter weiter links im Schieberegister
SR stehen, positioniert: mit drei Schiebeimpu1 Gen
über Leitung PT werden alle Befehlswörter im Schieberegister SR ganz nach rechts geschoben. Der folgende Befehl kann
dann in der beschriebenen Weise in den Zwischenspeicher ZS aufgenommen werden, wenn es sich wieder um einen drei
Wörter langen Befehl handelt.
809830/0264
ORIGINAL INSPECTED
2702386
D.llli-D.Hornburger 9-1
Gemäß dem angewandten Befehlscode ist in dem Wort, das im Schieberegister SR ganz rechts
steht, eine Information über die Länge des Befehls enthalten. Der Ausgang des ganz rechts befindlichen Speicherplatzes de3 Schieberegisters SR ist mit einem Befehlsdecoder BD verbunden, der nach Eintreffen eine3 neuen
Wortes in diesem Speicherplatz Kenntnis über die liüißc des
Befehls erhält, der bis zu drei Wörtern lang sein kann. Diese Information gelangt mit zwei Bits in die Steuerschaltung
SS, die damit vorbereitet ist, die übergabe einer bestimmten Anzahl der drei ganz rechts stehenden
Wörter entsprechend der Wortlänge des Befehls in den Zwischenspeicher ZS zu steuern. Die übergabe erfolgt,
sobald die Steuerschaltung SS auf Leitung ST vom Mikroprozessor liP , nachdem dieser den alten Befehl abgearbeitet
hat, ein entsprechendes Signal empfängt.
Angemerkt sei, daß die Anzahl von Schiebeimpulsen, die die Steuerschaltung SS zur Positionierung eines
neuen Befehls ausgeben muß, aus dem gespeicherten De-(!odierresultat
des alten Befehls bestimmt wird.
Ea könnte aber auch so oft geschoben werden, bis die
Steuerschaltung SS ein neues Decodierr^sultat aus dem
Befehlsdecoder BD empfängt.
Das Laden des Schieberegsiters SR geschieht über 8-Bit-Datenleitungen
DL aus einem Speicher SP, der vier Blöcke Bl-B1I enthält. Jeder Block gibt ein Byte aus,
wenn der Speicher vom Programmzähler PZ über eine I1I-Bit-Adreßleitung
AL adressiert w.ird, so daß vier Bytes in das Schieberegister SR geladen werden.
809830/02B4
D.llli-D.Hornburger 9-1
Dor Programmzähler PZ enthält einen Adressierungszähler
Λ, der für die Adressierung des Speichers SP sorgt, wobei er erhöht wird und einen Bytezähler B, der mit jedem
Schiebeimpuls von der Steuerschaltung SS erhöht wird.
Wenn der Bytezählor B viermal erhöht worden ist, sind
die linken vier Speicherplätze de:; Schieberegisters I'H unlm-Hetzt,
und der Bytezähler B aktiviert den Adressierungsr.ähler
Λ. Somit wird vermieden, daß im Schieberegister
GH Lücken entstehen.
Jm folgenden wird angenommen, daß der letzte Speicherplatz des
Schieberegisters! SH einen Sprungbefehl enthält, wovon die Steuerschaltung SS vom Befehlsdecoder BD Kenntnis
erhält, wie schon beschrieben. Nach übertragen in den
Zwischenspeicher Zi? findet der Mikroprozessor ,uP nun
in den beiden linken Speicherplätzen d»?r>
Zwischenspeicher:; ZS
zwei O-Bit-Adressen vor, die bei einem Sprungbefehl
regelmäßig in dienen i'peirlieiplätzen enthalten sind.Die IG AdrefJ-bits
werden vom Mikroprozessor ,uP gelesen und (Jber
Adreßausgabeleitungen ΛΛ in den Progi'ammzähler PZ geleitet,
wo die 1'< höchstwertigen Bits beide Zähler Λ
und B überschreiben und die beiden niederwertigsten Bits
der Steuerschaltung SS zugeführt werden, um von dort die Ta kl: gäbe i'i'ir da« Schieberegister SP zu steuern, die nach
der Adressierung den Spnicherblockes SP aktiviert wird,
so daß die vier in das Schieberegister SR gelesenen Bytes durch vier Schiebetakte zur übergabe in den
Zwischenspeicher ZS positioniert werden.
Unterbrechungen im Programm werden in gleicher Weise wie Sprünge behandelt.
Wenn der Sprungbefehl besagt, daß nach dessen Abarbeitung die Fortsetzung de;; Programms mit der alten Adresse er-
809830/0264
ORIGINAL WSPEGTED
2702S86
D.XlIi-D.Hornburger 9-1
folgen soll, so übernimmt der Mikroprozessor n? aus dem
Programmzähler PZ die letzte Programmadresse auf Leitung HL., bevor er den Programmzähler PZ mit den genannten l'l
höchstwertigen Adreßbits überschreibt. Nach Abarbeitung des Sprungbefehls wird die zuvor über Leitung HL übernommene
Programmadresse als RUcksprungadresse auf Adrei.'.-ausgabeleitung
AA ausgegeben.
Fig.2 zeigt eine gegenüber Pig.l abgewandelte Positionieren
einrichtung. Anstelle des Schieberegisters mit acht Speicherplätzen ist ein Pufferspeicher PS mit sieben Speicheiplätzen getreten,
der in gleicher Weise wie das Schieberegister SR aus dem Speicher SP geladen wird. Die übergabe des in den rechten drei
Speicherplätzen stehenden Befehls in den Zwischenspeicher ZS
geschieht auch in gleicher Weise.
Das Positionieren wird mit einem Multiplexer MUX ausgeführt. Zur Veranschaulichung kann man sich den Multiplexer
aus drei vierstufigen Drehwählern aufgebaut denken. Jeder. Dreharm ist mit einer der drei rechten Speicherplätze des Pufferspeichers
PS verbunden, wobei der Droharm entsprechend seiner Einstellung, die über die Positionierleitung PL
von der Steuerschaltung SS erfolgt, mit einer der vier linken Speicherplätzen des Pufferapeichoru verbunden wird. Nach
Einstellen der drei Dreharme, von denen nur einer dargestellt ist, erfolgt die Umspeicherung von drei Bytes von
links nach rechts.
Das Positionieren mit dem Multiplexer geschieht immer in zwei Schritten (Einstellen, Umspeichern) während bei der
Schiebemethode bis zu vier Schritte notwendig sein können. Ein Zeitgewinn hinsichtlich der Gesamtverarbeitungszeit
809830/0264 ORIGINAL INSPECTSO
AO
D.Illi-D.Hornburger 9-1
ist jedoch mit der Multiplex-Methode nicht möglich, da ein
viermaliges Schieben weniger Zeit als ein Verarbe itunp.r.-schritt
im Mikroprozessor .uP benötigt.
Aiifinnerkt sei, daß das Positionieren auch mit einer Tri-Si.ito-Speicheranordnung
ausführbar ist.
9 Patentansprüche
2 Blatt Zeichnungen
2 Blatt Zeichnungen
809830/0264 ORiGiNAL /NSPECTEO
-ΛΛ-
L e e r s e i t e
Claims (1)
- D.XlIi-D.Hornburger 9-1Patentansprüche1. Schaltungsanordnung für einen Rechner, bei der zur Verringerung der Speicherzugriffszeit während der Abarbeitung eines Befehls schon der nächste Befehl bereitgestellt wird, insbesondere für einen Mikroprozessor, dadurch gekennzeichnet, daß zur Verarbeitung von Befehlen unterschiedlicher Länge (=Anzahl Befehlswörter) ein rechnerexternor Trogrammzähler (PZ) vorgesehen ist, der ein paralleles
Auslesen von m Befehlswörtern aus einem Speicher (SP) in ein Register (SR, PS) einer Positioniereinrichtung (PE)
steuert, daß mit der Positioniereinrichtung ein Befehlsdecoder (BD) verbunden ist, der die Länge des nächsten
Befehls erkennt, und daß der Ausgang des Befehlsdecoders mit einer Steuerschaltung (SS) verbunden ist, die die Übergabe des Befehls von der Positioniereinrichtung in einen Zwischenspeicher (ZS) und die Positionierung des übernächsten Befehls steuert, wobei der Rechner ( ajP) den im Zwischenspeicher stehenden Befehl abarbeitet.2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Speicher (SP) aus m Speicherblöcken (Β1-ΒΊ) gebildet ist, wobei m mindestens so groß wie die höchste in einem Befehl enthaltene Zahl η von Befehlswörtern ist, daß die Register der Positioniereinrichtung (PE) wenigstens m plus η Speicherplätze und der Zwischenspeicher (ZS) η Speiclierplätze enthält, wobei jeder Speicherplatz ein Befehlswort speichern kann.K,3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß der Programmzähler (PZ) vom Rechner ( ajP) gesetzt werden kann.809830/0264 "'"ORlQlNAL INSPECTED27Ü2586D.Illi-D.Hornburger 9-1*J. Sclialtungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß der Programmzähler (PZ) einen Adressierungszähler (A) und einen Wortzähler (B) enthält, daß der Stand des Adressierungszählers bei jedem Auslesen aus dem Speicher (SP) und der Stand des Wortzählers bei jedem in der Positioniereinrichtung (PE) positionierten Wort erhöht wird.5. Schaltungsanordnung nach Anspruch k, dadurch gekennzeichnet, daß der Programmzähler (PZ) immer dann das Auslesen aus dem Speicher bewirkt, wenn der Wortzähler (B) um m erhöht worden ist.6. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß das Register der Positioniereinrichtung (PE) ein Schieberegister (SR) ist.7. Sclialtungsanordnung nach Anspruch 6, dadurch gekennzeichnet, daß das Schieberegister (SR) 2 m Speicherplätze hat·.8. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß die Positioniereinrichtung (PE) einen Multiplexer (MUX) enthält, der schaltbare Verbindungen von den m zu den η Speicherplätze des Registers herstellt.9· Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß die Positioniereinrichtung Tri-State-Speicher enthält.809830/026A
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19772702586 DE2702586C3 (de) | 1977-01-22 | 1977-01-22 | Schaltungsanordnung zum Steuern des Speicherzugriffs bei einem Rechner |
AU31640/77A AU3164077A (en) | 1977-01-22 | 1977-12-15 | Computer instruction control arrangement |
FR7801069A FR2378313A1 (fr) | 1977-01-22 | 1978-01-16 | Circuit de commande d'acces a une memoire de calculateur |
BE2056624A BE863099R (fr) | 1977-01-22 | 1978-01-20 | Dispositif de commande d'acces en memoire pour microprocesseur |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19772702586 DE2702586C3 (de) | 1977-01-22 | 1977-01-22 | Schaltungsanordnung zum Steuern des Speicherzugriffs bei einem Rechner |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2702586A1 true DE2702586A1 (de) | 1978-07-27 |
DE2702586B2 DE2702586B2 (de) | 1978-11-02 |
DE2702586C3 DE2702586C3 (de) | 1979-07-05 |
Family
ID=5999288
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19772702586 Expired DE2702586C3 (de) | 1977-01-22 | 1977-01-22 | Schaltungsanordnung zum Steuern des Speicherzugriffs bei einem Rechner |
Country Status (4)
Country | Link |
---|---|
AU (1) | AU3164077A (de) |
BE (1) | BE863099R (de) |
DE (1) | DE2702586C3 (de) |
FR (1) | FR2378313A1 (de) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0776917B2 (ja) * | 1984-12-29 | 1995-08-16 | ソニー株式会社 | マイクロコンピユ−タ |
DE3642994C2 (de) * | 1985-12-21 | 1997-12-11 | Aeg Schneider Automation Gmbh | Verfahren und Anordnung zur Steuerung der in einem bestimmten Zeitraum von einem Mikroprozessor oder Mikrocomputer mit einem festgelegten Befehlssatz durch aufeinanderfolgende Abarbeitung von Befehlen verarbeitbaren Daten |
US5115496A (en) * | 1988-01-26 | 1992-05-19 | Nec Corporation | Queue device capable of quickly transferring a digital signal unit of a word length different from a single word length |
JP2779557B2 (ja) * | 1991-07-09 | 1998-07-23 | 三菱電機株式会社 | 並列演算処理装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3162841A (en) * | 1961-11-14 | 1964-12-22 | Ibm | Instruction counter system |
DE2557787C2 (de) * | 1975-12-22 | 1982-09-09 | Siemens AG, 1000 Berlin und 8000 München | Vorausladeeinrichtung zum mikroprogrammierten und verdeckten Bereitstellen von Maschinenbefehlen unterschiedlichen Formats in einem Prozessor eines datenverarbeitenden Systems |
-
1977
- 1977-01-22 DE DE19772702586 patent/DE2702586C3/de not_active Expired
- 1977-12-15 AU AU31640/77A patent/AU3164077A/en active Pending
-
1978
- 1978-01-16 FR FR7801069A patent/FR2378313A1/fr not_active Withdrawn
- 1978-01-20 BE BE2056624A patent/BE863099R/xx active
Also Published As
Publication number | Publication date |
---|---|
AU3164077A (en) | 1979-06-21 |
FR2378313A1 (fr) | 1978-08-18 |
DE2702586B2 (de) | 1978-11-02 |
DE2702586C3 (de) | 1979-07-05 |
BE863099R (fr) | 1978-07-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3855274T2 (de) | Botschafts-Fifo-Puffersteuergerät | |
DE69521113T2 (de) | Vorrichtung und Verfahren zur Stromversorgungsausfallbeständige Aktualisierung eines Flash-EEPROM-Speichers | |
DE69834739T2 (de) | Ausgleichen von daten die zwischen verschiedenen leitern fliessen die auf unterschiedlichen frequenzen operieren | |
DE3909896C2 (de) | ||
DE2902060C2 (de) | Anordnung zum Steuern von Datenübertragungen zwischen einem Hauptspeicher und Eingabe/Ausgabe-Einheiten | |
DE2725718A1 (de) | Verarbeitungssystem mit mehreren virtuellen adressenraeumen | |
DE2500721A1 (de) | Sekundaerspeicher fuer datenverarbeitungssysteme | |
DE1956604A1 (de) | Datenverarbeitungsanlage mit einem Speichersystem | |
DE2432608C3 (de) | Speicheranordnung fur eine Datenverarbeitungseinrichtung | |
DE3015875A1 (de) | Speicherzugriffssystem und verfahren fuer einen zugriff zu einem digitalen speichersystem | |
DE69119149T2 (de) | Struktur zur direkten Speicher-zu-Speicher-Übertragung | |
DE3911721C2 (de) | ||
DE3043100A1 (de) | Datenprozessor mit datenkorrekturfunktion | |
DE19526008A1 (de) | Vertikal partitionierter, primärer Befehls-Cache-Speicher | |
DE68924883T2 (de) | Mikroprozessor mit Befehlspipeline. | |
EP1079307B1 (de) | Verfahren zum Betrieb eines Speichersystems sowie Speichersystem | |
DE1922304A1 (de) | Datenspeichersteuergeraet | |
DE3333366A1 (de) | Aufloesungsnetzwerk fuer zuletzt erfolgte benutzungen | |
DE2517170C2 (de) | Schaltungsanordnung zum Unterbrechen des Programmablaufs in Datenverarbeitungsanlagen mit mehreren Ansteuereinrichtungen von Sekundärspeichern und dergleichen Speichereinheiten mit sequentiellem Zugriff | |
DE2702586A1 (de) | Schaltungsanordnung zur steuerung des speicherzugriffs fuer einen rechner | |
DE2609698C2 (de) | Elektronischer Rechner | |
DE69422018T2 (de) | Schnittstellenvorrichtung | |
DE2710436C2 (de) | Datenverarbeitungseinrichtung | |
DE10059006B4 (de) | Verfahren und System zur sicheren Verwaltung von Dateien in nichtflüchtigen Speichern | |
DE1499286B2 (de) | Datenbearbeitungsanlage |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAP | Request for examination filed | ||
OD | Request for examination | ||
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |