DE1956604A1 - Datenverarbeitungsanlage mit einem Speichersystem - Google Patents

Description

IBM Deutschland Internationale Büro-Maschinen Gesellschaft mbH

Böblingen, 7. November 1969 lw-rz

Anmelderin: ' International Business "Machines

Corporation, Armonk, N.Y. 10 504

Amtliches Aktenzeichen: Neuanmeldung

Aktenzeichen der Anmelderin: Docket PO 968 041

Datenverarbeitungsanlage mit einem Speichersystem

Die Erfindung betrifft eine Datenverarbeitungsanlage mit einem langsamen Hauptspeicher großer Kapazität und einem schnellen. Pufferspeicher kleiner Kapazität, welche über Sammelleitungen untereinander und mit einer zentralen Verarbeitungseinheit, sowie über Kanäle mit Eingangs-Ausgangseinheiten verbunden sind, wobei Übertragungen von Wortblocks zwischen dem Hauptspeicher und dem Pufferspeicher stattfinden.

In einer derartigen Datenverarbeitungsanlage ruft die zentrale Verarbeitungseinheit die gebrauchten Daten vom schnellen Speicher, dem sogenannten Pufferspeicher oder Arbeitsspeicher ab. Durch die niedrige Zugriffszeit dieses schnellen Pufferspeichers wird «ine hohe Verarbeitungsgeschwindigkeit erreicht. Die niedrige Zugriffs zeit kann jedoch nur bei Speichern relativ kleiner Kapazität erzielt werden. Infolgedessen müssen öfters Datenworte oder Wortblocks zwischen dem Hauptspeicher und dem Pufferspeicher übertragen werden» Es muß also eine Einrichtung vorgesehen werden, die angibt, ^welc^^e _n^°£ij^bM^ck$ <f i^cil im Pufferspeicher befinden.

Für die Übertragung von Wortblocks innerhalb des Hauptspeichers ist bereits vorgeschlagen worden, einen Assoziativspeicher zur Adressenzuordnung zu benützen (IBM Technical Disclosure Buletin April 1966, Seiten 1511 bis 1514). Ein derartiger Speicher und die damit verbundenen Einrichtungen sind jedoch sehr aufwendig und teuer.

Der Erfindung liegt daher die Aufgabe zugrunde, in einer Datenverarbeitungsanlage der oben geschilderten Art, Einrichtungen vorzusehen, welche auf einfacheWeise bei. minimaler Anzahl von Blockübertragungen einen direkten und raschen Zugriff der zentralen Verarbeitungseinheit zum Pufferspeicher ermöglichen. Hierzu ist die Erfindung gekennzeichnet durch die Kombination der folgenden Merkmale: -

a) der Hauptspeicher ist in Gruppen von Wortblocks unterteilt,

b) der Pufferspeicher ist in eine gleiche Anzahl von Gruppen von Wortblocks unterteilt, wobei jedoch die Anzahl der Wortblocks in einer Gruppe im Pufferspeicher niedriger ist als im Hauptspeicher,

c) es ist ein Datenverteilungsspeicher vorgesehen, der für jede Blockspeicherstelle im Pufferspeicher eine Blockbezeichnung speichert,

d) es ist ein Vergleicher vorgesehen, der bei einer Speicheranförderung der zentralen Verarbeitungseinheit die Adresse des angeforderten Blocks mit den im Datenverteilungsspeicher gespeicherten Blockbezeichnungen vergleicht und bei Nichtübereinstimmung ein Signal abgibt, das eine Übertragungsoperation

Docket PO 968 041 008824/1795

des angeforderten Blockes vom Hauptspeicher zum Pufferspeicher ftUSlöSt.

Nach einer weiteren vorteilhaften Ausbildung gestattet die Erfindung eine überlappende Arbeitsweise bei der Übertragung von Wortblocks, wodurch eine wesentliche Anzahl von Maschinenzyklen eingespart werden kann. Diese vorteilhafte Ausbildung ist dadurch gekennzeichnet, daß aufeinanderfolgend® Abrufanforderungen in verschiedene Obertragungsadressenregister (TAR) eingeschrieben werden, daß die Adressen aufeinanderfolgender Wörter von einem Zähler auf die Hauptspeicheradressensammelleitung (MSAB) gegeben werden, daß die vom Hauptspeicher ausgelesene Information auf eine AusgangsSammelleitung gegeben wird, und daß ein überlapptes Auslesen dadurch erreicht wird, daß die Adressen aufeinanderfolgender Worte in den zwei abgerufenen Slocks nacheinander auf die Adressensaafielieitung (MSAB) gegeben Werken, jedoch bereits vor den Ende dieser Adresseazuführung an den Hauptspeicher mit dem Auslesen der Informationen aus de* Hauptspeicher auf dl* Aus gangs saauae !leitung (SBO) begonnen wird.

Docket PO 968 041 009824/1795

Die Erfindung wird anhand der Zeichnungen näher erläutert. Es zeigt:

Fig. 1 Eine Datenverarbeitungsanlage in der die vorliegende Erfindung Verwendung finden kann,

Fig. 2 die Adressenbits»Anordnung des Speichersystems,

Fig. 3 die Unterteilung des Hauptspeichers und des Puffer- ψ Speichers,

Fig. 4 die Anordnungen der Fig. 4a und 4b, welche die

wichtigsten Einheiten sowie die Daten und Adresspfade in der Speichersteuerung und im Speichersystem zeigen,

Fig. S den Inhalt der Obertragungsadressenregister TAR in Fig. 4a,

Fig. 6 ein Zeitdiagraam der Datenübertragung von Pufferspeicher zur Zentraleinheit,

Fig. 7 das Zeitdiagraam einer Vielfaeh-Ausleseoperation mit überlappender Übertragung der Datenblocks·

Docket PO 968 041 - 00 9 824/1795

- 5 Allgemeine Beschreibung

Fig. 1 zeigt eine Datenverarbeitungsanlage in der die vorliegende Erfindung Verwendung finden kann. In der in Fig. 1 gezeigten Datenverarbeitungsanlage ist eine Speichersteuerung (SCU) 30 enthalten, welche den Zugriff zum Speichersystem durch die zentrale Verarbeitungseinheit (Zentraleinheit, CPE 31), sowie durch Kanäle 32 und Eingangs/Ausgangseinheiten 33 steuert. Das Speichersystem umfasst einen Magnetkern«Hauptspeicher (MS) 34 und einen Pufferspeicher (BS) 35 mit Hochgeschwindigkeits-Schaltkreisen.

Die Zentraleinheit 31 enthält eine Befehlseinheit oder I-Einheit und eine Ausführungseinheit oder Ε-Einheit, welche in eine Gleitkomma Einheit (FLPU) und eine Festkomma Einheit (FXPU) unterteilt ist. Die Zentraleinheit 31 bestimmt den grundlegenden Maschinenzyklus und damit die Zeit- und Arbeits- . Verhältnisse des Systems. Gestützt auf ein hohes Maß an Gleichzeitigkeit, Überlappung und Pufferung versucht das System einen Befehl pro Maschinenzyklus auszuführen. Die I-Einheit steuert das Abrufen von Befehlen und Operanden vom Speichersystem indem sie geeignete Anforderungen an die Steuerung 30 sendet.

Befehle werden in der I-Einheit gepuffert und von dort nacheinander ausgegeben. Die Befehle werden in der -!-Bin-

Docket PO 968 041 0 0 9 8 2 4/1795

heit dekodiert. Teilentschlüsselte Befehle werden von der I-Einheit zur FXPU und FLPU-Einheit übertragen und die I-Einheit sendet auch Zugriffsanforderungen zu der Steuerung SCU 30, wenn so eine Anforderung im Befehl enthalten ist.

Die Speichersteuerung 30 steuert den Zugriff zum Speichersystem und enthält zu diesem Zwecke Vorangsschaltungen und Steuerschaltungen. Zu Beginn werden alle Informationen in den Hauptspeicher 34 gebracht und am Anfang eines Programmes werden Informationsgruppen, d.h. Befehle und Daten, in den Pufferspeicher 35 übertragen. Der Hauptspeicher 34 hat einen Speicherzyklus von 13 Maschinenzyklen und eine Zugriffszeit von 10 Maschinenzyklen, während die effektive Zugriffszeit zum Pufferspeicher 35 drei Maschinenzyklen beträgt. Während der Ausführung eines Programms finden von der Zentraleinheit 31 hauptsächlich Zugriffe zum Pufferspeicher 35 statt und es wird hierdurch eine hohe Verarbeitungsgeschwindigkeit erreicht. Andererseits bietet der Pufferspeicher 35 der Zentraleinheit 31 eine Speicherkapazität an, die praktisch gleich der Kapazität des Hauptspeichers 34 ist.

Beispielsweise wird angenommen, daß der Hauptspeicher eine Speicherkapazität von 524.288 Worten zu 72 Bits hat. Hierzu ist der Hauptspeicher in 32 Grundspeichermoduln (BSM) unterteilt, welche zwei 16-fach verzahnte Serien bilden. Jeder Grundspeichermodul hat eine Kapazität von 16.384 Worten.

Docket PO 968 041 ° ° ^{9 8} 24/1795

Fig. 2 zeigt die Bitverteilung bei der Adressierung des Speichersystem. Die Adresse besteht aus 19 Adressenbits 10-28. Bit 10 gibt an, welche von den zwei Serien adressiert wird, Bit 25-28 identifizieren den Grundspeichersodul und Bits 11-24 definieren eine BSM Wortadresse, d.h. die Adresse eines gegebenen Wortes in Grundspeicheraodul BSM. Da sich die BSM Adresse am niederen Wertende der Adresse befindet, ist es deutlich, daß aufeinanderfolgende Wort-Speicherplitze sich in verschiedenen Grundspeicheraoduln BSM befinden und so ein Verzahnungsfaktor von 16 erzielt wird.

Wie aus Fig. 2 und 3 ersichtlich ist, können die Adressenbits auch in einer anderen Weise betrachtet werden. Man kann sich vorstellen, daß der Hauptspeicher 34 in 64 Gruppen von 1.024 Blöcken zu 8 Worten unterteilt ist. Bits 20-25 geben die Gruppenadresse, Bits 26-28 ergeben die Stelle eines Wortes innerhalb eines Blocks und die Bits 10-19 identifizieren einen bestirnten Block innerhalb einer Gruppe. Zu dieser Blockangabe dient ein Blockbezeichner BLOCK-ID. Der Pufferspeicher 35 ist ein Hochgeschwindigkeitsspeicher ait wahlfreiem Zugriff und einer Kapazität von 2.048 Worten zu 72 Bits. Die tatsächliche Puffer-Zykluszeit ist gleich eines Maschinenzyklus und in dieser Zeit kOnnen Daten in eines bestirnten Speicherplatz eingeschrieben oder aus diese» Speicherplatz ausgelesen werden. Die effektive Pufferzugriffszeit ist jedoch wie bereits

Docket PO 968 041 00 9824/1795

195660A

oben bemerkt, drei Maschinenzyklen lang, da vor dem tatsächlichen Zugriff erst festgestellt werden muss, ob sich die gesuchte Information wirklich im Pufferspeicher befindet. Das Auslesen erfolgt nicht zerstörend. Zur Adressierung des Speichers 35 sind 11 Bits notwendig. Bits 20-28 der Adresse (Fig. 2) bilden eine Teiladresse eines Speicherwortes zu der noch zwei Bits B1 und B2 hinzugefügt werden, die dynamisch erzeugt werden, wenn der Pufferspeicher ge-P braucht wird und den Pufferspeicher in vier Segmente 0-3 von 64 Blocks unterteilen.

Der Speicher 35 ist funktionell unterteilt in 64 Gruppen, gegeben durch die Bits 20-25, zu vier Blocks, gegeben durch die zwei dynamischen Adressenbits B1 B2, wobei jeder Block aus acht Worten besteht und ein Wort definiert wird durch die Bits 26-28. Es ist deutlich, daß zwischen den Speichern 34 und 35 eine derartige Beziehung besteht, daß zu bestimmten Gruppen im Hauptspeicher 34 bestirnte Gruppen im Pufferspeicher 35 entsprechen. Innerhalb einer gegebenen Gruppe kann jeder Block im Hauptspeicher in einen der vier Blöcke im Pufferspeicher 35 geschrieben werden. In entsprechenden Blöcken nehmen die Worte die gleiche Stellung ein. Weiteres wird daran erinnert, daß durch die Verzahnung der Hauptspeichermoduln die entsprechenden Worte in einem gegebenen Block

Docket PO 968 041 0 0 9 8 2 4/1795

- 9i in verschiedenen Grundspeichermoduln BSM gespeichert sind.

Bei der Übertragung werden die Worte in den Pufferspeicher 35 serienweise in Blöcken zu acht Worten eingeschrieben. Wenn das erste Wort eines Blockes in den Pufferspeicher eingeschrieben wird, wird sein Blockbezeichner auch in einen entsprechenden Wortspeicherplatz im Datenverteilungsspeicher DD 37 eingeschrieben. Der Datenverteilungsspeicher 37 besteht aus vier unabhängigen Speichern mit wahlfreiem Zugriff DD O - DD 3, wobei jeder der vier Speicher eine Kapazität aufweist von 64 Worten zu 11 Bits. Die Wortplätze 0-63 werden durch die Gruppenadresse (Fig. 2) adressiert, so daß jeder Wortplatz im Speicher 37 einem verschiedenen Block im Pufferspeicher 35 entspricht. Der Speicher 37 ist ein Hochgeschwindigkeitsspeicher mit zerstörungsfreier Auslesung. Während eines Speicherzugriffes startet die Gruppenadresse eines auszulesenden Wortes das Auslesen von vier Blockbezeichnern vom Speicher 37, die mit dem Blockbezeichner des auszulesenden Wortes verglichen werden um feststellen zu können» ob sich das betreffende Wort im Speicher 35 befindet oder nicht. Zusätzlich zur Speicherung des 10-Bit-Blockhezeichners enthält jedes Wort im Datenverteilungsspeicher 37 ein Gültigkeitsbit V, das gesetzt wird, wenn ein neuer Blockbezeichner in den betreffenden Block geschrieben wird* Während einer Einspeicheroperaticn von einem Kanal aus

000824/179

Ducket PO 968 041

wird das Gültigkeitsbit des betreffenden Biockbereichners im Speicher 37 zurückgestellt oder unwirksam gemacht, wenn sich die betreffende adressierte Information auch im Pufferspeicher 35 befindet, so daß hierauf folgende Anforderungen von der Zentraleinheit 31, die sich auf den gleichen Speicherplatz beziehen, im Falle einer Einspeicheroperation zum Hauptspeicher geleitet würden, oder im Falle einer Abrufanforderung die Übertragung eines Blocks von Worten zum Pufferspeicher auslösen würden.

Weiters ist für das Speichersystem ein Reihenfolgespeicher (CA) 38 vorgesehen. Der Speicher 38 ist ein Speicher mit wahlfreiem Zugriff und zerstörungsfreier Auslesung, welcher 64 Wortplätze aufweist, die durch die Gruppenadresse adressiert werden. Jeder Wortplatz weist sechs Bits auf. Jedesmal wenn ein Wort vom betreffenden Block im Pufferspeicher 35 geholt wird, wird das diesem Block entsprechende Wort im Reihenfolgespeicher 38 überschrieben, um die Reihenfolge anzugeben, in der die Blöcke im Pufferspeicher 35 benützt werden. Hierzu sind sechs Bits nötig. Diese Bits werden zu Beginn gebraucht, um den Pufferspeicher 35 zu füllen und hierauf das Auswechseln eines Blockes zu steuern, wenn ein neuer Block zum Pufferspeicher 35 übertragen wird.

Docket PO 968 041 009824/1795

Wenn eine bestirnte Gruppe la Speicher 35 gefüllt wird und ein neuer Block übertragen wird, dann wird der vier- jüngste Block ersetzt, wie es das betreffende Wort ia Speicher 38 angibt.

Es soll beaerkt werden, daß die Speicherausaaße des Pufferspeichers 35 und seine funktionelle Unterteilung nicht kritisch sind. Die oben beschriebene Unterteilung des Pufferspeichers 35 wurde so gewählt, daß sich ein günstiges Kosten/Leistungsverhfiltnis ergibt. Hätte der Pufferspeicher 35 eine größere Block- oder Wortkapazität,so wurde seine Effektivität nicht in des Maße wachsen, wie die Kosten wachsen würden. Andererseits würde eine Verminderung des Kapazität des Pufferspeichers 35 seine Leistungsfähigkeit relativ stark vermindern, ohne la gleichen Verhältnis die Kosten zu senken. Für die gegebene Größe des Pufferspeichers 35 ist die Aufteilung in 64 Gruppen zu vier Blöcken vorteilhaft, da hierdurch die Speicherung von einer verhältnisaässig großen Anzahl von auseinanderliegenden Gruppen von Informationen möglich wird bei ainiaaler Anzahl von Blockübertragungen und -Ersetzungen. Auch innerhalb einer Gruppe kann die Leistung nicht wesentlich erhöht werden, wenn man mehr als vier Blöcke vorsieht, wobei jedoch die Verminderung dieser Anzahl von vier Blöcken eine Erhöhung der Anzahl von

Docket PO 968 041 0 0 9 8 2 Λ / 1 7 9 5

Blockübertragungen stark erhöhen würde und die Leistungsfähigkeit beeinträchtigen würde.

Bei Beginn eines Programmes fordert die Zentraleinheit Befehle und Daten an, und es werden Wortblocks in den Pufferspeicher 35 geschrieben. Das Beginnwort jedes übertragenen Blocks wird zu der Zentraleinheit gesendet während die übrigen Worte im Pufferspeicher 35 während ^ aufeinanderfolgender Maschinenzyklen gespeichert werden«, Wenn ein Wort vom Pufferspeicher 35 geholt wird, wird das entsprechende Wort im Reihenfolgespeicher aufdatiert. Wenn eine Anforderung von der Zentraleinheit zu der Speichersteuerung gesendet wird, verursacht die Gruppenadresse des adressierten Wortes das Auslesen von vier Worten, die der bestimmten auszulesenden Gruppe entsprechen aus dem Datenverteilungsspeicher 37 und diese vier Worte werden mit dem Blockbezeichner ID des adressierten Wortes verglichen. Ein erfolgreicher Vergleich zeigt an, daß sich das adressierte Wort im Pufferspeicher 35 befindet und das Vergleichssignal wird dazu benutzt die zwei dynamischen Adressenbits BI und B2 der Pufferspeicherwortadresse zu erzeugen. Die soait gebildete Pufferspeicherwortadresse wird zu» Pufferspeicher 35 Übertragen. Das geholte Wort wird der Zentraleinheit drei Maschinenzyklen nach Erhalt des Anforderungssignals zugeleitet.

Docket PO 968 041 009824/1795

Wenn während des Auslesens aus dem Datenverteilungsspeicher 37 kein Signal erzeugt wird, das einen erfolgreichen Vergleich anzeigt, wird das Anforderungssignal zwischengespeichert und eine Blockübertragunsoperation ausgelöst. Hierzu, finden Zugriffe zum Hauptspeicher 34 statt und die acht Worte des betreffenden Blocks werden seriell ausgelesen· Es wird daran erinnert, daß während einer solchen Blockübertragung die Hauptspeicherzykluszeit 13 Maschinenzyklen beträgt und daß die Daten am Ende des 10. Zyklus verfügbar werden, d. h. während des 11. Zyklus. Auf diese Weise entsteht eine Verzögerung von 11 Zyklen bevor die Worte vom Hauptspeicher 34 zum Pufferspeicher 35 und zur Zentraleinheit 31 übertragen sind. Während dieses Intervalls können andere Anforderungen, welche auf die beschriebene Anforderung folgen, die die Übertragungsoperation ausgelöst hat, erhalten und ausgeführt werden. Auch können während dieser Zeit zusätzliche Auslese- oder Einspeicheranforderungen dem Pufferspeicher zugeführt werden. Sollte eine Ausleseanforderung ein Wort betreffen, welches sich nicht im Pufferspeicher befindet, dann wird hierduch eine zweite Übertragungsoperation ausgelöst. Wenn diese zweite Anforderung einen Hauptspeichermodul BSM betrifft, welcher verschieden ist von dem in der ersten Anforderung, dann kann dieser Speichermodul ausgewählt werden, sobald

Docket PO 968 041 009824/1795

Signale zur ersten Gruppe gesendet werden. Auf diese Art wird eine Überlappung in der Auswahl der betreffenden Moduln und die Übertragung von Daten von anderen Grundspeichermoduln zum Pufferspeicher 35 und zur Zentraleinheit 31 erreicht.

Wie bereits oben bemerkt, werden Einspeicher- und Ausleseanforderungen, welche von den Kanälen 32 stammen, zum Hauptspeicher 34 übertragen. Durch eine Kanalausleseanforderung wird das adressierte Wort direkt vom Hauptspeicher 34 zum Kanal 32 übertragen. Durch eine Kanaleinspeicheranforderung wird der betreffende Block ungültig gemacht, indem das betreffende Gültigkeitsbit im Datenverteilungsspeicher 37 zurückgestellt wird, wenn der Block der die Adresse enthält in die eingespeichert werden soll im Pufferspeicher 35 enthalten ist.

Die Erfindung kann wie folgt zusammengefaßt werden: ) Der Hauptspeicher ist in eine Anzahl von Gruppen von Wortblocks unterteilt. Ebenso enthält der Pufferspeicher eine Anzahl von Gruppen von Wortblocks, worin jede Gruppe einer verschiedenen Gruppe im Hauptspeicher entspricht und worin die Anzahl der Blocks relativ klein ist im Vergleich zu der Anzahl der Blocks in einer Gruppe im Hauptspeicher. Die Wortblocks im Hauptspeicher können durch einen Blockbezeichner identifiziert werden. Wenn ein Wortblock in den Pufferspeicher geladen wird, wird sein Blockbezeichner in einen getrennten

Docket PO 968 041 009824/17S5

1956504 - is -

Hochgeschwindigkeitsspeicher eingeschrieben, wobei die Adresse der Gruppe, welche den betreffenden Block enthält, dazu benutzt wird, diesen getrennten Datenverteilungsspeicher anzusteuern. Bei einer Abruf anf orderung werden aus diesen Speicher die Blockbezeichner der betreffenden Gruppe ausgelesen und «it der Blockadresse in der Abrufanforderung verglichen« Wenn eine Obereinstinaung angezeigt wird, ist das Wort im Pufferspeicher gespeichert· Wenn keine Obere ins tinmtng angezeigt wird, wird das Wort und der nit des Wort verbundene Block vom Hauptspeicher in den Pufferspeicher Übertragen, wobei das erste Wort gleichzeitig in die zentrale Verarbeitungseinheit übertragen wird. Bei der Übertragung eines Blocks in den Pufferspeicher wird in Pufferspeicher ein alter Block überschrieben, und.zwar wird derjenige Block ausgewählt dessen Benutzung zeitlich an weitesten zurückliegt. Auf diese Art kunnen eine große Anzahl von Blockgruppen in Pufferspeicher gespeichert werden und die Anzahl der Blockübertragungen klein gehalten werden. Die hierbei benötigten Einrichtungen nach der Erfindung sind einfach und billig.

Nach einer weiteren vorteilhaften Ausbildung der Erfindung sind für den verzahnten Hauptspeicher und den Pufferspeicher getrennte und unabhängige Adressensanne!leitungen vorgesehen. Speicheranforderungen werden auf die Pufferadressensannelleitung gegeben. Wenn die betreffenden Daten nicht in Pufferspeicher gespeichert sind, wird die Anforderung in eines einer Anzahl von Obertragungsadressenregistern eingelesen und dieses

Docket PO 968 041 009824/1795

Register steuert dann die Blocküber-tragung. Nach Beginn einer Blockübertragung werden die'Adressen der aufeinanderfolgenden Worte eines Blocks in aufeinanderfolgenden Maschinenzyklen auf die Hauptspeicheradressensammelleitung gegeben. Zu eines späteren Zeitpunkt werden die Daten aus den Hauptspeicheraoduln in aufeinanderfolgenden Maschinenzyklen auf die Ausgangs saauie !leitung ausgelesen und dem Pufferspeicher zugeführt. Gleichzeitig werden die Adressen in die die Worte im Puffβr-

P speicher eingeschrieben werden sollen» auf die Pufferspeichefadressensammelleitung gegeben. Werden mehrere AbrufAnforderungen empfangen₉ die eine Blockübertragung erfordern, kann die verhältnismäßig lange Zeit, die verstreicht bevor das erste Wort vom Hauptspeicher ausgelesen werden kann, dazu benutzt werden, neue Abruf- oder Einspeicheranforderungen an den Pufferspeicher zu richten. Aufeinanderfolgende Blockübertragungen erfolgen überlappend: während die mit der ersten Anforderung verbundenen Grundspeichermoduln betrieben werden, können gleichzeitig auch die mit der zweiten Anforderung verbundenen Grtindspeichermoduln in aufeinanderfolgenden Maschinenzyklen betrieben werden, bevor noch die Datenübertragung des ersten Blocks beendet ist. Hierdurch wird die Ver- . wendung von Maschinenzyklen möglich, welche sonst verschwendet worden wären. Die Arbeitsgeschwindigkeit der Anordnung kann hierdurch nicht unbeträchtlich erhöht werden. Es soll noch bemerkt werden, daß Einspeicheranforderungen von der zentralen Yerarbeitungseinheit sowohl im Pöffersp·!-

Docket PO 968 041 009824/1795

eher als auch in Hauptspeicher durchgeführt werden, wenn sich das adressierte Wort auch im Pufferspeicher befindet. Befindet sich das adressierte Wort nicht im Pufferspeicher wird nur in den Hauptspeicher eingespeichert. Eine Abrufanforderung von der zentralen Verarbeitungseinheit wird nur an den Pufferspeicher gerichtet. Bei Übertragung eines Wortes vom Hauptspeicher in den Pufferspeicher werden auch alle anderen zu diesem Block gehörenden Worte mit übertragen. Kanalanforderungen werden nur an den Hauptspeicher gerichtet. Betrifft die Einspeicheroperation von einem Kanal in den Hauptspeicher ein Wort, welches sich auch im Pufferspeicher befindet» wird die Adressierung dieses Blocks im Pufferspeicher unmöglich gemacht.

Genaue Beschreibung

Wie aus Fig. 4 ersichtlich ist» enthält die Speichersteuerung SCU 30 äußer dem Datenverteilungsspeicher 37 und dem Reihenfolgespeicher 38 noch eine Reihe von Übertragungsadressenregisters (TAR) 40, eine Reihe von Einspeicheradressenregister (SAR) 41, eine Reihe von Speicherdatenregister (SDB) 42 und einen Zeitstapel (TS) 43. Diese Einheiten sind an ein Sammelleitungssystem angeschlossen, das

Docket PO 968 041 009824/1796

eine Pufferspeicheradressensammelleitung (BSAB) 45, eine Hauptspeicheradressensammelleitung (MSAB) 46, eine Einspeichers arneel leitung (SBI) 47, eine Speicherauslesesammelleitung (SBO) 48 und eine weitere Sammelleitung SL 49 aufweist.

Es sind drei Obertragungsadressenregister 40 vorgesehen, TAR 1 - TAR 3, welche einander gleich sind, so daß nur h eines im Detail beschrieben zu werden braucht. TAR I enthält eine Anzahl von Kippschaltungen, welche nach Fig. in verschiedene Felder unterteilt sind und Information sowie Steuerbits wie folgt aufnehmen:

1. Hauptspeicherwortadressenbits 10-28 zeigen die Adresse des abberufenen Wortes an· Diese Bits werden gesetzt, wenn eine Abrufanforderung auf der Sammelleitung BSAB 45 erscheint und werden überschrieben, wenn eine neue Abrufanforderung in das Register TAR I aufgenommen wird.

2· Bits 1-5 des Aufnahmebereiches definieren die Bestinmungsadresse in der Zentraleinheit zu der die Daten gesendet werden. Diese Bits werden gesetzt und überschrieben zu der gleichen Zeit wie die Wortadressenbits.

Docket PO 968 041 0 0 9 8 2 A / 1 7 9 5

3. Die Austauschbits RC 1 und RC 2 zeigen das viert jüngst geholte unter den Segsenten is Datenverteilungsspeicher 37 an. Diese Bits werden gesetzt durch Signale von eines Austauschcodegenerator 79 und werden dazu gebraucht, die Worte einer Blockübertragung in die geeigneten Speicherplatze des Pufferspeichers 35 einzuschreiben.

4. Das ^MAnhtngighitⁿ wird alt eines Vergleichssignal kombiniert um der Steuerung anzuzeigen, welches Obertragungsadressenregister die Abrufanförderung enthalt, welche zu eines Speicherzugriff zus Pufferspeicher SS benutzt wird₀

5. Das "Obertragung-Notwendigbit*¹ wird gebraucht, us anzuzeigen» daß eine Blockübertragung voa Hauptspeicher 34 zus Pufferspeicher 35 notwendig ist. Es wird von der Steuerung auch dazu gebraucht, us die Obertragungsprioritlt zuzuteilen.

6. Das "Übertragung findet statt Bit" zeigt an, daß das Obertragungsadressenregister 1. tätig ist bei der Auswahl des Hauptspeicherteiles der Blockübertragung. Dieses Bit wird zur Sperrung anderer Obertraguagsanforderungen gebraucht.

Docket PO 968 041 009824/1795

7. Das Gültigkeitsbit zeigt an, daß der Inhalt vom Übertragungsadressenregister 1 gültig ist und auf die Priorität wartet, Zugriff zum Speicher zu erhalten. Wenn das Gültigkeitsbit ausgeschaltet ist, zeigt dies an, daß das Obertragungsadressenregister 1 leer ist und über die Sammelleitung BSAB 45 mit einer Zentraleinheit Abrufanforderung geladen werden

h kann. Das Gültigkeitsbit wird gesetzt, wenn das Ober

tragungsadressenregister 1 geladen ist und es wird zurückgestellt beim Erscheinen eines Obereinstimmungssignales und beim Beenden einer Übertragung.

8. Die Zustandetrigger S 1 bis S 4 zeigen folgende Zustände an: Obertragungsadressenregister 1, übertragung in Durchführung und Verbindung zu einem Speicheradressenregister· Obertragungsadressenregister 1, übertragung in Durchführung aus aber noch immer mit einem Speichadressenregister verbunden. Obertragungsadressenregister 1, Übertragung in Durchführung aus und nicht verbunden während der Übertragung.

Der 4. Zustandetrigger schließlich gibt an, daß eine gültige Zentraleinheitanforderung zu den Übertragungsadressenregistern 1 gemacht wird und anhängig ist«

Docket PO 968 041 009824/1795

Diese Bits dienen dem Ablauf von Einspeicher- und AbrufOperationen.

9. Die "Verbindung zu SAR-Bits" LS 1, LS 2 und LS 3 zeigen das Speicheradressenregister an, daß die gleiche komplette Adresse, wie im Obertragungsadressenadressenregister enthält. Diese Bits verhindern, daß Übertragungsadressenregister Daten an die Sammelleitung BSAB 45 abzugeben bis der Inhalt des verbundenen Speicheradressenregisters auf die Sammelleitung BSAD gebracht wurde.

Die vorgenannten Bits gibt es in jedem der drei Übertragungsadressenregister während die folgenden Steuerbits allen drei Übertragungsadressenregistern gemeinsam sind.

1. Drei "Vergleiche mit TAR-Bits" 1C2 Cdie Adresse in TAR wird mit der in TAR 2 verglichen), 2C3, 3C1, welche gesetzt werden, wenn es zwei Abrufe zum selben Block gibt und zeigen an, welche Obertragungsadressenregister- die Anforderungen enthalten. Diese Bits werden dazu gebraucht, um es der ersten Anforderung zu ermöglichen, den gewünschten Block abzurufen. Die zweite Anforderung wird zwischengespeichert bis die Übertragung beendet ist, wonach die zweite Anforderung auf die Sammelleitung BSAB gegeben wird, mit

Docket PO 968 041 00982 A /1795

der Wahrscheinlichkeit, daß dann das gewünschte Wort sich in Pufferspeicher 35 befindet.

2. Drei Bits 1B2 (TAR 1 wird vor TAR 2 geladen) 2B3

und 3B1 geben die Reihenfolge an, in welcher die Übertragungsadressenregister geladen sind und ermöglichen so eine Erster-Ein-Erster-Aus-Vorrangsbeziehung zwischen den Übertragungsadressenregistern· Diese _ Bits werden abhängig von den Eingangstorsteuerungen

der drei Übertragungsadressenregisterpositionen gesetzt und zurückgestellt.

Die Arbeitsweise des Übertragungsadressenregisterstapels 40 ist wie folgt: Wenn eine Abrufanforderung auf der Sammelleitung 45 erscheint, während eines Maschinenzyklus, wird die Anforderung über eine Torschaltung 51 in ein leeres Übertragungsadressenregister eingespeichert. Die TAR-Gültig und Anhängig-Bits werden zu Beginn des nächsten Maschinenzyklus gesetzt. Wenn sich das gewünschte Wort im Pufferspeicher 35 befindet, wird das Gültig-Bit zu Ende des Maschinenzyklus zurückgestellt, wodurch festgelegt ist, daß das Übertragungsadressenregister im nächsten Zyklus gebraucht werden kann um eine andere Anforderung aufzunehmen. Wenn sich kein erfolgreicher Vergleich ergibt, wird das Anhängig-Bit zurückgestellt während das ' Gültig-Bit ein bleibt und dadurch angibt, daß eine Übertragung verlangt ist. Zur selben Zeit ist das Übertragungnotwendig-Bit auf EIN gestellt. Wenn die Abrufanforderung in das Übertragungsadressenregister eingegeben wird, werden die Bits IO - 25 der Docket PO 968 041 009824/1795

Anforderung «it den entsprechenden Bits in jeden der anderen Obertragungsadressenregisterpositionen verglichen um festzustellen, ob die Abrufanforderung sich auf den gleichen Block bezieht. Wenn dies der Fall ist, wird das betreffende Vergleich ■it TAR-Bit gesetzt. Auch wird die Adresse des abgerufenen Wortes alt den Adressen der anderen Speicherplätze im Speicheradressenregister 41 verglichen. Ein positiver Vergleich zeigt an, daß eine Speicheranforderung zur gleichen Adresse aussteht. Hierauf wird erst die Speicheranforderung beendet, wonach die Abrufanforderung durchgeführt wird. Durch den Vergleich wird das betreffende Verbindungsbit zum Speicheradressenregister gesetzt· Wenn eine Abrufanforderung in das Obertragungsadressenregister eingegeben wird, wird der zweite Zyklus gebraucht, in dem das Obertr«gungsadresssnregist@r noch stets gültig ist, um die Aufnahmebereichsadresse auf die Bestimmungsadressensamme1leitung 49 geben, einen Zyklus bevor die Daten voa Pufferspeicher 35 auf die Sammelleitung SBO 48 gegeben werden. Während der Übertragung von Wortenblocks verhalt sich das Übertragungsadressenregister, das die Abrufanforderung enthält, wie eine Adressenschlange und gibt die Adresse jedes Wortes, das vom Hauptspeicher 34 ausgelesen wird auf die Sammelleitung 46. Hierzu werden die Bits IO - 25 direkt auf die Sammelleitung MSAB 46 während 8 aufeinanderfolgender Maschinenzyklen gegeben· Die Bits 26-28 werden in einem 3-Bit-Hauptspeicherzäh ler (M CTR) 52 gegeben. Dieser Zähler hat die Fähigkeit, die erste in ihm gespeicherte 3-Bit-Adresse rasch in einem

Maschinenzyklus zu durchlaufen. Während der darauffolgenden

009824/1795 Docket PO 968 041

sieben Maschinenzyklen wird die Adresse jeweils um eins vermehrt und liefert somit mit den Bits 10-25 die Wortadressen der restlichen sieben Wörter. Auf gleiche Weise werden die Adressen der Worte, welche vom Hauptspeicher 34 ausgelesen werden und serienmäßig auf die Sammelleitung SBO 48 gegeben werden seriell über die Torschaltung 53 auf die Sammelleitung BSAB 45 gegeben. Bits· 10 - 25 werden direkt vom Übertragungsadressenregister auf die Sammelleitung BSAB gegeben, während die Bits 26 - 28 über einen Pufferzähler (B CTR) 54 laufen. fc Dieser Zähler arbeitet ähnlich wie der Zähler 52 und gibt aufeinanderfolgende Adressen auf die Sammelleitung BSAB 45, während aufeinanderfolgender Maschinenzyklen. Auf diese Weise werden die ausgelesenen Worte in die geänderten Speicherplätze im Pufferspeicher 35 eingeschrieben. In dem Maschinenzyklus der dem Maschinenzyklus in dem das erste Wort eines Blockes auf die Sammelleitung SBO 48 vorausgeht» wird die Aufnahmebereichsadresse innerhalb des Register TAR, das die Obertragung besorgt über eine Torschaltung 55 auf die Sammelleitung 49 gegeben. Während des nächsten Maschinenzyklus wird also das erste Wort im Block nicht nur in den Pufferspeicher 35 gelesen sondern auch dem angewiesenen Bestimmungsplatz in der Zentraleinheit SI zugeführt.

Speicheradressenregister 41 und 42 arbeiten wie folgt. Wenn eine Zentraleinheit-Speicheranforderung auf die Sammelleitung BSAB gegeben wird, wird die Anforderung über eine Torschaltung 57 in ein leeres der Speicheradressenregister eingelesen· Drei Maschinenzyklen später werden die Daten, die gespeichert werden sollen,

Docket PO 968 041 009824/1795

ebenfalls über Torschaltungen 58 und 59 auf die betreffende Sammelleitung SDB gegeben. Wenn die Daten ankommen wird ein Signal zu der Vorrangschaltung gesandt und ein Vorrang im nächsten Maschinenzyklus verlangt· Die Adresse des Speicherplatzes, in dem eingeschrieben werden soll, wird über die Torschaltung 60 auf die Sammelleitung MSAB 46 gegeben· Auf der Sammelleitung SDB werden die Daten drei Maschinenzyklen verzögert und hierauf über die Torschaltung 62 auf die Sammelleitung SBI 47 gegeben um in den Hauptspeicher eingeschrieben zu werden. Das Speicheradressenregister 41 arbeitet so, daß in dem Zyklus, nach dem die Adresse eines Wortes im Hauptspeicher 34 auf die Sammelleitung MSAB 46 gegeben wurde, diese Adresse auch auf die Sammelleitung BSAB 45 gegeben wird. Der Datenverteilungspeicher 37 tritt in Tätigkeit um festzustellen, ob sich die Sp eichers te He auch im Pufferspeicher 35 befindet. Wenn dies der Fall ist wird ein Pufferspeicherzyklus genommen, welcher synchron verläuft mit dem Eingeben der Daten auf die Sammelleitung SBI 47 und diese Daten werden über die Torschaltung 62 in den Pufferspeicher 35 gegeben.

Wie bereits erwähnt sind die Speicher BS 35, DD 37 und CA Hochgeschwindigkeitsspeicher mit wahlfreiem Zugriff. Diese Speicher werden über Adressendecodierer angesteuert und die ausgelesenen Worte werden in Ausgangsregistern gespeichert. Die Auslesung erfolgt störungsfrei und erfolgt'nachdem die Adressenbits dem Decodierer angeboten würden. Das Einschreiben in die Speicher geschieht durch gleichzeitiges Anlegen der

Docket PO 968 041 009824/179 5

Adressen-, Daten-, und Schreibsignale· Die Speicherzykluszeit sowohl für einen Lese- als auch für einen Schreibzyklus ist ein Maschinenzyklus.

Der Datenverteilungsspeicher 37 enthält vier unabhängige Speicher-DDO - DD3, welche mit einem Datenverteilungsausgangsregister (DDOR) 115 verbunden sind, welches für einen Maschinenzyklus ^ die vier Worte welche aus dem Speicher 37 ausgelesen wurden sind

aufnimmt, bis ein Rückstellsignal R an das Register angelegt wird. Ober die Leitung 116 werden die Gruppenadressenbits 20 - 25 von der Sammelleitung BSAB 45 zum Decodierer 117 des Speichers 37 geführt und über die Leitung 118 wird der Blockbezeichner ID und die Gültigkeitsbits zu den Dateneingängen der Speicher geführt»

An die Ausgangsleitungen des Register 115 ist ein Vergleicher (VERGL) 65 angeschlossen, welchem die vier Blockbezeichner vom P Register R 115 zugeführt werden. Wenn eine Adresse auf der

Sammelleitungen BSAB 45 erscheint wird sie auch in ein BSAB Register (R) 67 gegeben. Von diesem Register werden die Bits 10-19 einem anderen Eingang des Vergleichers 65 zugeführt um mit den entsprechenden AusgangsSignalen des Registers R verglichen zu werden. Wenn ein erfolgreicher Vergleich stattfindet wird ein Signal vom Ausgang des entsprechenden Teiles des Vergleichers 65 zu dem entsprechenden Eingang einer Und-Torschaltung AO bis A3 gegeben. Diese

Docket PO 968 04, 0 0 9 8 2 4/1795'

Und-Schaltungen (66) erhalten auch Eingangssignale, welche das Gültigkeitsbit V der Worte welche aus den Datenverteilungsspeicher ausgelesen wurden darstellen. Wenn das Gültigkeitsbit EIN geschaltet ist, dann erzeugt die betreffende Torschaltung 66 ein Vergleichssignal auf einer bestirnten der Leitungen 68.

Ober die Leitungen 68 werden die Vergleichssignale als Eingangssignale eine» Adressengenerator 69 zugeführt, welcher die zwei dynamischen Adressenbits Bit t und Bit 2 erzeugt, die den Speicher 35 funktionell in vier Segmente unterteilen. Bit 1 und Bit 2 werden mit den Bits 20 - 28, welche von der Saaaelleitung BSAB R 67 kouen, kombiniert und ergeben damit eine komplette Adresse auf der Leitung 72 des Wortes, welches im Speicher 35 adressiert wird.

Der Speicher 35 ist ein Hochgeschwindigkeitsspeicher und hat eine Zykluszeit die gleich ist einem Maschinenzyklus· Eine Leseoperation wird durchgeführt, indem die Adressenbits auf der Leitung 72 dem Decodierer 119 zugeführt werden. Eine Schreibeoptration wird begönnen durch ein Schreibesignal auf der Leitung 71, Adressenbits auf den Leitungen 72 und Datenbits auf der Leitung 74. Diese Datenbits kommen von der Sammelleitung SBI 47 über die Torschaltung 62 oder von der Sammelleitung SBO 48 Über die Torschaltung 75. Das vom Speicher 35 ausgelesene Wort wird in einem Ausgangsregister BSR 107 für einen Maschinenzyklus gespeichert und dieses Register

Docket PO 968 041 009824/17 3 5

wird hierauf durch ein Rückstellsignal R zurückgestellt. Der Ausgang des Register 107 ist mit dem Eingang des Registers SBOR 73 verbunden und die in diesem Register empfangenen Signale werden hierin für einen Maschinenzyklus gespeichert» wonach das Register durch ein Rückstellsignal R auf O zurückgestellt wird. Ober den Ausgang des Registers SBOR 73 gelangen die Daten auf die Sammelleitung SBO 48.

) Wie bereits erwähnt wird der Reihenfolgespeicher CA 38 dazu benutzt, die Reihenfolge des Abrufs von den vier Segmenten des Speichers 35 wiederzugeben. Zu diesem Zwecke sind die Ausgangsleitungen 68 der Torschaltungen 6 § mit den Eingängen eines Codierers 77 verbunden, dessen Ausgänge Datenbits zum Speicher 38 liefern. Der Codierer liefert 1 und 0 Datenbits um die Reihenfolge eines Abrufes 95 wie unten beschrieben anzugeben. Jedesmal wenn ein Vergleichssignal auf einer Leitung 68 erscheint, während einer Abrufoperation, wird ein Schreibesignal über die Leitung 78 zum Speicher 38 gesandt. Die Gruppenadresse des Wortes, das abgerufen wird, wird über die Leitung 80 zum Decodierer 120 geführt, wodurch die gewünschten Bits des adressierten Wortes auf geeignete Weise in den Speicher CR 38 eingeschrieben werden. Da 6 Bits dazu gebraucht werden können, die Reihenfolge eines Zugriffs oder Abrufoperation von vier verschiedenen Einheiten anzugeben, werden die Bits des geänderten Wortes im Speicher CR 38 während jeder Abrufoperation gesetzt, wie in der folgenden Tabelle dargestellt ist·

009824/1795

Docket PO 968 041

Tabelle 1

Bit Stelle	Bit Zustände	O
1	1	2A1
2	1A2	3A1
3	1A3	4A1
4	1A4	3A2
5	2A3	4A2
6	2A4	4A3
3A4

Docket PO 968 041

00982Λ/ 1-79 6

- VB -

In obiger Tabelle bedeutet z.B. der Code 1A4, welcher zu den Bit 3 gehört, daß das Segment 1 nach den Segment 4 geholt wurde. Wenn eine Abrufanforderung auf der Sammelleitung BSAB 45 erscheint und wenn es kein Vergleichsanzeigesignal auf den Leitungen 68 gibt, wird die Gruppenadresse vom Register 67 in den Speicher CRA 38 gebracht, wodurch von diesem Speicher die bestimmte Gruppenposition ausgelesen wird. Das ausgelesene Signal wird im Ausgangsregister CAR 121 des Speichers 38 für

^ einen Zyklus gespeichert, ua Eingangssignale zu dem ERsetzungscodegenerator (RC GEN) 79 liefern zu können und von dem Register werden die Ersetzungscodebits RC1 und RC2 erhalten und in dem Übertragungsregister, das die Abrufanforderung enthält, gespeichert. Wie bereits bemerkt, werden die RC Bits dazu gebraucht, um jede Gruppe im Pufferspeicher 35 aufzufüllen und hiernach einen neuen Block in den Pufferspeicher 35 einzuschreiben, wobei der Block überschrieben wird, der an viertältester, d.h. letzter Stelle steht unter den Blöcken, die in jüngster Zeit abgerufen und erfolgreich ausgelesen worden waren.

Der Hauptspeicher besteht aus 32 Grundmoduln BSMO bis BSM31. Die Adressen auf der Sammelleitung MSAB 46 werden in einem Adressenregister AR82 während eines Maschinenzyklus gespeichert. Ebenso werden die Daten von der Sammelleitung SBI 47 in einem Datenregister 83 während eines Maschinenzyklus gespeichert, bevor sie in den Hauptspeicher MS34 eingelesen werden. Lese- und Schreibsignale erscheinen auf der Leitung Jede Grundspeichermodul hat sein eigenes Speicheradressenregister

0 0 9 δ 2 4 / 1 7 θ S Docket PO 968 041

(SAR)₁ seine eigene Steuerung, M»gnetkern*rtrizen, Speicherdatenregister (SDR) und Dateneingangstorschaltungen (DIG). Dea Hauptspeicher 34 ist eine Speicherverteilungseinheit SWE zugeordnet, welche 32 Datenausgangstorschaltungen DOGO bis DOG31 aufweist» wobei jede dieser Torschaltungen mit einem Grundspeichermodul Speicherdatenregister verbunden ist. Wenn während eines' Lesezyklus die Daten in einem Speicherdatenregister erscheinen, wird die zugehörige Torschaltung DOG durch ein Signal vom 3 Zeitstapel TS 43 durchgeschaltet, woduch das abgerufene Wort in das Register SBOR 73 eingeschrieben wird.

Der Zeitstapel TS 43 weist einen Registerstapel von TI Registern auf, wobei der Inhalt eines Registers in das nächstfolgende Register parallel während aufeinanderfolgender Stufen in aufeinanderfolgenden Maschinenzyklen übertragen wird. Der Zweck des Zeitstapels 43 liegt darin, den Zeitablauf des Hauptspeicher 34 ait der Arbeitsweise des Systems zu synchronisieren und Steuerbits zu verschaffen, von denen einige von der Steuerung dazu gebraucht werden, die geeigneten Prioritäten auf BSAB 54 zu erhalten, wenn die Daten vom Hauptspeicher als Folge einer Ohertragungsoperation ankommen. Jede Stufe des Registerstapels 43 kann eine Vielzahl von Bits (86 bis 97) speichern, welche in den Zeitstapel in dem Zyklus eingeschrieben werden, der auf den Zyklus folgt, während dem der Hauptspeicher 34 adressiert wurde. Bit 86 ist ein Eingangs/Ausgangsbit und wird dazu verwendet, die I/O-Einheiten vorzubereiten, Informationen aufzunehmen. Bit 87 und 88 sind SAR/TAR (S/T)Bits und

00982 4/17 9 5 Docket PO 968 041

19566(K 31

bilden einen Code welcher das bestimmte SAR oder TAR Register identifiziert« Bit 89 ist ein Speicherbit (S) das eine Speicheroperation anzeigt, wenn es gesetzt wurde und eine Abrufoperation anzeigt, wenn es zurückgestellt wurde. Dieses Bit trägt in Verbindung mit den Bits 87 und 88 das jeweilige Register SAR oder TAR an. Bit 89 ist ein Erst-Bit (F) und bezeichnet das erste Wort eines übertragenen Blockes. Mit Hilfe dieses Bits wird der Blockbezeichner des ersten Wortes in den Datenverteilungsspeicher zur geeigneten Zeit eingeschrieben· Bit 91 ist ein Zuletzt-Bit (L) und wird dazu gebraucht, das letzte Wort eines übertragenen Wortes anzuzeigen. Es wird auch dazu gebraucht, das jeweilige Register TAR auszuschalten, das die betreffende Obertragungsoperation steuert. Bit 92 ist ein Gültigkeitsbit (V) welches in Verbindung mit den Bits 93 bis 97 dem DOG Decodierer 102 anzeigt, das eine Adresse welche während des Zyklus 7 des Zeitstapels ansteht, decodiert werden soll um die betreffende Torschaltung DOG durchzuschalten· Den Bits 93 und 97 entsprechen die Adressbits 10 und 25 - 28. Diese Bit bezeichnen den betreffende Grundspeichermodul. Bits 25 - 28 zeigen der Steuerung an, welches Grundspeichermodul gerade in Tätigkeit ist. Bits 10 und 25-28 werden auch dazu benützt, während des Zyklus 10 die betreffende DOG-Torschaltung durchzuschalten um damit die ausgelesenen Daten weiter durchzugeben· Mit der oben beschriebenen Einrichtung werden die Verzögerungen auf ein Minimum beschränkt· Sollte jedoch die Zuleitung zu einem Grundspeichermodul sehr lang sein, so daß sich durch die Laufzeit auf dem Kabel wesentliche Verzögerungen

..009824/1-706 Docket PO 968 041

ergeben» kann das DOG-Signal von einer früheren Stufe des Zeitstapels, z.B. von der Stufe 7 abgenommen werden.

Wenn die Speicherstelle in die während einer Kanalspeicheroperation eingeschrieben werden soll, sich gerade im Pufferspeicher 35 befindet, wird der betreffende Block, der die Speicherstelle enthält, ungültig gemacht, wie bereits früher erwähnt wurde. Zu diesem Zweck ist eine Kippschaltung (INV LTH) 99 zur Ungültigaachung vorgesehen. Während einer Kanalspeicheroperation wird die Gruppenadresse und das Gültigkeitsbit V auf die Sammelleitung BSAB 45 gebracht und über die Torschaltung 100 auf die Schaltung 99 geschaltet. Zur gleichen Zeit wird mit Hilfe der Gruppenadresse der Datenverteilungsspeicher 37 ausgelesen.

Der Blockbezeichner ID wird auch in das Register BSAB R 67 gegeben und dem Vergleicher 65 zugeführt, so daß ein Vergleichssignal erzeugt wird, wenn sich die Speicherstelle im Pufferspeicher BS 35 befindet. Als Folge dieses Signales, das einen erfolgreichen Vergleich anzeigt, überschreibt die Steuerung, das Gültigkeitsbit in der Kippschaltung 99 und stellt es auf ungültig zurück. Hierauf wird ein Vorrangszyklus genommen und wenn die Sammelleitung BSAB 45 frei ist, wird im nächsten Zyklus die Gruppenadresse auf die Sammelleitung 45 gegeben und hierdurch der Reihenfolgespeicher DD 37 betätigt und zum gegebenen Zeitpunkt wird das Ungültigkeitsbit in die betreffende Stelle des Speichers 37 eingelesen, womit der betreffende Block ausgeschaltet wird.

009824/1795 Docket PO 968 041

Die Vorrangssteuerung in der Speichersteuerung SCU 30 arbeitet wie folgt. Der Zugriff zum Speicher wird eingeleitet indes auf die Sammelleitungen MSAB oder DSAB die geeignete Information gebracht wird. Da zu eines gegebenen Zeitpunkt »ehr als eine dieser Operationen anhängig sein kann, wird eine Vorrangsentscheidung während jedes Zyklus gemacht und bestimmt» welche Operation die Eontrolle über die Sammelleitungen während des darauffolgenden Zyklus haben soll. Ober die Prioritätslogik werden Steuerungen eingestellt, welche im folgenden Ausgangstors chaltungen genannt werden sollen und in den Zeichnungen als Torschaltungen 103 - 105 dargestellt sind. Diese Steuerkippschaltungen bringen Adressen und damit verbundene Steuerbits auf die Sammelleitungen NSAB und BSAB. Die Prioritätsordnung ist wie folgt:

1. Kanalanforderung zum Hauptspeicher.

2. TAR-Anforderung zum Hauptspeicher.

3. SAR-Anforderung zum Hauptspeicher.

4. Zentraleinheits-Anforderungen·

Anforderungen der Zentraleinheit haben also die niederste Priorität. Die Priorität über die Sammelleitung MSAB 46 wird gesteuert durch die obige Prioritätsordnung und die Verfügbarkeit des verlangten Grundspeichermoduls. Ober die Prioritätssteuerung wird auch gewährleistet, daß eine Anforderung, welche gerade die Priorität über die Sammelleitung MSAB erhalten soll, auch

Priorität auf der Sammelleitung BSAB zur selben Zeit oder nach

009824/1795 Docket PO 968 041

einer festen Anzahl von Zyklen später erhält, je nach Art der Anforderung. Die Priorität über die Sammelleitung BSAB 45 wird allein bestirnt durch die obige Prioritätsordnung und die Verfügbarkeit des betreffenden BSAB Zeitintervalls· Beispielsweise sei angenommen, daß der Inhalt eines Registers SAR₉ welcher auf die Sammelleitung BSAB 46 gebracht wird, die Verfügbarkeit der Sammelleitung BSAB in einem Zeitintervall zwei Zyklen später verlangt. Eine TAR-Blockübertragungsanforderung welche sich auf der Sammelleitung MSAB 46 befindet, verlangt ein BSAB-Zeitintervall 10 Zyklen später. Um Konflikte auf den Adressensammelleitungen zu vermeiden, löst die Vorrangssteuerung auch Konflikte, welche die SBO und BSAB Ungültigkeitskippschaltungen betreffen, die sich aus gewissen Anforderungen ergeben kOnnen. Die Steuerung erzeugt auch Torschaltungssignale C zum Offnen der Tore G und Rückstellsignale R zum rückstellen der verschiedenen Register.

AbrufOTförderung der Zentraleinheit Beispiel 1:

Zwei aufeinanderfolgende Abrufanforderungen vom Pufferspeicher. Ein Zeitdiagramm dieser Operation ist in Fig. 6 gezeigt. Zu Beginn des Maschinenzyklus 1 wird die Abruf Anforderung der Zentraleinheit über die Torschaltung 103 auf die Sammelleitung BSAB 45 gegeben. Die Information wird in das BSAB-Register 67 gegeben und auf diese Weise die Maschinenzyklen 1 und 2 Überlappt. Wenn die Gruppenadresse auf der Sammelleitung 45 er-

00982W1795 Docket PO 968 041

scheint tritt der Speicher 37 in Tätigkeit und die Blockbezeichner ID werden vom Datenverteilungsspeicher DO 37 gegen Ende des Maschinenzyklus 1 ausgelesen. Während des Maschinenzyklus 2 wird ein Vergleichssignal über die Torschaltung 6 S erzielt· Dieses Vergleichssignal wird dazu benutzt» vo« Adressengenerator 69 2 dynamische Bits BI und B2 zu erhalten, die »it den Bits 20 -28 vom Register R 6 f kombiniert werden und die Adresse für den Pufferspeicher 35 binden. Zu Beginn des Zyklus 2 tritt der

* Pufferspeicher 35 in Tätigkeit und Daten werden von diesem Speicher in das Register BSR 107 vor dem Ende des zweiten Zyklus ausgelesen. Während des dritten Maschinenzyklus werden Daten vom Pufferspeicherregister 107 in das Register SBO R 73 gelesen und darin behalten, um den Zwischenraum zwischen den Zyklen 3 und 4 überbrücken· Die Daten werden in den betreffenden Bestimmungsbereich zu Beginn des Zyklus 4 eingeschrieben. Als Folge des Obereinstimmungssignals tritt der Speicher CA 38 zu Beginn des Zyklus 2 in Tätigkeit um die Bits, die die Reihenfolge des Abrufes wiedergeben aufzudatieren. Wenn die Abruf auforderung

* auf die Sammelleitung 45 gegeben wird, läuft sie weiter in eines der Übertragungsadressenregister TAR z.B. in das Register TAR I und dieses Register bleibt für ungeführ 2 Zyklen belegt. Während des zweiten Zyklus wird die Adresse des Bestimmungsbereiches über die Torschaltung 55 auf die Bestimmungsbereichssammelleitung 49 gegeben, um dem Bestimmungsbereich anzuzeigen, daft die Daten im folgenden Zyklus eintreffen werden. Wenn die zweite Abrufanforderung auf die Sammelleitung BSAB 35 im Maschinenzyklus 2 gebracht wird, wie durch die gestrichelte Linie dargestellt ,

009824/1795

Docket PO 968 041

ist, wird die gleiche Operation wie vorher beschrieben, durchgeführt, jedoch um einen Maschinenzyklus verschoben, wie durch die gestrichelte Linien in Fig. 6 dargestellt ist. Die Abrufanforderung 2 wird auch in ein von TAR 1 verschiedenes Register TAR eingelesen, zum Beispiel in das Register TAR 2.

Beispiel 2:

Dieses Beispiel illustriert die überlappende Art und Weise von Blockübertragungen. Aus Fig. 4 und 7 ist ersichtlich, daß von der Zentraleinheit Abrufanforderungen F1, F2 und F3 auf die Sammelleitung BSAB 45 während der Maschinenzyklen 1,2 und 8 gegeben werden, wovon die zwei ersten Anforderungen F1 und F2 Blockübertragungen verlangen, während sich die dritte Anforderung auf ein Wort bezieht, das sich bereits im Pufferspeicher befindet. F1 bezieht sich auf Wort 1 (im Grundspeichermodul 5) und Anforderung F2 bezieht sich auf das Wort 13(im Grundspeichermodul 13). Wenn die Anforderung F1 auf der Sammelleitung BSAB 45 erscheint und der Datenverteilungsspeicher DD 37 in Tätigkeit tritt, wird kein Obereinstimmungssignal erzeugt, weil sich das ab "erufene Wort nicht im Pufferspeicher 35 befindet.

Das Nichtübereinstimmungssignal von den Torschaltungen 66 setzt den Speicher CA 38 in Tätigkeit und dieser erzeugt den Ersetzungscode RC, welcher in das betreffende Register TAR eingeschrieben wird· Im vorliegenden Falle wird angenommen, daß die Register TAR 40 ursprünglich leer waren, so daß die Anforderung F3 in das Register TAR 1 eingeschrieben wird.

009824/1795 Docket PO 968 041

Auch der Code RC wird also in das Register TAR 1 eingeschrieben. Wenn das Register TAR 1 gültig wird und damit anzeigt, daß eine Übertragung notwendig ist, werden geeignete Signale zu der Steuerung gesandt. Ia vorliegenden Falle wird ziub leichteren Verständnis der Erfindung angenommen, daß keine Prioritätskonflikte auftreten. Der Zyklus 3 ist somit ein Prioritatszyklus in dem bestimmt wird, daß die Anforderung in CAR I ausgeführt

^ wird. In Zyklus 4 wird die Abrufanforderung für das Wort 5 also auf die Sammelleitung MSAB 46 gebracht. Die Abrufsignale für die übrigen Worte des Blockes werden auch auf die Sammelleitung MSAB 46 in den übrigen 7 Zyklen gebracht. Es wird in Erinnerung gebracht, daß nach dem Absenden einer Abrufanförderung an den Hauptspeicher MS 34 die Daten auf der Sammelleitung SBO 48 in dem 10. Zyklus erscheinen, nachdem die Abrufanforderung dem betreffenden Grundspeichermodul zugeführt worden war. Das Wort 5 erscheint also auf der Sammelleitung SBO 48 während des Maschinenzyklus 14. Da das erste Wort jedes Blockes auch

w direkt zu der Zentraleinheit gesandt wird, wird das erste Wortbit im Zeitstapel TS 43 dazu benutzt, die Aufnahmebereichsadresse für dieses Wort vom Obertragungsadressenregister 1 auf die Sammelleitung 49 zu bringen, und zwar in dem Zyklus, der dem Zyklus vorausgeht, in dem das Wort 5 auf der Sammelleitung SBO 48 erscheint. Die Bits im Speicher TS 43 zeigen nun der Prioritätssteuerung an, daß mit Beginn des 13. Zyklus die Sammelleitung BSAB gebraucht werden wird, um Daten vom Hauptspeicher zum Pufferspeicher zu übertragen. Im 13. Zyklus wird also die Speicher- oder Abrufanforderung für das Wort 5 auf Docket PO 968 041 009824/1795

.1.9-566(K

die Sammelleitung BSAB 45 gebracht. Da das Wort da« erste Wort einer Blockübertragung ist, tritt der Datenverteilungsspeicher DD 37 1» Tätigkeit und der Blockbezeichner des Wort·· S wird in des entsprechenden Teil des Speichers DD 37 in Übereinstimmung «it de» Brsetzungscode .eingeschrieben· Der Ersetzungscode RC wird vom Obertragungsadressenregister 1 zu« Adressengenerator 79 gebracht und liefert die beiden Bits BI, B2 zur Adressierung des Pafferspeichers 35. Der Speicher CA 38 tritt in Tätigkeit tu die Abrufanforderung aufzudatieren. Ia Zyklus 14 werde» an den Pufferspeicher 35 ein Schreibsignal, die Adressenbits cad die Bits des Wortes S von der Sammelleitung SBO 41 angelegt und hierdurch das Wort 5 in die gewünschte Speichers te He eingeschrieben. In gleicher Weise werden die Wort· 67 und 0-4 in den Pufferspeicher 35 in aufeinanderfolgenden Maschinenzyklen eingeschrieben* Da diese Worte nur i« Pufferspeicher 35 gespeichert werden, wird der Speicher CA 38 nicht aufdatiert. Nachdem die Adresse des letzten Wortes auf die Sammelleitung BSAB 45 gegeben worden war, wird das Register TAR 1 zurückgestellt.

Di· Arbeitsweise der Anforderung 2 folgt der Anforderung 1,

wobei jedoch die Tätigkeit der Speicher DOS? und CA 38 einen

Zyklus Terzögert erfolgt. Nachdem «lie Abruf anf orderungen der Übertragung des erstem Blockes auf di· SammeHeitung MSAB

46 gegeben worden waren, werden hierauf die Anforderungen der »weiten Übertragung Auf die Sammelleitung mit Beginn des

12. Zyklus gegeben· Die Worte der zweiten Anforderung erscheinen

oosen/ 17Ö5

Docket PO 968 041

auf der Sammelleitung SBO 48, anschließend an die Zyklen der ersten Anforderung und diese Worte werden in den Speicher 35 auf ähnliche Weise eingeschrieben» wie oben erwähnt. Wenn das Wort 13, d.h. das erste Wort der zweiten Blockübertragung auf der Sammelleitung BSAB 45 erscheint, tritt der Speicher DD 37 in Tätigkeit und die Blockadresse wird eingeschrieben.

fc Im Zusammenhang mit der dritten Anforderung F3 ist aus Fig. ersichtlich, daß ein Zeitintervall besteht zwischen den Maschinenzyklen 2 und 13, während dessen die Sammelleitung BSAB 45 nicht benutzt wird. Wenn also die Anforderung F3 im 8. Zyklus erscheint, wird sie in das leere Register TAR 3 (nicht in Fig. 7 gezeigt) gebracht werden. Zur selben Zeit tritt der Speicher DD 37 in Tätigkeit. Im vorliegenden Beispiel wird angenommen, daß sich das betreffende Wort im Pufferspeicher BS 35 befindet. Durch das Obereinstimmungssignal wird dementsprechend der Speicher CA 38 aufdatiert was eine erfolgreiche Abrufoperation anzeigt, und zur selben Zeit tritt der Speicher 35 in Funktion. Die Aufnahmebereichsadresse wird vom Register TAR 3 auf die Sammelleitung 49 während des 9. Zyklus gebracht und die Daten werden zu den entsprechenden Aufnahmebereichen gebracht, wenn sie im 10. Zyklus auf der Sammelleitung SBO 48 erscheinen.

Es wird bemerkt (Fig. 7), daß das letzt Wort 4 der ersten Wortübertragung in den Speicher 35 im Zyklus 21 eingeschrie-

009824/17öS

Docket PO 968 041

ben wird, während das letzte Wort 12 der zweiten Blockübertragung in den Pufferspeicher während des Zyklus 29 eingeschrieben wird. Auf diese Weise ist klargemacht, wie vorteilhaft die überlappende Biockübertragungsoperation ist, da auf diese Weise viele Maschinenzyklen gespart werden im Falle mehr als eine Blockübertragung gewünscht wird. Es darf jedoch nicht vergessen werden, daß 29 Zyklen für die Übertragung zweier Blocks eine minimale Anzahl darstellen und nur erzielt wurden, weil erstens keine Anforderungen höherer Priorität eingeschoben wurden welche die Blockübertragung verzögert hätten und zweitens günstige Auswahlverhältnisse für die Grundspeichermoduln des ersten und des zweiten Blockes bestanden. Sollte der zweite Block Grundspeichermoduln BSM betreffen, die sich auch innerhalb des ersten Blocks befinden, dann würde eine Verzögerung entstehen beim Geben der Anforderungen auf die Sammelleitung MSAB 46, als Folge der NichtVerfügbarkeit eines Grundspeichermoduls· Der ungünstigste Fall tritt auf, wenn sich das erste Wort des zweiten Blockes sich im selben Grundspeichermodul befindet wie das letzt Wort des ersten Blockes. In diesem Fall muß die Übertragung des zweiten Blockes solange verzögert werden, bis der entsprechende Grundspeichermodul nicht länger belegt ist.

Andere Abrufanforderungen der Zentraleinheit Wie bereits bemerkt, wird bei Erscheinen einer Abrufanforderung

auf der Sammelleitung BSAB 45 die Adresse des abzuberufenden

009824/179 5 Docket PO 968 041

Wortes mit allen Adressen in den Registern SAR verglichen· In so einem Falle wird die Abrufanforderung solange verzögert» bis die Einspeicheroperation beendet ist. Diese Verzögerung wird dadurch realisiert, oder zumindest zum Teil, indem das geeignete "Verbindung zu SAR" Bit des betreffenden Registers TAR gesetzt wird. Nach Beendigung der Einspeicheroperation wird dieses Bit zurückgestellt und die Abrufanforderung in dem Register TAR kann nun wieder Beachtung finden·

Eine weitere Art von Abrufanforderung tritt auf, wenn eine zweite Abrufanforderung vorliegt für ein Wort das die gleiche Blockadresse

hat als die eines Blockes der der Gegenstand einer vorhergehenden Abrufanforderung war und zu diesem Zeitpunkt vom Hauptspeicher zum Pufferspeicher übertragen wird. In diesem Fall wird die zweite Anforderung mit der ersten Anforderung dadurch verbunden, daß das entsprechende Bit "Vergleiche mit TAR" gesetzt wird. Nach Beendigung der Blockübertragung wird die zweite Anforderung auf die Sammelleitung BSAB gegeben. Das Wort der zweiten Anforderung wird sich im Pufferspeicher befinden, ausgenommen im ψ Falle einer dazwischenkommenden I/O-Speicheroperation, welche den betreffenden Block ungültig macht.

Wie bereits mehrfach erwähnt, bezieht sich die vorliegende Erfindung auf die Gesamtspeicherorganisation und auf Vielfachblockübertragungen, die beide oben bereits im Detail beschrie- / ben wurden. Der Hauptvorteil eines Pufferspeichers liegt in der Reduzierung der effektiven Speicherzugriffszeit während Speicheroperationen der oben beschrieben Art und daher werden

009824/1795 Docket PO 968 041

la nachfolgenden die Zentraleinheitsspeicher-, die Kanalspeicher und die Abrufanforderungen nur ia allgeaeinen besehrieben werden.

Bine Einspeicher-Anforderung der Zentraleinheit wird auf die Seaaelleitung BSAB 45 gebracht und is ein leeres Register SAR eingelesen. Brei Zyklen sptter erscheinen die entsprechenden Daten und werden in das alt dem betreffenden SAR Register verbundene Register SOB gegeben. Die Speichersteuerung SCU verlangt einen Vorrangszyklus und wenn keifte höhere Priorität vorliegt, wird der Inhalt des SAR-Registers'auf die Saaaelleitung HSAB 46 gebracht und ein Speicherzykius des entsprechenden Grundspeichermoduls ia Hauptspeicher MS 34 begonnen· Drei Zyklen später werden die Oaten vom Entfernregister SDB über die Torschaltung 62 auf die Saaaelleitung SBI 47 und in das Datenregister S3 gebracht. Zwei Zyklen nachdea die Anforderung auf die Saaaelleitung MSAB 43 gebracht worden war» wird die Anforderung auch auf die Saaaelleitung BSAB 44 gegeben und die Gruppenadresse setzt den Speicher 0037 in Tätigkeit tut zu bestiaaen, ob die Speicherstelle auch ia Pufferspeicher 35 enthalten ist. Wenn dies der Fall ist, wird ein Vergleichssi gnal erzeugt und der Speicher BS 35 wird in Tätigkeit gesetzt, so daft die Daten, wenn sie auf der Saaaelleitung 47 erscheinen Ober die Torschaltung 62 iß den Pufferspeicher 35 gegeben werden« ua darin eingeschrieben zu werden. Wenn sich die Speicherstelle nicht ia Speicher 35 befindet, wird kein

009824/1795 Docket PO 968 041

Vergleichssignal erzeugt und der Speicher BS 35 tritt nicht in Tätigkeit. . . . · _■;.-.

Kanalanforderungen werden in einen Kanalanforderungsregister (CRR) 109 gespeichert. Eine Kanalabrufanforderung, die Priorität erhalten hat, gelangt über die Torschaltung 105 auf die Sammelleitung MSAB 46 und die Daten werden, wenn sie auf der Sameelle i tun g SBO 48 erscheinen, in ein Kanalpufferausregister (CBO 111) gebracht üb zum Kanal übertragen zu werden. Kanalspeicher-

^ anforderungen, die sich auf der Sammelleitung MSAB 46 befinden, werden auch über die Torschaltung 104 auf die Sammelleitung BSAB 45 gebracht und betätigen die Steuerkippschaltung 99, wie bereits früher beschrieben worden war. Die zu der Anforderung gehörigen Daten werden vom Kanal in ein Kanalpuffereingangsregister (CBI) 110 gebracht. Drei Zyklen nachdem die Speicheranforderung auf die Sammelleitung MSAB 46 gebracht worden war, werden die Daten vom Register CBI 110 auf die Sammelleitung SBI 47 gebracht um in den Hauptspeicher 34 auf ähnliche Weise wie bereits

. früher beschrieben eingeschrieben zu werden.

Zusammenfassend wird wiederholt, daß die vorliegende Erfindung insofern vorteilhaft ist, als die beschriebene Pufferspeicherorganisation eine große Anzahl von Datenblocks bewältigt, wobei die Anzahl von Blockübertragungen möglichst klein gehalten wird und andererseits ein Assoziativspeicher zur Angabe der Zuordnung der Speichereintragungen eingespart werden kann. Ein derartiger Assoziativspeicher müßte relativ groß und dementsprechend teuer

009824/1795 Docket PO 968 041

sein. Die Erfindung gestattet auch die Verwendung in vorteilhafter Weise von unabhängigen Sammelleitungen bei Abrufoperationen, wodurch die Überlappung von solchen Anforderungen und Block-Übertragungen möglich wird.

heMHHIlKt 009824/1795

Claims (10)

1. ATEMTANSFR OCHE

   (Jy Datenverarbeitungsanlage ait einen langsamen Hauptspeicher großer Kapazität und eines schnellen Pufferspeicher kleiner Kapazität, welche über Sammelleitungen untereinander und mit einer zaetralea Yerarbeitungseinheit, sowie über Kanäle mit Eingangs/Ausgangseinheiten verbunden sind, wobei ψ ' Übertragungen von Wortblocks zwischen den Hauptspeicher und dem Pufferspeicher stattfinden, gekennzeichnet durch die Kombination folgender Merkmale:

   a) der Hauptspeicher (MS) ist in Gruppen (0-63, Fig. 3) von Wortblocks (0-T023, Fig. 3} unterteilt,

   b) der Pufferspeicher (BS) ist ia eine gleiche Anzahl von Gruppen von Wortblocks (0-3, Fig. 3) unterteilt, wobei jedoch die Anzahl der Wortblocks in einer Gruppe im Pufferspeicher niedriger ist als im Hauptspeicher,

   c) es ist ein Datenverteilungsspeicher (DD) vorgesehen, der für jede Blockspeicherstelle im Pufferspeicher eine Blockbezeichnung (ID) speichert,

   d) es ist ein Vergleicher (65, Fig. 4B) vorgesehen, der bei einer Speicheranforderung der zentralen verarbeitungseinheit (CPE) die Adresse (Fig. 2) äes angeforderten Blocks mit den im Datenverteilungsspeicher (DD) gespeicherten Blockbezeichnungen (ID) vergleicht und bei Nichtübereinstimmung ein Signal abgibt, das eine Qbertragungsoperation

   00S824/179S
   Docket PO 96g 04t

   de· aageford©τtea Blockes vom Hauptspeicher zu® Puffer-•peicher auslest.

   00S82A/1795 Docket PO 968 041
2. 2. Datenverarbeitungsanlage nach* Anspruch 1, dadurch gekennzeichnet, daß im Datenverteilungsspeicher (DD) neben der Blockbezeichnung (ID) auch ein Gültigkeitsbit (V) gespeichert wird, welches das Auslesen eines Blockes, dessen Informationen nicht mehr dem neuesten Stand entsprechen, aus dem Pufferspeicher verhindern soll.
3. 3. Datenverarbeitungsanlage nach Anspruch 2, dadurch gekennzeichnet, daß vier Segmente (DDO bis DD3, Fig. 4b) des Datenverteilungsspeichers (DD) über ein Register (115) mit dem Vergleicher (65) und mit Torschaltungen (66) verbunden sind, daß die Torschaltungen (66) an ihrem zweiten Eingang mit den Ausgängen des Vergleichers (65) verbunden sind, daß der Vergleicher (65) eingangsseitig mit der Pufferspeicheradressensammelleitung (BSAB) verbunden ist, daß der Ausgang der Torschaltungen (66) mit einem Adressengenerator (69) verbunden ist, welcher an seinem Ausgang ein codiertes Signal abgibt, welches angibt, in welchem Segment sich der mit der Blockadresse auf der Sammelleitung (BSAB) übereinstimmende Block befindet, und daß zur Adressierung des Pufferspeichers dieses Codesignal (BI, B2) sowie die Blockadresse auf der Sammelleitung (BSAB) verwendet werden.

   009824/179 Docket PO 968 041
4. 4. Datenverarbeitungsanlage nach Anspruch I₁ gekennzeichnet durch einen Reihenfolgespeicher (CA), welcher für jede Blockgruppe im Pufferspeicher ein Speicherwort enthält, das die Reihenfolge des Gebrauches der Blocks in der betreffenden Gruppe im Pufferspeicher anzeigt.
5. 5. Datenverarbeitungsanlage nach Anspruch 4, dadurch gekennzeichnet, daß der Reihenfolgespeicher (CA) eingangsseitig über einen Codierer (77) mit den Ausgängen der Torschaltungen (66) verbunden ist und ein Ausgangssignal an einen Ersetzungscodegenerator (79) abgibt, welcher in Codeform den Block angibt, dessen Gebrauch zeitlich am weitesten zurückliegt.
6. 6. Datenverarbeitungsanlage nach Anspruch 4, gekennzeichnet durch eine Sperrkippschaltung (99) durch welche beim Einspeichern von Daten von einem Kanal in den Hauptspeicher das Gültigkeitsbit (V) des betreffenden Blocks im Reihenfolgespeicher (CA) zurückgestellt wird.
7. 7. Datenverarbeitungsanlage nach Anspruch 1, gekennzeichnet durch einen Übertragungsadressenregisterstapel (40) in dessen einzelnen Registern (TAR, Fig. 5) die Hauptspeicherwortadresse, die Bestimmungsadresse in der zentralen Verarbeitungseinheit, ein Gültigkeitsbit (V) und andere

   Steuerungs- und Verbindungsinformationen, welche einer

   009824/179 5 Docket PO 968 041

   so

   Übertragung dienen, gespeichert werden und in einer Speichersteuereinheit (SCV, Fig. 1) Verwendung finden.
8. 8. Datenverarbeitungsanlage nach Anspruch 7, dadurch gekennzeichnet, daß aufeinanderfolgende Abrufanforderungen (Fig. 6, 7) in verschiedene Übertragungsadressenregister (TAR) eingeschrieben werden, daß die Adressen aufeinanderfolgender Wörter von einem Zähler (52) auf die Hauptspeicheradressen-

   ψ Sammelleitung (MSAB) gegeben werden, daß die vom Hauptspeicher ausgelesene Information auf eine Ausgangssammelleitung (SBO) gegeben wird, und daß ein überlapptes Auslesen dadurch erreicht wird, daß die Adressen aufeinanderfolgender Worte in den abgerufenen Blocks nacheinander auf die Adressensammelleitung (MSAB) gegeben werden, jedoch bereits vor dem Ende dieser Adressenzuführung an den Hauptspeicher mit dem Auslesen der Informationen der ersten Blocks aus dem Hauptspeicher auf die Ausgangssammelleitung

   t (SBO) begonnen wird.
9. 9. Datenverarbeitungsanlage nach Anspruch 8, dadurch gekennzeichnet, daß nach Einleitung einer Blockanforderung an den Hauptspeicher, jedoch vor dem Auslesen der betreffenden Information aus dem Hauptspeicher Abrufanforderungen an den Pufferspeicher gerichtet werden können (F3, Fig. 7).
10. 10. Datenverarbeitungsanlage nach Anspruch 1, dadurch gekennzeichnet, daß der Hauptspeicher mehrere, in mehrere Serien

    009824/1795 Docket PO 968 041

    19566(H

    - 4β -

    zussnengefasste Grundspeichermoduln (BSM) aufweist, wobei aufeinanderfolgende Worte eines Blocks in verschiedenen Grundspeieheraoduln gespeichert sind.

    009 8 2:4/ 179 5 Docket PO 968 041

    Lee rseite