DE1956604C3 - Datenverarbeitungsanlage - Google Patents

Description

45 Die Frliiui .ng betrifft eine Datenverarbeitungsanlage der im Oberbegriff des Haupt.inspruches angegebenen Art.

5c Fine derartige Datenverarbeitungsanlage ist aus der USA.-Patentschrift 3 248 702 und aus Proceedings F.ICC HNSl, S. 279 bis 294 bekannt. Der schnelle Pufferspeicher kleiner Kapazität ist in dieser Hinrichtuni: als Magnetkernspeicher ausgebildet und hat eine Kapazität \on 16 Blocken zu 5 1 2 Wörtern. Der Hauptspeicher i^t als Magnettrommelspeicher ausgeführt 'ind hat eine Kapazität von 512\Voii blöcken. Im Kernspeicher ist also jeweils nur der 32. Teil .lev :v-:'.micn Dnu-iimenge gespeichert. Bei einem /u.iii: i;m kernspeicher muß jeweils verülidun weiden, ob tier uewünsc'ile Block gerade im Kernspeicher gc-pcich. > 1 ist. Hierzu ist ein \ .m deich·.--pi'iclie! (21) \oigesehen, welcher .I1¹' Blockbe/eich;... '.::en tier gerade im Kernspeicher vorhan-

'Vi denen Blöcke speichert. Hine derartige Blockbe-/eie!:niiii!z besteh! aus 9 Bits. P^₁- Vergleich erfolgt in dieser Fi'irichtung so. daß die entsprechenden ^l) Adressenbits der gewünschten Wortadressc mit

allen im Vergleichsspeicher gespeicherten Blockbezeichnungen verglichen werden. Dies erfordert einen relativ hohen Zeitaufwand. Da außerdem für jede Blockbezeichnung eine eigene Vergleichslogik vorgesehen ist, ergibt sich insgesamt eine aufwendige und störanfällige Vergleichseinrn-htung.

Der Erfindung liegt daher die Aufgabe zugrunde, eine neue Speicheranordnung anzugeben, mit dem Ziel, den Zugriff zum Pufferspeicher und die notwendigen Vergleichseinrichtungen zu vereinfachen.

Die aufgäbe wird durch die im kennzeichnenden Teil des Hauptanspruches beschriebenen Merkmale gelöst.

Die Adresse eines Datenwortes enthalt demnach nach der Erfindung eine Blnckbezeiehnung. die Gruppenadresse, sowie die Adresse des Wortes innerhalb des Blockes. Dadurch, daß durch die Bezeichnung der Gruppe schon eine gewisse Vorwahl getroffen wird, sind zur Bezeichnung des Blockes weniger Adressenbits notwendig als bei der oben beschriebenen, bekannten Einrichtung. Da demnach im Verhältnis weniger Bits verglichen werden müssen und die Anzahl der zu vergleichenden Blockbezeichnungen geringer ist, können die Vergleichseinrichtungen einfacher gehalten werden und wird außerdem ein rascherer Vergleich erzielt. Da hierdurch auch die Zugriffe zum Pufferspeicher erleichtert werden, kann insgesamt die Spcicherhicrarchie »Hauptspeicher-Pufferspeicher« besser ausgenutzt werden.

Nach einer vorteilhaften Weiterbildung der Erfindung ist ein Rcihenfolgespeicher vorgesehen, welcher ebenso wie der Pufferspeicher und der Datenverteilungsspeicher in Gruppen unterteilt ist. Hierdurch wird eine einfache Anschaltung dieses Speichers an den Datenverteilungsspeicher und den damit verbundenen Vergleicher sowie an die Adressensammelleitung ermöglicht. Da dieser Reihcnfolgcspcicher stets auf den neuesten Stand gebracht werden muß, was die zeitliche Verwendung der einzelnen Wortblocks einer Gruppe betrifft, ist eine rasche Arbeitsweise dieses Speichers ebenso erwünscht, wie eine hohe Geschwindigkeit der Vergleichsoperation. Die rasche Arbeitsweise des Reihenfolgespeichers wird durch die einfache Anschaltung dieses Speichers begünstigt.

Weitere vorteilhafte Weiterbildungen der Erfindung sintl den Unteranspi üchen /u entnehmen.

hin Ausführungsbcispiei der Eifindnung wird an I!;...J der Zeichnungen näher erläutert. Es zeigt

Fig. 1 eine Datenverarbeitungsanlage, in der das vorliegende Ausführungsbeispiel Verwendung finden kann.

F i g. 2 die Adressenbits-Anordnung des Speichersystem.

Fig. 3 die Unterteilung des Hauptspeichers und des Pufferspeichers.

T~ i e. 4 die Anordnungen der F ig. 4a und 4b. weieiic die wichtigsten Einheiten sowie die Datcn- und Adreßpfade in der Speichersteuerung und im Speichel system zeigen.

Fig. 5 ein Zeitdiagrainin \on Vorgängen bei einei Datenanlorderuii!» vom Pufferspeicher /ur Zentraleinheit.

Allgemeine Beschreibung

F i g. I zeigt eine Datenverarbeitungsanlage, in der das vorliegende Ausführungsbcisjiiel Verwendung finden kann. In der in F i g. 1 gezeigten Datenverarbeitungsanlage ist eine Speichersteuerung (SCU) 30 enthalten, welche den Zugriff zum Speichersystem durch die zentrale Verarbeitungseinheit (Zentraleinneit, CPEiI), sowie durch Kanäle 32 und Eingangs/ Ausgangseinheiten 33 steuert. Das Speichersystem umfaßt einen Magnetkern-Hauptspeicher (Λ/5) 34 und einen Pufferspeicher (BS)35 mit Hochgeschwindigkeits-Schaltkreisen.

Die Zentraleinheit 31 enthält eine Befehlseinheit

ίο oder /-Einheit und eine Ausführungseinheit oder Ε-Einheit, welche in eine Gleitkomma-Einheit (FWU) und eine Festkomma-Einheit (FXPU) unterteilt ist. Die Zentraleinheit 31 bestimmt den grundlegenden Maschinenzyklus und damit die Zeit- und

Arbeitsverhältnisse des Systems. Gestützt auf ein hohes Maß an Gleichzeitigkeit, Überlappung und Pufferung versucht das System einen Befehl pro Maschinenzyklus auszuführen. Die /-Einheit steuert das Abrufen von Befehlen und Operanden vom Speichersystem, indem sie geeignete Anforderungen an die Steuerung 30 sendet.

Befehle werden in der /-Einheit gepuffert und von dort nacheinander ausgegeben. Die Befehle werden in der /-Einheit dekodiert. Teilcnlschlüsselte Befehle werden von der /-Einheit zur FXPU- und FLPU-Einheit übertragen, und die /-Einheit sendet auch

Zugriffsanforderungen zu der Steuerung SCt/30,

wenn so eine Anforderung im Befehl enthalten ist.

Die Speichersteuerung 30 steuert den Zugriff zum Speichersystem und enthält zu diesem Zwecke Vorrangschaltungen und Steuerschaltungen. Zu Beginn werden alle Informationen in den Hauptspeicher 34 gebracht, und am Anfang eines Programms werden informationsgruppen. d. h. Befehle und Daten, in

den Pufferspeicher 35 übertragen. Der Hauptspeicher 34 hat einen Speicherzyklus von 13 Maschincnzyklen und eine Zugriffszeit von 10 Maschincnzyklen. während die effektive Zugriffszeit zum Pufferspeicher 35 drei Maschinenzyklen beträgt. Während der Ausführung eines Programms finden von der Zentraleinheit 31 hauptsächlich Zugriffe zum Pufferspeicher 35 statt, und es wird hierdurch eine hohe Verarbeitungsgeschwindigkeit erreicht. Andererseits bietet der Pufferspeicher 35 der Zentraleinheit 31 eine virtuelle

Speicherkapazität an. die praktisch gleich der Kapazität des Hauptspeichers 34 ist.

Beispielsweise wird angenommen, daß der Hauptspeicher eine Speicherkapazität von 524 28S Wörtern zu 72 Bits hat. Hierzu ist der Hauptspeicher in 32 Grundspeichermoduln (BSM) unterteilt, welche zwei lnfncli verzahnte Serien bilden. Jeder Grundspeichermodul hat eine Kapazität von 1 ή 3S4 Wörtern.

F i g. 2 zeigt die Bitverteilung bei der Adrcssicrung des Speichersystems. Die Adresse besteht aus 1° Adressenbits K) bis 28. Bit 10 gibt an. welche von den zwei Serien adressiert wird. Bits 25 bis 28 identifizieren den Grundspcichermodul und die Bits 1 1 bis 24 definicrcr eine /?.S'\/-Wortadrcssc, d. h.

^fi die Adresse eines gegebenen Wortes im Grundspei-(Ju'imodul BSM. Da sich die /f.VAf-Adresse am niederen Wertende der Adresse befindet, ist es deutlich, daß aufeinanderfolgende Wort-Speicherplätze sich in verschiedenen Grundspcichernioduln BSM befinden.

Wie aus Fig. 2 und 3 ersichtlich ist. können die Adressenbits auch in einer anderen Weise betrachtet werden. Man kann sich vorstellen, daß der Hauptspeicher 34 in 64 Gruppen von 1024 Blöcken zu

acht Wörtern unterteilt ist. Bits 20 bis 25 geben die Gruppenadressc, Bits 26 bis 28 ergeben die Stelle eines Wortes innerhalb eines Blocks, und die Bits 10 bis 19 identifizieren einen bestimmten Block innerhalb einer Gruppe. Zu dieser Blockangabc dient ein Blockbezeidincr BLOCK-/D. Der Pufferspeicher 35 ist ein Hochgcschwindigkeitsspcicher mit wahlfreiem Zugriff und einer Kapazität von 2048 Wörtern zu 72 Bits. Die tatsächliche Puffcr-Zykluszeii ist gleich einem Maschinenzyklus, und in dieser Zeit können Daten in einen bestimmten Speicherplatz eingeschrieben oder aus diesem Speicherplatz ausgelesen werden. Die effektive Pufferzugri'Tszcit ist jedoch wie bereits oben bemerkt, drei Maschinenzyklen lang, da vor dem tatsächlichen Zugriff erst festgestellt werden muß, ob sich die gesuchte Information wirklich im Pufferspeicher befindet. Das Auslesen erfolgt nicht zerstörend. Zur Adressierung des Speichers 35 sind 11 Bits notwendig. Die Bits 20 bis 28 der Adresse (Fig. 2) bilden eine Teiladn-sse eines Speicherwortes, zu der noch zwei Bits ti i und Bl hin.-'iigefügl werden, die dynamisch erzeugt werden, wenn der Pufferspeicher gebraucht wird und den Pufferspeicher in vier Segmente 0 bis 3 zu je 64 Blöcken (einer aus jeder Gruppe) unterteilen.

Der Speicher 35 ist funktionell unterteilt in 64 Gruppen, gegeben durch die Bits 20 bis 25. zu vier Blocks, gegeben durch die zwei dynamischen Adressenbits Bi, Bl. wobei jeder Block au« acht Wörtern besteht und ein Wort definiert wird durch die Bits 26 bis 2K. Es i:>: deutlich. UaB /wischer, den Speichern 34 und 35 eine Jcrartige Beziehung besteht, daß bestimmten Gruppen im Hauptspeicher 34 bestimmte Gruppen im Pufferspeicher 35 entsprechen. Innerhalb einer gegebenen Gruppe kann jeder Block im Hauptspeicher in einen der vier Blöcke im Pufferspeicher 35 geschrieben werden. In entsprechenden Blöcken nehmen die Wörter die deiche Stellung ein. Weiter wird daran erinnert, daß durch die Verzahnung der Hauptspcichcrmoduln die entsprechenden Wörter in einem gegebenen Block in verschiedenen Grundspeichennoüuin BSM gespeichert sind.

Bei der Übertragung werden die Wörter in den Pufferspeicher 35 serienweise in Blöcken zu acht Wörtern eingeschrieben. Wenn das erste Wort eines Blockes in den Pufferspeicher 35 eingeschrieben wird, wird sein Blockbezeichncr auch in einen entsprechenden Wortspeicherplatz im Datenverteilungsspeicher DD37 (vgl. Fig. 4B) eingeschrieben. Der Datenverteilungsspeicher 37 besteht aus vier Segmenten, d. h. unabhängigen Speichern DD 0 bis DD 3, mit wahlfreiem Zugriff, wobei jeder der vier Speicher eine Kapazität von 64 Wörtern zu Π Bits aufweist. Die Speicherplätze 0 bis 63 werden durch die Gruppenadressc (Fig. 2) adressiert.so daß jeder Speicherplatz im Speicher 37 einem verschiedenen Block im Pufferspeicher 35 entspricht. Der Speicher 37 ist ein Hochecscliwindigkeitsspeichcr mit zerstörungsfreier Auslosung. Während eines Speicherzugriffcs startet die Gruppenadresse eines auszulesenden Wortes das Auslesen von vier Blockbczeichncrn vom Speicher 37, die mit dem Blockbezeichncr des auszulesenden Wortes verglichen werden, um feststellen zu können, ob sich das betreffende Wort im Speicher 35 befindet oder nicht. Zusätzlich zur Speicherung des 10-Bit-Blockbezcichncrs enthält jedes Wort im Datcnvcrlcilungsspcichcr 37 ein Gültigkeitsbit V, das gesetzt wird, wenn ein neuer Blockbezeichncr in den betreffenden Block geschrieben wird. Während einer Einspeicheroperation von einem Kanal aus wird das Gülligkeitsbit des betreffenden Blockbezeiehners im Speicher 37 zurückgestellt oder unwirksam gemacht, W(MHi sich die betreffende adressierte Information auch im Pufferspeicher 35 befindet, so daß hienui folgende Anforderungen von der ZcnUalcinhcil 31, die sich auf den gleichen Speicherplatz beziehen, im

ίο FaIIo einer Einspcichcroperation zum Hauptspeicher neleitct würden, oder im Falle einer Abrufanforderung die Übertragung eines Blocks von Woltern zum Pufferspeicher auslösen würden.

Weiter ist für das Speichersystem ein Rcihenfolgcspeicher [CA)38 vorgesehen. Der Speicher 38 ist ein Speicher mn wahlfreiem Zugriff und zerstörungsfreier Auslesung, welcher 64 Wortplätze aufweist, die durch die Gruppenadresse adressiert werden. Jeder Wortplatz weist sechs Bits auf. Jedesmal wenn ein Wort vom betreffenden Block im Pufferspeicher 35 geholt wird, wird das diesem Block entsprechende Wort im Rcihcnfolgespcicher 38 überschrieben, um die Reihenfolge anzugeben, in der die Blöcke im Pufferspeicher 35 benutzt wurden. Hierzu sind sechs Bits nötig. Diese Bits werden zu Beginn gebraucht, um den Pufferspeicher 35 zu füllen und hierauf das Auswechseln eines Blockes zu steuern, wenn ein neuer Block zum Pufferspeicher 35 übertragen wird.

Wenn eine bestimmte Gruppe im Speicher 35 cefüllt wird und ein neuer Block übertragen wird, dann wird der viertjüngste Block ersetzt, wie es das betreffende Wort im Speicher 38 angibt.

Die oben beschriebene Unterteilung des Pufferspeichers 35 wurde so gewählt, daß sich ein günstiges Kosten-Leistungs-Verhältnis ergibt. Hatte dei Pufferspeicher 35 eine größere Block- oder V ortkapaziiät, so würde seine Effektivität nicht in dorr Maße wachsen, wie die Kosten wachsen wurden Andererseits würde eine Verminderung der Kapazitat des Pufferspeichers 35 seine Leistungsfähigkeil relativ stark vermindern, ohne im gleichen Verhältnis die Kosten zu senken. Für die gegebene Große des Pufferspeichers 35 ist die Aufteilung in 04 Gruppen zu vier Blöcken vorteilhaft, da hierdurch die Speicherung von einer verhältnismäßig großen Anzahl von auseinandcrliegenden Gruppen von Informationen möglich wird bei minimaler Anzahl vor Blockübcrtragungen und -Ersetzungen. Auch innerhalb einer Gruppe kann die Leistung nicht wcscnt-Hch erhöht werden, wenn man mehr als vier Blöcke vorsieht, wobei jedoch die Verminderung dieser Anzahl von vier Blöcken eine Erhöhung der Aiv;iiv von Blockübcrtragungen stark erhöhen würde i'.nc die Leistungsfähigkeit beeinträchtigen würde.

Bei Beginn eines Programmes fordert die /cn: ^aI-einheit 31 Befehle und Daten an. und es \\ei\icr Wortblöckc in den Pufferspeicher 35 ceschriehcn Das Beginnwort jedes übertragenen Blocks wird /.1 der Zentraleinheit gesendet, während die iibrkcr Worte im Pufferspeicher 35 während aufeinander'M-gender Maschincnzyklen gespeichert werden. W.'nr ein Wort vom Pufferspeicher 35 geholt wird, wire das entsprechende Wort im Reihenfolgespeichcr aufdauert. Wenn eine Anforderung von der Zentralemlicit zu der Speichersteuerung gesendet wird, verursacht die Gruppenadressc des adressierten Wo: te: das Auslesen von vier Wörtern, die der bestimmter auszulesenden Gruppe entsprechen, aus dem DaK¹H

7 \o 8

Verteilungsspeicher 37 und diese vier Wörter werden (Fig. 4) gegeben. Wenn die betreffenden Daten nicht mit dem Blockbezcichner //> des adressierten Wortes im Pufferspeicher gespeichert sind, wird die Anforverglichen. Ein erfolgreicher Vergleich zeigt an, daß derung in eines einer Anzahl von übcrlragungsadressich das adressierte Wort im Pufferspeicher 35 be- scnregislern TAR (Fig. 4) cingelesen und dieses Refindet, und das Verglcichssignal wird dazu benutzt. 5 gister steuert dann die Blockübertragung. Nach Bedic zwei dynamischen Adressenbits B 1 und B 2 der ginn einer Blockübcrtragung werden die Adressen Pufferspeicherwortadressc zu erzeugen. Die somit der aufeinanderfolgenden Wörter eines Blocks in aufgcbildete Pufferspeicherwortadresse wird zum Puffer- einanderfolgenden Maschincnzyklcn auf die Hauptspeicher 35 übertragen. Das geholte Wort wird der spcichcradresscnsammellcilung MSAB (F i g. 4) ge-Zcntraleinheit 31 drei Maschinenzyklen nach Erhalt io geben. Zu einem späteren Zeitpunkt werden die Dades Anforderungssignals zugeleitet. ten aus den Hauptspcichermoduln in aufcinanderlol-

Wenn während des Auslesens aus dem Datenver- genden Maschinenzyklen auf die Ausgangssammel-

tcilungsspcichcr 37 kein Signal erzeugt wird, das leitung ausgelesen und dem Pufferspeicher zugeführt,

einen erfolgreichen Vergleich anzeigt, wird das An- Gleichzeitig werden die Adressen, in die die Wörter

forderungssignal zwischengespeichert und eine Block- 15 im Pufferspeicher eingeschrieben werden sollen, auf

ubertragungsoperation ausgelöst. Hierzu finden Zu- die Pulferspeichcradressensammellcitung gegeben.

griffe zum Hauptspeicher 34 statt, und die acht Wör- Werden mehrere Abrufanforderungen empfangen, die

!er des betreffenden Blocks werden seriell ausgelesen. eine Blockübcrtragung erfordern, kann die verhält-

Wic bereits oben bemerkt, werden Einspeichcr- nismäßig lange Zeit, die verstreicht, bevor das erste

und Auslcseanforderungen. welche von den Kanälen 20 Wort vom Hauptspeicher ausgelesen werden kann.

32 stammen, zum Hauptspeicher 34 übertragen. dazu benutzt werden, neue Abruf- oder Einspeichcr-

Durch eine Kanalauslcscanfordcrung wird das adres- Anforderungen an den Pufferspeicher zu richten. Auf-

sierte Wort direkt vom Hauptspeicher 34 zum Kanal einandcrfolgende Blockübertragungcn erfolgen über-

32 übertragen. Durch eine Kanaleinspeicheranfordc- läppend: wahrend die mit der ersten Anforderung

runs; wird ik-r betreffende Block ungültig gemacht. 25 verbundenen Grundspeichcrmoduln betrieben wer-

uidi.ni das betreffende Gültigkeitsbit im Dalenvertei- den. können gleichzeitig auch die mit der zweiten An-

lun<v.spcicher 37 zurückgestellt wird, wenn der Block. förderung verbundenen Grundspeichermoduln in auf-

licr die Adresse enthält, in die eingespeichert werden einandcrlolgenden Maschincnzyklen betrieben wer-

- oll. im Pufferspeicher 35 enthalten ist. den. bevor noch die Datenübertragung des ersten

Das Ausführungsbeispiel hat folgende wesentliche 30 Blocks beendet ist. Hierdurch wird die Verwendung

Merkmale: von Maschinenzyklen möglich, welche sonst ver-

Der H.iupispLichei ist in eine Anzahl von Gruppen schwendet worden wären. Die Arbeiisgeschwindig-

von Wortblöcken unterteilt. Ebenso enthält der Pu!- keit der Anordnung kann hierdurch nicht unKlräeht-

fcrspcichcr eine Anzahl von Gruppen von Wortblök- Hch erhöht werden.

ken. worin jede Gruppe einer Gruppe im Hauptspei- 35 Es soll noch bemerkt werden, daß Einspeichcrancher entspricht und worin die Anzahl der Blöcke re- forderungcn von der zentralen Verarbeitungscinheit lativ klein ist im Vergleich zu der Anzahl der Blöcke sowohl im Pufferspeicher als auch im Hauptspeicher in einer Gruppe im Hauptspeicher. Die Wortblöcke durchgeführt werden, wenn sich das adressierte Wort im Hauptspeicher können durch einen Blockbezeich- auch im Pufferspeicher befindet. Befindet sich das ner identifiziert werden. Wenn ein Wortblock in den 40 adressierte Wort nicht im Pufferspeicher, wird nur in Pufferspeicher geladen wird, wird sein Blockbezcich- den Hauptspeicher eingespeichert. Eine Abrufanforner in einen getrennten Hochgeschvvindigkeitsspci- derung von der zentralen Verarbeitunescinhcil wird eher eingeschrieben, wobei die Adresse der Gruppe. nur an den Pufferspeicher gerichtet. Bei Übertragung welche den betreffenden Block enthält, dazu benutzt eines Wortes vom Hauptspeicher in den Puffen-pciwird. diesen getrennten Datenvcrlcilungsspcicher an- 45 eher werden auch alle anderen zu diesem Block gL-z.ustcuern. Bei einer Abrufanforderung werden aus hörenden Wörter mit übertragen. Kanalanforderundiesem Speicher die Blockbezeichner der betreffen- gen werden nur an den Hauptspeicher gerichtet. Beden Gruppe ausgelesen und mit der Blockadrcsse in trifft die Einspeicheroperation von einem K.mal in der Abrufanforderung verglichen. Wenn eine Über- den Hauptspeicher ein Wort, welches «ich .inch im einstimiming angezeigt wird, ist das Wort im Puffer- 50 Pufferspeicher befindet, wird die Adressierung dieses speicher gespeichert. Wenn keine Übereinstimmung Blocks im Pufferspeicher unmöglich ucmacht.
angezeigt wird, wird das Wort und der mit dem Wort

verbundene Block vom Hauptspeicher in den Puffer- Genaue Beschreibung
speicher übertragen, wobei das erste Wort gleichzeitig in die zentrale Verarbeitungseinheit übertragen 55 Wie ans F i c. 4 ersichtlich ist. enthält die Speiwird. Bei der Übertragung eines Blocks in den Puf- chcrstcuening SCUM) außer dem Datcnverteihingsferspcichcr wird im Pufferspeicher ein alter Block speicher 37 und dem Rcihcnfolccspeicher 38 noch überschrieben, und zwar wird derjenige Block ausge- eine Reihe von Übertragungsadressenregister (TAR) wählt, dessen Benutzung zeitlich am weitesten zu- 40, eine Reihe von Einspeicheradressenregister (SA R) rückliegt. Auf diese Art können eine große Anzahl 5o 41. eine Reihe von Speicheradressenregister (SDB) von Blockgruppcn im Pufferspeicher gespeichert wer- 42 und einen Zeilstapel (TS) 43. Diese Einheiten den und die Anzahl der Blockiibertragungen klein ge- sind an ein Sammcilcitungssystem angeschlossen, das halten werden. Die hierbei benötigten Einrichtungen eine Puffcrspcichcrndressensammelleitiing (/i.S.-l/i) 45. sind einfach und billig. eine Hauptspcichcradressensammcllcitung (MSAB)

Für den verzahnten Hauptspeicher und den Puffer- 05 46. eine Einspeichcrsammellcitung (SRI) 47. eine

speicher sind getrennte und unabhängige Adressen- Spcichcrniislesesammellcitiing (SBO) 48 und eine

Sammelleitungen vorgesehen. Spcicheranfordcrunccn weitere Sammelleitung SL 49 aufweist,

werden auf die Pufferadircsscnsammellcitung BSAB Es sind drei Übcrtragungsadrcsscnreinster 40 vor-

gesehen, TAR 1 bis TAR 3, welche einander gleich sind, so daß nur eines beschrieben zu werden braucht. TAR 1 enthält eine Anzahl von Kippschaltungen, welche in verschiedene Felder unterteilt sind und folgende Informationen sowie Steuerbits aufnehmen:

!. Hauptspeicherwortadressenbits 10 bis 28 zeigen die Adresse des abberufenen Wortes an. Diese Bits werden gesetzt, wenn eine Abrufanforderung auf der Sammelleitung BSAB 45 erscheint und werden überschrieben, wenn eine neue Abrufanforderung in das Register TARA aufgenommen wird.

2. Fünf Bits zur Angabe der Bestimmungsadresse in der Zentraleinheit, zu der die Daten gesendet werden.

3. Zwei Austauschbits RCX und RC2. welche von einem Evsetzungscodegenerator 79 gesetzt werden und dazu dienen, die Wörter einer Blockübertragung in die geeigneten Speicherplätze des Pufferspeichers 35 einzuschreiben.

4. Drei Bits zur Angabe des gerade verwendeten Übctragungsadresscnregistcrs, zur Anzeige, daß eine Blockübertragung notwendig ist und zur »5 Anzeige, daß eine Übertragung stattfindet, und zur Sperrung anderer Übertragungsanforderungen.

5. Ein Gültigkeitsbil zur Zuteilung der Priorität und Zustandstrigger, welche den Ablauf und die gegenseitige Berücksichtigung von Einspeicher- und Abrufanforderungen, insbesondere im Zusammenhang mit den Speicheradressenregistern 41. steuern sollen. Hierzu sind die beiden Registerstapel 40 und 41 mit Vergleichen ausgerüstet und sind drei Steuerbits vorgesehen, welche bei gleicher gespeicherter Hauplspeicheradresse eine Kreuzverbindung zwischen den beiden Stapeln herstellen.

6. Drei Bits, welche Abrufe zum selben Block steuern und drei weitere Bits, welche die Reihenfolge angeben, in welcher die Übertragungsadressenregister geladen worden sind.

Jede Abrufanforderung wird zunächst in ein leeres Ubertragungsadressenregister 40 gespeichert. Wenn sich das gewünschte Wort im Pufferspeicher 35 befindet, wird das Gültigbit zurückgestellt, so daß das Übcrtraguncsadrcsscnrcgistcr im nächsten Zyklus für eine neue Anforderung gebraucht werden kann, ν Befindet sich das Wort nicht im Pufferspeicher, bk'ibl das Gülügbit EIN und leitet dadurch eine Übertragung ein. Es wird nun festgestellt, ob sich Abrufanfonkrungen auf den gleichen Block beziehen und ob im Speichcradrcsscnregisler 41 Einspcichcranforderimgen zu der gleichen Adresse gespeichert sind.

Die Registerstapcl 40 und 41 sind mit den Adresscnsammclleitungen 45 und 46 über Torschallungen 51, 53. 55. 57 und 60 verbunden. Diese Toi schaltungen werden durch geeignete Taktsignalc C geölTnct. Zur Adressierung der Speicher sind die Registerstapel mit ilen Adresscnsammelleitungen auch über Zähler (B ZLR. 54 und M ZLR, 52) verbunden.

Wie bereits erwähnt, sind die Speicher BS 35, DD 37 und CA 38 Hochgeschwindigkcitsspcichcr mit wahlfreiem Zugriff. Diese Speicher werden über AdrcsscndccodicR-r angesteuert, und die ausgclcscncn Worte werden in Ausgangsregistcm gespeichert. Die Auslesung erfolgt störungsfrei und erfolgt, nachdem die Adressenbits dem Decodierer angeboten wurden. Das Hinschreiben in die Speicher geschieht durch gleichzeitiges Anlegen der Adressen-, Daten- und Schreibsignale. Die Speicherzykluszeit sowohl für einen Lese- als auch für einen Schreibzyklus ist ein Vlaschinenzyklus.

Der Datenverteilungsspeicher 37 enthält vier unabhängige Segmente, d.h. Speicher DDO bis DD3, welche mit einem Dalcnverteilungsausgangsregister (DDOR) 115 verbunden sind, welches für einen Maschinenzyklus die vier Worte, welche aus dem Speicher 37 ausgelesen worden sind, aufnimmt, bis ein Rückstellsignal R an das Register angelegt wird. Über die Leitung 116 werden die Gruppenadresscnbits 20 bis 25 von der Sammelleitung BSAB 45 zum Decodierer 117 des Speichers 37 geführt, und über die Leitung 118 wird der Blockbezeichner/D und die Gültigkeitsbits zu den Dateneingängen der Speicher geführt.

An die Ausgangsleitungcn des Registers 115 isi. ein Vergleieher (KERCJZ.) 65 angeschlossen, welchem die vier Blockbezeichner vom Register R 115 zugeführt werden. Wenn eine Adresse auf der Sammelleitung BSAB45 erscheint, wird sie auch in ein BSAB Register (R) 61 gegeben. Von diesem Register werden die Bits 10 bis 19 einem anderen Eingang des Vergleichers 65 zugeführt, um mit den entsprechenden Ausgangssignalen des Registers R 115 verglichen zu werden. Wenn ein erfolgreicher Vergleich stattfindet, wird ein Signal vom Ausgang des entsprechenden Teiles des Vergleichen 65 zu dem entsprechenden Eingang einer Und-Torschaltung.-I 0 bis A 3 gegeben. Diese Und-Schaltungcn (66) erhalten auch Eingangssignale, welche das Gültigkeitsbit I' der Worte, welche aus dem Datenverteilungsspeichcr ausgelesen wurden, darstellen. Wenn das Gültiukeitsbit EIN geschaltet ist, dann erzeugt die betreffende Torschaltung 66 ein Vcrglcichssignal auf einer bestimmten der Leitungen 68.

Über die Leitungen 68 werden die Vergleichssignalc als Hingangssignale einem Ailrcsscngencrator 69 zugeführt, wclchn die zwei dynamischen Adressenbits Hit I mill Hu J er/engt, die den Speicher 35 funktionell in vier Segmente unterteilen. Bit 1 und Bit .■* uiuliti mil ilen Bits 20 bis 28, welche von der niunu HSAH R67 kommen, kombiniert und -Iu-u d.unil eine komplette Adresse auf der Lci-. 72 ik-s Wortes, welches im Speicher 35 adres-

MCl I W Uli.

Dei Speicher 35 ist ein 1 lochgcsehwindigkeitsspeicher und hat eine Zykluszeit, die gleich ist einerr M;ischinen/yklus. Eine Leseoperation wird durchgeführt, indem die Adressenbits auf der Leitung Tl dem Decodierer 119 zugeführt werden. Eine Schreiboperation wird begonnen durch ein Schreibsigna auf der Leitung 71, Adressenbits auf den Leitunger 72 und Dalcnbits auf der Leitung 74. Diese Datenbit: kommen von der Sammelleitung SBI47 über die Tor schaltung 62 oder von der Sammelleitung SSO 41 über die Torschaltung 75. Das vom Speicher 3i ausgclesenc Wort wird in einem Ausgangsrcgistc BSR 107 für einen Maschinenzyklus gespeichert, un< dieses Rcaistcr wird hierauf durch ein Rückstcll signal R zurückgestellt. Der Ausgang des Register 107 ist mit dem Eingang des Registers SBOR 7 verbunden, und die in diesem Register empfangend Signale werden hierin für einen Maschinenzyklu

gespeichert, wonach this Register durch ein Rückstellsignal R auf O zurückgestellt wird. Über den Ausgang des Registers SHC)R 13 gelangen die Daten auf die Sammelleitung SBO 48.

Wie bereits erwähnt, wird der Reihcnfolgespcicher CA 38 dazu benutzt, die Reihenfolge des Abrufs von den vier Segmenten des Speichers 35 wiederzugeben. Zu diesem Zwecke sind die Ausgangsleilungen 68 der Torschaltungen 66 mit den Hingängen eines Codierers 77 verbunden, dessen Ausgänge Datenbits zum Speicher 38 liefern. Der Codierer liefert 1- und O-Datcnbits, um die Rcihenlolge eines Abrufes 95 wie unten beschrieben anzugeben. Jedesmal wenn ein Verglcichssignal auf einer Leitung 68 erscheint, während einer Abrufoperation, wird ein Schreibsign.il über die 1 <*ilung 78 zum Speicher 38 gesandt. Die Gru'-ipenadrcssc des Wortes, das abgerufen wird, wird über die Leitung 80 zum Decodierer 120 geführt, wodurch die gewünschten Bits des adressierten Wortes auf geeignete Weise in den Speieher CR 38 eingeschrieben werden. Da sechs Bits dazu gebraucht w.rdcn können, die Reihenfolge eines ZugrilTs oder Abrufoperation von vier verschiedenen Einheiten anzugeben, werden die Bits des geänderten Wortes im Speicher CK 38 während jeder Abrufoperation gesetzt, wie in der folgenden Tabelle dargestellt ist.

Tabelle

	1	Bit Zustände	0
Slelle	1/12		2/11
1	1/13		! 3 A 1
	1/14	; 4/11
3	2.4 3
4	2/44
	3/14
	3/12
	4/4 2
4.-4 3

In obiger Tabelle bedeutet z.B. der Code 1/14. welcher zu dem Bit 3 gehört, daß das Segment 1 nach dem Segment 4 geholt wurde. Wenn eine Abrufanforderung auf der Sammelleitung BSABAS erscheint und wenn es kein Vergleichsanzcigesignal auf den Leitungen 68 gibt, wird die Gruppenadresse vom Register 67 in den Speicher CA 38 gebracht, wodurch von diesem Speicher die bestimmte Gruppenposition ausgelesen wird. Das ausgclcsene Signal wird im Ausgangsregister CAR 121 des Speichers38 für einen Zyklus gespeichert, um Eingangssignale zu dem Ersetzungscodegenerator {RC GEN) 79 liefern zu können, und von dem Register werden die Ersetzungscodebits RC1 und RCZ erhalten und in dem Übertragungsregister, das die Abrufaniordcrung enthält, gespeichert. Wie bereits bemerkt, werden die /?C-Bits dazu gebraucht, um jede Gruppe im Pufferspeicher 35 aufzufüllen und hiernach einen neuen Block in den Pufferspeicher 35 einzuschreiben, wobei der Block überschrieben wird, der an viertjüngster, d. h. letzter Stelle steht unter den Blöcken, die in jüngster Zeit abgerufen und erfolgreich ausgelesen worden waren.

Der Hauptspeicher besteht aus 32 Grundmoduln BSM0 bis BSM31. Die Adressen auf der Sammelleitung MSAB46 werden in einem Adressenrcgistcr /l/?82 während eines Maschinenzyklus gespeichert. Ebenso werden die Daten von der Sammelleitung SBI41 in einem Datcnrtgistcr 83 während eines Maschinenz\klus gespeichert, bevor sie in den Hauptspeicher Λ-f.V 34 eingelesen werden. Lese- und Schrcibsignale erscheinen auf der Leitung 84. Jeder Grund- >peichermodul hat sein eigenes Speicheradrcssenregister (SAR), seine eigene Steuerung, Magnctkernmatiizen. Speicherdatenregister [SI)R) und Dateneingangstorschalnmgen (I)Kl). Dem Hauptspeicher 34 ist eine Speiclierverleilungseinheit SDE zugeordnet, welche 32 Datenausgangstorschaltungcn DOGO bis /)C)(731 aufweist, wobei jede dieser Torschaltungcn mit einem Grundspeichermodul Spcichcn.la.tenregistcr verbunden ist. Wenn während eines Lesezyklus die Daten in einem Speicherdatenregister erscheinen, wird die zugehörige Torschaltung DOG durch ein Signal vom Zcitstapel TS43 durchgcschaltet, wodurch das abgerufene Wort in das Register SBOR 73 eingeschrieben wird.

Der Zeitstapel 7.S43 weist einen Regi-tcrstapel von 1 1 Registern auf, wobei der Inhalt eines Regiao sters in das nächstfolgende Register parallel während aufeinanderfolgender Stufen in aufeinanderfolgenden Maschinenzyklcn übertragen wird. Der Zweck des Zeitslapcls 43 liegt darin, den Zeitablauf des Hauptspeichers 34 mil der Arbeitsweise des Systems zu synchronisieren und Steuerbus zu verschaffen, von denen einige von tier Steuerung dazu gebraucht werden, die geeigneten Prioritäten auf BSAB54 zu erhalten, wenn die Daten vom Hauptspeicher 34 als Folge einer Übertragungsoperation ankommen. Jede Stufe des Registcrslapels 43 kann eine Vielzahl von Bits (86 bis 97) speichern, welche in den Zeitstapel in dem Zyklus eingeschrieben werden, der auf den Zyklus folgt, während dem der Hauptspeicher 34 adressiert wurde. Bit 86 ist ein Eingangs-Ausgangs-Bit und wird dazu verwendet, die //O-Einheiten vorzubereiten. Informationen aufzunehmen. Bit 87 und S8 sind SARITAR (.V/7 )-Bits und bilden einen Code, welcher das bestimmte SAR- oder T/IR-Regisier identifiziert. Bit 80 ist ein Speicherbit (S), das eine Speicheroperation anzeigt, wenn es gesetzt wurde und eine Abrufoperation anzeigt, wenn es zurückgestellt wurde. Dieses Bit trägt in Verbindung mit den Bits 87 und 88 das jeweilige Register SAR oder TAR an. Bit 89 ist ein Erst-Bit (F)"und bezeichnet das erste Wort eines übertragenen Blockes. Mit Hilfe dieses Bits wird der Blockbezeichner des ersten Wortes in den Datenverteilungsspeicher zur geeigneten Zeit eingeschrieben. Bit 91 ist ein Zuletzt-Bit (/.) und wird dazu gebraucht, das letzte Wort eines übertragenen Wortes anzuzeigen. Es wird auch dazu gebraucht, das jeweilige Register TA R auszuschalten, das die betreffende Übertragungsoperatior steuert. Bit 92 ist ein Gültigkeitsbit (K), welches ir Verbindung mit den Bits 93 bis ^7 dem DOG Decodierer 102 anzeigt, das eine Adresse, weicht während des Zyklus 7 des Zeitstapeis ansteht, de codiert werden soll, um die betretende Torschaltuni POG durchzuschalten. Den Bits 93 bis 97 en! sprechen die Adressenbits 10 und 25 bis 28. Dies· Bits bezeichnen den betreffenden Grundspeicher modul. Bits 25 bis 28 zeigen der Steuerung an, wel chcs Grundspcichermodui gerade in Tätigkeit is Bits 10 und 25 bis 28 werden auch dazu benutz während des Zyklus 10 die betreffende DOG-Toi schaltung durchzuschallen, um damit die ausgelcsc ncn Daten weiter durchzugeben. Mit der oben bi schricbencn Einrichtung werden die Verzögerunge auf ein Minimum beschränkt. Sollte jedoch d

leitung BSAB45 wird allein bestimmt durch dit obige Prioritätsoidnung und die Verfügbarkeit des betreffenden ÄS/iß-Zeitintervalls. Beispielsweise se angenommen, daß der Inhalt eines Registers SA R welcher auf die Sammelleitung BSAB46 gebrach! wird, die \ erfügbarkeit der Sammelleitung BSAB in einem Zeilintervall zwei Zyklen später verlangt Eine TAR -Blockübertragungsanforderung, welolu sich auf der Sammelleitung MSAB46 befindet, verZkl ä

Zuleitung zu einem Grundspeichermodul sehr lang sein, so daß sich t'urch die Laufzeit auf dem Kabel wesentliche Verzögerungen ergeben, kann das DOG-Signal von einer früheren Stufe des Zeitstapels, z. B. von der Stufe 7 abgenommen werden.

Wenn die Speicherstelle, in die während einer Kanalspeicheroperation eingeschrieben werden soll,, sicn gerade im Pufferspeicher 35 befindet, wird der betreffende Block, der die Speicherstelle enthält,

ungültig gemacht, wie bereits früher erwähnt wurde. 10 langt ein ßS/4ß-ZeitintervalI zehn Zyklen spater. Zu diesem Zweck ist eine Kippschaltung (INV LTH) Um Konflikte auf den Adressensammelleitungen zu 99 zur Ungültigmachung vorgesehen. Während einer vermeiden, löst die Vorrangssteuerung auch Kon-Kanalspeicheroperation wird die Gruppenadresi^ Uikte, welche die SBO- und ßSylß-Ungültigkeits- und das Gültigkeitsbit V auf die Sammelleitung kippschaltungen betreffen, die sich aus gewissen BSAB45 gebracht und über die Torschaltung 100 i₅ Anforderungen ergeben können. Die Steuerung auf die Schaltung 99 geschaltet. Zur gleichen Zeit erzeugt auch Torschaltungssignale C zum Öffnen der wird mit Hilfe der Gruppenadresse der Datenvertei- Tore G und Rückstellsignale R zum Rückstellen der lungsspeicher 37 ausgelesen. verschiedenen Register.

Der Blockbezeichner/D wird auch in das Register ]_m nachfolgenden soll die Arbeitsweise der I~ in-

BSAB R 67 gegeben und dem Vergleicher 65 züge- ₂o richtung im Zusammenhang mil zwei aufeinanderführt, so daß ein Vergleichssignai erzeugt wird, wenn folgenden Abrufanforderungen vom Pufferspeicher sich die Speicherstelle im Pufferspeicher BS35 be- zu der Zentraleinheit beschrieben werden,
findet. Als Folge dieses Signals, das einen erfolg- Ei_n Zeitdirgramm dieser Operation ist in Fig. 5

reichen Vergleich anzeigt, überschreibt die Steuerung gezeigt. Zu Beginn des Maschinenzyklus 1 wird die das Gültigkeitsbit in der Kippschaltung 99 und stellt 25 Abrufanforderung der Zentraleinheit über die Tores auf ungültig zurück. Hierauf wird ein Vorrangs- schaltung 103 aui" die Sammelleitung BSAB 45 gegezyklus L nommen, und wenn die Sammelleitung ben. Die" Information wird in das fli^P-Register 67 BSABAS frei ist. wird im nächsten Zyklus die gegeben und auf diese Welse die Mascnu.enzymen . Gruppenadresse auf die Sammelleitung 45 gegeben _urun 7 -^erlappl. Wenn die Gruppenadresse auf der und hierdurch der Reihenfol_fo, »neither DD 37 be- 30 Sammelleitung 45 erscheint, tritt '1er Speicher 37 in tätigt, und zum gegebenen Zeitpunkt wird das Vn- Tätigkeit und die Blockbezeichner ID werden vom gültigkeitsbit in die be'reffendc Stelle des Speichers
37 eingelcsen, womit der betreffende Block ausgeschaltet wird.

Die Vorrangsstcuerung in der Speichersteuerung ₃₅ schaltung t>6 erzielt. Dieses Vergleichssignai wird da-SCU30 arbeitel wie folgt: Der Zugriff zum Speicher _zu benutz 1. vom AdressengcneVaior 69 zwei d
wird eingeleitet, indem auf die Sammelleitungen
MSAB oder BSAB die getignete Information gebracht wird. Da zu einem gegebenen Zeitpunkt mehr

als eine dieser Operationen anhängig sein kann, wird ₄₀ ginn des Zyklus 2 tritt der Pufferspeicher 35 in Täcinc Vorrangsentscheidung während jedes Zyklus tigkeit, und Daten werden von diesem Speieher in gemacht und bestimmt, welche Operation die Kon- (j_as Register BSR 107 vor dem Ende des /weiten Zyirollc über die Sammelleitungen während des darauf- klus ausgelesen. Während des dritten Masehir.enzvfolgendcn Zyklus haben soll. Über die Prioritätslogik klus weiden Daten vom Pufferspcicherrcgister 107 werden Steuerungen eingestellt, welche im folgenden ₄₅ j_n j_;ls Register SBO R 73 gelesen und darin bchal-Ausgangstorschaltungen genannt werden sollen und _{tclK um} ^_n Zwischenraum zwischen den Zyklen 3 in den Zeichnungen als Ί orschaitungen 103 bis 105
dargestellt sind. Diese Steuerkippschaltungen bringen
Adressen und damit verbundene Steuerbits auf die

Sammelleitungen MSAB und BSAB. Die Prioritäts- 50 signals tritt der Speicher CA 38 zu Beginn des Zyklus 2 in Tätigkeit, um die Bits, die die Reihenfolge des Abrufes wiedergeben, aufzudatieren. Wenn die

Datenvertcilungsspeichcr DD 37 gpfcn Ende des Maschinenzyklus 1 ausgelesen. Während des Maschinenzyl.lus 2 wird ein Vergleichssignal über die

mische Bits B 1 und B 2 zu erhalten, die mit den Bits 20 bis 28 vom Register R 67 kombiniert w^den und die Adresse für den Pv^ft"rspcicher 35 bilden. Zu Be-

und 4 zu überbrücken. Die Daten werden in der; betreffenden Beslimmungsbereich zu Beginn des Zyklus 4 eingeschrieben. AK Folge des Übcreinstimmungs-

ordnung ist wie folgt:

Kanalanfordcrung zum Hauptspeicher.

2. 7Vl/\^>-Aiifoiderung zum Hauptspeicher, ν .N'.-Ift-Anfordcrung zum Hauptspeicher. 4. Zentralcinhciis-Anfordcrungcn.

Anforderungen der Zentraleinheit haben also die niederste Priorität. Die Priorität iibor die Sammelleitung MSAB 46 wird gesteuert durch die obige Prioritälsordnung und die Verfügbarkeit des verlangten Grundspeichermoduls. Ober die Prioritäissteiienin;.'. wird auch gewährleistet, daß eine Anforderung, welche gerade die Priorität über die Saminel-

Abrufanforderung auf die Sammelleitung, 45 gegeben wird, läuft sie weite'· in eines der Obertragungsadiessenregister TAR. z.B. in das Register TARl. und dieses Register blcil.t für ungefähr 2 Zyklen belegt. Während des, zweiten Zxklus wird die Adresse des Bestimmungsbereiches über die Torschaltung 55 aut d:e liestinimiingshereichssammclleilung. 4') gegeben.

um dem Beslimmungsbcreich ;m/u/.eigen. dal.-· die Daten im folgenden /vklus eintreffen weiden. W um die /weile Ahiuhmfoi lerung auf die SanimelU .ng BSABTiS im Ma·cliinenz\klus 2 gebracht wrd. w k durch die gestrichelte Linie dargestellt ist. wird die

leitung MN/l/i erhalten soll, auch Priorität auf der 65 gleiche Operation wie vorher beschrieben, durcü-^e-

Sammellciiung BSAIi /ur selber: ZuI (Hler nach einer führt, jedo, n um einen Maschinenzyklus \< 1 .Jn---en.

lesieii An/.jhl von Zyklen spater eihält. je nach Art nie durch die gestrichelte Linie in F i g. 5 it.u gestell',

der Anforderung. Dk Priorität üb. · die Sammel- ist. Die Abrufanfordemni! 2 wiul auch in ein .<·η

TAR 1 verschiedenes Register TAR eingelesen, z.B. in das Register TARl.

Wird jedoch im Zyklus 2 kein Vergleichssignal erzielt, so setzt das Nichtübereinstimmungssignal von den Torschaltungen 66 den Speicher CA 38 und der. Generator 79 in Tätigkeit, und dieser erzeugt den Ersetzungscode RC, welcher in das betreffende Register TAR eingeschrieben wird.

Andere Abrufanforderungen der Zentraleinheit

Wie bereits bemerkt, wird bei Erscheinen einer Abrufanforderung auf der Sammelleitung BSAB 45 die Adresse des abzuberufenden Wortes mit allen Adressen in den Registern SAR verglichen. In so einem Falle wird die Abrufanforderung so lange verzögert, bis die Einspeicheroperation beendet ist. Diese Verzögerung wird dadurch realisiert, oder zumindest zum Teil, indem das geeignete »Verbindungzu-S/JRe-Bit des betreffenden Registers TAR gesetzt wird. Nach Beendigung der Einspeicheroperation wird dieses Bit zurückgestellt, und die Abrufanforderung in dem Register TAR kann nun wieder Beachtung finden.

Eine weitere Art von Abrufanforderung tritt auf, wenn eine zweite Abrufanforderung vorliegt für ein Won, das die gleiche Blockadresse hat, als die eines Blockes, der der Gegenstand einer vorhergehenden Abrufanforderung war und zu diesem Zeitpunkt vom Hauptspeicher /um Pufferspeicher übertragen wird. In diesem Fall wird die zweite Anforderung mit der ersten Anforderung dadurch verbunden, daß das entsprechende Hit »Vergleiche mit TAR« gesetzt wird. Nach Beendigung der Blockübertragung wird die zweite Anforderung auf die Sammelleitung BSAB gegeben. Das Wort der zweiten Anforderung wird sich im Pufferspeicher befinden, ausgenommen im Falle einer dazwischenkommenden / O-Speicheroperation. welche den betreffenden Block ungültig macht.

Wie bereits mehrfach erwähnt, bezieht sich die vorliegende Erfindung auf die Gesamtspeicherorganisation und auf Vielfachblockübertragnngen, die beide oben bereits im Detail beschrieben wurden. Der Hauptvorteil eines Pufferspeichers liegt in der Reduzierung der effektiven Speicherzugriffszeit während Operationen der oben beschriebenen Art und daher werden im nachfolgenden die Zentraleinheitsspeicher-, die Kanalspeicher- und die Abrufanforderungen nur im allgemeinen beschrieben werden.

Zentraleinheitspeicheranforderung Eine Einspeicher-Anforderung der Zentraleinheit wird auf die Sammelleitung BSAB 45 gebracht und in ein leeres Register SAR 41 eingelesen. Drei Zyklen später erscheinen die entsprechenden Daten und werden in das mit dem betreffenden S/lft-Register verbundene Register SDB 42 gegeben. Die Speichersteuerung SCU verlangt einen Vorrangszyklus, und wenn keine höhere Priorität vorliegt, wird der Inhalt des S/1Ä-Registers auf die Sammelleitung MSAB 46 gebracht und" ein Speicherzyklus des entsprechenden Grundspeichermoduls im Hauptspeicher AfS 34 begönnen. Drei Zyklen später werden die Daten vom Register SDB über die Torschaltung 62 auf die Sammelleitung .SB/47 und in das Datenregister DR 83 gebracht. Zwei Zyklen nachdem die Anforderung auf die Sammelleitung Λ/5.-1Β43 gebracht worden war, :o wird die Anforderung auch auf die Sammelleitung BSAB 45 gegeben, und die Gruppenadresse setzt den Speicher DD 37 in Tätigkeit, um zu bestimmen, ob die Speicherstelle auch im Pufferspeicher 35 enthalten ist. Wenn dies der Fall ist, wird ein Vergleichssignal erzeugt, und der Speicher BS 35 wird in Tätigkeit gesetzt, so daß die Daten, wenn sie auf der Sammelleitung 47 erscheinen, über die Torschaltung 62 in den Pufferspeicher 35 gegeben werden, um darin eingeschrieben zu werden. Wenn sich die Speicherstelle r.'cht im Speicher 35 befindet, wird kein Vergleichssignal erzeugt, und der Speicher BS35 tritt nicht in Tätigkeit.

Kanalanforderungen werden in einem Kanalanforderungsregister (CRR) 109 gespeichert. Eine Kanal-J5 abrufanordnung, die Priorität erhalten hat, gelangt über die Torschaltung 105 auf die Sammelleitung MSAB 46, und die Daten werden, wenn sie auf der Sammelleitung SBO 48 erscheinen, in ein Kanalpufferausregister (CBO 111) gebracht, um zum Kanal übertragen zu werden. Kanalspeicheranforderungen, die sich auf der Sammelleitung MSAB 46 befinden, werden auch über die Torschaltung 104 auf die Sammelleitung B^rAB 45 gebracht und betätigen die Steuerkippschaltung 99, wie bereits früher beschrieben worden war. Die zu der Anforderung gehörigen Daten werden vom Kanal in ein Kanalpuffereingangsregister (CBl) 110 gebracht. Drei Zyklen nachdem die Speichelanforderung auf die Sammelleitung MSA B 46 gebracht worden war, werden die Daten vom Register CBi 1110 auf die Sammelleitung SB/47 gebracht, um in den Hauptspeicher 34 auf ähnliche Weise wie bereits früher beschrieben eingeschrieben zu werden.

Das vorliegende Ausführungsbeispiel ist insofern

vorteilhaft, als die beschriebene Pufferspeicherorganisation eine große Anzahl von Datenblocks bewältigt, wobei die Anzahl von Blockübertragungen möglichst klein gehalten wird und andererseits ein Assoziativspeicher zur Angabe der Zuordnung der Spei-

chereintragungen eingespart werden kann. Ein derartiger Assoziativspeicher müßte relativ groß und dementsprechend teuer sein. Nach dem Ausführungsbeispiel hat der Pufferspeicher eine Kapazität von 4X64 --- 256 Wortblöcken, doch brauchen bei jedem

55 Zugriff nur vier Blockbezeichner verglichen werden, da durch die Gruppenadresse schon eine Vorselektion erfolgt.

Hierzu 2 Blatt Zeichnungen

409 619/3:

Claims (6)

Patentansprüche:

1. Datenverarbeitungsanlage mit einem langsamen Hauptspeicher großer Kapazität und einem schnellen Pufferspeicher kleiner Kapazität zur Speicherung von Blocken von Datenwörlern, worin eine Bezeichnung des Blockes des vom Pufferspeicher gewünschten Wortes mittels eines Vergleichers mit den in einem Datenverteilungsspeicher gespeicherten Bezeichnunger der gerade im Pufferspeicher gespeicherten Blöcke verglichen wird und worin bei Nichtübereinstimmung der Bezeichnungen dieser Block vom Hauptspeicher in den Pufferspeicher übertragen wird, gekennzeichnet durch folgende Merkmale:

a) der Hauptspeicher (MS) ist in Gruppen

(U bis 63, Fig. 3) von Wortblöcken (0 bis 1023, Fig. 3) unterteilt,

b) der Pufferspeicher (BS) ist in eine gleiche Anzahl von Gruppen von Wortblöcken (0 bis 3, Fig. 3) unterteilt, wobei jedoch die Anzahl der Wortblöcke in einer Gruppe im Pullerspeicher niedriger ist als im Hauptspeicher,

c) der Datenverteilungsspeicher (DD) ist wie der Pufferspeicher in eine gleiche Anzahl von durch die Adresse direkt bezeicl -leten Gruppen und der Anzahl Blöcke entsprechenden Anzahl Speicherplätze zur Aufnahme der Blockbe/eichnungcn (/D) einer Gruppe unterteilt,

d) der Vergieicher (65. Fig. 4 b) ist nur zum Vergleich tier der unter c) angegebenen Anzahl Blöcke entsprechenden Anzahl Blockbezeichnungen (ID) mit der von der Adresse angegebenen Bloekbezeichnung (Bits 10 bN 19) ausgelegt.

2. Da'iv.iverarlu'iümgsanlage -ich Anspruch 1. dadurch gekennzeichnet, da 1.1 der Datenvertcilimgsspeicher (DD) aus einer Anzahl Segmente (DDO bis />/>3, Fig. 3. Fig, 4B) aufgebaut ist. deren Anzahl gleich ist der Anzahl Blöcke innerhalb emu Blockgruppe im Pufferspeicher, wobei innerhalb eines Segments für jede Gruppe (0 bis 63) eine Blockbe/eichnung (ID) gespeichert ist, daß diese Segmente über ein Registei (11) mit dem einen F.ingang des Vergleiche™ (65) und mit den ersten Hingängen von Torschaltungen (66) \erblinden sind, daß die Torschaltungen(f>6) in ih;ein zweiten Hingung mit den Ausgängen des Vergleidiers (65) verbunden sind. daß der Vcrgleichcr (65) zur Aufnahme der Bloekbezeichnung (Bits 10 bis I¹)) eiiigangsseilig mit tier l'ufferspeiche rad resscn sam mcl leitung (/ί.ν.Ί/ί) verbunden Ii. «.laß der Ausgang der '!".'!schaltungen (66) mit einem Adressengeiiei ator (69) \ .'ibumk 11 ist. uelcher an seinem Ausgang ein codierte¹·* Signa! abgibt, das angibt, in welchem Segment eine übereinstimmende Blockbe/eichnung ;*eiiin<'cn wurde, und daß /in AcIr,ssici um: des Pnlfctspeic.iiers dieses Codcsignai (Ii 1. />2) sowie die Bloekbezeichnung auf de;- Sammclleituiig(/f.N\ 1/?) verwendet werden.

3. Datenverarbeitungsanlage nach Anspruch !.

35 dadurch gekennzeichnet, daß im Datenverteilungsspeicher (DD) neben der Bloekbezeichnung (ID) auch ein Gültigkeitsbit (K) gespeichert wird, welches das Auslesen eines Blockes, dessen Informationen nicht mehr dem neuesten Stand entsprechen, aus dem Pufferspeicher verhindern soll.

4. Datenverarbeitungsanlage nach Anspruch 3, gekennzeichnet durch eine Sperrkippschaitimg (99). durch welche beim Einspeichern von Daten von einem Kanal in den Hauptspeicher das Gültigkeitsbit (V) des betreffenden Blocks im Datenverteilungsspeicher [DD) zurückgestellt wird.

5. Datenverarbeitungsanlage nach Anspruch 2, gekennzeichnet durch einen Reihenfolgespeicher (CA), welcher für jede Biockgruppe ein Datenwort speichert, das zusammen mit der entsprechenden Blockgruppe des Datenverteilungsspeichers (DD) durch die Gruppenadresse (Bits 20 bis 25■> adressiert wird, wobei der Reihenfolge-Speicher (CA) eingangsseitig über einen Codierer (77) mit den Ausgängen der Torschaltungen (66) verbunden ist, der das adressierte Datenwort derait ergänzt, daß aus ihm stets eine Bezeichnung desjenigen Blocks der adressierten Gruppe gewonnen werden kann, dessen Verwendung innerhalb der Blöcke (0 bis 3) einer Gruppe zeitlich am weitesten zurückliegt.

6. Datenverarbeitungsanlage nach Anspruch 5, dadurch gekennzeichnet, daß der Vergleicher (65) bei Nichtübereinstimmung der verlangten Blockbezeichnung (/D. Bits 10 bis 19) mit den im DntenVerteilungsspeicher (DD) gespeicherten Blockbezeichnungen ein Signal an den Reihenfolgespeicher(iVl) abgibt, der daraufhin das der adressierten Blockgruppe entsprechende Datenwort an einen Ersetzungscodegenerator (79) überträgt, der die Adresse desjenigen Blocks der Gruppe erzeugt, welcher durch den nun vom Hauptspeicher /um Pufferspeicher zu übertragenden Block ersetzt werden soll.