DE2854286A1

DE2854286A1 - Schaltungsanordnung mit einem befehlspuffer fuer eine cachespeichereinheit eines datenverarbeitungssystems

Info

Publication number: DE2854286A1
Application number: DE19782854286
Authority: DE
Inventors: Charles P Ryan
Original assignee: Honeywell Information Systems Italia SpA
Current assignee: Bull HN Information Systems Inc
Priority date: 1977-12-16
Filing date: 1978-12-15
Publication date: 1979-06-28
Also published as: AU521383B2; FR2412139A1; GB2010547A; JPS6148745B2; CA1116756A; DE2854286C2; JPS5489532A; AU4242878A; FR2412139B1; GB2010547B

Description

DIPL-INCHEINZBARDEKLE München, 15. Dezember 1978

DIPL. CHEM. DR. PETER FÜRNISS L PATENTANWÄLTE

Aktenzeichen: Unser Zeichen: P 2779

nme er. Honeywell Information Systems Inc. 200 Smith Street
Waltham, Mass. V. St. v. A.

Schaltungsanordnung mit einem Befehlspuffer für eine Cachespeichereinheit eines Datenverarbeitungssystems

009826/0734

Kanzlei: Herrnstraße 15_r München 22

Beschreibung

Die Erfindung bezieht sich generell auf eine Cachespeichereinheit bzw. Notizblockspeichereinheit, wie sie von einem Datenverarbeitungssystem verwendet wird, und insbesondere auf eine Pufferstufe zwischen dem Cachespeicher und der vorgesehenen Hauptspeichereinheit.

Es ist bereits bekannt, eine auch als Notizblockspeichereinheit bezeichnete CacheSpeichereinheit dazu heranzuziehen, die Leistungsfähigkeit in einer Zentraleinheit zu steigern. Die Leistungsfähigkeit einer Zentraleinheit wird zumindest teilweise durch die Zeitspanne bestimmt, die erforderlich ist, um Daten aus der System-Hauptspeichereinheit zu erhalten. Die Zeitspanne, die zum Abholen von Daten aus dem Hauptspeicher erforderlich ist, kann dadurch minimiert werden, daß die betreffenden Schaltungen in der Technologie ausgeführt werden, die derzeit die höchste Geschwindigkeit mit sich bringt. Aufgrund des steigenden Speicherbedarfs mHderner Datenverarbeitungssysteme kann diese Teillösung aus Kostengründen nicht akzeptiert werden. Darüber hinaus können Verzögerungen unzulässig sein, die durch den physikalischen Abstand zwischen der Zentraleinheit und dem Hauptspeicher hervorgerufen werden.

Aufgrund dieser und weiterer Erwägungen ist festgestellt worden, daß eine der Zentraleinheit zugehörige Cachespeichereinheit einen zufriedenstellenden Kompromiß dafür darstellt, der Zentraleinheit die geforderte Datenverfügbarkeit zu geben. Die CacheSpeichereinheit ist durch einen Hochgeschwindigkeitsspeicher mit relativ einfachen Proportionen gebildet, der in zweckmäßiger

-* 2854288

Weise in Beziehung zu der Zentraleinheit angeordnet ist. Der Inhalt des Cachespeichers wird so ausgewählt, daß er derjenige Inhalt ist, bezüglich dessen eine hohe Wahrscheinlichkeit dafür existiert, daß die Zentraleinheit unmittelbar Bedarf an diesem Inhalt hat. Damit nach den Algorithmen des Datenverarbeitungssystems von der Zentraleinheit benötigte Daten von dem Hauptspeicher zu der Cachespeichereinheit vor dem tatsächlichen Gebrauch durch die Zentraleinheit übertragen werden bzw. sind, kann die Manipulation der Daten durch das Datenverarbeitungssystem effektiv ausgeführt werden.

Die Übertragung der Daten von dem Hauptspeicher zu dem Cachespeicher kann jedoch kompliziert sein. In dem modernen Datenverarbeitungssystem kann eine Schnittstelleneinheit, die als Systemschnittstelleneinheit bezeichnet werden kann, zwischen dem Hauptspeicher und der Zentraleinheit eingefügt sein. Die Systemschnittstelleneinheit ist tatsächlich ein komplexer elektronischer Schalter, der den Datenaustausch zwischen dem Hauptspeicher (welcher mehrere unabhängige Einheiten umfassen kann), der Zentraleinheit und peripheren Einrichtungen steuert, welche bei der Dateneingabe in die Datenverarbeitungseinheit oder zur Abholung von Daten aus der Datenverarbeitungseinheit verwendet werden können. Demgemäß können die in der Systemschnittstelleneinheit enthaltenen Schaltungen, die zur Verarbeitung der Datenübertragung zwischen dem Hauptspeicher und dem Cachespeicher erforderlich sind, zumindest kurzzeitig nicht verfügbar sein. In entsprechender Weise kann die Zentraleinheit eine Aktivität in der Cachespeichereinheit eingeleitet haben, wodurch der Cachespeicher in entsprechender Weise kurzzeitig nicht imstande wäre, in die Datenübertragung einbezogen zu werden.

8 &·9 826/079*

In Fällen, in denen zwei Einheiten oder Systemelemente in einem Datenverarbeitungssystem unabhängig voneinander für eine Datenverarbeitungsaktivität, wie für eine Datenübertragung, nicht verfügbar sind, ist es bisher bekannt, eine Schaltungsanordnung bereitzustellen, welche die gegenwärtige Aktivität der angeforderten Einheiten unterbricht oder die zukünftige Aktivität der beiden Einheiten unter Berücksichtigung bestimmter Prioritätserwägungen verhinderrt.Dadurch werden die Systemelemente oder Einheiten des Datenverarbeitungssystems für die Ausführung der Datenübertragung freigestellt. Diese Art der Systemelement-Reservation kann dem Gesamtwirkungsgrad des Datenverarbeitungssystems entgegenstehen, und zwar durch verzögerte Ausführung bestimmter Datenbehandlungen auf Kosten anderer Arten von Behandlungen.

Es ist außerdem bekannt, eine Schaltungsanordnung bereitzustellen, um die teilweise Ausführung einer Datenübertragung, einer Abspeicherung der Daten an einem Zwischenspeicherplatz vorzunehmen und sodann die Ausführung zu einem späteren Zeitpunkt zu beenden, d.h. dann, wenn das Systemelement verfügbar wird. Demgemäß kann eine Pufferung zwischen der Hauptspeichereinheit und der Cachespeichereinheit vorgenommen werden. Dies ermöglicht den beiden Einheiten, in einer im wesentlichen unabhängigen Art betrieben zu werden. Diese Art der Datenbehandlungsausführung weist den Nachteil auf, daß nach Abschluß die nachfolgenden Datenübertragungen vor der Fortsetzung der Datenübertragungs-Ablauffolge ebenfalls durch die Verfügbarkeit des jeweiligen System- elements beschränkt sind, die zur Beendigung der Datenübertragung erforderlich ist.

Der Erfindung liegt demgemäß die Aufgabe zugrunde, eine verbesserte Datenübertragung zwischen einer Hauptspeicher-

einheit und einer Zentraleinheit eines Datenverarbeitungssystems vorzusehen. Dabei soll eine verbesserte Datenübertragung zwischen einer Hauptspeichereinheit und einer Cachespeichereinheit in einem Datenverarbeitungssystem erfolgen können. Ferner soll eine der Cachespeichereinheit zugehörige Pufferstufe vorgesehen sein, mit deren Hilfe die Informationsübertragung zwischen der Hauptspeichereinheit und der Cachespeichereinheit gesteuert wird. Überdies soll eine Pufferstufe zwischen dem Cachespeicher und der Systemschnittstelleneinheit vorgesehen sein. Im übrigen soll dem Cachespeicher eine Pufferstufe zugeordnet sein, die eine sequentielle Ausführung einer Datenübertragungsaktivität zwischen der Systemschnittstelleneinheit und der Zentraleinheit ermöglicht. Schließlich soll der Cachespeichereinheit eine Pufferstufe zugeordnet werden, die eine sequentielle Ausführung von in der Pufferstufe gespeicherten Datenübertragungsbefehlen ermöglicht, während die Ausführung der die Cachespeichereinheit umfassenden Aktivität und der die Systemschnittstelleneinheit umfassenden Aktivität möglich sein soll, um die gespeicherten Befehle unabhängig voneinander abzuschließen.

Gelöst wird die vorstehend aufgezeigte Aufgabe durch die in den Patentansprüchen angegebene Erfindung.

Gemäß der Erfindung ist ein Cachespeicher-Befehlspuffer vorgesehen, der eine Reihe von Speicherregistern enthält, mit deren Hilfe Datenübertragungsbefehle und zugehörige Daten gelesen und geschrieben werden. Ferner ist eine Anordnung vorgesehen, durch die der die Systemschnittstelleneinheit umfassenden Teil eines gespeicherten Befehls sequentiell ausgeführt wird. Ferner ist eine Anordnung vorgesehen, durch die ein die Cachespeichereinheit umfassender Teil des gespeicherten Befehls sequentiell ausgeführt

0*9826/0704

wird. Schließlich ist eine Anordnung,-vorgesehen, die den Abschluß des gespeicherten Befehls signalisiert.

Die unabhängige Ausführung des die Systemschnittstelleneinheit umfassenden Teilte des gespeicherten Befehls und des den Cachespeicher umfassenden Teiles des Befehls ermöglicht eine überlappte Befehlsausführung. Darüber hinaus wird der vollständige Befehl in der von dem Cachespeicher-Befehlspuffer aufgenommenen sequentiellen Reihenfolge ausgeführt.

Anhand von Zeichnungen wird die Erfindung nachstehend beispielsweise näher erläutert.

Fig. 1 zeigt schematisch in einem Blockdiagramm ein eine CacheSpeichereinheit verwendendes Datenverarbeitungssystem. Fig. 2 zeigt schematisch das Adressenformat, das von dem für die Verwendung in der Cachespeichereinheit organisierten Datenverarbeitungssystem verwendet wird. Fig. 3 zeigt in einem Blockschaltbild eine Cachspeicherungseinheit unter Veranschaulichung der generellen Organisationsstruktur.

Fig. 4 zeigt in einem Blockdiagramm die Organisation von Cachebefehlsschaltungs-Speicherplätzen gemäß der bevorzugten Ausführungsform der Erfindung. Fig. 5A zeigt in einem Blockdiagramm eine Anordnung zur Steuerung des Betriebs der Befehlsschaltungs-Speicherplätze.

Fig. 5B zeigt schematisch in einem Diagramm eine mögliche Stapelspeicherkonfiguration für die Cache-Befehlspufferschaltung gemäß der bevorzugten Ausführung sform der Erfindung.

Im folgenden wird die bevorzugte Ausführungsform der Erfindung näher erläutert. In Fig. 1 ist die generelle Organisation eines Datenverarbeitungssystems gezeigt, welches eine CacheSpeichereinheit verwendet. Dabei ist

8*9826/0784

eine Zentraleinheit 50 mit einer Cachespeichereinheit und mit einer Systemschnittstelleneinheit 60 gekoppelt. Die Systemschnittstelleneinheit ist mit einer Speichereinheit 70 verbunden. Die Zentraleinheit 50, die Speichereinheit 70 und die Systemschnittstelleneinheit 60 können aus einer Vielzahl von einzelnen Einheiten bestehen, die alle in geeigneter Weise miteinander verbunden und zur genauen Ausführung einer Signalbehandlung gesteuert werden.

In Fig. 2 ist das Format einer Datenadresse veranschaulicht, die aus 24 binären Datenziffern besteht, wie sie von einem Datenverarbeitungssystem verwendet werden. Die ersten 15 Bits höchster Wertigkeit identifizieren eine Daten enthaltende Seitenadresse. Jede Seitenadresse umfaßt 512 Datenwörter. Bei der vorliegenden Ausführungsform besteht jedes Wort aus 50 binären Datenziffern bzw. Bits. Diese Zahl ist eine Frage der Schaltung saus legung bzw. Wahl. Von den durch die übrigen elf Bits der jeweiligen Daten-Seite bezeichneten 512 Datenwörtern ist jede Gruppe der nächsten sieben Daten-Bits einem Speicherplatz von Gruppen von Speicherplätzen in dem Cachespeicher zugehörig, wodurch eine Speicherplatzadresse in dem Cachespeicher gebildet ist. Dies bedeutet, daß 128 Speicherplätze in dem Cachespeicher vorhanden sind und daß jeder Speicherplatz durch eine Kombination von Binärziffern in der Bitzusammenstellung zweithöchster Wertigkeit bezeichnet ist. Die vier niederwertigsten Bit-Zusammenstellungen des Adressenformats werden bei der vorliegenden Ausführungsform nicht dazu herangezogen, eine Wortadresse in der Cachespeichereinheit zu identifizieren. Für einen wirksamen Datenaustausch zwischen der Cachespeichereinheit und der Speichereinheit wird ein vier Datenwörter umfassender Datenblock im Zuge der jeweiligen Datenübertragungsoperation übertragen. Da die Datenübertragung in Blöcken erfolgt, besteht keine Forderung dahingehend, die Bits niedrigster Wertigkeit dazu heran-

zuziehen, die übertragene Information für den Hauptspeicher zu kennzeichnen. Die vier einen Block bildenden Wörter werden bei der normalen Datenübertragung stets in Jedem Fall vorhanden sein. Gemäß Fig. 2 beginnt das Adressenformat mit der Bitposition Null. Dies ist jedoch eine Frage einer entsprechenden Festlegungsauswahl. Auch andere Adressenformate können benutzt werden. In entsprechender Weise kann das Adressenformat eine zusätzliche Information enthalten, wie Paritätsoder Statusangaben, wenn das Adressenformat eine größere Gruppe von Datenbits (mehr als 24) umfaßt.

In Fig. 3 sind schematisch in einem Blockdiagramm die Hauptkomponenten einer CacheSpeichereinheit eines Datenverarbeitungssystems dargestellt. Die Datensignale in der Cachespeichereinheit werden in einer Cachespeicherungseinheit 101 gespeichert. Dieser Speicher besteht aus Speichereinrichtungen mit wahlfreiem Zugriff, in die Datensignale eingespeichert und aus denen Datensignale ausgelesen werden können, und zwar aus bzw. in adressierten Speicherzellen. Die Organisation der Cachespeicherungseinheit 101 ist so getroffen, daß 128 Speicherplätze vorgesehen sind, die Speicherplätze 0 bis 127. Für jeden Speicherplatz sind vier Gruppen von Blöcken von Speicherzellen vorgesehen, die mit Block 0 bis Block 3 bezeichnet sind. Jeder der vier Blöcke kann vier Speicherwörter enthalten, die mit Wort 0 bis Wort 3 bezeichnet sind. Vier Datenwörter aus einem ausgewählten Block eines ausgewählten Speicherplatzes in der Speicherungseinheit 101 können an die Befehlspufferschaltung 300 sowie für eine anschließende Übertragung an die Datenverarbeitungseinheit abgegeben werden. Die Datensignale werden in die Speicherungseinheit 101 mittels eines Datenregisters 140 eingegeben, welches unter der Steuerung von Cachespeicher-Steuerschaltungen 200 steht. Die Cachespeicher-Steuerschaltungen 200 steuern außerdem das Adreßregister 230. Das Adreßregister 230 ist mit der

90-9028/0794

Cachespeicherungseinheit 101, einem Cachespeicherverzeichnis 102 und mit Verzeichnis-Steuerschaltungen 150 für den Cachespeicher verbunden. Das Cachespeicherverzeichnis 102 ist in vier Blöcke unterteilt, deren jeder 128 Speicherzellen enthält und eine ähnliche Struktur aufweist wie die Speicherungseinheit 101. Eine Ausnahme hiervon bildet jedoch der Umstand, daß eine zusätzliche Wortstruktur vorgesehen ist. Das Cachespeicherverzeichnis besteht ebenfalls aus Speicherschaltungen mit wahlfreiem Zugriff. Die Inhalte der Blöcke eines adressierten Speicherplatzes in dem Speicherverzeichnis 102 werden an vier Vergleichernetzwerke 111 bis 114 abgegeben. Die Ausgangssignale der Vergleichernetzwerke werden an ein Datenstatus-Entscheidungsnetzwerk 120 abgegeben. Die Ausgangssignale des Datenstatus-Entscheidungsnetzwerks 120 können an die vier Blöcke der Speicherzellen in der Cachespeicherungseinheit und an die vier Blöcke der Speicherzellen abgegeben werden, die in dem Cachespeicher-Verzeichnis enthalten sind, um den die in Frage kommenden Signale aufnehmenden Block zu aktivieren. Die Ausgangssignale des Datenstatus-Entscheidungsnetzwerks 120 werden ferner den Verzeichnis-Steuerschaltungen 150 für den Cachespeicher zugeführt. Das Adreßregister 130 ist ferner mit den vier Blöcken von Speicherzellen des Cachespeicher-Verzeichnisses 102 und mit den Vergleichernetzwerken 111 biw 114 verbunden. Die Verzeichnis-Steuerschaltungen 150 für den Cachespeicher sind in ein Verzeichnis-Steuerregister und in Verzeichnis-Steuerschaltungen unterteilt.

Gemäß Fig. 4 enthalten die Cachespeicher-Steuerschaltungen zwei Pufferregistereinheiten, eine vier Register umfassende Lesepufferspeichereinheit 120 und eine vier Register umfassende Schreibpufferspeichereinheit 230. Die Speichereinheiten können Daten in einem adressierten Speicherplatz speichern und Signale an zwei Reihen

von Ausgangsanschlüssen von den Speicherplätzen abgeben, und zwar an zwei unabhängig adressierten Speicherplätzen. Mit beiden Speichereinheiten 220 und 230 ist eine Stapel-Folge «teuer logik 210 verbunden. Jeder Pufferspeicher nimmt von der Zentraleinheit her Adressen/Daten und Befehlssignale auf das Auftreten von Signalen aus der Stapel-Folgesteuerlogik her auf und speichert diese Signale in adressierten Speicherplätzen, die durch die Steuerlogik bestimmt sind. Die auf andere Signale von der Stapel-FolgeSteuereinheit 210 hin auftretenden Ausgangssignale der Jeweiligen Pufferspeichereinheit können entweder den Cacheschaltungen und/oder den Schaltungen der Systemschnittstelleneinheiten zugeführt werden, und zwar in Abhängigkeit davon, wie die Speichereinheiten adressiert sind. Die Stapel-Folgesteuerlogik 210 nimmt Signale von der Systemschnittstelleneinheit und Signale von der Cachespeichereinheit her auf. Die Stapel-Folgesteuerlogik gibt Statussignale für die Verwendung durch die Datenverarbeitungseinheit ab.

In Fig. 5A ist die Stapel-Folgesteuerlogik 210 dargestellt. Diese Steuerlogik enthält einen acht Adressen umfassenden, drei Positionen aufweisenden Speicherstapel 211, in den eine Datengruppe an einen adressierten Speicherplatz eingeführt werden kann, wobei zwei Gruppen von Speicherstapelsignalen gleichzeitig herausgeholt werden können, und zwar unabhängig von den adressierten Speicherplätzen. Eine Gruppe der Speichersignale aus dem Speicherstapel 211 wird als erste Adressenfreigabeadresse .für den Lesepufferspeicher 220 und den Schreibpuffer 230 abgegeben, während eine zweite Gruppe von Speichersignalen an eine zweite Freigabeadressenanordnung abgegeben wird, die dem Lesepufferspeicher 220 und den Schreibpufferspeicher 230 zugehörig ist. Die Ausgangssignale eines Zählers 213 geben einen Daten-Schreibvorgang für den Speicherstapel 211 an einer adressierten Speicherstelle frel₀ Die Ausgangssignale eines Zählers

909826/0794

geben eine erste Gruppe von Speichersignalen von dem Speicherstapel 211 frei, und die Ausgangssignale eines Zählers 215 geben eine zweite Gruppe von Speichersignalen von dem Speicherstapel 211 frei. Der Zähler 214 erhält Signale von der Cacheeinheit zugeführt, während der Zähler 215 Signale von der Systemschnittstelleneinheit her zugeführt erhält.

Ein Adressenentscheidungsnetzwerk 212 erhält Signale von den Pufferspeichern 220 und 230 und gibt Adressensignale an den Stapelspeicher 211 sowie Statussignale an Teile des Datenverarbeitungssystems ab. Ein Adressenentscheidungsnetzwerk 212 erhält Signale von dem Zähler 213, dem Zähler 214, dem Zähler 215 und dem Zähler 216. Der Zähler 216 erhält Signale von dem Adressenentscheidungsnetzwerk 212, von dem Zähler 214 und dem Zähler 215 her; der Zähler 216 gibt Signale an den Schreibpufferspeicher 230 ab.

In Fig. 5-B ist das Format veranschaulicht, mit dem Daten in dem Stapelspeicher 211 gespeichert werden. Ferner wird anhand der Fig. 5B die Verwendung von Stapelspeichern veranschaulicht.

Im folgenden wird die Arbeitsweise der bevorzugten Ausführungsform der Erfindung näher erläutert. Der grundsätzliche Einsatz einer CacheSpeichereinheit besteht darin, für die Zentraleinheit Daten verfügbar zu machen, die in der Hauptspeichereinheit gespeichert sind, ohne die Wartezeit abwarten zu müssen, die normalerweise mit dem Herausholen der Daten aus der Datenspeichereinheit verknüpft ist. Der Cachespeicher ist daher ein Hochgeschwindigkeitsspeicher, der die Daten enthält, die mit einer gewissen Unmittelbarkeit vonjder Zentraleinheit für einen ununterbrochenen Betrieb benötigt werden. Wie in Fig. 1 dargestellt, ist der

98-9 826/0794

Cachespeicher mit der Zentraleinheit und der Systemschnittstelleneinheit elektrisch gekoppelt. In entsprechender Weise kann die Zentraleinheit in gewissen Datenverarbeitungssystemen direkt mit der Systemschnittstelleneinheit verbunden sein. Die tatsächliche Ausnutzung der elektrischen Verbindungswege, welche die Systemkomponenten miteinander verbinden, hängt vom Operationsverfahren ab. Bei einigen Datenverarbeitungssystemen können beispielsweise Daten unter gewissen Voraussetzungen direkt an die Zentraleinheit abgegeben werden. In anderen Systemen müssen die von der Zentraleinheit benötigten Daten stets an die Cachespeichereinheit abgegeben werden, bevor sie zu der Zentraleinheit hin übertragen werden. Wie an sich einzusehen sein dürfte, existiert eine Vielzahl von Verfahren nach denen die Datenverarbeitungseinheit den Cachespeicher für einen wirksameren Betrieb ausnutzen kann.

Bei der bevorzugten Ausführungsform wird ein Adressenformat der in Fig. 2 dargestellten Form benutzt, um eine Adresse in der Hauptspeichereinheit festzulegen. Die 15 Bits höchster Wertigkeit bezeichnen eine Seitenadresse, die sieben Bits zweithöchster Wertigkeit bezeichnen eine Speicherplatzadresse, während die beiden Bits niedrigster Wertigkeit in Verbindung mit den übrigen 22 Bits ein spezielles Wort oder eine spezielle Gruppe von Datensignalen bezeichnen, die in dem Hauptspeicher gespeichert sind. Bei der bevorzugten Ausführungsform wer den die Bits niedrigster Wertigkeit im normalen Betrieb von der Hauptspeichereinheit nicht benutzt. Bei einer typischen Datenübertragung werden vier Datengruppen oder Datenwörter mit Abgabe eines Befehls übertragen. Nachdem die Zentraleinheit die HauptSpeicheradresse gebildet hat, werden somit lediglich die 22 Bits höchster Wertigkeit benutzt, und sämtliche dadurch bezeichneten

vier Wörter werden übertragen.

Nachdem die Zentraleinheit die benötigten Daten in dem Hauptspeicher gebildet hat, wird die betreffende Hauptspeicheradresse an die Cachespeichersteuerschaltungen 200 abgegeben und in das Adreßregister 130 eingeführt.

Zu diesem Zeitpunkt beginnen die Cachespeichersteuerschaltungen 200 einen Verzeichnis-Suchzyklus auszuführen. Im Zuge des Verzeichnis-Suchzyklus wird nach der Adresse der Daten gesucht, die von der Zentraleinheit in der Cachespeichereinheit verlangt werden.

Die Hauptspeicher dlresse wird in das Adreßregister 130 in Form der 15 Bits höchster Wertigkeit eingegeben; der Seitenadressenteil der Adresse wird an die vier Vergleicherregister 111 bis 114 abgegeben.

Gleichzeitig werden die sieben Bits des Speicherplatz-Adressenteils der Hauptspeicheradresse an den diesbezüglichen einen Speicherplatz der 128 Speicherplätze in der Cachespeicherungseinheit, dem Cachespeicher-Verzeichnis 102 und an das Verzeichnis-Steuerregister der Verzeichnis-Steuerschaltungen für den Cachespeicher abgegeben. Die Speicherplatzadresse gibt Schaltungen frei, welche vier Datenblöcke in dem Cache-Verzeichnis enthalten, und der Inhalt des betreffenden Verzeichnisses wird an die Vergleicherschaltungen 111 bis 114 abgegeben. Die Inhalte der vier Blöcke des Cache-Verzeichnisses sind 15 Bits umfassende Seiten-Hauptspeicheradressen. Wenn demgemäß der Seitenadressenteil der in dem Adreßregister befindlichen Hauptspeicheradresse in einem der vier Blöcke des Cache-Verzeichnisses ermittelt wird, wird ein "Treffer"-Signal an das Datenstatus-Entscheidungsnetzwerk 120 abgegeben. Das "Treffer"-Signal zeigt an, daß

S e-9 826/0794

die gewünschten Daten in dem entsprechenden Block unter derselben Speicherplatzadresse in der Speieherungseinheit gespeichert sind.

Der Speicherplatz-Adressenteil der im Adreßregister befindlichen Adresse gibt auf seine Abgabe an die Verzeichnis-Steuerschaltungen 150 die Registerzelle frei, welche Statussignale speichert. Diese Statussignale werden dann an das Entscheidungsnetzwerk 120 abgegeben. Bei der bevorzugten Ausführungsform werden die Typen der Statussignale wie folgt benutzt: 1) Eine Voll/Leer-Anzeige ist ein positives Signal, wenn gültige Daten in der entsprechenden Cachespeicherungseinheit gespeichert sind; 2) eine anstehende Bit-Anzeige ist positiv, wenn Daten in den Ubertragungsprozeß vom Hauptspeicher zu der Cachespeicherungseinheit einbezogen sind, so daß die Seitenadresse bereits in das Cachespeicher-Verzeichnis eingeführt worden ist; 3) eine Fehler- bzw. Ausfallblock-Anzeige ist positiv, wenn der diesbezügliche eine Block der vier Blöcke der Speicherzellen als Block identifiziert worden ist, der bezüglich der in ihm gespeicherten Daten Fehler hervorruft.

Unter der Annahme, daß die Statussignale zutreffen, wenn ein "Treffer" durch das Datenstatus-Entscheidungsnetzwerk bestimmt ist, befinden sich die gültigen Daten in der Cachespeicherungseinheit. Die Speicherplatzadresse des Adreßregisters 130 hat vier Datenblöcke (deren jeder vier Wörter enthält) freigegeben, die auf die Speicherplatzadresse in dem Cachespeicher-Verzeichnis bezogen sind. Der "Treffer" in der Seitenadresse 1 der vier Blöcke des Cachespeicher-Verzeichnisses zeigt an, daß die vier Datenwörter in dem diesbezüglichen Block der Cachespeicherungseinheit untergebracht sind. Das Datenstatus-Entscheidungsnetzwerk gibt an den in Frage kommenden Block der Speicherungseinheit ein Signal ab. Die vier

8*9826/0794

benötigten Datenwörter werden in dem Befehlspuffer abgelagert und von der Zentraleinheit abgeholt.

Die Arbeitsweise der Cachespeicher-Befehlspufferschaltung dürfte aus folgendem verständlich werden. Auf das Auftreten von Signalen von der Zentraleinheit her bestimmt die Stapel-Ablaufsteuerlogik 210 eine Adresse in der Pufferspeichereinheit 220 oder in der Pufferspeichereinheit 230. Die Stapel-Folgesteuerlogik gibt dann unter der bestimmten Adresse die Speicherung von Adressen/Datensignalen und Befehlssignalen von der Zentraleinheit her frei. Wenn die Zentraleinheit eine Leseoperation signalisiert, dann werden die Signale in dem Lesepuffer 220 gespeichert, und wenn die Zentraleinheit eine Schreiboperation signalisiert, dann werden die Signale in dem Schreibpuffer 230 gespeichert. Bei der bevorzugten Ausführungsform weist der Lesepuffer vier mögliche Speicherplätze auf, und der Schreibpuffer weist vier Speicherplätze auf, von denen lediglich drei ausgenutzt sind. Es kann erforderlich sein, gewisse Klassen von Schreibbefehlen bei der bevorzugten Ausführungsform auszuführen, die drei Datengruppen-Speicherplätze für einen vollständigen Eintrag benötigen. Deshalb sind in den Cachespeicher-Befehlspufferspeicherplätzen insgesamt fünf mögliche Operationen vorhanden, wobei zu einem Zeitpunkt jeweils ein Speicherplatz bezeichnet werden kann; es handelt sich um vier Leseoperationen und um eine Schreiboperation.

Es dürfte somit ersichtlich sein, daß unter jeder in den Cache-Befehlspufferspeicherplätzen bezeichneten Operation Manipulationen bzw. Behandlungen zu verstehen sind, die in jedem Fall vier Reihen bzw. Sätze von Anordnungen umfassen. So können beispielsweise die von der Zentraleinheit benötigten Daten in dem Hauptspeicher und im Cachespeicher oder in dem Hauptspeicher allein enthalten

909826/0794

sein. Ein Befehl kann die Suche in dem Cachespeicher nach einer vorgegebenen Reihe von Daten und/oder das Herausholen von Daten aus dem Hauptspeicher über die Systemschnittstelleneinheit in dem Fall umfassen, daß diese Daten nicht verfügbar sind. Da die Systemschnittstelleneinheit und/oder der Cachespeicher durch Operationen belegt sein können, die eine höhere Priorität besitzen, ist es vorteilhaft für den Betrieb in der Systemschnittstelleneinheit oder in dem Cachespeicher, in Unabhängigkeit von der Verfügbarkeit der übrigen in die Übertragung einbezogenen Komponente fortzufahren. So schließt beispielsweise eine Schreiboperation sowohl die Cachespeichereinheit als auch Teile der Systemschnittstelleneinheit des Datenverarbeitungssystems ein. Es ist erforderlich, daß die Befehle in sequentieller Reihenfolge auszuführen sind, um die Erzeugung von feh-.lerhaften Daten zu vermeiden. Überdies ist es erforderlich,daß dde die Cacheeinheit oder die Systemschnittstelleneinheit einbeziehenden Teile des Befehls individuell nacheinander ausgeführt werden. Deshalb liefert die Stapel-Folgesteuerlogik Zeigersignale, welche den sequentiellen Betrieb einer Reihe von Befehlen steuern, sowie Zeigersignale, welche die sequentielle Ausführung des die Cacheeinheit einbeziehenden Teiles eines Befehls steuern, und Zeigersignale, die die sequentielle Ausführung des die Systemschnittstelleneinheit einbeziehenden Teiles des Befehls steuern. Die Zeigersignale werden in jedem Falle von den Zählern an den Stapelspeicher abgegeben.

Um Daten in den Befehlspufferspeichern zu speichern, bestimmt das Adressenentscheidungsnetzwerk auf das Auftreten von Signalen von dem Lesepuffer und Schreibpuffer her die Adresse des nächsten verfügbaren Speicherplatzes in dem Puffer. Diese Anordnung signalisiert der Zentraleinheit die Verfügbarkeit eines Befehlspufferspeicherplatzes. Wenn das Adressenentscheidungsnetzwerk der Zentraleinheit signalisiert, daß ein Befehlspufferspeicher-

9Θ9826/0794

platz frei ist, was bedeutet, daß keine Schreiboperation vorliegt und/oder daß weniger als vier Leseoperationen in dem Befehlspufferspeicher gespeichert sind, dann gibt der Zähler 213 Zeigersignale ein, die in den Stapelspeicher einzugebende Signale freigeben, und zwar in den durch den Zähler adressierten nächstfolgenden Speicherplatz. Auf die Aufnahme eines Adressen/Datenbefehls und von Signalen von der Zentraleinheit her wird das Adressenentscheidungsnetzwerk die Befehlspufferspeicheradresse eingeben, in die bzw. mit der die Signale in den Stapelspeicher 211 zu speichern sind. Wenn eine Schreiboperation einzuführen ist, wird ein positives Signal in die erste von drei Positionen des Stapelspeichers eingeführt. Wenn eine Leseoperation einzuführen ist, wird eine Verknüpfungsadresse des nächsten leeren Speicherplatzes in dem Befehlslesepuffer in die letzten beiden Stapelspeicherplätze eingeführt. Die in den Stapelspeicher eingeführte Adresse aktiviert die entsprechenden Pufferspeicherplätze, so daß Adressen/Datensignale und Befehlssignale in den durch den Stapelspeicher bezeichneten Speicherplatz eingeführt werden. Nachdem die Signale in den Pufferspeicher eingeführt sind,wird dann, wenn der Stapelspeicher nicht gefüllt ist, der Zähler 201 in seiner Zählerstellung erhöht, und der eingetragene Zeiger kennzeichnet den nächsten Speicherplatz in dem Stapelspeicher und kann ihn freigeben.

Die Cache-Zeigersignale werden durch den Zähler 214 erzeugt, und die Systemschnittstellen-Zeiger werden durch den Zähler 215 erzeugt. Wenn der Zähler 214 ein Cache-Signal zugeführt erhält, welches anzeigt, daß die Cacheeinheit für die Ausführung eines Befehls bereit ist, dann werden die Ausgangssignale von dem Zähler aktiviert, und der in dem Stapelspeicher adressierte Speicherplatz wird freigegeben. Wenn der Speicherplatz

90982 6/0 79 4

in dem Stapelspeicher freigegeben ist, aktivieren die der Cache-Operation zugehörigen Ausgangssignale des Stapelspeichers die zugehörige Adresse in den Befehlspufferspeichereinheiten_e Die Adressen/Daten und Befehlssignale werden dadurch aktiviert, und diese Signale werden an die in Frage kommenden Teile der Oacheeinheit abgegeben, und die Operation wird ausgeführt. Mit Beendigung der Ausführung wird der Zählerstand des Zählers 214 auf einen Wert erhöht, der auf den nächstfolgenden Speicherplatz hinweist. Sodann wartet der Zähler solange, bis er durch ein geeignetes Signal der Cacheeinheit freigegeben wird. Das Adressenentscheidungsnetzwerk enthält jedoch die Verknüpfungsanordnung, die verhindert, daß der Cachezeiger (Zähler 214) über die durch den Zähler 213 bezeichnete Position in dem Stapelspeicher hinaus zeigt.

Der von dem Zähler 215 abgegebene Systemschnittstellenzeiger arbeitet in analoger Weise hinsichtlich der sequentiellen Ausführung der von den Befehlsspeichereinheiten abgegebenen Befehle, die die Operation der Systemschnittstelleneinheit steuern.

Der Schreibpufferspeicher 230 weist einen Schreibpufferzeiger auf, der durch den Zähler 216 geliefert wird und der den sequentiellen Betrieb bezüglich des Inhalts des Schreibpufferspeichers steuert. Wenn dem in dem Schreibpufferspeicher gespeicherten Schreibbefehl mehr als ein Speicherplatz zugeordnet ist, dann nimmt der Schreibpufferzeiger eine Speicherplatzaktivierung in der richtigen Reihenfolge vor.

• In Fig. 5B ist schematisch eine mögliche Konfiguration des Stapelspeichers veranschaulicht. Der erste Speicherplatz ist leer, der zweite Speicherplatz besitzt eine Leseoperation für den Lesepufferspeicherplatz 00. Der Cachezeiger ist als den betreffenden Speicherplatz

989826/0794

adressierender Zeiger angedeutet. Der nächste Speicherplatz enthält eine Leseoperation, die unter der Adresse 01 in dem Lesepufferspeicher untergebracht ist. Der Cachezeiger wird auf diese Adresse erhöht, wenn die die Cacheeinheit einschließende gegenwärtige Operation abgeschlossen ist. Der vierte Stapelspeicherplatz bezeichnet eine Leseoperation unter der Adresse 10 in dem Lesepufferspeicher, und der Systemschnittstelleneinheit-Zeiger gibt diesen Stapelspeicherplatz frei. Die fünfte Stapelspeicheradresse enthält eine Schreiboperation. Da lediglich eine Schreiboperation in dem Pufferspeicher bei der bevorzugten Ausführungsform gespeichert werden kann und da eine Gruppe von Speicherplätzen stets für die Schreiboperation benutzt wird, ist keine weitere Adresse erforderlich. Der Systemschnittstelleneinheits-Zeiger gibt diesen nächsten Stapelspeicherplatz frei. Der sechste Stapelspeicherplatz bezeichnet eine Leseoperation der Lesepufferspeicheradresse 11. Der eingetragene Zeiger verbleibt in diesem Speicherplatz innerhalb des Stapelspeichers, bis die in dem zweiten Stapelspeicherplatz bezeichnete Operation abgeschlossen ist. Sodann wird der eingetragene Zeiger so vergrößert, daß er auf den siebten Stapelspeicherplatz hinzeigt, wodurch das Einschreiben von Adressen/Daten und Befehlssignalen unter dieser Adresse freigegeben ist. Diese Darstellung schlägt die Ausnutzung des Lesepufferspeicherplatzes vor, wobei eine Steuerung nach einem sequentiellen oder aufeinanderfolgenden Algorithmus in dem Adressenentscheidungsnetzwerk erfolgt. Es dürfte jedoch ersichtlich sein, daß auch ein anderer Algorithmus benutzt werden könnte.

Unter Verwendung der Anordnung gemäß der bevorzugten Ausführungsform der Erfindung ist es möglich, eine sequentielle und überlappte Ausführung einer Vielzahl von Operationen vorzunehmen, die sowohl die Cacheeinheit als auch die Systemschnittstelleneinheit einbeziehen.

909826/079*

285A286

Darüber hinaus können Teile der Cacheeinheit bei der Befehlsausführung in einer Reihenfolge betrieben werden, die unabhängig ist von der sequentiellen Ausführung des Befehls in der Schnittstelleneinheit des Datenverarbeitungssystems. Bei einer normalen Leseoperation würde die Anordnung gemäß der bevorzugten Ausführungsform das Abholen von Daten aus dem Hauptspeicher durch die Systemschnittstelleneinheit ermöglichen, bis eine Bestimmung darüber getroffen worden ist, daß die Daten in den Cachespeichereinheiten nicht verfügbar waren bzw. sind. In entsprechender Weise wird in dem Fall, daß die Daten in dem CacheSpeichereinheiten verfügbar sind, die die Systemschnittstelleneinheit einbeziehende Operation vorzeitig aufgegeben. Der Schreibbefehl kann jedoch unabhängig in der Systemschnittstelleneinheit und der CacheSpeichereinheit ausgeführt werden, und bestimmte Lesebefehle, wie ein Lesebefehl, der die in der Cachespeichereinheit enthaltenen Daten verfälscht, währenddessen Daten aus dem Hauptspeicher über die Systemschnittstelleneinheit erhalten werden, können unabhängig ausgeführt werden.

Durch die Erfindung sind also eine Anordnung und ein Verfahren zur Bereitstellung einer Pufferstufe oder einer Cachespeicherbefehlsschaltung zwischen einer Cachespeichereinheit und einer Hauptspeichereinheit geschaffen. Die Datenübertragung zwischen einer Hauptspei ehe reinheit und einer Cachespeichereinheit kann kompliziert werden, da die in der Cachespeichereinheit und/oder in der Hauptspeichereinheit zur Durchführung der Datenübertragung benutzten Schaltungen vorzugsweise erworbene Schaltungen seinjPUarüber hinaus müssen die Datenübertragungen nacheinander ausgeführt werden.

Gemäß der vorliegenden Erfindung wird die Datenübertragung in zwei Teile aufgeteilt, wobei der eine Teil

909826/0794

die Cachespeichereinheit umfaßt, während der andere Teil die Hauptspeiehereinheit zusammen mit den zugehörigen Schnittstelleneinheiten umfaßt. Die Cachespeichereinheit speichert die Datenübertragungsbefehle und die zugehörigen Daten in sequentieller Reihenfolge. Die Cachespeichereinheit sowie der Hauptspeicher und die Schnittstelleneinheiten können ihre entsprechenden Teile der Datenübertragung unabhängig voneinander ausführen, wodurch eine überlappte Befehlsausführung ermöglicht ist. Der Cachebefehlspuffer stellt dabei sicher, daß die die beiden Einheiten der Datenverarbeitungseinheit einschließenden Operationen sequentiell ausgeführt werden. Wenn eine Datenübertragung beendet worden ist, setzt die Cachebefehlsschaltung die Ausführung der nächsten Datenübertragung sequentiell fort.

9Θ9826/079*

Leerseite

Claims

DIPL. ING. HEINZ BARDEKLE München,

DIPL. CHEM. DR. PETER FÜRNISS

PATENTANWÄLTE 285428$

Aktenzeichen: Unser Zeichen: P 2779

Anmelder:

Patentansprüche

Schaltungsanordnung mit einem Befehlspuffer für eine Cachespeichereinheit eines Datenverarbeitungssystems, dadurch gekennzeichnet, daß eine Vielzahl von Speicherplätzen (211) für die Speicherung von Informationssignalen vorgesehen ist, die von einer Zentraleinheit des CacheSpeichers (101) erzeugt sind,

daß Einspeichereinrichtungen (212) vorgesehen sind, die die Informationssignale in den Speicherplätzen (211) in einer sequentiellen Reihenfolge einspeichern,

daß erste Signalgewinnungseinrichtungen (214) vorgesehen sind, die die Informationssignale aus den genannten Speicherplätzen in der betreffenden sequentiellen Reihenfolge zum Zwecke der Abgabe an einen ersten Teil der Datenverarbeitungseinheit abzuleiten gestatten,

und daß zweite Signalgewinnungseinrichtungen (215) vorgesehen sind, die die Informationssignale aus den genannten Speicherplätzen in der genannten sequentiellen Reihenfolge zum Zwecke der Abgabe an einen zweiten Teil der Datenverarbeitungseinheit abzuleiten gestatten, wobei die beiden Signalgewinnungseinrichtungen unabhängig voneinander betreibbar sind.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet ,daß in die in der sequentiellen Reihenfolge auftretenden Informationssignale Signale einbeziehbar sind, die sich auf Speicherlesebefehle und auf maximal einen Speicherschreibbefehl beziehen.

809826/0794

ORIGINAL INSPECTED

Kanzlei: Herrnstrsße 15, München S2
3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der genannte erste Teil des Datenverarbeitungssystems die Cachespeichereinheit (101) ist und daß der genannte zweite Teil des Datenverarbeitungssystems eine einem Hauptspeicher (70) zugehörige Schnittstellenanordnung ist.
4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, mit einer Cachespeicher-Befehlspuffereinheit, die sequentiell die Ausführung von von einer Zentraleinheit erzeugten Lese- und Schreibbefehlen steuert, die in Speichereinheiten gespeichert sind, dadurch gekennzeichnet, daß eine Steueranordnung (214) vorgesehen ist, welche sequentiell die Ausführung eines auf die Cachespeichereinheit sich beziehenden Teiles der gespeicherten Befehle steuert, und daß eine Steueranordnung (215) vorgesehen ist, die sequentiell die Ausführung eines auf einen Hauptspeicher und die zugehörige Anordnung sich beziehenden Teiles der gespeicherten Befehle steuert, wobei die Cacheanordnung und die Speicheranordnung unabhängig voneinander betreibbar sind.
5. Schaltungsanordnung nach einem der Ansprüche 1 bis 4, mit einer Zentraleinheit, einem Cachespeicher und einer mit Hauptspeichereinheiten verbundenen Schnittstelleneinheit, wobei im Zuge einer Datenübertragung Datengruppen zwischen dem Hauptspeicher und der Zentraleinheit übertragbar sind, dadurch gekennzeichnet, daß eine Vielzahl von Signalspeichereinheiten (211) vorgesehen ist, die eine auf die Datengruppenübertragung sich beziehende Information speichern, daß eine Freigabeanordnung (212) vorgesehen ist, welche die Speicherung der Datengruppen freigibt und welche eine Identifizierungsanordnung zur Identifizierung einer Reihenfolge der gespeicherten Datengruppen

enthält, daß eine Freigabeanordnung zur Freigabe des Heraussuchens eines auf die Cachespeichereinheit sich beziehenden Teiles der jeweils aufeinanderfolgenden Datengruppen vorgesehen ist, und daß eine Freigabeanordnung vorgesehen ist, die das Heraussuchen eines auf die Schnittstelleneinheit sich beziehenden Teiles der jeweils aufeinanderfolgenden Datengruppen freigibt, wobei die erstgenannte Freigabeanordnung und die zuletzt genannte Freigabeanordnung - die Signalspeichereinheiten freizugeben vermögen.
6. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß mit den Speichereinheiten eine Stapelspeichereinheit (211) verbunden ist, in der die Adressen in der Reihenfolge gespeichert sind, in der die Datengruppen in den Speiehereinheiten (220, 230) gespeichert sind.
7. Schaltungsanordnung nach Anspruch 6, dadurch gekennzeichnet, daß die eine Speicherung freigebende Anordnung einen Zähler (214;215) enthält, der sequentiell Speicherplätze in der Stapelspeichereinheit (211) aktiviert, deren aktivierte Stapelspeicherplätze eine Signalspeichereinheit freigeben, die durch die in dem Stapelspeicherplatz gespeicherte Adresse bestimmt ist.
8. Schaltungsanordnung nach Anspruch 6, dadurch gekennzeichnet, daß die jeweilige Signalgewinnungsanordnung einen zugehörigen Zähler enthält, und daß die Aktivierung eines derartigen Zählers die Abgabe einer nächstfolgenden Datengrtuppe an einen den betreffenden Zähler zugehörigen Teil des Datenverarbeitungssystems veranlaßt.
9. Schaltungsanordnung nach einem der Ansprüche 1 bis 8, mit einem Befehlspuffer zur Steuerung der von einer Zentraleinheit eines Datenverarbeitungssystems benötigten Information, wobei die Datenverarbeitungseinheit eine Cachespeichereinheit und eine Schnittstelleneinheit umfaßt, die mit einer Speichereinheit zusammenarbeitet, dadurch gekennzeichnet, daß eine erste Vielzahl von Speicherplätzen vorgesehen ist, in denen Datengruppen gespeichert sind, daß ein Stapelspeicher (211) vorgesehen ist, der mit der ersten Vielzahl von Speicherplätzen verbunden ist und der eine zweite Vielzahl von Speichergruppen aufweist, in denen Speicherplatzadressen speicherbar sind, daß der Stapelspeicher (211) eine erste, zweite und dritte Eingabeeinrichtung (213, 214,215) enthält, mit deren Hilfe die betreffenden Gruppen adressierbar sind, daß auf eine Aktivierung eines Gruppenspeicherplatzes durch die erste Eingabeeinrichtung hin die Einspeicherung einer Speicherplatzadresse in den betreffenden aktivierten Gruppenspeicherplatz freigegeben ist, daß eine Aktivierung eines Gruppenspeicherplatzes durch die betreffende Eingabeeinrichtung die Abgabe von Datengruppen unter einer in der betreffenden zweiten aktivierten Gruppe gespeicherten Adresse an die Cachespeichereinheit bewirkt, daß die Aktivierung der dritten Eingabeeinrichtung die Abgabe der Datengruppen unter einer in der betreffenden dritten aktivierten Gruppe gespeicherten Speicherplatzadresse an die Schnittstelleneinheit bewirkt, und daß eine Aktivierungseinrichtung vorgesehen ist, die die erste Eingabeeinrichtung, die zweite Eingabeeinrichtung und die dritte Eingabeeinrichtung sequentiell derart aktiviert, daß die erste Eingabeeinrichtung nicht später als zum gleichen Zeitpunkt aktiviert ist, zu dem die zweite Eingabe-

einrichtung und die dritte Eingabeeinrichtung bezüglich eines bezeichneten Gruppenspeicherplatzes aktiviert sind, während die Differenz zwischen der Anzahl der Aktivitäten der ersten Eingabeeinrichtung und der Anzahl der Aktivitäten der zweiten oder der dritten Eingabeeinrichtung kleiner ist als die Anzahl der zweiten Vielzahl von Gruppenspeicherplätzen.