DE2425574A1 - Adressierung von zeichen in einem wortorientierten system eines rechenautomaten - Google Patents
Adressierung von zeichen in einem wortorientierten system eines rechenautomatenInfo
- Publication number
- DE2425574A1 DE2425574A1 DE19742425574 DE2425574A DE2425574A1 DE 2425574 A1 DE2425574 A1 DE 2425574A1 DE 19742425574 DE19742425574 DE 19742425574 DE 2425574 A DE2425574 A DE 2425574A DE 2425574 A1 DE2425574 A1 DE 2425574A1
- Authority
- DE
- Germany
- Prior art keywords
- character
- circuit
- word
- register
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/04—Addressing variable-length words or parts of words
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
- Controls And Circuits For Display Device (AREA)
Description
H. F. E L L M E R 627 IDSTEIN
FRIEDENSSTRASSE 29/31 TELEFON: IDSTElN 8237 9 A ? R 1^ 7 Z.
ERA-2Ü82 ρ 155024
Adressierung von Zeichen in einem wortorientierten
System eines Rechenautomaten
Die Erfindung betrifft eine Schaltung aur Steuerung der Arbeitsweise einer digitalen, datenverarbeitenden Vorrichtung, um aus
einer programmierten, relativen Adresse eine absolute Speicheradresse au bestimmen und ein Zeichen von vorgegebener Qröfie
wahlweise zu lesen oder zu schreiben, wenn es mit eine* vorherbestimmten Zeichenplati innerhalb eines Wertes fur ein wort«
orientiertes System eines Rechenautomaten in Beziehung steht· Bei der Zeichenadressierung in diesem System ist es nö^lich,
die effektiven Zeichenadreseen schrittweise au vergrößern oder
zu verringern, um Reihen von Zeichen innerhalb der Schaltung iu
bearbeiten, die das wortorientierte System des Rechenautomaten adressiert.
■ - 1 409851/0801
Zahlreiche bekannte Rechenautouiaten arbeiten als Systeme, die
Zeichen handhaben,und besitzen eine spezielle konstruierte
Schaltung zum Zugriff auf den Speicher, uu die Zeichen und Reihen
von Zeichen zu bearbeiten. Ebeaso sind zahlreiche Rechenautomaten
und datenverarbältende Systeme wortorientiert» wobei ein
»/ort normalerweise eine wesentlich größere Aufnahmefähigkeit
aufweist, als fur die Handhabung der Zeichen benötigt wird. Beispielweise
ist es üblich, daß datenverarbeitende Syatiuw Zeichen
bearbeiten, die in 6, 8 oder 12 Bitpositionen enthalten sind.
Dagegen ist es ungewöhnlich, daii innerhalb eines solchen Systeme der Umfang der Zeichen vermischt wird. Andrerseits arbeiten gewisse wortorientierte, datenverarbeitende Systeme dit öfortgtfö-
*en von 24, 30 oder 36 Bits Aufnahmefähigkeit· Obgleich noch
andere tfortgroüen zur Anwendung kommen können, sollen diese Beispiele
die Tatsache anschaulich maschen, datt dl· wortorientierten
Rechenautomaten normalerweise mit tfortgrößen arbeiten, die wesentlich über die «ortgroßen der die Zeichen handhabenden
Systeme hinausgehen·
Bei den intern programmierten Rechenautomaten wird gewöhnlich ein
Speichermediuia als innerer Hauptspeicher aur Aufnahme der Operanden
und Befehle angewendet. In den wortorientierten, datenverarbeitenden Systemen werden bekannte Speieherzugriff βschaltungen
benutat, die auf ein volles, ein halbes, Drittel- oder Viertel- «fort zugreifen, das im Speicher enthalten ist« Die Operanden
409851/0801
sind normalerweise diejenigen Daten, die bearbeitet werden sollen,
und die Befehle bilden gemeinschaftlich die vom datenverarbeitenden System selbsttätig auszuführenden Programme. Die digitalen
Rechenautomaten verfügen in der Praxis über eine vorgegebene Menge von Befehlen; es wird also eine gegebene Arbeitsfähigkeit
durch jeden einzelnen Befehl definiert, der die Ausführung einer vorgeschriebenen Funktion bewirkt. Bei den wortorientierten,
datenverarbeitenden Systemen ist es allgemein Üblich, die Gesamtheit der Befehle rund um die Einrichtungen anzuordnen, die
die Daten des vollen oder Teilwortes handhaben, wobei die Arbeit mit den Operanden normalerweise getrennt abläuft. Außerdem enthält das gesamte Befehlswort üblicherweise zusätzlich zum Befehls- und Operationsteil einen Adreßteil, der im Speicherabschnitt einen adressierbaren Platz bezeichnet. Für diejenigen
datenverarbeitenden Systeme, die Möglichkeiten für eine Indizierung und andere bekannte Steuerfunktionen aufweisen, enthält das
Befehlswort außerdem Signaldarstellungen, die die verschiedenen Steuerfunktionen anzeigen. Der Befehlsteil des Befehlswortes
zeigt die vom Rechenautomaten auszuführende Operation und der Adreßteil die Adresse im Speicher an, an der die Operation vorgenommen werden soll· In anderen bekannten datenverarbeitenden
Systemen werden Hilfesteuer-Register zum Festhalten einer oder mehrerer Speicherbasis-Adressen verwendet, damit die letstere(n)
mit der im Befehlswort enthaltenen, relativen Adresse kombiniert werden kann (können). Bei diesen bekannten Systemen ist auch die
- 3 -A09851/0801
Wahl der Basisadresse mit einer relativen Basisadresse in Verbindung mit der Adressen-Indisierung kombiniert, so daß ein sehr
anpassungsfähiges Verfahren tür Bearbeitung von Voll- oder teilwortorientierten Adressen entsteht·
Mit dem Auftauchen der zusammenstellenden Programmier* und Benutzersysteme, die auf einer Zeichenbasis arbeiten, mußten viele
datenverarbeitende Einrichtungen weitläufig programmiert werden, um innerhalb eines wortorientierten Rechenautomaten die Operanden
auf einer Zeichenbasis su bearbeiten. Bei diesen Programmierungsaufgaben müssen Zeichenreihen, die oft als Reihen von Bitsusammenstellungen bezeichnet werden, Zeichen um Zeichen aufgebaut
werden, damit die Register des Speichersystem* wirkungsvoll aus« genutet werden. Wenn der Aufbau durch den Programmvorgang der
Zeichen in ein Wort aus mehreren Zeichen aweck Speicherung im wortorientierten Speicherregister überführt wird, würden sahlreiche Abschnitte des Speichersystems nicht benutst» Xm programmierten Verfahren sur Bearbeitung der Zeichen innerhalb eines
wortorientierten Rechenautomaten mUssen Programme sowohl zum
Aufbau der Kombinationen aus mehreren Zeichen sweeke Unterbringung im wortorientierten Speichersystem als auch sur Zerlegung
der Wörter aus mehreren Zeichen erseugt werden, um schließlich Operationen Zeichen für Zeichen durchzuführen. Wenn von den programmierten Aufgaben Zeichen unterschiedlichen Umfanges innerhalb desselben wortorientierten Rechenautomaten verarbeitet wer-
- 4 -409851/0801
den solleni werden diese Bearbeitungsprogramme oder -routinen
erheblich erweitert. Diese programmierten Routinen aus Befehlen
zum Zugriff auf spezielle Zeichen innerhalb eines wortorientierten. Rechenautomaten beim Lese- oder SchreibVorgang tragen wesentlich zur Rechenzeit der datenverarbeitenden Vorrichtung bei und
erhöhen dadurch die Kosten der Datenbearbeitung bzw« gehen zu Lasten der Leistungsfähigkeit und Geschwindigkeit der Datenverarbeitung. Dann muß eich die programmierte Folge bei der Bearbeitung der Bitzusammen8tellungen oder Zeichen innerhalb eines wortorientierten Rechenautomaten selbst auch ändern können, um für
eine gegebene Folge von Zeichenhandhabungen die Zeichenreihen zu verarbeiten. Wie natürlich einleuchtet, ist die Arbeit mit dem
gespeicherten Programm zur Bearbeitung der Zelohen in einem wortorientierten, datenverarbeitenden System hinsichtlich der Ausnutzung der Rechenzeit und des Speichers bis zu dem Qrad nicht wirkungsvoll, in dea Befehlsroutinen der Zeichenbearbeitung für
eine wiederholte Benutzung gespeichert werden müssen.
Auf die Fähigkeit, die Zeichen zu adressleren, sowie die Zeichenadresse schrittweise zu vergrößern oder zu verringern, dl· Zeichen zu positionieren und das Torseiehen wahlweise zuzuordnen,
erstreckt sich die vorliegende Erfindung in einem andersartigen,
wortorientierten, datenverarbeitenden System· Das dl· Zeichen
adressierende System in einer wortorientierten, datenverarbeitenden Vorrichtung sucht die Ausnutzung des Speichers dadurch
- 5 -409851/08 01
günstiger au gestalten, daß die Prograasa-Subroutinen fUr die
Zeichenhandhabung nicht gespeichert su werden brauchen, und die
Rechenleistung möglichst groß iu machen, indem die für die programmierte Zeichenhandhabung erforderliche Zeit verringert wird»
Zusammenfassend betrachtet, ist geaäß der Erfindung eine Zeichen«
adressierschaltung für ein wortorientiertes, datenverarbeitendes System alt einem adressierbaren Hauptspeicher vorgesehen, au der
eine Schaltung zum Adressieren der wortorientierten Speicherplätze und eine alt der letzteren verbundene Zeichenadressierschal·
tung aur Auswahl einer vorgegebenen Zeichengröße aus einer von mehreren Speicherstellen in einem Wort gehören, auf das angegriffen wurde. Ein System zur Auswahl von einer unter Hehreren Zeichengröflen wird durch den Aufbau eines grundlegenden Satsee aus
einer Anzahl Digits für die gewählten ZeichengröSen gebildet, wobei Hilfsmittel mehrere grundlegende Zeichengröfien auswählen·
FUr die Lese- und Schreibvorgänge 1st eine Zeichenadressierung vorgesehen· Wenn ein ausgewähltes, hinsichtlich seiner Qröfle
festgesetstes Zeichen ausgelesen wird, wird es selbsttätig auf einen vorgegebenen Plats des wortorientierten Syatems justiert,
und bei dieser Ausführungsform erfolgt die Justierung auf die am weitesten rechts liegende Stelle neben dem binären Komma.
Durch eine sweokmäfiige Wahl kann die Torseichen-Erweiterung des
ausgelesenen Zeichens bewirkt werden« Beim Schreibvorgang wird der die Zeiohen adressierende Apparat von einer Schaltung aur
409851/0801
Positionierung eines justierten Zeichens von vorgegebener QrOfie
auf einen bezeichneten Plate im Wort gebildet, su dem das Zeichen übertragen werden Soll« Eine weitere Schaltung sur schrittweisen Vergrößerung wird für einen Zugriff auf vorgegebene Folgen
von Zeichen bestimmer Größe im adressierbaren Hauptspeicher verwendet. Die Zeichenadressierung erfolgt mit Hilfe eines zugeordneten Steuerregisters, dessen Signale die Wortverschiebung gegenüber der Basisadresse und die Zeichenverschiebung innerhalb des
Wortes angeben, auf das »!gegriffen wird. Das Steuerregister enthält einen Wortsuwachs- und einen Zeichenzuwachswert, die je mit
dem Wert der Wort- bzw. Zeichenverschiebung kombiniert werden, um den nächsten zu adressierenden Zeichenplatz festzulegen· Die
Signalkombination für die Wortverschiebung und den Wortzuwachs wird von einem überlauf signal abgeändert, das aus der Kombination der Signale für die Zeichenverschiebung und den Zeichenzuwaohs empfangen wird, wenn sie eine übertrag- oder Intleihbedingung durchlaufen. Das Zeichenadressiersystem sorgt für die Auswahl der verschiedenen Zeichengrößen; dadurch daß der passende
Zeichenverschiebungswert gemeinsam mit dem entsprechenden Zeichenzuwachswert ausgewählt wird, kann wirksam auf die verschiede*
nen Zeichengrößen entweder in positiver oder negativer Richtung bezuggenommen werden. Unter Anwendung des Wortzuwachswertes kann
die Zeichen adressierende Folge so abgeändert werden, daß wirksam Zeichenfolgen adressiert werden, die nicht körperlich im Hauptspeicher einander benachbart sind, sondern stattdessen um zahlreiche Adressenplätze verschoben sein können.
409851/0801
ö Zeichenadressierschal tuiig arbeitet in einer wortorientierten,
datenverarbeitenden Vorrichtung, die eine Speicheradreseierung
benutzt, die im allgemeinen als relative Adressierung bezeichnet wird. Für die Bestimmung der Speicherbasisadresse nach der Abänderung durch indizierende Register ist eine Schaltung vorgesehen,
wobei die zusätzliche Abänderung bei der Bestimmung der absoluten Adresse durch den Wortverschiebungswert erfolgt· Sobald auf
eine Speicheradresse absolut bezuggenonauen ist, arbeitet die Zeichenleseschaltung unter der Steuerung des Zeichenverechiebungs<
feldes des Steuerregisters, der Steuersignale für die Zeichengroße und der Vorzeichen-Erweiterungesignale, um für den Gebrauch ein gewähltes, justiertes Zeichen vorzusehen, tf&hrend
des Schreibvorganges befindet sich ein Zeichen in einer justierten Position, und die Positionierungsschaltung arbeitet unter
der Steuerung der Zeichenverschiebungssignale und -größenwahlsignale, damit das Zeichen zum Einschreiben im Hauptspeicher
passend positioniert wird.
Im Hinblick auf die zuvor erörterten, bekannten Probleme und der vorausgehenden Zusammenfassung der Erfindung, besteht das
Hauptziel der Erfindung darin, eine Speicher- und Zeichenadressierschaltung in einem wortorientierten Rechenautomaten anzuwenden, dessen Zeichenadressier-Fähigkeiten eine Auewahl der
Zeichengröße bzw. des Zeichenumfanges zulassen. In der Zeichenadressierschaltung soll das Zeichen, auf das zugegriffen 1st,
409851/0801
auf einen vorgegebenen Platz justiert werden. Ferner soll eine
Erweiterung des Vorzeichens für ein Zeichen vorgesehen sein»
auf das in einem wortorientierten Rechenautomaten zugegriffen
und das justiert ist. Weiterhin soll für eine Positionierung der Zeichen zwecks der Speicherung im genannten Rechenautomaten
gesorgt werden. Die Folge der adressierenden Zeichen soll in einem wortorientierten System wählbar schrittweise nach einem Pro·
gramm vergrößert werden können. Eine Zeichenadressierschaltung des bezeichneten Rechenautomaten soll die Ausführung von Zeichenbearbeitungsbefehlen
zulassen, sowie für eine schrittweise Vergrößerung oder Verringerung der Zeichenadressen vorgesehen sein,
damit sie bei der Handhabung der Reihen aus Zeichen oder Bitzusammenstellungen während der Oatenbearbeitung verwendet wird.
Ferner soll die Notwendigkeit einer programmierten Adressierung von Zeichen in einem wortorientierten, datenverabeitenden System
ausgeschaltet werden. Dabei soll die Rechenzeit, die für die
Datenbearbeitung zur Verfügung steht, maximal dadurch genutzt werden, daß die zum Zugriff auf die Zeichen des wortorientierten
Systems erforderliche Zeitspanne möglichst klein gemacht wird. Schließlich soll die Zeichenadressierschaltung die wahlweise
Handhabung und den wahlweisen Zugriff auf Zeichen unterschiedlichen Umfange3 zulassen und selbsttätig für die schrittweise
Vergrößerung oder Verringerung der Zeichenadressen beim gewählten Zeichenumfang sorgen.
- 9 409851/0801
AusfUhrungabeisplele ά·ν Erfindung eind in der Zeichnung der·
gestellt und werden la folgenden näher «rltutert. Die einzelheiten der Figuren geben die wichtigsten Merkmale der Erfindung
wieder. Ss zeigen:
Figur 1 ein Blockschaltbild des wortorientierten, datenverarbeitenden Systems,. sowie der Speicher, bei denen die
Erfindung angewendet wird,
Figur 2 den Befehlsabgriff, die Zuordnung und Arbeitsweise, sowie die Speicherüberlappung,
Figur 3 das Blockschaltbild einer Befehls-ZRecheneinhelt
(CAU-Einheit) mit den Erfindungegegenstand,
Figur 5 die angenäherten Zeitfestsetsungen in der Folge für
die Erzeugung der Operanden-Adressen,
die Figuren 6 und 7 den Aufbau des Zustandsregisters (PSR-Regietera) bzw. des erweiterten Zustandsregisters
(PSRS-Registers),
Figur 8 den Aufbau des für die Zeichenadressierung benutzten
J-Registers, sowie die Basisadressen fttr die identifi·
zierten J-Register,
- 10 -
409851/0801
die Figuren 9 bis 12 je ein Format von Bitzusai&aenetellungen
mit 18, 12, 9 bzw. 6 Bits, die einem Halb-, Dcittel-,
Viertel- bzw. Sechstelwort entsprechen,
die Figuren 13a und 13b, die zur Figur 13 zusammengestellt werden, ein Blockschaltbild der die Zeichen adressierenden Schaltung gemäß der Erfindung,
die Figuren 14a und 14b, die nebeneinander gelegt die Figur 14
bilden, ein logisches Schaltbild der Schaltung zum Lesen eines bezeichneten Zeichens, zur Ausführung der
Zeichenjustierung und der gewählten Vorzeichen-Erweiterung,
die Figuren 15a und 15b, die als Figur 15 zusammengelegt werden
müssen, ein logisches Blockschaltbild zur Positionierung und Registrierung eines Zeichens,
Figur 16 ein Blockschaltbild für die Auswahl zwischen der
schrittweisen Vergrößerung des Indexregisters oder des Steuerregisters für die Zeichenadressierung,
Figur 17 ein Blockschaltbild für die schrittweise Vergrößerung des Viertel- oder Halbwortes für die t/erte der Wort-
und ZeichenverSchiebung,
Figur 18 ein Blockschaltbild für die schrittweise Vergrößerung von Sechstel- oder Drittelwörtern mit Hilfe des Feldes
für die Wort- und ZeichenverSchiebung.
-U-
409851/080 1
In Fi£ur 1 ist ein Blockschaltbild einer datenverarbdit*nde*i
Einrichtung dargestellt, in der die Erfindung angewendet werden kann· Diese enthält eine Rechetianlage 10, eine möglicherweise
aageschlossen« hin-/Ausgabe-Zugriffseinheit 12 und eine Speicherinhalt 14, die sämtlich als gestrichelte Blöcke gezeigt
sind. Die P.echunanlago ist derart aufgebaut, dai» sie Mehrere
Aufgaben Übernehmen und mit weiteren Rechenanlagen ausaiiitaenarbeiten kanu. Sie enthält Eefehls-ZRecheneinheiten (GAU-Einheiten) 16 und 13 und eine Ein-/Ausgabe-Zugriffeeinheit (IOAU-EinheitJ 20. Innerhalb der CAU-Einheit 16 bzw. 18 sind zu einem
gegebenen Zeitpunkt bis zu vier Befehle in den verschiedenen
Stufen ihrer Ausführung gestapelt. Zur Speicheidnheit 14
laufen awei Signalbahnen von der betreffenden CAU-Einheit Io
bzw. 18, die gemeinsam mit der anderen in Betrieb sein kann,
falls nicht eine Adressierung innerhalb derselben Gruppe von Speicheradressen, die ein Speicheruodul enthält, stattfindet.
Bei einer Ausführungsforni uufaiit ein Speiehemodul 8.192 Uörter,
Ein Hauptspeicher 22 der Speicherinhalt 14, der aus den genannten Küduln besteht, weist bezüglich der Kechenanlage eine
Lesezugriffszeit von 368 nsec und eine Schreibzykluszeit von
4^0 nsec auf. Auf einen erweiterten Speicher 24 kann ton der
CAU-Einheit 16 oder 18 oder der IOAU-Einheit 2U über je «ine
Signalbahn zugegriffen werden. Dieser kann aus bis au acht üoduln ioit je 131.072 v/ürtern als Kernspeicher mit einer Zu-
- 12 -
409851/0801
griffszeit von annähernd 1,5 tfsec aufgebaut sein· Dia Signalbahn für den Zugriff von der GAU- oder IOAU-Einheit kann im
Ilultiplexbetrieb arbeiten; es kann nämlich ein weiterer Zugriff bereits eingeleitet werden» während noch auf das Ende eines
vorhergehenden Speicherayklus gewartet wird.
Zwischen der CAU-Einheit 16 und je einer IOAU-Einheit 20 bzw,
3U verläuft «ine Zugriffsbahn 26 bzw. 28. Zwei weitere derartige Signalbahnen 32 und 34 gehen zum Hauptspeicher 22 bzw· zum
erweiterten Speicher 24· Ähnliches trifft für die CAU-Einheit
zu, die über Signalbahnen 36 und 38 an der IOAU-Einheit 3U bzw.
2ü und über Signalbahnen 40 und 42 am Hauptspeicher 22 bzw« au
erweiterten Speicher 24 angeschlossen ist. Von den letzteren laufen Signalbahnen 44 und 46 zum Zugriff in die IOAU-Kinhait 2U
hinein. In dem System sind iia allgemeinen wort orientierte Speicherzyklen und eine Datenbearbeitung vorgesehen·
Dia Rechenanlage 10 erzeugt unmittelbar Adressen für 16x10 Wörter des Speichars unter lütwirkunj der CAU-Einheit 16 odsr 18,
wobei sie aus 24 Bits aufgebaut sind· Die Elektronik dar Anlag·
kann 262.144 «förter des Hauptspeichers 22 und 1.000.000 Wörter
des erweiterten Speichers 24 direkt adressieren.
Auüer einer Steuerung enthält die CAU-Einheit 16 oder 18 ein
Rechenwerk, das alle tatsächlichen Berechnungen, wi« Addition»
Subtraktion, loiltiplikaticn, Division und die Konvertierungen
- 13 -
A09851/0801
»wischen de» Qleitkomaafortaat und dein aus Bits susanoengesetaten kfortformat voraiaat. Außerdem führen die Rechenwerk* auch
gewisse logische funktionen, wie Verschieben und Vergleichen durch und weisen verschiedene Register zur Zwiachdnapeioheruaß auf·
Von den Steuerungen der CAU-Einheiten 16 und 18 werden die Operanden-Adressierung, die Indisierung, die Speichergrenaen-Überprüfuogen, eine Befehlspufferuns, eine Befühlsfunktionecode-üntschlüsselung und -steuerung, sowie die Gesamtregelung jeder Befehlsausführung und -Zeitfestsetzung übernommen.
Zwischen den IOAU-Einheiten 20 und 30 und peripheren Geraten
werden die Nachrichten in beiden Richtungen übertragen.
In Hauptspeicher 22 und erweiterten Speicher 24 können alle Daten untergebracht werden, die von der datenverarbeitenden Einrichtung während, ihrer Berechnungen standig benötigt werden;
ferner nehmen sie das von ihr au bearbeitende Program auf· Bei der vorliegenden Ausführungsfora möge ein Speicherregister insgesamt 36 Bits speichern. Es kommen verschiedene Ί/ort- oder
Teilwortadressierungsverfahren zur Anwendung.
Figur 2 seigt die angenäh-erten seitlichen Besiehungen, wenn die
Befehle überlappend bearbeitet werden. Ihre Ausführung erfolgt in
einer Reihe von fünf grundlegenden, getakteten Operationen oder Folgen, die nunmehr aufgezählt seien:
-U-409851/0801
1. die flofehlsabgriffolge, in der ein Befehl aus dem
Speicher erhalten wird,
2» die Adressen-Erzeugungsfolge, in der die für einen
Speicherzyklus zu verwendende, absolute Adresse ermittelt
v/ird,
3« die Operanden-Abgriffolge, in der ein Operand aus dem
Speicher geholt wird,
4o eine arithmetische Folge, in dereine Rechenschaltung
zur Beendigung der Ausführung eines Befehls benutzt wird, und
5« die Resultat-Speicherfolge, in der die Ergebnisse einer
Rechenoperation in einem Register untergebracht
werden.
Auf Grund der Stapelung von vier Befehlen und der paarweisen
Anordnung der Zugriffsbahnen können die genannten Folgen derart in Gang gesetzt werden, daß die effektive Ausführung eines Befehls
in einer Zeitspanne von 350 nsec erreichbar ist, obgleich für einen typischen Additionsbefehl mit einfacher Genauigkeit
annähernd 1.535 nsec zwischen dem anfänglichen Befehlsabgriff und der endgültigen Befehlsausführung verstreichen können.
409851/080
Figur 3 ist ein funktionelles Blockschaltbild einer Befehls-/
Recheneinheit (CAU-Einheit), in der die Bildung der Adressen» der Zugriff zum allgemeinen Registerstapel, die bedingten Sprungoperationen,
die arithmetischen Berechnungen und die Zeichenbearbeitungs-Befehle
unter einer zentralen Steuerung stehen·
In Figur 4 ist der Übliche Aufbau eines Befehlswortes mit 36
Bits dargestellt. Von einem Funktionscode-llarkierer (f-Feld) wird die spezielle Art der Operation oder Funktion vorgeschrieben,
die von der datenverarbeitenden Einrichtung ausgeführt werden soll. Ein Operanden-Bestimmungsteil oder auch"kleiner Funktionscode-ilarkierer11
(j-Feld) legt fest, ob das ganze Wort oder nur ein gewisser Abschnitt zu oder aus dein durch die Funktion
vorgeschriebenen Speicherbereich übertragen wird. Bei bestimmten Befehlen werden das j- und f-Feld kombiniert, damit eine erweiterte
Funktionscode- oder allgemeine Registerstapel-Adresse gebildet wird. Ein A-Register-Karkierer (a-Feld) wird in Abhängigkeit
vom Befehlsfunktionscode in verschiedener Weise gedeutet. Beispielsweise kann es ein, zwei oder drei A-Register, ein R-
und X-Register angeben; in gewissen Fallen werden die j- und a-Felder
zur Bestimmung einer Adresse im allgemeinen Registerstapel
kombiniert. Vom a-Feld können auch der Ein-/Ausgabekanal, Sprungtasten,
Halttasten oder eine von gewissen Befehlen durchgeführte Operationsänderung vorgeschrieben sein. Falls ein Indexregister-Markierer
(x-Feld) nicht null ist, gibt er eine auszuführende
- 16 098 51 /0801
if/eiterschalt-Operation und eins von 15 Indexregistern an, das an
dieser Operation teilnehmen soll. Wenn ein Indexregister-Weiterschalt-Markierer (h-Feld) gesetzt ist, beeinflußt er die Abänderung eines Indexwerteβ X um ein Weiterschaltfeld X^ nach der
Weiterschalt-Operation* Falls h a 1 ist, wird also, andere ausgedrückt, der Indexwert Xm uu das tfeiterschaltfeld X^ des vom
x-Feld festgelegten Indexregisters verändert, wenn wan davon
absieht, daß das I-Bit eines J-Registers die Hinaufschaltung des
J-Registers anstelle des X-Ilegisters vorschreiben kann. Von einem indirekten Adressier-Iiarkierer (i-Feld) wird während der
Befehlsausführung.die indirekte Adressierung gesteuert. Falls i - O ist, ist der Arbeltsablauf des Befehls normal· Wenn dagei - 1 ist und die Bits 07 und DIl eines Zustandsregisters (PSR-Registers) null sind, werden die 22 Bitpositionen, des Befehles,
die die geringste Bedeutung haben, im Befehlsregister durch die 22 Bitpositionen von geringster Bedeutung aus der U-Adresse ersetzt. So lange wie i « 1 ist, dauert die indirekte Adressierung
bei der vollen l/eiterschalt-Kapazität in jedem Niveau an. Falls
das Steuerbit D7 zur Ausschaltung des Basisregisters gesetzt und i » 1 ist, wird die Addition des BI- oder BD-Feldes gesperrt,
so daß U die absolute Adresse ist. Falls zur Auswahl dee Operanden-Basiswählers das Steuerbit 011 gesetzt und i » 1 ist, kommt
eine Benutzerbasis zur Anwendung. Sin Verschiebungsfeld (u-Feld)
gibt normalerweise die Operanden-Adresse an. Bei gewissen Befehlen bezeichnet das u-Feld eine Konstante und bei Verschiebungs-
- 17 -4 09 8 5 1/0801
befehlen die Verschiebungszahl· Bei allen Befehlen kann der vom
u-Feld wiedergegebene Befehl durch den Inhalt eines Indexregisters modifiziert werden. In der nun folgenden Tabelle I sind
die Feldbezeichnungen eines Befehlswortes aufgeführt;
f-Feld a-Feld
- 77g Adresse des allgemeinen Registerstapels zum Speichern der arith-
.1-FeId metischen Ergebnisse oder Operan-
deu (Aa), fUr das X-Regietor
tfenn f < 70« und f / 07, 33,
für das R-Register (Ra); Markierer
37 ist, Teilwortbestiiniaer; wenn
eines üin-/Ausgabekanals (Ga)1
j » 4> 5, 6 oder 7 und Dk des
einer Sprungtaste (Ka), einer PSR-Regi8ters gesetzt ist (Zei-
Halttaste (Ka)i kleinerer Funktichenadressierung), wird das J-
onscode-Markierer (z. B« a 7314) Register im allgemeinen Registerstapel adressiert; wenn h-Feld
f > 70« ist, kleinerer Funkti-
Hinaufschalter des !-Registers
ona-ilarkierer, auch wenn
(X j* O und H - 1)
f < 7O8 und f - 07, 33, 37.
i-Feld j * 16 oder 17 (Daten);
χ ■ 0 - h, i, u V/enn D7 * 0 und DIl *» 0 im PSR-x»0-u, xm Register ist, indirekte Adressie
rung; wenn D7 und das i-Bit ge-
- 18 -4 098 5 1/0801
x-Feld -/c). setzt sind, Ausschaltung des Basisregisters;
wenn das Steuerbit Indexregister
DIl des PSR-Registers und das i-
u-Feld Bit gesetzt sind, wird das PSRU-
Register verwendet« u + xm > 20Oq: Speicheradresse
u + xm < 200g: Adresse des allgemeinen Registerstapels außer .
60g bis 778(Verschiebezahl beim
Verschiebungsbefehl)
60g bis 778(Verschiebezahl beim
Verschiebungsbefehl)
Nach einem Sprung oder dem anfänglichen Start nimmt eine Schaltung
50, die eine Befehlsadresse bildet und zur Erzeugung auffordert, eine absolute Adresse aus 24 Bits vom Operanden-Adressierteil
52 auf. Die Start- oder Sprungbefehle werden aus der Operanden-Abgriffoige in die Befehlsfolge übergeben« Die von der
Schaltung 50 angenommene Adresse wird um üins vergrößert, und beim Empfang eines Anerkenntnissignals wird die nächste Aufforde·
rung zur Speichereinheit geschickt. Die aufeinanderfolgenden Befehlszyklen dauern so lange an, bis ein ausgeführter Sprungbefehl
die Folge abbricht; in diesem Fall wird eine neue absolute Adresse aus dem Operanden-Adressierteil 52 empfangen· Wenn ein
Befehl abgegriffen und aus der Speichereinheit ausgelesen wird, gelangt er über einen Befehlsbahn-Datenempfänger 54 entweder zu
einem Befehlspuffer 56 oder zu einem Funktions-Decodierer 58
- 19 -
409851 /0801
mit einer Steuerung. Wenn er in die letztere eintritt» deutet sie die f-, j- und a-Markierer, so daß die passenden Steuerbahnen in
Gang gebracht werden.
Der Adreßteil des Befehlswortes wird an den Operanden-Adressierteil
52 weitergegeben, in dem auch eine Indexvergrößerung und eine BS-Entscheidung erfolgen.
Aus der Figur 5 geht der angenäherte, zeitliche Ablauf einer Folge
zur Erzeugung der Operanden-Adresse hervor, während der der Inhalt eines Indexregisters abgelesen und dessen untere Hälfte
zum u-Feld des Befehls zwecks Bildung einer relativen Adresse addiert wird» Zur Bildung der absoluten Adresse des Operanden
wird der Inhalt eines Basisregisters zur relativen Adresse hinzugefügt.
Wenn festgestellt wird, daß die letztere kleiner als 200g ist, fällt der Operandenzyklus in den allgemeinen Registerstapel.
Falls während der Folge zur Adressenerζeugung der h-Markierer
gesetzt ist, wird die obere Hälfte des ausgesuchten Indexregisters zur unteren Hälfte addiert und das Ergebnis an den
Plätzen des allgemeinen Registerstapels zurUckgespeichert, die vom x-Feld des Befehls vorgegeben sind. Je nach der Art des Befehls
kann ein vorübergehend festhaltendes Rechenregister ausgelesen werden, das vom a-Feld des Befehls bestimmt ist. V/enn die
aus dem allgemeinen Registerstapel 60 (Figur 3) ausgelesenen Daten von einer Recheneinheit 62 ausgewertet werden sollen, werden
- 20 -
40985 1/0 80
sie zu einen Halteregister gelenkt. Wenn sie von einem Speicherbefehl benutzt werden sollen, werden sie zu einem Datenspeioherteil einer Verschiebungsschaltung 64, die auch Konplemente bildet, öder zu einem Eingabe-Datenregister für den allgemeinen Registerstapel 60 eingeschleust, falls jene relativen Adressen
kleiner als 200Q sind. Wenn der Befehl ein bedingter, vom Inhalt
eines arithmetischen Registers abhängiger Sprungbefehl ist, wird das vorgeschriebene Α-Register während der Adressen-Erateugungafolge gesprüft, damit im Falle des vorzunehmenden Sprunges der
erste Befehl in der Operanden-Abgriffolge längs der Sprungbahn abgelesen werden kann. Das Operanden-Adressiersystem kann dem
aus der USA-Patentschrift Nr. 3.389*380 entsprechen«
Bei der Berechnung der relativen Adresse sind die Grüßen BI und
BD (Block 66 der Figur 3) Konstanten, die im PSR-Register untergebracht werden, dessen Aufbau in Figur 6 gezeigt ist.
Die Figur 7 stellt ein erweitertes Zustandsregister (PSRE-Register) dar; die Bezeichnungen für die verschiedenen Teile der im
PSR- bzw. PSRE-Register enthaltenen Wörter sind in der nachfolgenden Tabelle II aufgezählt:
- 21 -
409851/0801
Βϊ-Feld Basiswert der Befehlebank (I-Bank)
Wechselwirkung D3 Schreibschutz, allein
D7 Ausschaltung des Basisregisters (Ausführung) FOi-Bit muß zur Ausschaltung auch 1 sein;
D9 Wähler des Indexregisters (24 Bits, wenn gesetzt und D7 und das i-Bit des Befehlswortes auch gesetzt sind)
DIl Wähler der Operandenbasis - Falls er null ist, werden
die BI., BD- und BS-Felder aus den PSR- bzw. PSRK-Register benutzt. Falls 1 und das i-Bit eins ist,
zwangsweise Benutzung der BI-, BD- und BS-Felder aus dem PSRU- bzw. PSRUE-Register, wobei ein Sprungoperand ausgeschlossen 1st;
D12 PSR-SLR-UähjLer (die PSRU-, PSRUE- und SLRU-Register
im Falle des Setzzustandes bzw. die PSR-, PSRE- und
- 22 -
409851/0801
SLR-Register im Löschzustand) ermöglicht die Benutzung des schnellen Speichers für den meisten Gebrauch
bzw. des langsamen Speichers für den geringeren Gebrauch;
DI3 Schreibwähler des PSR-Registers für die I-Bank (wenn
gesetzt, unzulässiges Schreiben);
DI4 Schreibwähler des PSR-Registers für die B-Bank (wenn
gesetzt, unzulässiges Schreiben);
DI5 . Schreibwähler des PSRÜ-Registers für die I-Bank
(wenn gesetzt, unzulässiges Schreiben);
DI6 Schreibwähler des PSRU-Registers für die D-Bank (wenn gesetzt, unzulässiges Schreiben);
wenn gesetzt, Rückkehr zum Rest (Gleitkomma mit einfacher Genauigkeit); wenn gelöscht, Verwerfen des Restes;
D18 in Abwesenheit eines Sprungbefehls (bei D12 α 0, D18 *
1 und der Grenzenfehler-Bedingung) selbsttätige Umschaltung vom PSR- und SLR-Register zum PSRU-Register
nur beim nächsten Befehl; ein Sprungbefehl (bei D12 « O, D18 = 1 und der Grenzenfehlcr-Bedingung) ergibt
ein gesetztes Steuerbit D12 und eine permanente Umschaltung;
DI9 Ausführung einer liDP-Beschreibungsanzeige zulässig;
ΒΙχ Vergrößerung des Wertes von BI um 6 Bits;
Vergrößerung des Wertes von BD um 6 Bits.
- 23 -
409851/0801
Das nicht benutzte Feld des PSRE-Registers (Bits 35 bis 21) muß
allein Nullen enthalten« Die Ausfiihrungszeit eines Befehls wird
verlängert, wenn das Steuerbit DIl oder Dia gesetzt ist. Weder
die Steuerbits D7 und DIl noch die Steuerbits DIl und D12 dürfen
gleichzeitig gesetzt sein.
Zn der Operanden-Abgriffolge wird normalerweise ein Operand aus
dem Speicher angefordert. Sobald das Anerkenntnissignal empfangen ist und der Operand an der Eingangsklenane eines Operandenbahn-Datenempfängers 68 erscheint, wird er entweder zum Funktionscode-Decodierer 58, einem Befehlsbahnpuffer 70 oder einem Operandenpuffer 72 geleitet, was von der Art des empfangenen Operanden
abhängt. Im Falle eines Operanden von doppelter Länge würde diese Folge wiederholt. Bei einem Zugriff des Operanden zum allgemeinen Registerstapel 60 wird die markierte Speicherstelle in diesem
Stapel gelesen.
In der arithmetischen Folge werden die Operanden dem allgemeinen
Registerstapel 60 und in einigen Fällen der Speichereinheit entnommen, und diejenige Rechenoperation wird ausgeführt, die sich
bei der Entschlüsselung des Befehlsfunktionscode ergibt. Die speziellen Adressen-Zuweisungen des allgemeinen Registerstapels
60 sind in der nachfolgenden Tabelle III aufgeführt:
- 24 -
409851/0801
Uichtindizierendes Register (XO) 0 nicht augewiesen
vorübergehende Speicherung im PSR-J Register -o
| 1 13 |
AO | Xi XI bis XII Xm |
1
11 |
15 ■ |
Indexregister | (X) | U) |
|
14
17 |
A4 | bis A3 |
12
15j |
4 | überlappt (X oder | ||
|
20
33 |
bis A15 |
16
27 |
16 f |
Akkumulatoren | |||
40 Zustandsregister (PSR)
41 vorübergehende Speicherung
42 Zustandsregister (PSRU)
43 vorübergehende Speicherung
4 nicht zugewiesen
vorübergehende Speicherung für 4 Zustanderegister (PSR,
PSRE1 PSRU, PSRUK)
44 Beschreibungswort-Anseigeregister 36
des ausführenden Programms
45 Beschreibungswort-Anzeigeregister 37
des Benutzerprogramms
2 Beschreibungswort-Anseigeregieter
46 laufende Beschreibungswort-Indi- 3d
ces für PSR-Register
2 BeSchreibung3wort-Indices
- 25 -
409851/0801
47 laufende Beschreibuasswort-Indi- 39
ces fur PSRU-Register -
50 nicht zugewiesen
nicht sugewiesen
51 Speicherparitätaprüfung-Zustands-iil
wort
52 Paritätsprüfung-Zustandswort für 42
Zwischeneinheit
53 Schutssunterbrechung-Zustandswort 43
54 Zuatandswort des unbestimutan 44
Folgenabbruches
5 Zuatandswörter für die Unterbrechung
55 Zustandewort der Systeraunterbrechung
45
56 Zykluaqhler des Hauptspeichers 46 2 Speich#rayklua-
57 Zyklusaähler des erweiterten 47 . «!hler
Speichers
nicht brauchbar
48 63
16 niaht brauchbar
| 100 | Dirokt-Taktgeber (RO) | 64 | 66 | I |
| 101 | Wiederholungszahl-Register (Rl) 65 |
67
69 |
||
| 102 | Abschiroregister (R2) |
70
73 |
||
|
103
105 |
stufenweise arbeitende (R3 bis
Register R5 oder SRI bis SR3) |
|||
|
106
111 |
J-Register (R6 bis R9 oder JO
bis J3) |
|||
16 spezielle Register (R)
409851/0801
112 74
nicht zugewiesen (RIO bis R15) 117 77
| 120 | nicht zugewiesen (RO) | (R3 bis bis SR3) |
80 |
| 121 | oder JO bis J3) |
81 | |
| 122 | Uiederholungszahl-Register (Rl) | bis R15) | 82 |
| 123 125 |
Abschirmregister (R2) | 83 85 |
|
| 126 131 |
stufenweise arbeitende Register R5 oder SRI |
86 89 |
|
| 132 137 |
J-Register (R6 bis R9 | 90 95 |
|
| nicht zugewiesen (RIO | |||
- 16 spezielle
Register (R)
Register (R)
140 nicht indizierendes Register(XQ)96 nicht zugewiesen
Xi
AO bis A3
97 XI - XII 107
A4 bis A15
15 Indexregister (X)
überlappt (X oder λ)
16 Akkumulatoren (A)
nicht zugewiesen
4 nicht zugewiesen
< 36 Bits und Parität-
- 27 -
409851/080 1
Wenn die Recheneinheit 62 ihre vorgeschriebenen Operationen beendet
hat, werden Steuersignale zurückgeschickt und die Krgebnisse zu den vorübergehend benutzten arithmetischen Registern des allgemeinen
Registerstapels 60 geleitet.
- 23 -
40985 1/0801
•Hi-Be! der Prüfung der Speichergrenzen im Operanden-Adressierteil
werden die erzeugten absoluten Speicheradressen geprüft, um festzustellen, ob sie innerhalb des zulässigen Adreesenbereiches
liegen. EineAnordnung für eine solche Grenzenprüfung ist in der ÜSA-Patentschrift Nr. 3.263.218 erläutert.
Mit dem datenverarbeitenden System der Figur 1 lassen sich Zeichen adressieren, wobei die Zeichenadressen im wesentlichen genauso wie die vollen Wortadressen gehandhabt werden. Im Grunde gibt
es zwei Verfahren, die Fähigkeit der Zeichenadressierung auszunutzen. Das eine 1st in der folgenden Weise vorgegeben:
1. Das Steuerbit D4 des PSR-Registers schreibt die Zeichenindizierung vor;
2. die Werte des f-Feldes im Befehlswort liegen innerhalb
einer vorgeschriebenen Gruppierung, die die Möglichkeit der Zeichenadressierung anzeigt;
3» die Werte des j-Feldes 4Q bis 7Q werden durch die
Adressierung eines der vier J-Register festgelegt, wenn sie als die Register R6 bis R9 identifiziert
werden«
Der Aufbau des J-Registers ist in der Figur 8 dargestellt. Die
in ihm enthaltene Information legt eine Wortverschiebung Og, ei-
- 29 -
409851/0801
ne ZeichenTerschiebung innerhalb eines Wortes O^, eine Vorsei chen
erweiterung, sowie eine schrittweise Vergrößerung und Verringerung der Wort- und ZeichenTerschiebung fest. In diesen ersten
Verfahren wird die Fähigkeit, voll zu Indizieren, auf Zeichen
aus 6, 8, 12 und 18 Bits ausgedehnt. Die folgende Tabelle IV
liefert die Bezeichnungen für das Wortformat des J-Registers.
Felder:
I Modifizierbit des J-Registers, das unter Benutzung des h-Feldes im Befehlswort die Abänderung der J- und I-Register beein
flußt;
M-O: Arbeiten mit 9 Bits (ASCII), es werden also die acht
niedersten Bits aller Viertelwörter benutzt, wobei das niedrigste, im Wort am weitesten links stehende
Bit null sein muß;
U-I: Arbeiten mit 6 Bits (Felddaten);
W legt die Breite des Wortes alt 6 und 12 oder 9 und 18 Bits
fest; wenn
W «* 0: 6 und 9 Bits bzw«
W-I 12 und 18 Bits
- 30 -
409851/0801
E Wenn E - 1 ist und der aufnehmende Platz breiter als das
Zeichen ist, wird das Vorzeichen erweitert, falle £ nur für die Zeichenadressierung verwendet wird; es muß null für alle.
Befehle aus Bitzusammenstellungen sein.
0, Verschiebung in den BitZusammenstellungen.
Bei dem aweiten Verfahren der Zeichenadressierung wird eine Teilmenge des Befehlsvorrates für die Zeichenbearbeitung angewendet.
Die Adressen werden bei diesem zweiten Verfahren, wie zuvor erläutert, erzeugt; die J-Register jedoch werden implizit durch
den Funktionscode des Befehlswortes, also nicht durch dessen j-FeId adressiert. Diese Arbeitsweise ist von den Werten des f-
und j-Feldes im Befehl für die Befehlsteilmenge der Zeichenbefehle vorgeschrieben.
Die Adressenerzeugung bei der Zeichenhandhabung geht in der Weise vor sich, daß die I- und J-Register ausgelesen werden,
die in dem Befehl aus dem allgemeinen Registerstapel bestimmt sind. Die relative Adresse aus 18 Bits wird dadurch gebildet,
409851/0801
daß das u-Feld des Befehlswortes*Bit 16 Bits sun Xn-FeId des Indexwortes Bit 16 Bits und den Qp-FeId des J-Registers mit 15 Bits
addiert wird, was Tom Befehl ausgewählt ist. Mit Hilfe des 0^-
Feldes des gewählten J-Registers mit 3 Bits wird das gewünschte
Zeichen innerhalb eines Wortes gewählt und stellt keinen Teil der Adressenerzeugung dar. Wie bereits erläutart, wird die absolute Speicheradresse erzeugt·
Der Zuwuchs der Zeichenadresse liegt in swei Teilen vor. Zum ersten gehurt die Wortrerschiebung alt den Iy- und Oy-Feldern des
J-Registers und sun «weiten die Verschiebung in den Zeichen mit den I^ und O^-Feldern. Das bedeutsamste Bit des Iy-FeIdee, also
das Bit 31 schreibt das Vorseichen der Zuwüchse für die Iy- und
Ib-Felder Tor. Die gültigen Werte des (^- und Ib-Feldes sind auf
die bestia&enden Zeichen innerhalb eines Wortes beschränkt. Wenn der Wert von I^ + O^ die Anzahl der Zeichen in eines Wort übersteigt, wird in Abhängigkeit yob Vorseichen des Werte« Iq der
Wert von I^ + O^ ua Eins vergrößert oder verringert. Vom h-Bit
im Befehlswort und I-Bit des J-Registers wird dieser Zuwachs beeinflußt.
Zu dem Sats Befehle der Rechenanlagen für die Handhabung der
Bitsusanmenstellungen gehören erweiterte Folgebefehle, und bestiamte Befehle können unterbrochen werden. Alle 8chrlttschalt-
und Steuerinfomationen, die für die Bearbeitung Ton Reihen aus
409851/0801
BitZusammenstellungen erforderlich sind, sind in Registern enthalten, die bei einer Unterbrechung für einen zukünftigen Zyklus
aufgespart werden können.
In der Figur 9 ist das Format des Wortes aus zwei Zeichen Hl und
H2 mit je 18 Bits dargestellt. Die Zeichenverschiebung O^ ist
für das Zeichen Hl null und für das Zeichen H2 vier. Die verschiedenen Bezeichnungen für die Zeichenverschiebung weisen im
allgemeinen Ziffern auf, die in der Schaltung benötigt werden, um eine effektive +1- oder -l-Besiehung der Zeichen hervorzubringen.
Die Figur 10 veranschaulicht das Format einer Zeichenanordnung
mit Drittelwörtern, in der jedes Zeichen zahlreiche Bit aufweist. Beim Zeichen Tl betragt die Ze ichemrer Schiebung null, beim Zeichen T2 ist sie swei und beim Zeichen T3 vier.
Figur 11 zeigt das Format von Zeichen aus Viertelwörtern, die je 9 Bits besitzen. Bei diesem Aufbau hat das Zeichen Ql eine
Zeichenverschiebung von 0, das Zeichen Q2 eine ZeichenverSchiebung von 2, das Zeichen 03 eine Zeichenverschiebung von 4 und
das Zeichen 04 «ine solche von 6.
Dementsprechend ist in der Figur 12 der Aufbau von Zeichen als Sechstelwörter mit je 6 Bits wiedergegeben. Das in der Reihen-
- 33 -
4098 51 /0801
folge erste Zeichen Sl hat eine" Zeichenversohiebung von 0, das
nächste Zeichen 32 eine solche von 1, das Zeichen S3 die von 2,
das Zeichen S4 die Verschiebung von 3, das Zeichen S5 die von 4
und das Zeichen S6 die Zeichenverschiebung von 5«
Bei der Adressierung eines speziell beseichneten Zeichens innerhalb eines Speicherwortes wird ein großer Abschnitt der wortadressierenden Schaltung benutst. Die Zeichenadressierung ist
weitgehend der normalen Wortadressierung ähnlich, wenn die folgenden Ausnahmen berücksichtigt werden:
1· Das u-Feld des Befehlswortes und die X11-TeUe des tor«
geschriebenen Indexregisters werden miteinander neben der Addition des Wortverschiebungsteiles Oy des gegebenen J-Registers addiert;
2« Die Speichergrensen-Prüfungen finden an derjenigen
absoluten Adresse statt, die nach der Addition des Wertes der Wortverschiebung ermittelt ist. Sin Speichersvklus erfolgt für jede« Zeichen, das ausgelesen
oder gespeichert werden soll«
In der Figur 13 ist das Blockschaltbild der Zeichenadressierschaltung wiedergegeben, die im Grunde als Block 52 der Figur 3
die Bildung der Operanden-Adresse und die Krseugung der Anforderungssignale, die BS-Bntecheidung, sowie die Grensenprttfung
409851/0801
Übernimmt· Die in der Blockform wiedergegebenea Schaltungen sind
dem Fachmann meistens geläufig, so dafi ihr genauer Aufbau normalerweise nicht erläutert su werden braucht, und der Signalflufi
entweder in mehreren parallelen Leitern, die ein Kabel bilden, oder in einem einseinen Leiter ist durch Linien mit Pfeilspitzen
wiedergegeben, die die Richtung und die Punkte der Schaltungsverbindungen angeben. Bei den Registern ist vorausgesetst, daß sie
im voraus mit den entsprechenden Daten oder Befehlen belegt sind«
Ein den ZuBtand der Rechenanlage anseigendes PSR-Reglster 100,
dessen D-Feld 102 mit D4 beseichnet und gesetst ist, IMt auf
diese Weise erkennen, dafi die Rechenanlage Zeichen adressiert·
Ferner weist das PSR-Register 100 ein BX-FeId 104 und ein BD-FeId 106 als I- bsw. D-Bereich für die Baslsadresse und ein BS-FeId. 108 für die SpeicherbereichsxAnseigekonstante auf· Das Befehlswort wird in einem Befehlsregister 110 gespeichert·
Die bestimmten Steuerimpulse sind nicht dargestellt, da die benötigten Steuersignale τοη den Schaltungsarten abhängen und die
Wahl der Steuersignals dem Fachmann gelaufig ist. Stattdessen
sind die Zeitspannen für die einseinen Stufen im allgemeinen
tür Festlegung der Folgen wiedergegeben; Eine Zeitskala ist aber
nicht geseigt, da die Arbeitsbereiche der verschiedenen Schaltungen, die lur Ausfuhrung der Erfindung angewendet werden, jeweils hinsichtlich der Zsitfestsetsung gesondert betrachtet werden müssen·
- 35 ~
409851/0801
Zu Beginn der Zeichenadressierung in der Zeitspanne Tl lauft das
u-Feld des Befehlswortes vom Befehlsregister 110 Über einen Leiter 112 und ein Verknüpfungsglied 114 in ein Kabel 116 hinein
und wird vom letzteren einem Addierer 118 bzw· über eine Verbindung 120 einem Addierer 122 augeführt. Der Addierer 118 nimmt
außerdem das BI-FeId als I-Bereich der Basisadresse über ein
Kabel 124 auf und bildet die Summe von u + BI, Gleichzeitig empfängt der Addierer 122 über ein Kabel 126 das BD-FeId als
D-Bereich der Basisadresse und ermittelt die Summe von u + BO.
Die Bits des j-Feldes laufen vom Befehlsregister 110 über ein
Kabel 128 in eine J .-Wanlechaltung 130 hinein, in der beim
Zeichenadressiervorgang, wenn die J-Register benutzt werden sollen, die Werte von 4 bis 7 des j-Feldes das JO-, Jl-, J%» bzw. J3-Register eines Blockes 132 auswählen. Mit der Wahl des entsprechenden J-Registers werden die Wortverschiebung O^ und die Zeichenverschiebung 0, verfügbar gemacht.
Das x-Feld des Befehlsregisters 110 wird über ein Kabel 134 zu
einer X^-WahlBchaltung I36 übertragen; nach einer entsprechenden Zuordnung der Bitfolge des x-Feldes wird eines von mehreren
!-Registern 138 ausgewählt, das im voraus eingestellt war und daher einen Indexwert Xm aus 18 Bits und einen Zuwachs X^ enthält»
- 36 -
409851 /0801
140 au einem Verknüpfungsglied 142, sowie eine Verbindung 144
su einem weiteren Verknüpfungsglied 146 hin. Das u-Feld des Befehlswortes gelangt auch über ein Verbindungskabel 148 su eine«
Verknüpfungsglied 150. Während der Zeitspanne Tl wird der Indexwert Xm durch das Verknüpfungsglied 142 über ein Kabel 150* zu
einem ODER-Glied 152 und von dort über eine Verbindung 154 zu
einem Addierer 156 hindurchgeleitet. Außerdem geht der Wert des u-Feldes durch das Verknüpfungsglied 150 und ein Kabel 158 zu
einem ODER-Glied l6o und von dort über ein Kabel 162 zum Addierer 156 hindurch. Während der Zeitspanne Tl bildet der Addierer
register 166 übertragen wird) die in diesem für einen neuen Zyklus
während der Zeitspanne T2 und für eine Addition zum Wert O^ der
Wortverschiebung aufbewahrt wird.
Während der Zeitspanne T2 wird der im Summenregister I66 aufbewahrte Wert über ein Kabel I68, ein Verknüpfungsglied 170 und
ein Kabel 172 als Eingabe in das ODER-Glied 152 und von dort über die Verbindung 154 als Satz der Eingangssignale in den
Addierer 156 übertragen. Der Wert Og der Wortverschiebung läuft
durch ein Kabel 174, ein Verknüpfungsglied 176, ein weiteres Kabel 178 zum ODER-Glied I60 und dann durch das Kabel 162 als
weiterer Satz Eingangseignale in den Addierer 156 hinein. Die Funktion des letzteren in diesem Zyklus besteht darin, die Summe
(u + Xm) + 0w zu bilden, die durch das Kabel 164 in das Summen-
- 37 -
409851/0801
register 166 gelangt« Diese verrollstftndigte Summ· steht nit
Hilfe eines Kabels 180 einen Verknüpfungeglied 182 sur Verfügung, damit sie während einer Zeitspanne T3 weiter verwendet werden
kann·
In der Zeitspanne T2 geht der Indexwert Xn ferner durch das Verknüpfungsglied 1^6 und ein Kabel 184 >u einem ODER-Glied 186
hindurch, um einen Satz Eingangssignale Über ein Kabel 188 einem Addierer 190 susuleiten. Gleichzeitig wird der Indexwert XB in
einem Kabel 192 au einem ODER-Glied 194 herangebracht, das einen Satz Eingangesignale über ein Kabel 196 in einen Addierer 198
eintreten llfit.
Während der Zeitspanne T2 wird die vom Addierer 118 abgegebene Suame durch ein Kabel 200, ein Verknüpfungsglied 202 und ein weitere β Kabel 204 als Satz von Eingangssignalen einem ODER-Glied
206 zugeführt. Sie gehen als zweiter Satz Eingangssignale durch ein Kabel 208 zum Addierer 190 hindurch, der in dieser Zeitspanne T2 dann die Teilsuome (u + BI) + In bildet. In ähnlicher Weise werden die vom Addierer 122 gelieferten Summensignale durch
ein Kabel 210 zu einem Verknüpfungsglied 212 und danach durch ein weiteres Kabel 214 zu einem ODER-Glied 216, sowie schließlich durch ein Kabel 218 als weiterer Satz Eingangssignale zum
Addierer 198 hindurchgeleitet, der wahrend der Zeitspanne T2 die Teilsumae (u + BD) + Xn ermittelt.
- 3B -
409851 /0801
In der Zeitspanne T3 wird der Wert O^ der Wortverschiebung mit
den Teilsummen der Addierer 190 und 198 kombiniert, um zwei absolute Adressen zu bilden, die bei der Wahl der tatsächlich
erwünschten absoluten Adresse benutzt werden. Hierzu wird der Wert 0w der Wortverschiebung durch ein Kabel 220 dem ODER-Glied
188 zugeleitet, das einen Satz Eingangssignale an den Addierer 190 abgibt· Der letztere legt die von ihm gebildete Teilsumme
mit Hilfe eines Kabels 222 an ein Verknüpfungsglied 224 und mit Hilfe eines weiteren Kabels 226 an das ODER-Glied 2O6, wodurch
der zweite Satz Eingangssignale über das Kabel 208 in den Addierer 190 gelangt« Das Ergebnis dieses zweiten Zyklus besteht
darin, daß der Addierer 190 die Summe Ru + BI) + XjTj + O^ bildet,
In ähnlicher Weise arbeitet der Addierer 198, und der Wert der Wortverschiebung wird auf einem Kabel 228 als Signalsatz zum
ODER-Glied 194 herangebracht. Die Teilsumme des Addierers 198 läuft durch ein Kabel 230 zu einem Verknüpfungsglied 232 und dann
weiter durch ein Kabel 234 als Satz von Eingangssignalen zum
ODER-Glied 216. Während des zweiten Zyklus besteht die Funktion des Addierers 198 darin, die Summe Ku + BD) + ij + O^ zu bilden.
Nach der Erzeugung der beiden absoluten Speicheradressen muß diejenige
ausgewählt werden, die für den Speicherzugriff verwendet werden soll. Diese Wahl erfolgt während der Zeitspanne T4, in
der die Speicherbereichs-Anzeigekonstante BS, die aus dem PSR-
- 39-
409851 /0801
Register über ein Kabel 240 in einen Komparator 242 gelangt, mit
der im Summenregieter 166 gespeicherten Summe verglichen wird, die über das Kabel 180, das Verknüpfungsglied 182 und
ein Kabel 244 als zweiter Satz Eingangssignale herangebracht Viird.
Die ihm zugeleiteten Signale wertet der Komparator 242 aus und liefert in einer Leitung 246 ein Aktivierungssignal, falls
[BSJ £ ^u + Xm) + CU ist ο Im anderen Falle wird auf einer Leitung 248 ein Schaltsignal abgegeben.
Die vom Addierer 190 gebildete Summe wird über ein Kabel 250 zu
I-Gattern 252 geleitet; wenn ein Aktivierungssignal in der Leitung 246 zur Verfugung steht, geht die im Addierer 190 erzeugte
absolute Adresse über ein Kabel 254 au einer Adressen-Grenzenprüfschaltung 256 und über ein Kabel 258 zu einer Adressen-Zuordnungsschaltung 260 hindurch. In ähnlicher Weise wird die im Addierer
198 erzeugte Adresse in einem Kabel 262 D-Gattern 264 zugeleitet; falls diese von einem Signal in der Leitung 248 aktiviert werden,
läuft die absolute Adresse über ein Kabel 266 zur Adressen-Grenzenprüfschaltung 256 und über ein Kabel 268 zur Adressen-Zuordnungsschaltung 260 weiter, in der sich Signale ergeben, die durch
ein Kabel 270 zur Wahl einer absoluten Adresse in einem Speicherabschnitt D oder durch ein Kabel 272 zur Wahl einer absoluten
Adresse in einem Speicherabschnitt I der Speichereinheit 14 hindurchlaufen· Die an sich bekannte Adressen-Zuordnungsschaltung
260 weist für jeden Speichermodul eine gesonderte Übersetzungs-
- 40 -409851/0801
und Adressierschaltung auf und kann als Diodenmatrix ausgeführt
sein, während die Adressen-Grenzenprüfschaltung in der bereits
erwähnten ÜSA-Patentschrift Nr. 3.263.218 erläutert ist.
Nachdem auf die passende Adresse der Speichereinheit 14 zugegriffen istj liest eine Leseschaltung 274 das herausgegriffene
Wort über ein Kabel 276 aus und speist es in ein Halteregister 278 ein«
Während einer Zeitspanne T5 erfolgt die tatsächliche Wahl des Zeichens; die Bits* des eingespeisten Wortes werden über ein Kabel 280 in eine Zeichenwahlschaltung 282 gelenkt, von der das
gewünschte Zeichen von den Bits O^ der Zeichenverschiebung tatsächlich gewählt wird, die über ein Kabel 284 herankommen; außerdem gelangen Steuerbits M und W über ein Kabel 286 in die
Zeichenwahlschaltung 282, wobei daran erinnert sei, daß das Steuerbit K gemäß der Tabelle 17 die Arbeitsweise festlegt; im
1-Zustand gibt es die Arbeit mit 6 Bits, im O-Zustand die mit 9
Bits an«, Tom Steuerbit W wird die Breite des Zeichens vorgeschrieben; im O-Zustand wird ein Zeichen mit 6 oder 9 Bits und
im 1-Zustand ein Zeichen mit 12 oder 18 Bits angezeigt. Durch die Kombination der Steuerbits H und W ist also die Größe des
Zeichens bestimmt. Diese Kombination ist deutlicher aus der folgenden Tabelle T erkennbar:
- 41 -40^851/0801
| N | W | ZEICHBMGRÖSSB |
| O | O | 9 Bits |
| O | 1 | 18 Bits |
| .1 | O | 6 Bits |
| 1. | 1 | 12 Bits |
Wie in den Figuren 9 bis 12 angegeben ist, wird der Wert O^ der
ZeichenTerschiebung für jede Zeichengröße speziell festgelegt. In Abhängigkeit von ihm und in Verbindung mit den Steuerbits M
und V für die Wahl des bezeichneten Zeichens arbeitet die Zeichenwahlschaltung 282 und gibt über ein Kabel 290 Zeichensignale
in Fora eines Verfahrensbefehls an die datenverarbeitenden Vorrichtung ab.
Beim Lesevorgang wird das tatsächlich ausgewählte, also von der
Zeichenwahlschaltung 282 bestirnte Zeichen selbsttätig in die Position neben dem binären Komma gebracht. Bei dieser Ausführungefora wird das binäre Komma, als an der rechten Seite des
Registers liegend, angenommen; daher erfolgt selbsttätig im Kabel 290 eine Justierung des Zeichens nach rechts zur Eingabe
in ein Zeichenregister 292. Gleichzeitig mit der Justierung nach rechte wird bestimmt, ob das Vorzeichen erweitert werden
soll oder nicht, was durch den Zustand des Bit E im gewählten J-Register festgelegt ist. I» Falle von E = O gibt es keine Erweiterung, während bei E-I das Vorzeichen erweitert wird, um
den restlichen Raum, der zum Speichern des gewählten Zeichens
- 42 -409851/0801
nicht benutzt wird, Im Zeichenregister 292 aufzufüllen. Damit
die Vorzeichen-Erweiterung ausgewertet wird, wird das Bit E über die Leitung 294 zur Zeichenwahlschaltung 292 geleitet. Die
Justierung nach rechts und die Auffüllvorgänge des Vorzeichens
beim Lesen werden später noch ausführlicher erläutert.
Wenn die datenverarbeitende Vorrichtung ein Wort gerade in den Speicher einschreiben soll, wird das besondere, zu bearbeitende
Zeichen in einem Zeichenschreib-Reglster 296 untergebracht. Das zu schreibende Zeichen wird nach rechts bis zu jenem Punkt
rechtzeitig justiert und über ein Kabel 298 in eine Positions» Speicherschaltung 300 übertragen, die über eine Leitung 302
vom Zustand der Bits M und W und über ein Kabel 304 vom Feld 0fe
der ZeichenverSchiebung beeinflußt wird. Unter der Kitwirkung
der Positions-Speieherschaltung 300 wird dann das zu schreibende
Zeichen richtig orientiert, und das positionierte Zeichen wird von einem Kabel 306 zu einem Schreibabschnitt 308 der Speichereinheit
14 übertragen. Die Berechnung der absoluten Speicheradresse, an der der Schreibvorgang stattfindet, erfolgt in der
bereits erläuterten Weise, während die Positionierung beim Schreibvorgang später noch ausführlicher angegeben wird.
Aus der vorangehenden Beschreibung ist die Aufgabe erkennbar, wie eine einmalige Zeichenadressierung in einem wortorientierten,
datenverarbeitenden System durchgeführt wird.
- 43 -4098 5 1/0801
Die Zeichenwahlschaltung 282 der Figur 13 ist in der Figur 14
als logisch·« Schaltbild ausführlicher dargestellt, in das etliche Besugsnummern übernommen sind. Das Halteregister 278 nimmt
ein Wort aus 36 Bits auf, auf das augegriffen wurde, daait es
der Zeichenwahlschaltung sur Verfügung steht· Ik allgemeinen werden mehrere Gruppen von Verknüpfungsgliedern für die betreffenden Zeichengrößen und -Positionen kombiniert durch eine Besti ι—mg des Wertes der Bits N und W und eine Auswertung des
Feldes O^ der Zeichenrerschiebung eingeschaltet, wobei die gewthlten Zeichenpositionen nach rechts Im Zeichenregister 292
Justiert werden und durch die Auswertung des Bit E bestirnt wird, ob eine Vorzeichen-Ausfüllung stattfinden soll oder nicht·
Wenn wahrend der Auswertung der Steuerbits M und W die Erfüllung
der Bedingung I.W festgestellt wird, gibt eine Schaltung 310 in einer Leitung 311 ein Signal sur AktiTierung zweier Sätxe 312
und 313 τοη Verknüpfungsgliedern swecks übertragung τοη Halbwort-■eichen ab. Falls die Bedingung M.W Torliegt, wird τοη einer
Schaltung 314 ein Signal auf eine Leitung 315 gelegt, das sur
Übermittlung τοη Drittelwortseichen Sfitse 316 bis 318 τοη Verknüpfungsgliedern einschaltet. Im Falle der Bedingung Ä.W akti-Tiert ein τοη einer Schaltung 319 auf einer Leitung 320 herankommendes Signal Sttse 321 bis 324 τοη Verknüpfungegliedern,
davit Viertelwortseichen überführt werden kennen. Schließlich gibt bei der Bedingung N.W eine Schaltung 325 ein Signal über
- H-
409851 /0801
eine Leitung 326 an Satze 32/ bis 332 τοη Verknüpfungsgliedern
ab, damit diese Sechstelwortzeichen durchlassen können·
Die Auffüllung bei der Zeichenwahl wird durch den Zustand des Feldes 0fe der Zeichenverschiebung bestimmt, das durch das Kabel
284 zu einer O^-Zuordnungsschaltung 333 gelenkt wird, die auf
einer einzigen Ausgabeleitung ein gesondertes Signal erzeugt, wobei infolge der Identifizierung dieser Leitung der numerisch·
Wert der O^-Sigsale der Zeichenrerschiebung angezeigt wird·
Falls beispielsweise der Wert von 0b » 00O2 ist, wird ein Signal
einer Ausgangsleitung 333-0 zugeführt; im Falle τοη O^ * HO2
erscheint ein Signal in einer Ausgangsleitung 333-6« Alle anderen
Werte 0fe werden den Signal inje einer Leitung 333-1 bis 333-5
entsprechend'zugeordnet«
Bei jedem Satz τοη Zeichenverknüpfungsgliedern sind neben den
Eingangsleitungen die aus dem Halteregister 278 ausgelesenen Bitpositionen des Wortes angegeben, auf das zugegriffen wurde, wahrend
neben den Ausgangsleitungen die Anzahl der übertragenen Bits steht.
Bei Halbwortzeichen nimmt der Satz 312 der Verknüpfungsglieder
aus einer Leitung 28O-H1 die Bits 18 bis 35 auf, und wenn in den
Leitungen 311 und 333-0 je ein Signal herangeführt wird, werden 18 Bits in einem Kabel 290-H1 an das Zeichenregister 292 auagege-
- 45-409851/0801
-H-
ben. Der Sats 313 der Verknüpfungsglieder empfängt aus einem
Kabel 280-H2 die Bits O bis 17, und wenn in den Leitungen 311
und 333-4 je ein Aktivierungssignal zur Verfugung 3teht, läuft
ein Zeichen aus 18 Bits durch ein Kabel 290-H2 zur Speicherung in das Zeichenregister 292 hinein.
Bei einem Zeichenumfang von einem Drittelwort nimmt der Sats
aua einem Kabel 280-T1 die Bits 24 bis 35 auf, und bei seiner Aktivierung durch je ein Signal in den Leitungen 315 und 333-0 wird
ein Zeichen aus 12 Bits in einer Leitung 290-T1 au den niederrangigen 12 Bitpositionen des Zeichenregisters 292 übermittelt. Der
Sats 317» dem in einem Kabel 280-T2 die Bits 12 bis 23 sugeleitet werden, läfit beim Auftreten je eines Aktivierungssignals in
den Leitungen 315 und 333-2 ein Zeichen aus 12 Bits auf einem
Kabel 290-T2 austreten. In ähnlicher Weise empfängt der Satz über ein Kabel 280-T3 die Bitpositionen 0 bis 11, die von je
einem Aktivierungssignal in den Leitungen 315 und 333-4- als Zeichen aus 12 Bits auf «in Kabel 290-T3 gelegt werden.
Der für ein Viertelwortseichen vorgesehene Sat» 321 von Verknüpfungsgliedern nimmt über ein Kabel 280-Q1 die Bits 27 bis 35 an,
und bei einer Aktivierung durch je ein Signal in den Leitungen 320 und 333-0 geht ein Zeichen aus 9 Bits xu einem Kabel 290-Q1
hindurch· Über ein Kabel 280-Q2 empfängt der Sats 322 Verknüpfungeglieder die Bitpositionen 18 bis 26, der nach seiner Akti-
- 46 -409851/08 01
M-
vierung durch je ein Signal in den Leitungen 320 und 333-2 ein
Zeichen aus 9 Bits auf ein Kabel 290-Q2 legt· Der Sats 323
nimmt die Bits 9 bis 17 aus einem Kabel 280-Q3 auf; wenn er τοπ
je einem Signal in den Leitungen 320 und 333-4 erregt wird, geht ein Zeichen aus 9 Bits su einem Kabel 290-Q3 hindurch* Schließwerden die Bitpositionen 0 bis 8 in einem Kabel 280-Q4 sub Sat«
324 der Verknüpfungslieder überführt, der nach seiner Erregung durch je ein Signal in den Leitungen 320 und 333-6 ein Zeichen
jtus 9 Bits an ein Kabel 290-Q4 abgibt.
Der Sats 327 von Verknüpfungsgliedern nimmt über ein Kabel 28O-S1
die Bits 30 bis 35 eines Sechstelwortzeichens auf; bei seiner Aktivierung durch je ein Signal in den Leitungen 326 und 333-0
läßt er das Zeichen aus 6 Bite zu einem Kabel 290-31 hindurchgehen. Die Bits 24 bis 29 werden dem Sat« 328 von Verknüpfungsgliedern zugeleitet, die nach ihrer Erregung durch jt ein Signal in
Leitungen 326 und 333-1 ein Zeichen aus 6 Bits auf ein Kabel 290-32 legen. Dementsprechend werden die Bits 18 bis 23 über ein
Kabel 280-83 an den Sat« 329 τοη Verknüpfungsgliedern herangebracht, die von je einem Signal in den Leitungen 326 und 333-2
erregt werden können, damit sie ein Zeichen aus 6 Bits auf ein Kabel 290-33 bringen. Der Sats 330 nimmt aus einem Kabel 280-34
die Bits 12 bis 1? auf; bei seiner Erregung von je einem Signal in den Leitungen 326 und 333-3 kommt ein Zeichen aus 6 Bits auf
ein Kabel 290-S4. Ferner gelangen die Bits 6 bis 11 in einem Ka-
- 47 -409851/0801
M-
bei 280-S5 Bum Sat» 331 τοπ ierknupfungsgliedern; wenn sie Ton
je einem Signal in den Leitungen 326 und 333-4 aktiviert werden,
lassen sie ein Zeichen aus 6 Bits zu einem Säbel 2V.O-S5 hindurchgehen. Schließlich werden die Bits 0 bis 5 über ein Kabel 280-S6
in dem Satz 332 τοπ Verknüpfungsgliedern empfangen, der nach
seiner Einschaltung durch je ein Signal in den Leitungen 326 und
333-5 ein Zeichen aus 6 Bits auf ein Kabel 290-S6 bringt.
xfie.man sieht, wird in einea gegebenen Zeitpunkt ein einziger
Satz Verknüpfungsglieder eingeschaltet, wodurch ein einzelnes, ausgewähltes Zeichen vou gewünschten Umfang in den am weitesten
rechts liegenden Abschnitt des Zeichenregisters 2V2 übertragen
wird.
Falls das Vorzeichen nicht erweitert werden soll, ist das Bit K
β 0, wodurch in der Leitung 294 ein O-Signal auftritt, eine Vorseichenerweiterung ausbleibt und der restliche Raum des Seichenrogisters 292, der vom gewählten Zeichen nicht eingenommen wird,
y«gflllt . Im Falle, daß eine Vorzeichen-Erweiterung vorgesehen,
also Ε«1 ist, ist eine zusätzliche Auswertung erforderlich, die in weiteren Verknüpfungsgliedern 334 bis 337 erfolgt. Zur
Auswertung des Vorzeichens der Halbwortzeichen wird die Bitposition 17 des Zeichenregisters 292 über eine Leitung 338 an das
Verknüpfungeglied 334 herangebracht, und das Signal, das das Halbwortzeichen identifiziert, konmt aus der Schaltung 310 über
- 48 -
409851/0801
eine Leitung 311-S zuu Verknüpfungsglied 334, das das Steuerbit
E aus einer Leitung 294-H empfangt. Wenn dementsprechend das Bit eins ist und das Verknüpfungsglied 334 angewählt wird, wird
auf eine Leitung 339 ein 1-Signal gelegt, um die Bitpositionen
bis 35 des Zeichenregisters 292 auszufüllen. Im Falle, daß das 18.Bit null ist, erscheint in der Leitung 33V ein O-Signal, das
die Bitpositionen 18 bis 35 auf Null einstellt.
Bei der Auswertung der Drittelwortzeichen wird ein Schaltsignal
über eine Leitung 315-S dem Verknüpfungsglied 335 zugeleitet, das
bei seiner vollständigen Erregung durch ein 1-Signal in einer Leitung 294-T den Wert der Bitposition 11 des Zeichenregisters
292 über eine Leitung 340 zu einer Leitung 341 hindurchlaufen läßt. In Abhängigkeit davon, ob diese Bitposition 11, also die
12. des Zeichens 1 oder 0 ist, werden die Bitpositionen 12 bis des Zeichenregisters 292 in den entsprechenden Zustand gebracht.
Die Viertelwortzeichen werden von dem Verknüpfungsglied 336
ausgewertet, zu dem die 8. Bitposition über eine Leitung 342 herangebracht wird; wenn eine Wahl durch ein Signal in einer Leitung
320-S, das von der Schaltung 31V abgegeben wird, und durch ein
weiteres Signal in einer Leitung 294-Q stattfindet, das eine Vorzeichen-Erweiterung anzeigt, liefert das Verknüpfungsglied 33o
in einer Leitung 343 ein getastetes Signal, um die Bitpositionen 9 bis 35 des Zeichenregisters 292 aufzufüllen.
- 49-409851/0801
Schließlich wird die Vorzeichen-Auswertung eines Viertelwortes in
der Weise vorgenommen, daii die 5. Bitpoaitioa des Zeichenregisters
292 über eine Leitung 344 zum Verknüpfungsglied 337 übertragen
wird} das von einen Signal, das aus der Schaltung 325 über
eine Leitung 326-3 herankommt, und durch ein eine Vorzeichen-Erweiterung
angebendes Signal aus einer Leitung 294-S aktiviert werden kann; das Vorzeichensignal geht dann zu einer Leitung 345
hindurch, um die Bitpositionen 6 bis 35 des Zeichenregisters 2$>2
aufzufüllen.
Als nächstes sei auf die Positionierung eines Zeichens vor seiner Speicherung in Verbindung mit der Figur 15 eingegangen, die ein
ausführliches Schaltbild der Positions-Speicherschaltung 300 der Figur 13 ist. Wie beim Lesevorgang erfolgt die Positionierung
zum Schreiben unter der Steuerung des gewählten Zeichenunifanges sowie der Zuordnung des 0, -Signals der Zeichenverschiebung, das
über das Kabel 304 in eine O^-Zuordnungsschaltung 350 hineinläuft,
die über ihre Ausgangsleitungen ein einmaliges Signal abgibt, welches den numerischen Wert des O^-Feldes der Zeichenverschiebung
angibt· Die Werte der Signale ergeben sich als 0 auf
einer Leitung 351-0, als 1 auf einer Leitung 351-1, als 2 auf
einer Leitung 351-2 usw. Das zu schreibende Zeichen ist in der Zeichenschreibschaltung 296 nach rechts justiert.
- 50 409851/0801
Die Sätze dar VerknUpfungsglieder nehmen aus der Zeichenschreibschaltung 296 die gewählten Zeichengrößen auf und lenken das gewählte Zeichen in die passende Position eines Speicherregisters
352. Jeder Satz Verknüpfungsglieder wird infolge der tfahl der Zeichengröße und durch den O^»;«ert der Zeichenverschiebung eingeschaltet.
Die Zeichengröße eines Halbwortes wird durch eine Ermittlung gewählt, daß die Beziehung der Steuerbits K und Ί/ in der Form EI.W
vorliegt, was in einer Schaltung 353 festgestellt wird, die ein Aktivierungssignal über eine Leitung 354 zu Verknüpfungsgliedern
355 und 356 abgibt.
Wenn eine Schaltung 358 das Vorhandensein der Beziehung K.W feststellt, wird die Zeichengröße eines Drittelwortes gewählt und ein
Signal über eine Leitung 359 Verknüpfungsgliedern 36O, 36I und
zugeleitet.
Zur Zeichenwahl eines Viertelwortes wird von einer Schaltung 363
bei der Feststellung der Beziehung Π.ΪΓ ein Signal über eine Leitung 364 an Verknüpfungsglieder 365 bis 368 abgegeben· In ähnlicher Ueise wird schließlich die Zeichengröüe eines Sechstelwortee
dann gewählt, wenn von einer Schaltung 369 die Besiehung U.7 abgetastet und ein Signal über eine Leitung 370 Verknüpfungegliedern
371 bis 376 zugeleitet wird.
- 51 -
0 9851/0801
Wie bereite eintaal gesagt, nluut jeder Sat* Verknüpfungsglieder
für die Zeichenwahl die am weitesten rechts stehenden Bits auf,
die an den Eingangsleitungen angegeben sind, und bringt die betreffenden Zeichen in diejenigen Bitpositionen, die neben den
Ausgangsleitungen genannt sind.
Bei Zeichen aus Halbwörtern nehmen die Verknüpfungsglieder 355 Über ein Kabel 298-H1 13 Bits auf, und bei einer Einschaltung
durch je ein Signal in den Leitungen 354 und 351-0 läuft das
Zeichen in einen Kabel 3O6-H1 su den Bitpositionen 18 bis 35 des
Speichörregisters 352. Von den Verknüpfungsgliedern 356 werden 18 aus einer Leitung 2V3-H2 empfangene Bits Infolge ihrer Aktivierung durch je ein Signal in den Leitungen 354 und 351*4 als
Zeichen über ein Kabel 306-H2 au den Bitpositionen 0 bis 17 hindurchgelassen·
Bei der Jahl Ton Drittelwörtern werden den Verknüpfungsgliedern
360 über ein Kabel 298-T1 12 Bits zugeleitet; wenn sie durch je ein Signal in den Leitungen 359 und 351-0 erregt werden, lassen
sie das Zeichen über ein Kabel 306-1 zu den Bitpositionen 24 bis 35 hindurchgehen. In ähnlicher tfeise nenaen die Verknüpfungsglieder 36I über ein Kabel 298-T2 12 Bits auf und übertragen sie
als Zeichen über ein Kabel 306-T2 zu den Bitpositionen 12 bis des Speicherregisters 352, sobald sie durch je ein Signal in den
Leitungen 359 und 351-2 eingeschaltet werden. Ähnliches gilt für
- 52 -
40985 1/0801
Λ8Γ1·- "
ψ,
ψ,
die Verknüpfungsglieder 362, die über ein Kabel 298-T3 12 Bits
erhalten und bei ihrer Erregung durch je ein Signal auf den Leitungen 359 und 351-4 ein Zeichen durch ein Kabel 3O6-T3 au den
Bitpositionen 0 bis 11 weiterleiten«
Bei der Arbeit mit Viertelwörtern wird den Verknüpfungsgliedern
365 Über ein Kabel 296-01 das Zeichen in Forin von 9 Bits augeführt, das bei ihrer Einschaltung durch je ein Signal in den
Leitungen 364 und 351-0 über ein Kabel 306-Q1 zu den Bits 27 bis
35 des Speicherregisters 352 übertragen wird. Dementsprechend
nehmen auch die Verknüpfungsglieder 366 die 9 Bite aus einem
Kabel 298-Q2 auf und geben sie als Zeichen au den Bitpositionen 18 bis 26 über ein Kabel 3O6-Q2 ab, sobald die Verknüpfungsglieder von je einem Signal in den Leitungen 364 und 351-2 erregt
werden. Ferner werden 9 Bits Über ein Kabel 298-Q3 den Verknüpfungsgliedern 367 zugeleitet, die bei ihrer Erregung durch je
ein Signal in den Leitungen 351-4 und 364 das Zeichen aus den 9 Bits über ein Kabel 306-03 in die Bitpositionen 9 bis 17 einlassen. Schließlich nehmen die Verknüpfungsglieder 368 über ein
Kabel 298-Q4 9 Bits an, werden von je einem Signal in den Leitungen 364 und 351-6 erregt und übertragen dieses Zeichen aus
den angenommenen Bits über ein Kabel 306-Q4 in die Bitpositionen 0 bis 8 des Speicherregisters 352*
- 53-4 09851/08 01
Beim Sechstelworti'ormat nehmen die Verknüpfungsglieder 371 bis
376 jeweils Über ein Kabel 298-31 bis 298-S6 ein Zeichen aus 6
Bits aufι nach ihrer Aktivierung durch jeweils awei Signale, die
über die Leitung 370 und eine der Leitungen 351-0 bis 351-5 herankommen, wird das Zeichen über eines der Kabel 3O6-S1 bis
306-36 in die Bitpositionen 30 bis 35, 24 bis 29, 18 bis 23,
12 bis 17, 6 bis 11 bzw. 0 bis 5 des Speicherregisters 352 befördert.
üfie Dan aus der Torhergehenden Beschreibung der Zeichenwahl,
der Justierung eines gewählten Zeichens nach rechts, der Auffüllungswahl des Vorzeichens beim Lesevorgang und der Positionierung eines Zeichens zum Schreiben erkennt, v/erden die verschiedenen aufgestellten Aufgaben bei der Zeichenbearbeitung
erreicht.
Außer auf die zuvor erläuterte Zeichenadrossierschaltung erstreckt sich die Erfindung auch auf die Möglichkeit, die Zeichen·
adressen schrittweise zu vergrößern oder zu verringern, damit in Übereinstimmung ait den zugehörigen Steuersignalen auf die
Zeichen in einer vorgegebenen Folge bezuggenommen werden kann. Bei dieeer Vergrößerung oder Verringerung wird zur Steuerung
das h-Bit des im Befehlsregister untergebrachten Befehlswortes, sowie der Zustand des I-Bit aus dein bezeichneten J-Regiater benutzt. Innerhalb des bezeichneten X- oder J-Registers kann dia
genannte Vergrößerung oder Verringerung abwechselnd stattfinden.
409851/0801
In einem Blockschaltbild der Figur 16 werden die Wahlerfordernisse
für eine schrittweise Zeichenvergrößerung oder -verringerung anschaulich gemacht. Zu Beginn muß das Bit 04 eines
PSH-Registers 400 gesetzt sein und das entsprechende Signal
über eine Leitung 402 in eine UIID-Schaltung 404 gelangen. Wenn
die Arbeit mit den Zeichen einsetzt, muß das PSR-Register Ton
einem passenden Belastungsbefehl im voraus eingestellt sein, um
das Bit 04 zuvor in den entsprechenden tfahlzustand zu bringen.
Ein J .»-Register 406 wird auch im voraus mit entsprechenden Feldern
für den markierten, auszuführenden Befehl besetzt, wobei das Steuerbit I festlegt, ob die schrittweise Vergrößerung, also
der Zuwachs innerhalb des Jj- oder Xx-Registers stattfinden soll«
Falls das Steuerbit I sich im 1-Zustand befindet, lauft bei dieser
Ausführungsform ein Signal durch eine Leitung 408 in die UND-Schaltung
404 hinein. Falls für die Vergrößerung das Ix-Register
vorgesehen wird, ist das Steuerbit I innerhalb des «^Registers 406 im O-Zustand, so daß ein Signal T über eine Leitung 410 zu
einer UND-Schaltung 412 laufen würde. Diese Bedingungen schließen sich natürlich gegenseitig aus, so daß das Steuerbit I «wischen
den beiden Arten einer schrittweisen Vergrößerung eine Auewahl trifft.
Wie bereits erwähnt, muß bei den beiden Arten der Vergrößerung das h-Bit im Befehlsregister 414 in den 1-Zustand gebracht sein,
damit es durch Leitungen 416 bzw. 418 zur UND-Schaltung 404 bzw.
412 übertragen werden kann«
- 55 4098 5 1/0 80 1
Wenn die schrittweise Vergrößerung beim X -Register 420 stattfinden
soll, darf sich das x-Feld des Befehlsregisters414 nicht im
O-Zustand befinden, und es wird durch ein Kabel 422 zu einen x-Decodierer
424 hin übertragen, Hier erfolgt eine Prüfung, ob das x-Feld null ist; im anderen Fall läuft ein Signal durch eine Leitung
426 zur UND-Schaltung 412. Sobald gleichzeitig Aktivierungssignale in der Leitung 410 zur Anzeige, daß das Bit I =» 0 ist,
und in der Leitung 418 zur Anzeige, daß das h-Bit gesetzt ist, sowie in der Leitung 426 zur Anzeige, daß sich das x-Feld von
Null unterscheidet, zur Verfügung stehen, liefert die UIID-Schaltung
ein Einschaltsignal über eine Leitung 428 an einen Addierer
430. Der Indexwert Xm aus 18 Bits wird vom X-Register 420 über
ein Kabel 432 als erster Satz Eingangssignale und der Wert des Zuwachses X^ über ein Kabel 434 als zweiter Satz Eingangssignale
dem Addierer 430 zugeleitet. Sobald der letztere von dem Signal auf der Leitung 428 eingeschaltet wird, bildet er die Summe X +
X1 «■ Xn, die als tfert aus 18 Bits über ein Kabel 436 in den den
Indexwert X311 aufnehmenden Abschnitt des Xx-Registers 420 zurückgeführt
wird. Diese Art Vergrößerung der im gewählten X^-Register aufbewahrten Adresse wird bei jedem Befehl vorgenommen, der diese
Art der Index-Vergrößerung vorgibt. Wie natürlich klar ist, braucht für eine schrittweise Verringerung nur ein negativer Wert
als Zuwachs gespeichert zu sein, der bei seiner Kombination im Addierer 430 die Verringerung - anstelle einer Vergrößerung bewirkt.
£09851 /0801
-Sf-
Falls der Zuwachs im bezeichneten J-Register eintreten soll,
müssen gewisse andere Bedingungen erfülltSeIn1Si denen die Ermittlung gehört, daß der Funktionscode des Befehls, also das X-Feld kleiner als 70 ist. Zu diesem Zweck werden die Signale des
f-Feldes aus dem Befehlsregister 414 über ein Kabel 440 in einen
f-Decodierer 442 geleitet, der bloß die Bits des f-Feldes untersucht, um festzustellen, ob der genannte Wert größer oder gerin»
ger als 70 ist. Im letzteren Fall wird ein Signal über eine Leitung 444 an die UND-Schaltung 404 abgegeben.
Un festzustellen, welches spezielle J-Register eine schrittweise Vergrößerung erfahren soll, wird das j-Feld vom Befehlsreregister 414 über ein Kabel 446 in einen j-Decodierer 448 hinein·
gegeben. Das j-Feld, das ein J .-Register für einen Zuwachs anzeigt, muß einen Wert von 4, 5» 6 oder 7 einhalten, während alle anderen Werte des j-Feldes keine V/ahl des Zuwachses
bewirken« Dementsprechend liefert der j-Decodierer 448 ein Signal über eine Leitung 450 an die UND-Schaltung 404» sobald ein
passender Wert des j-Feldes feststeht.
i/enn die UND-Schaltung 404 Über die Leitung 402 ein Signal
, das anzeigt, daß das Bit D4 des PSR-Registers 400 gesetzt
ist f und ein weiteres Signal aus der Leitung 408 empfängt, das
das gesetzte Steuerbit I im «L-Register 406 angibtfsowie aus der
Leitung 416 ein Signal , das den Setzzustand des h-Bit
40985170801
im Befehlsregister 414 mitteilt, aus der Leitung 444 ein weiteres Signal, das einen kleineren Funktionscode als 70 bezeichnet,
und aus der Leitung 450 ein Signal erhält, das besagt, daß das
J-FeId den viert 4, 5, 6 oder 7 aufweist, gibt sie auf einer Lei·
tung 452 ein Schaltsignal ab, das eine Hinaufschaltung, also eine Vergrößerung des Inhaltes des J .-Registers uia einen Wert veranlagt. Die verschiedenen Arten dieser Vergrößerung seien anschließend erläutert, da sie mit den unterschiedlichen Zeichengroßen in Beziehung stehen·
Die Vergrößerung der Zeichenposition um einen Wert, also die anschließende Bezugnahme auf das nächstfolgende Zeichen bzw· auf
das unmittelbar vorangegangene Zeichen bedarf der Bestimmung eines effektiven +1- oder -1-tfertes für den Zuwuchs I^ in den
Wörtern und den Zuwuchs I^ in den Sitzusansiensiellungen des Indexzeichens im gewählten J-Kegister, 'wenn eine mehrfach« Vergrößerung der Zeichen erwünscht ist, muß zuvor der in das Iy-FeId des Wortzuwuchses und in das I^-Feld des Zeichenindexes
einzusetzende Wert bestimmt werden. Aus der folgenden Tabelle VI gehen die für eine mehrfache Zeichenvergrößerung zu benutzenden tferte hervor:
- 58-409851/0801
Γδί effektiv IWb I^ I^ Gröüe der Bitzusainmenstellung
| +1 | +1 | +0 | 1 | - | 6 Bits | |
| 2 | -1 | -1 | -0 | 6 | ||
| +1 | +2 | +0 | 2 | 9 Bits" | ||
| O | -1 | -2 | -0 | 5 | ||
| +1 | +2 | +0 | 2 | 12 Bits | ||
| 3 | -1 | ^2 | -0 | 5 | ||
| +1 | +4 | +0 | 4 | 18 Bits | ||
| 1 | -1 | -4 | -0 | 3 |
Bei den Berechnungen für den mehrfachen Zuwuchs bei den Zeichen wird.eine Formel verwendet; um den Wert des L»-Feldes zu ermitteln,
wird die Anzahl der zu bearbeitenden Zeichen durch die Anzahl der Zeichen je Wort für die gewählte Zeichengröße geteilt
(siehe auch die Gleichung 1). Der erhaltene Quotient wird als lyj-Feld verwendet (siehe die Gleichung 2). Der Rest der Division
dient als Ib-Feld (siehe die Gleichung 3)· Wenn die Richtung der
Bearbeitung von links nach rechts in der Reihe der Zeichen verläuft, ergibt sich eine effektive schrittweise Vergröüerung; in
der entgegengesetzten Arbeitsrichtung müssen die Komplemente der Iy- und Ijj-Felder für eine effektive schrittweise Verringerung
der Zeichen gebildet werden.
- 59 0 9 8 5 1/0801
FORIIEL: Ct/(Cw*D) (Gleichung 1)
I^ = Q (Gleichung 2)
Ib - R XE (Gleichung 3)
I^ = Q (Gleichung 2)
Ib - R XE (Gleichung 3)
in der:
Gt- die Gesamtzahl der zu vergrößernden bzw. zu
verringernden Zeichen ist,
Gw die Anzahl der Zeichen je Wort für diese Größe der Bitzusammenstellung ist,
D die Richtung angibt,(zur Vergrößerung von links nach rechts = +1 und zur Verringerung von rechts
nach links = -1)
Feld mit den Bits 31 bis 21 im J-Register,
Ib Feld mit den Bits 20 bis 18 des J-Registers,
Q Quotient aus der Formelberechnung,
R Rest aus der Formelberechnung,
El effektiver +1-v/ert entsprechend der Richtung D.
Wie bereits erwähnt, ermöglicht das Steuerbit I des gewählten J-Registers dessen schrittweise Vergrößerung oder Verringerung.
Die Steuerbits M und W schreiben vor, welche Zeichengröße angewendet werden soll, während das Bit E die Vorzeichen-Erweiterung
unter Verwendung des Zeichenverfahrens in einem Befehl vorgibt, der ein Register als Empfangsfeld vorschreibt. Im Iy-FeId
-60 -
409851/0801
des Wortzuwuchses eibt die Bitpouii.io& 31 das Vorseichenbit an,
das la 1-Zustand eine Zeichenbearbeitung von rechts nach links
veranlaßt; um die erwünschte Bearbeitungsbewegung von I^ aus zu
erhalten, muß das Komplement der V/erte gebildet werden. Falls die
Bitposition 31 den Wert 0 enthält, verläuft die Zeichenbearbeitung von links nach rechts, und die Werte der 3^- und I^-Felder
sind die tatsächlichen.
Der grundlegende schrittweise Vergrößerungsvorgang besteht darin,
das Itf-Feld des Wort Zuwachses zum O^-Feld der Wortverschiebung zu
addieren, das letztere durch die neue Summe zu ersetzen, das Ir-FeId
des Zeichenzuwuchses zum O^-Feld der Zeichenverschiebung
zu addieren und das letztere durch die neue Summe zu ersetzen. Wenn infolge der Addition der 1^- und O13-Felder ein Übertrag oder
ein Entleihen zustandekommt, werden sie zusätzlich zum Oy-FeId
auf die Addition des !^-Feldes angewendet. Falls die schrittweise
Vergrößerung des O^-Feldas bewirktdaß der Wert allejL-Bits übersteigt,
oder die Verringerung des O^-Feldes durch alle O-Bits hindurchgeht,
ergibt sich eine Fehlerbedingung mit Undefinierten Resultaten, die fehlerhaft sind«,
In der Figur 17 ist in einem Blockschaltbild die schrittweise Vergrößerung von Zeichengrößen eines Viertel- oder Halbwortes
anschaulich gemacht. Nachdem das gewählte J-Register im voraus eingestellt, also beladen ist, wird das Steuerbit M über eine
- 6i -
A09851/0801
Leitung 4oü einem U- und «/-Decodierer 462 zugeführt, in den auch
über eine Leitung 464 das Steuerbit W eintritt. Dann wird festgestellt,
ob die beiden Steuerbits II und W null sind, was die Zeichengröße eines Viertelwortes bedeutet, oder ob M = 0 und
rf «* 1 sind, wodurch ein Halbwort als Zeichenumfang angegeben
wird, und ein Schaltsignal über eine Leitung 466 einem Verknüpfungsglied 468·zugeleitet, durch das über ein Kabel 470 das 1^-
FeId in ein Kabel 472 zum I^-Teil eines Halteregisters 474 hindurchläuft.
Dementsprechend geht auch ein I,rf-Feld über Kabel 476 und 478 zu einem I^-Teil des Halteregisters 474 hindurch.
Das Vorzeichen, also die Bitposition 31 wird über eine Leitung 480 durch das Verknüpfungsglied 468 und weitere Leiter 482
dem Halteregister 474 zu dessen Auffüllung zugeführt, damit Bits als Eingangssignale in einen Kabel 484 in einen Addierer
486 für 18 Bits gelangen. Die in den 0, - und (^-Feldern enthaltenen
18 Bits laufen über ein Kabel 488 zum Verknüpfungs-glied
468 und dann über ein Kabel 490 als zweiter Satz Eingangssignale in den Addierer 486 hinein. Die sich ergebende Summe wird
durch ein Kabel 492 als Ersatz in die Oy- und Ob-Felder des
gewählten J-Registers eingegeben. Für jedes Zeichen, auf das nicheinander bexuggenommen wird, wird diese Operation wiederholt.
Es sei hierbei auf die Figur 9 zur Bestimmung der zulässigen O^-Werte der Zeichenverschiebung für Zeichen aus Halbwürtern
und auf die Figur 11 für die zulässigen Ü^-Werte für Zeichen
aus Viertelwörtern hingewiesen. Ebenso sei auf die Tabelle VI
- 62 -
409851/0801
für die erforderlichen I^,- und Xl-Werte des V/ort- bzw. Zeichenzuwuchses
bei einer Vergrößerung oder Verringerung aufmerksam ge· machte
Die schrittweise Vergrößerung bei der Zeichenadressierung für
Zeichengrößen aus einem Sechstel- oder Drittelwcrt unterscheidet sich etwas von der für Viertel- oder Halbwörter; daher ist in
der Figur 18 die abweichende Bearbeitung veranschaulicht. Es sei auf die Figur 10, in der die V/erte der Zeichenverschiebung für
das Zeichenformat eines Drittelwortes erklärt ist, sowie auf die Figur 12 verwiesen, in der die O^-Vierte für die Zeichenformate
des Sechstelwortes auseinandergesetzt sind. Dies ist auf die Art. der 0b"*tferte fur d*e ZeichenverSchiebung zurückzuführen, die an
Ende eines Wortes berechnet werden; somit müssen sie andersartig als die für das Viertel- oder Halbwort bearbeitet werden.
Ähnlich wie bereits erläutert, läuft das Steuerbit U über eine
Leitung 500 in einen M- und tf-Decodierer 502 hinein, dem auch über eine Leitung 504 das Steuerbit Vi zugeführt wird. Dieser
gibt auf einer Leitung 506 ein aktivierendes Signal an ein Verknüpfungsglied 508 und auf einer Leitung 510 dasselbe Signal an ein
weiteres Verknüpfungsglied 512 ab, sobald feststeht, dall die Bedingung H.lSf oder II.Vi vorliest. Das Iw-FeId für den Zuwuchs in
ti
v/örtern geht mit dem erweiterten Vorzeichen auf einem Kabel 514
als erster Satz Eingangssignale zum Verknüpfungsglied 508 hin-
- 63 -
A098S1/0801
durch, der nach seiner Erregung' in einem Kabel 516 in einen Addierer
518 weiterläuft. Das O^-Feld der Wortverschiebung wird über
ein Kabel 520 in das Verknüpfungsglied 508 eingelassen und geht nach dessen Aktivierung durch ein Kabel 522 als zweiter Satz
Eingangssignale zum Addierer 518 hindurch, der im Grunde ein
1-Komplement-Addierer ist und den vergrößerten Wert für das 0.^- FeId der ifortverschiebung auf einem Kabel 524 abgibt·
Eingangssignale zum Addierer 518 hindurch, der im Grunde ein
1-Komplement-Addierer ist und den vergrößerten Wert für das 0.^- FeId der ifortverschiebung auf einem Kabel 524 abgibt·
Zusätzlich wird das L.-Feld des Zeichenzuwuchses in einem Kabel
526 dem Verknüpfungsglied 512 zugeleitet, das es bei seiner Erregung auf einem Kabel 528 als erster Satz Eingangssignale an
einen iIodul-6-Addierer 530 abgibt. Das O^-Feld der Zeichenverschiebung
wird über ein Kabel 532 dem Verknüpfungsglied 512 zugeführt, das nach seiner Einschaltung in einein Kabel 534 den
weiteren Satz Eingangssignale für den IIodel-6-Addierer 530 bildet. Der eich ergebende O^-Wert für die vergrößerte Zeichenverschiebung läuft durch ein Kabel 536 zum entsprechenden Feld des J-Registers zurück.
weiteren Satz Eingangssignale für den IIodel-6-Addierer 530 bildet. Der eich ergebende O^-Wert für die vergrößerte Zeichenverschiebung läuft durch ein Kabel 536 zum entsprechenden Feld des J-Registers zurück.
Der I-fodul-6-Addierer 530 arbeitet auf der Grundlage eines Fünfer-Komplement-Rechensystems
und ou3 das O^-Feld der ZeichenverSchiebung
in der richtigen Folge beibehalten.
Falls der Modul-6-Addierer 530 bis in einen Zustand vorgerückt
ist, in dem ein Übertrag zustandekomait, läuft ein Signal durch
- 64 -
409851/0801
eine Leitung 538 in den Addierer 518 hinein, wodurch das arf-Feld
der tfortverschiebung vergrößert wird, um anzuzeigen, daß alle
Zeichen in einem bezeichneten Wort bearbeitet sind und das nächste
Wort gewählt werden soll. Wenn in dem System unter Verwendung negativer Uerte die Felder schrittweise verringert werde^ ist
das Signal in der Leitung 538 eigentlich ein -1-Wert, der einen
Entleiher anzeigt, und das O^-Feld wird am Ende der Bearbeitung
aller Zeichen innerhalb des dann aktiven Wortes um Eins vermindert.
Nachdem nun die Schaltung zur schrittweisen Vergrößerung der Felder
erläutert ist, seien einige numerische Beispiele gegeben, um zu zeigen, wie die Zeichenadressierung und -vergrößerung benutzt
wird.
In Beispiel I ist das Verfahren der Zeichenadressierung und-vergrößerung
veranschaulicht, bei dem die Zeichen aus 6 Bits der Reihe nach an aufeinanderfolgenden »/ort st eilen des Speichers abgegriffen
werden» Hierbei wird die schrittweise Vergrößerung des O^-Feldes für die Zeichenverschiebung und des O.rf-Feldes für
die Wortverschiebung deutlich gemacht. Das J-Register wird in
seinen-anfänglichen und seinen Endzustand gebracht. Die Felder
des Zuwüchses und der Verschiebung sind numerisch auf der Basis.
8 und die Steuerbits in binärer Form zur Erleichterung der Darstellung
wiedergegebenο Im Beispiel I ist die Situation vorgegeben,
daß das 0.-Feld der Zeichenverschiebung die Grenze ihres
- 65 -
409851/0801
zulässigen Bereiches, ζ. B. 5 erreicht; wenn dies geschieht, muß
die nächstfolgende Zeichenverschiebung auf den. rfert 0 korrigiert
werden, was, wie aus der Beschreibung in Verbindung mit der Figur 18 hervorgeht, dadurch zustandekoount, daß eine Hinzufügung
des Fünfer-Konplejnentes den neuen Üb»V/ert zur Korrektur zwingt
und einen Übertrag in das Cfy-Feld der Wortverschiebung vornimmt.
Infolge der letzteren I-Iaßnahme v/ird eine Adresse übersprungen,
was von dein Benutzer des Programms in Rechnung gestellt werden muß. Dieses Beispiel I soll auf die anzuwendende Sorgfalt hinweisen,
wenn das I-.j-Feld des Wort zuwüchse s größer als +0 ist,
wie es der gebräuchlichere Fall sein würde.
0 12 3 4 5
| 03000 | CHl | CH2 | CH3 | CH4 | CH5 | CH6 | CH7 |
| 03001 | |||||||
| 03002 | |||||||
| 03003 | |||||||
| 03004 | |||||||
| Ο3ΟΟ5 | |||||||
| Ο3ΟΟ6 | |||||||
| Ο3ΟΟ7 |
(ob)
- 66 409851/0801
ANFANGSZÜSTAND DES Jl-REGISTERS 35 34 33 32 21 18 3
ENDZUSTAND DES Jl-REGISTERS
Bl
|
I
1 |
10 | E 0 |
0 0 0 0 1 | h 1 |
0 0 0 0 0 | °b 0 |
TI
3000
+0000 0
+0000 0
3000 0 GHl Adresse
oooo o
+0001 1
|
I
1 |
Ui 10 |
E 0 |
1W 0 0 0 0 1 |
h 1 |
0U 0 0 0 10 |
üb 1 |
0001 1 nächstes
Wiederholte Zyklen
3001 1 CH2 Adresse
3002 2 GH3 Adresse
3003 3 CH4 Adresse
3004 4 GH5 Adresse
*) Auf die Zeile 3006 ist nicht bezuggenommen,
da das O^-Übertragbit zur 0,j-FeId
addiert wird und über die Adresse 3006 hinweg springt.
| 3000 +0005 |
U
5 |
TI |
| 3005 | 5 | GHG Adr. |
| 0005 0001 |
5
1 |
V1D |
| 0006 0000 |
6 2 |
Zwang FQn
fer-Konpl Addition nächstes |
| 0007 | 0 | ü |
|
3000
0007 |
ü | GH? Adr. |
| 3007 | 0 | V°b |
| 0007 0001 |
b | nächstes |
| 0010 | 1 |
- 67 -
«09851/0801
Im Beispiel IZ ist eine Folge gezeigt, die benutzt werden kann,
wenn im Speicher für ein speziell bezeichnetes Zeichen Zeichen gesucht werden sollen. Dadurch daß die Art der Reihenfolge bei
der schrittweisen Vergrößerung dargestellt wird, werden die Zeichen aus 9 Bits, ausgehend von der Adresse 3001 in der Verschiebungsposition
2, gespeichert,und die Adressen 3002 und 3003 werden anschließend durchlaufen. Der Lj-Uert für den tfortzuwuchs
wird mit Null und der I^-rfert des Zeichenzuwuchses mit 2 gewählt,
wobei eine Folge durch jedes Wort angezeigt wird, auf das zugegriffen wurde. Zu Anfang ist das O^-Feld der tfortverschiebung
null, und da sich das erste Zeichen in der zweiten Verschiebungsposition befindet, wird das Ob-Feld der Zeichenverschiebung
mit 2 ausgewählt. Unter der Annahme, daß der Befehl sich auf eine Suche nach dem Zeichen Ja bezieht, veranschaulichen die
aufeinanderfolgenden Berechnungen des Beispiels II die schrittweise Vergrößerung des Ü^-Feldes für die tfortverschiebung und
des O^-Feldes für die Zeichenverschiebung, die notwendig ist,
um der Reihe nach auf alle Zeichen aus Viertelwörtern zugreifen zu können. Sobald das Zeichen E gefunden ist, ist die Suche beendet,
und es findet keine weitere Vergrößerung statt, rfenn das
Zeichen C adressiert ist, wird bei der nächsten, anschließenden Vergrößerung das 0,J-FeId der ifortverschiebung selbsttätig um
Eins weitergeschaltet, und das Ob-Feld der Zeichenverschiebung
wird auf Null verringert, was sich im Addierer aus dem völligen Übertrag ergibt.
- 6β 409851/0801
ANFANGSZUSTAND DES J-REGISTERS
| 03001 | »D» | U* | *J* | 'C* |
| 03002 | «H» | tE« | »G» | |
| O3ÜO3 | »I» | »K» | ||
BI oder BD + u +
| 35 | 34 33 | 32 | I- | r | 21 | 18 | O | HSf | E | 3V | O | 0 | h | 0 | 0 | O | 0V/ | 3 | 0 |
| I | MW. | Β" | O O | O | h | ENDZUSTAND DES J-REGISTERi | 0 0 | 0 | 0 0 | 2 | J | O O | °b | ||||||
| 1 | 0 O | 0. | O | 2 | I | 0 | 2 | ||||||||||||
| 1 | 0Vi- | ||||||||||||||||||
| 0 0 | °b | ||||||||||||||||||
| 1 | 2 |
3001 0000 2
3001 2
0000 2 0000 2
- U
OurM
Vub •A* Adresse
-0 4 nächstes
3001 0000 4
U <V°b
| 3001 | 4 | nächstes | ( | Adresse |
| 0000 | 4 | j | V°b | |
| 0000 | 2 | |||
| 0000 | 6 | V°b | ||
| 3001 | U | |||
| 0000 | 6 | °U^°b | ||
| 3001 | 6 | nächstes | Adresse | |
| 0000 | 6 | Ott/Ov. | ||
| 0000 | 2 | VJb | ||
| 0001 | 0 | »D» | V°b | |
| 3001 | U | |||
| 0001 | 0 | |||
| 3002 | 0 | Adresse | ||
| 0001 | 0 | V°b | ||
| 0000 | 2 | |||
0001 2 nächstes
Έ* gefunden, Ende des
Befehls
- 69 -
40985,1/0801
In *in«m Beispiel III ist die Belastung aufeinanderfolgender
Zeinhsn dargestellt, wobei aus jedem Wort nur ein Zeichen gerade
ausgewählt wird· Die ZeichengröSe beträgt 12 Bits, und wenn das 0^-Feld der Zeichenverschiebung schrittweise vergrößert wird und
den größten zugelassenen Wert von 0^=4 übersteigt, ist ein
Fünfer-Komplement zwingend, was einen Übertrag in das O^-Feld
für die Wortverschiebung ergibt, wie in Verbindung mit der Figur 18 erläutert ist. Wieder soll der Benutzer mit diesem Beispiel
bei der Wahl eines Iy-V/ertes für den tfortZuwachs, der sich von
Hull unterscheidet, Sorgfalt üben; während die Ergebnisse vorhersagbar sind, müssen sie sorgfältig betrachtet werden, wenn
der Arbeitsvorgang verstanden werden soll.
AHFANGSZUSTAHD DES Jl-REGISTERS
| 35 | 34 33 | 32 | HSf | E | 1W | 21 | 18 | 0 0 | h | 0 0 | 0W | 3 | 0 |
| I | m | E | 1 1 | 0 | 0 0 0 | h | .REGISTERS | 2 | 0 0 | °b | |||
| 1 | 1 1 | 0 | DES Jl. | 1 | 2 | 0 | 2 | ||||||
| EHDZUSTAMD ] | 1W | 1 | 0W | ||||||||||
| I | 0 0 0 | 0 0 | °t | ||||||||||
| 1 | 4 | 2 |
| 0 | - | CH3 | 2 | 4 | |
| 03Ü00 | CHl | ||||
| 03001 | CH2 | ||||
| 03002 | |||||
| O3ÜU3 |
BI oder BD + u
3000 οουυ 2
u V°b
3000 2 CKL Adresse
0000 2
0001 2
V°
0001 4 nächstes
409851/0801
" ' 0001 4 C
3001 4 GH2 Adresse
0001 4 0tf/0 0001 2 1
0002 6
UOOO 2 Fünfer-Komplement-
Addition
0003 0 nächstes 0^0b
| Die | Adresse 3002 wird über | Sprüngen | U |
| V°b | |||
| 3ü00 | CH3 Adresse | ||
| 0003 | 0 | V°b | |
| 3003 | 0 | Vxb | |
| 0003 | 0 | ||
| 0001 | 2 |
0004 2 nächstes
folgenden Beispiel IV ist der Suchvorgang eines Zeichens ABC mit 18 Bits veranschaulicht. Das Feld des Wortzuwuchses ist auf
den Wert 2 eingestellt, wodurch sich ein Zeichen ergibt, das für
alle zwei rförter des Speichers gewählt wird. Da das Zeichen ABC
bei der Adresse 3004 gespeichert ist, erfolgt ein Übertrag im
O^-Feld der Wortverschiebung, wenn das U10-FeId der Zeichenververschiebung
seinen maximal zulässigen tfert von 4 erreicht, so daü das Zeichen übergängen und vernachlässigt wird. Um alle Zei-
- 71 409851/0801
clien aus 18 Bits nacheinander aufzusuchen^ rauü das I^-Feld des
Vfortzuwuchses den Viert 0 aufweisen; in dieser Weise ist die Suche
beendet« wenn das gewünschte Zeichen gefunden wird.
AIiFANGSZUSTAND DES Jl-REGISTERS
| I | MW | E | im | E | 1W | 2 | h | 0 0 | 2 | h | ο υ | 0W | 0 | °b |
| Ol | 0 | 0 1 | 0 | 0 0 0 | 4 | DES Jl-REGISTERS | 4 | 0 0 | 0 | |||||
| ENDZUSTAND | 1W | |||||||||||||
| I | 0 0 0 | 0If | 7 | üb | ||||||||||
| 1 | 0 0 | 4 | ||||||||||||
| 0 | 4 | |
| 03000 | CHl | |
| 03001 | ||
| 03002 | CH2 | |
| 03003 | ||
| Ο3ΟΟ4 | »ABC» | |
| O30O5 | CH3 |
BI oder BD + u +
3000
0000 0
0000 0
V°b
3000 0 Adresse des Zei-(Fortsetzung der rechten Spalte, unten) chens 1 (CHl)
3OOO
0005 0
0005 0
3ΟΟ5 0 Adresse des Zeichens 3
(CH3)
0005 0 0^/O13
0002 4 Iw/Ib
OOO7 4 nächstes
Zeichen *ABCf nicht gefunden - Ende
des Befehls
V°
0000 0 0002 4
0002 4 nächstes
3000
0002 4
0002 4
V0I
3002 4 Adresse des Zeichens 2 (CH2)
0002 4 0002 4
0005 0 nächstes 1
409851/0801
Im folgenden Beispiel V ist die Suche nach einem gewünschten Zeichen
dargestellt, bei der eine schrittweise Verringerung vorgenommen
wird % also der Beginn des Suchens bei einer hohen Adresse
und einem hohen O^-V/ert für die ZeichenverSchiebung liegt. Uia diese
schrittweise; Verringerung durchzuführenf wird bei einer Zeichengröße
von einem Viertelwort die im Beispiel V gezeigte Berechnung
ausgeführt» und der I^-./ert für den Wortsuwuchs und der
I^-Viert für den Zeichenzuwuchs werden ausgewählt. Diese Vierte
sind negative Zahlen, so daß sie bei einer Addition effektiv eine Subtraktion veranlassen. Bei der schrittweisen Verringerung
wird das Steuerbit E für eine Vorzeichen-Erweiterung gesetzt.
Ferner ist im Beispiel V die Festsetzung gemacht, dafc nach jedem
dritten Zeichen anstatt auf jedes aufeinanderfolgende gesehen wird Aus der Einstellung des Anfangszustandes des gewählten J-Registers
ist erkennbar, daß die verschiedenen Kombinationen für die schrittweise Verringerung auch erreicht werden.
AHFAiIGSZUSTAND DES Jl-REGISTKRS
| I | m | E | LiW | E | 3 | 7 7 | 7 | h | 0 | 0 | 0W | DES Jl-REGISTERS | 1W | 7 | h | 0 | 0 |
0..Γ
it |
3 | °b |
| 1. | 0 0 | 1 | 0 0 | 1 | 1 | 0 0 | 7 7 | 1 | 0 0 | 6 | ||||||||||
| ENDZUSTAND | 3 | |||||||||||||||||||
| I | 1 | °t | ||||||||||||||||||
| i 3 | 4 |
03002 03003
3000 0003 6
3003 6
6(0b)
fAf Adresse
- 73-
409851/0801
arf/0
0003 6 7777 1
0002 7
1 Endiibertragbit (EAC)
0003 0 nächstes
25U bestimmen?
Anzahl Zeichen im .fort Anzahl Zeichen aur
| 3000 | 0 | U |
| 0003 | 0 | V°b |
| 3003 | 0 | 'Bf Adresse |
| 0003 | 0^/Ox. | |
7777 1
schrittweisen Yergrößerg.
Nachfolgende Zahl für die Arbeit mit 9 Bits
0 Komplement = 7
3
0
3X2=6 Komplement
0
3X2=6 Komplement
1 Endübertragbit (EAC)
0002 2 Wehstes
3000
0002- 2
3002 2
»C» Adresse
0002
7777
7777
2 1
ÜOOl 3
1 Endübertragbit (EAC)
0001 4 nächstes
Für die Bearbeitung von Daten in Form von Teilwörtern innerhalb
eines wortorientierten, datenverarbeitenden Systems mit einer wortorientierten Speicheradrsssierung ist die Erfindung brauchbar
- Ik
403851/0801
und von besonderem Vorteil, zu der ferner die Bearbeitung von Reihen aus Bitzusammenstellungen als Zeichen gehört. Mit der
Speieheradressiersehaltung gemäß der Erfindung können Zeichen in einer x-iortorientierten Rechenanlage adressiert werden, wobei die
Größe oder der Umfang der Zeichen innerhalb des Registerumfanges iin wortorientierten Speicher wählbar ist. Die Schaltung der Erfindung
sieht außerdem eine selbsttätig gesteuerte, schrittweise Vergrößerung oder Verringerung der Zeichenadressierung in einer
wortorientierten, datenverarbeitenden Vorrichtung vor, wobei das Zeichen, auf das zugegriffen wurde, nach deui Auslesen in eine
justierte Position mit oder ohne eine Vorzeichen-Erweiterung gelangt und während eines Schreibvorganges ein justiertes Zeichen
in bezeichnete Bitpositionen gebracht wird«
Zusammenfassend betrachtet, ist eine die Zeichen adressierende Schaltung in einem wortorientierten Rechenautomaten erläutert,
in dem die Zeichen von einem programmierbaren System ausgewählt werden, das auch die Auswahl der Größe eines jeden Zeichen erlaubt,
das für seine Bearbeitung oder Berechnung positioniert wird« Die Befehle eines Programms sind im Format einer relativen
Adresse codiert; ferner ist eine gesonderte Bank, also ein Speicherabschnitt zur Unterbringung der Operanden in bestimmten Verhältnissen
zur relativen Adressierung vorgesehen. Wenn die Adressen im Arbeitsprοgramm abgerufen werden, berechnet die die Zeichen
adressierende Schaltung zuerst parallel zwei absolute Adres-
409851/0801
sen und wählt dann die passende absolute Adresse für den Zugriff auf den Speicher aus. Sobald auf das Wort des Rechenautomaten zugegriffen
und es aus dem Speicher ausgelesen ists wird aus diesem
Wort heraus das entsprechende Zeichen gewählt und in eine Position neben dem binären Komma justiert. Wenn erforderlich ist, erfolgt
eine wahlweise Vorzeichen-Erweiterung«, Außerdem werden von
der die deichen adressierenden Schaltung der Erfindung die Zeichen
in die richtige Lage gebracht, die in eine entsprechende Stelle innerhalb des wo^toTieirhierten Formates in den Speicher
eingeschrieben v/erden sollen, und das so positionierte Zeichen wird in den !Speicher geschrieben. Schließlich ist eine Steuerschaltung
vorgesehen, von der aufeinanderfolgende Zeichen schritt·
weise vergrößert oder verringert werden, dsimit d:le Seichenfolgen
vom Rechenautomaten gehantthabt werden können»
- 76 «
409851/0801
Claims (1)
- PATENTANWALTFRIEDENSi)TuASSC 29/?i
TELEFON: IDSTElN 82 37ERA-2082 Jf>. . 26. Mai 1974SPERRI RAND CORPORATION ρ 155024PATENT. ANSPRÜCHE1) Zeichen adressierende Schaltung für eine wortorientierte, datenverarbeitende Vorrichtung mit einem adressierbaren Hauptspeicher, in dem zahlreiche adressierbare Speicherplätze vorgesehen sind, dadurch gekennzeichnet, daß sie mit einer wortorientierten, den Hauptspeicher adressierenden Steuerschaltung, die auf mehrere adressierbare Speicherplätze zugreift, derart verbunden ist, daft eine vorgegebene von mehreren Zeichengrößen an einem von mehreren Zeichenplätzen innerhalb der adressierbaren Speicherplätze, auf die zugegriffen ist, auswählbar ist, und daß sie ferner für ihre wahlweise Erregung an einer die Zeieheriadressierendan Steuerschaltung angeschlossen ist, die auf vorgegebene Zeichen zugreift.2) Schaltung nach dem Anspruch 1, dadurch gekennzeichnet, daß sie eine ZeichenJustierschaltung aufweist, die während der Lesevorgänge in einem wortorientierten System gewählte Zeichen zu einem justierten Platz neben dem binären Komma überträgt und positioniert.3) Schaltung nach dem Anspruch 2,dadurch gekennzeichnet, daß eine die Vorzeichen-Erweiterung steuernde Schaltung das Zeichen, auf das zugegriffen ist, in seinem Vorzeichen erweitert und alle anderen Bitplätze eines Wortes, die nicht für . die Wiedergabe des Zeichens verwendbar sind, auffüllt.4) Schaltung nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß von einer Positionierschaltung während der Schreibvorgänge gewählte Zeichen von einem'bestimmten,justierten Platz neben dem binären Komma zu einem von mehreren Zeichenplätzen des wortorientierten Systems hin positionierbar sind.409851/0801ERA-2082 _ / _ 26. Mai 1974SPERRT RAND CORPORATION „%· ρ 155024 :5). Schaltung nach dem Anspruch 1, dadurch gekenn zeichnet, daß eine den Zeichenzugriff -schrittweise vergrößernde Schaltung vorgesehen ist, die auf vorgegebene Folgen von Zeichen bestimmter Größe im adressierbaren Hauptspeicher zugreift.6) Schaltung nach dem Anspruch 5,. dadurch gekennzeichnet, daß eine die Zeichenadressierung schrittweise vergrößernde Schaltung eine Wortverschiebungsschaltung, die in Verbindung mit einer programmierten Adresse die absolute Adresse des Wertes im Hauptspeicher ermittelt, und eine Zeichenverschiebungsschaltung, die den Zeichenplatz des gewählten Zeichens innerhalb des Wortes festlegt, sowie eine die Wörter schrittweise vergrößernde Schaltung, die die Wortverschiebungsschaltung in vorgegebener Weise hinaufschaltet, und eine die Zeichen schrittweise vergrößernde Schaltung enthält, die die Zeichenverschiebungsschaltung um einen vorgegebenen Betrag abändert und auf Zeichen in einer bestimmten Folge zugreift.7) Schaltung nach dem Anspruch 1, d a d u -r c h gekennzeichnet, daß zahlreiche unabhängig adressierbare Speicherregister Daten- und Befehlswortwiedergaben und zumindest ein Abschnitt eines Befehlsspeicher-Registers eine relative Basisadresse, auf die im Hauptspeicher zuzugreifen ist, und einen Anzeiger speichern, der eine auszuführende Zeichenindizierung angibt, daß ferner eine Wortverschiebungsschaltung der die Zeichen adressierenden Steuerschaltung eine Wortverschiebung anzeigende Signale empfängt, daß in einer Speicherschaltung Signalwiedergaben aufnehmbar sind, die eine programmierte, relative Basisadresse zum Zugriff auf ein Speicherregister angeben, daß ein Speicher zumindest zwei wahlweise auswechselbare relative Basisadressen-Konstanten und eine Speicherbereichs-Anzeigekonstante festhält, daß eine Schaltung die eine der relativen Basisadressen-Konstanten mit der empfangenen, programmierten, relativen Basisadresse kombiniert, daß eine zweite Schaltung, die gleichzeitig mit der ersten betätigt wird, die anderen relativen Basisadressen-Konstanten' mit der empfangenen, programmierten, relativen Basisadresse kombiniert, daß eine Steuerung die beiden zuvor bezeichneten Schaltungen409851/0801ERA-208'2 - 3 - 26. Mai 1974 'SPERRY RAND CORPORATION ^t), ρ 155024veranlaßt, die von ihnen erzielten Ergebnisse mit den Wortverschiebungssignalen zu kombinieren, daß ein mit dem Speicher verbundener Wähler die relative Basisadressen-Anzeigekonstante auswertet und die eine der beiden Summen als absolute Adresse des Hauptspeichers auswählt, auf die zugegriffen werden soll, daß eine Speicherzugriffsschaltung auf diese absolute Adresse des Hauptspeichers zugreift, daß die Zeichenverschiebungsschaltung Signale aufnimmt, die den Zeichenplatz innerhalb des bei der absoluten Adresse abgegriffenen Wortes angibt, und daß mit Hilfe der Zeichenverschiebungsschaltung das adressierte Zeichen auswählbar ist.8) Schaltung nach dem Anspruch 7» dadurch gekennzeichnet, daß eine die Adresse schrittweise vergrößernde Schaltung die Zeichenadressen der Folgen von Zeichen hinaufschaltet, auf die zuzugreifen ist.9) ■ Schaltung nach den Ansprüchen 6 und 8, dadurch gekennzeichnet, daft die die Wörter schrittweise vergrößernde Schaltung mit der Viortverschiebungsschaltung verbunden ist, wobei die Wortverschiebungssignale um einen bestimmten Betrag vergrößerbar sind, und daß die die Zeichen vergrößernde Schaltung mit der Zeichenverschiebungsschaltung verbunden ist, wobei die Zeichen-' verschiebungssignale um einen vorgegebenen Betrag vergrößerbar sind.10) Schaltung nach dem Anspruch 9, dadu'rch gekennzeichnet, daß eine die Größe der Zeichen beeinflussende Schaltung angeschlossen ist, die die Grüße des Zeichens abändert, auf das zugegriffen ist.11) Schaltung nach den Ansprüchen „ u.id 10, dadurchg e- k e η η ζ ο i c η η e t, daß die die Zeicnengröße beeinflussende Schaltung Signale abgibt, die die gewählte Größe der Zeichen anzeigen, daß eine die ZeichenverSchiebung, beeinflussende Schaltung mit der409851/0801ERA-2082 - £ - 26. Mai 1974 *SPERRT RAND CORPORATION οΛ, ρ 155024Zeichenverschiebungsschaltung verbunden ist und in Abhängigkeit von den den Zeichenplatz angebenden Signalen Steuersignale für die Zeichenverschiebung erzeugt, daß mehrere Gruppen von Verknüpfungsgliedern für die Zeichenübertragung mit den die Zeichengröße und die Zeichenverschiebung beeinflussenden Schaltungen verbunden sind und jede von ihnen auf ein gewähltes Zeichen zugreifen läßt und an ihren Eingängen vorgegebene Digitkombinationen des an der absoluten Adresse zugegrixfenen Wortes empfängt, wobei die Digitkombinationen einen vorgegebenen Zeichenplatz enthalten, und daß über die Ausgänge die Signale des gewählten Zeichens zu einer bestimmten, justierten Position hin übertragbar sind.12) Schaltung nach dem Anspruch 11,dadurch gekennzeichnet, daß eine die Vorzeichen-Auffüllung beeinflussende· Schaltung wahlweise ein entsprechendes Steuersignal erzeugt, und daß weitere Verknüpfungsglieder mit der die Vorzeichen-Auffüllung beeinflussenden Schaltung verbunden sind und auf das Vorzeichen-Signal in den Zeichensignalen ansprechen, das für die Vorzeichen-Auffüllung in denjenigen Digitpositionen gewählt ist, die nicht von den Zeichensignalen verwendet sind.13) Schaltung nach den Ansprüchen 9 und 11, dadurch gekennzeichnet, daß eine Zeichenschreibschaltung ein im Hauptspeicher unterzubringendes Zeichen von vorgegebener Größe abgibt, und daß jede Gruppe von Verknüpfungsgliedern an ihren Eingängen aus der Zeichenschreibschaltung bestimmte Digitkombinationen empfängt und an ihren Ausgängen die Zeichensignale in eine bestimmte Zeichenverschiebungsposition überführt.14) Schaltung nach dem Anspruch 10,dadurch gekennzeichnet, daß die die Adresse vergrößernde Schaltung einen viortvergrößerungsabschnitt aufweist, dessen Signale einen vorgegebenen VfcrtzuJachs für die Abänderung der Wortverschiebungssignale an-409851/0801zeigen, daß von der Zeichenvergrößerungsschaltung Signale zur Abänderung der Zeichenverschiebungssignale erzeugbar sind und eine effektive +1-Verschiebung der.nächsten Zeichenadresse bewirken, auf die zuzugreifen ist, und daß von Addierern die Wortvergrößerungssignale mit
den v/ortverschiebungssignalen und die Zeichenvergrößerungssignale mit den Zeichenverschiebungssignalen addiert werden und eine neue vergrößerte Zeichenadresse ergeben.15) Schaltung nach den Ansprüchen 2 und 14, dadurch
gekennzeichnet, daß die Addierer mit einer Signalübertragungsvorrichtung derart verbunden sind, daß sie ein Überlaufsignai überträgt, wenn die Kombination der Wortvergrößerungssignale und Zeichenverschiebungssignale den größtmöglichen Wert der ZeichenverSchiebung für eine gewählte Zeichengröße durchläuft, und es mit den Wortvergrößerungs- und Wortverschiebungssignalen kombiniert.16) Schaltung nach dem Anspruch 12, dadurch gekennzeichnet, daß die Positionierschaltung mehrere Gruppen von Verknüpfungsgliedern für die Zeichenübertragung aufweist, die je
an Zeichenspeicher-Vorrichtungen angeschlossen sind und über ihre Ausgänge .das justierte Zeichen in eine vorgegebene Zeichenverschiebüngs-Position übertragen, von der aus es in den Hauptspeicher einschreibbar ist.17) Schaltung nach dem Anspruch 8, dadurch gekennzeichnet, daß die die Zeichenadressierung schrittweise vergrößernde Schaltung eine Steuerung für die Zeichenindizierung aufweist, die auf die Wahl der Zeichen-und Operationscode-Bearbeitung,
des Steuerregisters für die Zeichenadressierung, der Bearbeitung des
Zuwachses im Befehl und des Zuwachses im gewählten Steuerregister für die Zeichenadressierung anspricht und die Vergrößerung der Zeichenadres se auswählt, und daß Addierer die Summe aus den Wortvergrößerungssignalen und den Wortverschiebungssignalen, sowie die Summe aus.den
Zeichenvergrößerungs- und Zeichenverschiebungssignalen bilden.26. Mai 1974
SPERRT RAKD CORPORATION. P 155024409851/0801Leerseite
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US00365373A US3828316A (en) | 1973-05-30 | 1973-05-30 | Character addressing in a word oriented computer system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE2425574A1 true DE2425574A1 (de) | 1974-12-19 |
| DE2425574C2 DE2425574C2 (de) | 1984-06-20 |
Family
ID=23438623
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2425574A Expired DE2425574C2 (de) | 1973-05-30 | 1974-05-27 | Schaltungsanordnung zur Aus- bzw. Eingabe eines Zeichens aus dem bzw. in den wortorganisierten Speicher einer datenverarbeitenden Anlage |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US3828316A (de) |
| CH (1) | CH596614A5 (de) |
| DE (1) | DE2425574C2 (de) |
| GB (1) | GB1477381A (de) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5333413B2 (de) * | 1974-05-13 | 1978-09-13 | ||
| US4146874A (en) * | 1978-03-20 | 1979-03-27 | International Business Machines Corporation | Method and apparatus for addressing a character generator |
| FR2472231B1 (fr) * | 1979-12-20 | 1986-02-21 | Cii Honeywell Bull | Dispositif d'adressage d'elements d'informations dans une table a plusieurs entrees, enregistree dans une memoire |
| GB2077009B (en) * | 1980-05-30 | 1985-04-17 | Fairchild Camera Instr Co | Microprocessor |
| US4691279A (en) * | 1984-03-02 | 1987-09-01 | Unisys Corporation | Instruction buffer for a digital data processing system |
| ATE45824T1 (de) * | 1984-09-13 | 1989-09-15 | Siemens Ag | Schaltungsanordnung zur befehlstypabhaengigen berechnung von operandenadressen und zur pruefung der seitengrenzenueberschreitung bei operanden fuer logische oder dezimale speicher-speicherbefehle. |
| US5072372A (en) * | 1989-03-03 | 1991-12-10 | Sanders Associates | Indirect literal expansion for computer instruction sets |
| EP0871108B1 (de) * | 1991-03-11 | 2000-09-13 | MIPS Technologies, Inc. | Rückwärts kompatible Rechnerarchitektur mit erweiterten Wortbreiten und Adressraum |
| EP1164479B1 (de) * | 1993-05-27 | 2007-05-09 | Matsushita Electric Industrial Co., Ltd. | Programmumsetzungseinheit |
| US6757819B1 (en) * | 2000-02-18 | 2004-06-29 | Texas Instruments Incorporated | Microprocessor with instructions for shifting data responsive to a signed count value |
| US9313127B2 (en) * | 2013-02-01 | 2016-04-12 | Texas Instruments Incorporated | Rotate-mask-merge and deposit-field instructions for packet processing |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3389380A (en) * | 1965-10-05 | 1968-06-18 | Sperry Rand Corp | Signal responsive apparatus |
| DE2230103A1 (de) * | 1971-06-28 | 1973-01-11 | Burroughs Corp | Adressiereinrichtung fuer einen speicher |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3331056A (en) * | 1964-07-15 | 1967-07-11 | Honeywell Inc | Variable width addressing arrangement |
| US3602896A (en) * | 1969-06-30 | 1971-08-31 | Ibm | Random access memory with flexible data boundaries |
| US3716838A (en) * | 1970-08-24 | 1973-02-13 | Honeywell Inf Systems | Data processing system with selective character addressing of system store |
| US3731283A (en) * | 1971-04-13 | 1973-05-01 | L Carlson | Digital computer incorporating base relative addressing of instructions |
-
1973
- 1973-05-30 US US00365373A patent/US3828316A/en not_active Expired - Lifetime
-
1974
- 1974-05-27 DE DE2425574A patent/DE2425574C2/de not_active Expired
- 1974-05-29 GB GB2379874A patent/GB1477381A/en not_active Expired
- 1974-05-30 CH CH738474A patent/CH596614A5/xx not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3389380A (en) * | 1965-10-05 | 1968-06-18 | Sperry Rand Corp | Signal responsive apparatus |
| DE2230103A1 (de) * | 1971-06-28 | 1973-01-11 | Burroughs Corp | Adressiereinrichtung fuer einen speicher |
Also Published As
| Publication number | Publication date |
|---|---|
| AU6950774A (en) | 1975-12-04 |
| GB1477381A (en) | 1977-06-22 |
| US3828316A (en) | 1974-08-06 |
| CH596614A5 (de) | 1978-03-15 |
| DE2425574C2 (de) | 1984-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3752287T2 (de) | Registerzuweisung in einer Informationsverarbeitungsvorrichtung | |
| DE2724125C2 (de) | ||
| DE2515696C2 (de) | Datenverarbeitungssystem | |
| DE3424962C2 (de) | ||
| DE2331589A1 (de) | Datenverarbeitungsanordnung | |
| DE2746505C2 (de) | ||
| DE1269393B (de) | Mikroprogramm-Steuerwerk | |
| DE2854782C2 (de) | Datenverarbeitungssystem und Verfahren zum Ersetzen eines Datenblocks in einem Schnellspeicher | |
| DE3043653A1 (de) | Datenverarbeitungsanlage | |
| DE1197650B (de) | Parallel-Addierer | |
| DE2425574A1 (de) | Adressierung von zeichen in einem wortorientierten system eines rechenautomaten | |
| DE3689217T2 (de) | Datenverarbeitungseinrichtung mit einer Schaltung zur Prüfung der Adressgrenzen in einem virtuellen Speicher. | |
| DE2458286A1 (de) | Datenverarbeitungssystem zum verschieben von datenfeldern mit verschiedenen strukturen | |
| DE3303269C2 (de) | ||
| DE1171650B (de) | Maschine zur serienmaessigen Verarbeitung von Daten in binaerer Zeichenverschluesselung | |
| DE69521464T2 (de) | Paralleler Prozessor | |
| DE19628039B4 (de) | Speicheradressen-Steuerschaltung | |
| DE2830334A1 (de) | Multipliziereinrichtung | |
| DE2233193A1 (de) | Stapel-speichersystem | |
| DE2349253C3 (de) | Rechnersystem | |
| DE3000012A1 (de) | Schaltungsanordnung zur ausfuehrung eines uebertragungsbefehls in einer datenverarbeitungsanlage | |
| DE3333894A1 (de) | Speichermanagementeinheit | |
| DE2235883C3 (de) | Datenverarbeitungseinrichtung | |
| DE2217565A1 (de) | Steuerteil eines Rechenautomaten, der die relative Basisadresse von Befehlen bildet | |
| DE1499286B2 (de) | Datenbearbeitungsanlage |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OD | Request for examination | ||
| OGA | New person/name/address of the applicant | ||
| 8125 | Change of the main classification |
Ipc: G06F 9/34 |
|
| D2 | Grant after examination | ||
| 8380 | Miscellaneous part iii |
Free format text: AM SCHLUß DER ZEILE 33 DER SEITE 11 IST FOLGENDER PASSUS NACHZUTRAGEN: "BIT I = O IST, UND IN DER LEITUNG 418 ZUR ANZEIGE, DAß DAS" |
|
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |