DE2425574C2

DE2425574C2 - Schaltungsanordnung zur Aus- bzw. Eingabe eines Zeichens aus dem bzw. in den wortorganisierten Speicher einer datenverarbeitenden Anlage

Info

Publication number: DE2425574C2
Application number: DE2425574A
Authority: DE
Inventors: Charles D. Warrington Pa. Card; John Reed Minneapolis Minn. Crane
Original assignee: Sperry Corp
Current assignee: Unisys Corp
Priority date: 1973-05-30
Filing date: 1974-05-27
Publication date: 1984-06-20
Also published as: CH596614A5; GB1477381A; DE2425574A1; US3828316A; AU6950774A

Description

Die Erfindung betrifft eine Schaltung zur Aus- bzw. Eingabe eines Zeichens (Teilwortes) aus dem bzw in den wor organisierten Speicher einer datenverarbeitenden Anlage mit einer Adressierschaltung von der aus einer RSvadreie - die einem Befehlsregister entnommen wird - und aus einer Wortversch.ebungsgroße -die au enem durch ein Feld des Befehlsregisters innerhalb eines Registerblockes ausgewählten Register zugeführt wi d - in zumindest einem Addierer die absolute Adresse zur Adressierung eines Wortes im Speicher errechnet

wird.

^Zahlreiche bekannte Rechenautomaten arbeiten als Systeme, die Zeichen handhaben ""l^zSen'zu soezielle konstruierte Schaltung /.um Zugriff auf den Spe.chcr. um die Zeichen und Reihen von Zeichen zu bearb i en Eben ο sind zahlreiche Rechenautomaten und datenverarbeitende Systeme wortonentieru wöbe, ein Wort normalerweise eine wesentlich größere Aufnahmefähigkeit aufweist, als fur die Handhabung der Zeichen benötigt wird. Beispielsweise ist es üblich, daß datcnverarbc.tende Systeme Zeichen bearbeiten d.e in 8 o5e 12 Bi?po^gsitionen enthalten sind. Dagegen ist es ungewöhnlich, daß innerhalb eines solchen System^; der UmfanE der Zeichen vermischt wird. Andererseits arbeiten gewisse wortor.ent.erte, datenverarbeitende Sys« mTrnU Wo ,größen von 24.30 oder 36 Bits Aufnahmefähigkeit. Obgleich noch andere Wortgroßen zur Anwen-Tng kommen können, sollen diese Beispiele die Tatsache anschaulich machen daß d.e wortonemierten Rechenautomaten normalerweise mit Wor.größen arbeiten, die wesentlich über die Wortgroßen der d.e Zeichen

^haÄrmtern^yS^^^ wird gewöhnlich ein Speichermedium als innerer Hauptspeicher zur Aufnahme der Operanden und Befehle angewendet. In den wor.orienticr.cn ^⁰¹^⁰^ _h, Svstemcn werden bekannte Speicher/ugnffsschaUungcn benui/t. die auf cm volles, cm halbes. Dritte - oder Viertel WoT t /ugrcifen. das i,n Speicher enthalten ist. Die Operanden sind normalerweise diejenigen Daten de bearbeitet wc en sollen, und die Befehle bilden gcmeinschal.l.L-h die vom datcnvcrarbc.ienden System selbst.a-Zl"den Programme. Die dipi.alcn Rechenautomaten verfugen in der Praxis über eme vorgegebene

ν Menge von Befehlen; es wird also eine gegebene Arbeitsfähigkeit durch jeden einzelnen Befehl definiert, der die

\■'"■ Ausführung einer vorgeschriebenen Funktion bewirkt. Bei den wortorientierten, datenverarbeitenden Systemen

ist es allgemein üblich, die Gesamtheit der Befehle rund um die Einrichtungen anzuordnen, die die Daten des

K; vollen oder Teilwortes handhaben, wobei die Arbeit mit den Operanden normalerweise getrennt abläuft.

'& Außerdem enthält das gesamte Befehlswort üblicherweise zusätzlich zum Befehls- und Operationsteil einen

'(Ά Adreßteil, der im Speicherabschnitt einen adressierbaren Platz bezeichnet. Für diejenigen datenverarbeitenden

'yl Systeme, die Möglichkeiten für eine Indizierung und andere bekannte Steuerfunktionen aufweisen, enthält das

$ Befehlswort außerdem Signaldarstellungcn, die die verschiedenen Steuerfunktionen anzeigen. Der Befehlsteil

:; des Befehlswortes zeigt die vom Rechenautomaten auszuführende Operation und der Adreßteil die Adresse im

i:_; Speicher an, an der die Operation vorgenommen werden soll. In anderen bekannten daienverarbeitenden

If Systemen werden Hilfssteuer-Register zum Festhalten einer oder mehrerer Speicherbasis-Adressen verwendet,

$ damit die letzere(n) mit der im Befehlswort enthaltenen, relativen Adresse kombiniert werden kann (können).

►;( Bei diesen bekannten Systemen ist auch die Wahl der Basisadresse mit einer relativen Basisadresse in Verbin-

■5 dung mit der Adressen-Indizierung kombiniert, so daß ein sehr anpassungsfähiges Verfahren zur Bearbeitung

K von voll-oder teilwortorientierten Adressen entsteht.

ft_; Mit dem Auftreten von Programmier- und Benutzersysternen, die unter Zugrundelcgen von Zeichen arbeiten,

\l mußten viele herkömmliche datenverarbeiiende Einrichtungen weitläufig programmiert werden, um innerhalb

ί des wortorientierten Rechenautomaten die Operanden auf der Zeichenbasis bearbeiten zu können. Bei dieser

■V. Programmierungsmethode müssen Zeichenreihen, die auch als Reihen von Bitgruppen bezeichnet werden,

■;' Zeichen um Zeichen aufgebaut werden, damit die Register des Speichersysteins wirkungsvoll ausgenutzt wer-

den. Wenn bei der Programmierungsmethode ein Wort aus mehreren Zeichen zwecks Speicherung in einem wortorientierten Speicherregister zusammengesetzt wird, würden zahlreiche Abschnitte des Hauptspeichers nicht, benutzt. Bei der programmierten Bearbeitung der Zeichen innerhalb eines wortorientierten Rechenautomaten müssen also Programme sowohl zum Aufbau der Kombinationen aus mehreren Zeichen zwecks Unterbringung im wortorientierten Hauptspeicher als auch zur Zerlegung der Wörter in mehrere Zeichen aufgestellt werden, um schließlich Operationen Zeichen für Zeichen durchführen zu können. Wenn bei den programmierten Methoden Zeichen unterschiedlicher Länge innerhalb desselben wonoricniierien Rechenautomaten verarbeitet werden sollen, müssen diese Bearbeitungsprogrammc oder -roulinen erheblich erweitert werden. Diese programmierten Routinen aus Befehlen zum Zugriff auf spezielle Zeichen innerhalb eines wortorientierten Rechenautomaten beim Lese- oder Schreibvorgang tragen jedoch wesentlich zur Rechenzeit der datenverarbeitenden Vorrichtung bei und erhöhen dadurch die Kosten der Datenbearbeitung bzw. gehen zu Lasten der Leistungsfähigkeit und Geschwindigkeit der Datenverarbeitung. Dann muß sich die Programmfolge bei der Bearbeitung der Bitgruppen (Zeichen) innerhalb eines wortorientierten Rechenautomaten selbst auch ändern können, um für eine gegebene Folge von Zeichenhandhabungen die Zeichenreihen zu verarbeiten. Wie natürlich einleuchtet, ist die Arbeit mit dem gespeicherten Programm zur Bearbeitung der Zeichen in einem wortorientierten datenverarbeitenden System hinsichtlich der Ausnutzung der Rechenzeit und des Speichers bis zu dem Grad nicht wirkungsvoll, in dem Befehlsroulinen der Zeichenbearbeitung für eine wiederholte Benutzung gespeichert werden müssen.

In der deutschen Offenlegungsschrift Nr. 22 30 103 ist eine datenverarbeiiende Anlage beschrieben, in der Informationen zwischen einer(m) von mehreren Ein-ZAusgabc-Einheiten (oder Rechnern) und einem Speicher in den beiden Richtungen über ein Hauptschaltwerk übertragen werden. Hierzu werden eine Adresse und ein Steuerwort benötigt, die von der rufenden Ein-/Ausgabecinheit (oder vom rufenden Rechner) in eine Adressier-Einrichtung des Speichers eingelassen werden, die zur Aufnahme der Adresse über ein Adressen-Register und zur Aufnahme des Steuerwortes über ein Indexregister verfügt. Da der Speicher in vier getrennte Moduln unterteilt ist, die von je einer Zugriffssteucrung bedient werden, müssen aus der in das Adressen-Register eingelassenen Adresse vier absolute Adressen gebildet werden, was mit Hilfe einer Modifizicrschaltung und eines Verteilungsiiet/.werkes geschieht, das aus logischen Verknüpfungsgliedern aufgebaut ist. Bei ihrem Austritt aus dem Adressen-Register wird die Adresse zusätzlich zur Modifizierschaltung hin abgezweigt, die durch eine Stufe des Indexregisters, also durch eine Stelle des Steuerwortes eingestellt wird, damit in das Verteilungsnetzwerk zusätzlich zu der aus dem Adressen-Register direkt herangeführten Adresse eine um Eins vergrößerte oder verminderte Adresse eingeführt werden kann. Diese beiden unterschiedlichen Adressen werden innerhalb des Verteilungsnetzwerkes von zwei weiteren Stufen des Adressen-Registers, also von zwei gesonderten Stellen der in das Adressen-Register eingelassenen Adresse, sowie von der die Modifizierschaltung beeinflussenden Stufe des Indexregisters aus derart gelenkt, daß die insgesamt vier notwendigen absoluten Adressen gleichzeitig zu den Zugriffssteuerungen der Moduln gelangen. Von diesen vier absoluten Adressen wird in jedem Modul jeweils nur eine Zeile aus acht aufeinanderfolgenden Stufen adressiert, und dabei werden unabhängig von der Übertragungsrichtung die acht dort abgelegten Inforniationsbits zu einem Informationsregister hin ausgegeben, in dem sie mit den jeweils acht aufeinanderfolgenden Informationsbits aus den drei anderen Moduln zu einer Gruppe aus 32 Informationsbits vereinigt werden.

Im Falle, daß die Informationen vom Speicher zur rufenden Ein-/Ausgabeeinheit (oder zum Rechner) übertragen werden sollen, wird diese Gruppe der 32 Informationsbits als Ganzes zu einem Leseschieber- und Maskiernetzwerk weitergeleitet, das von den übrigen Stufen des Indexregisters, also von den restlichen Stellen des Steuerwortes derart eingestellt wird, daß von den 32 ausgegebenen Informationsbits ein Teil verworfen und der noch zusammenhängende Rest als Teilbitgruppc unter einer möglichen Verschiebung um eine oder mehrere Stellen in ein Datenregister eingegeben wird, von dem aus die Weiterbeförderung zur rufenden Ein-/Ausgabe- b5 einheit (oder zum Rechner) erfolgt.

Im Falle der entgegengesetzten Übertragungsrichtung, wenn also eine Teilbitgruppe von der rufenden Ein-/ Ausgabeeinheit (oder vom rufenden Rechner) erst einmal in das genannte Datenregister übertragen wird, wird

die vom Speicher ausgegebene Gruppe der 32 lnformaiionsbiis als Ganzes vom Informationsspeicher zu einem Schreibmischer geleitet, der von einem Schreibmasken-Register aus eingestellt wird, das ähnlich wie das Leseschieber- und Maskiernetzwerk von den übrigen Stufen des Indexregisters, also von den restlichen Stellen des Steuerwortes passend beeinflußt wird. Das Schreibmasken-Register arbeitet in der Weise, daß es nur einen Teil der in den Schreibmischer eintretenden Gruppe der 32 Informationsbits für eine Abänderung freigibt. Diese beschränkte Abänderung wird vom Inhalt eines Schreibinformations-Regisiers bewirkt, das über einen Schreibschieber von dem bereits genannten Datenregister aus belegt wird. Sobald durch die aus der rufenden Ein-/Ausgabeeinheit (oder aus dem Rechner) herankommende Teilbitgruppe die soeben aus dem Speicher ausgelesene Gruppe der 32 Informationsbits passend abgeändert ist, wird sie in die vier Moduln rückgeschrieben oder, was

to dasselbe bedeutet, in ihrer abgeänderten Form eingeschrieben.

Die Anwendung eines aus vier gesondert zu adressierenden Moduln innerhalb des Speichers erweist sich als aufwendig, da einerseits vier gesonderte absolute Adressen tatsächlich gebildet und ausgewertet werden müssen und andererseits die Gesamtheit der ausgelesenen Informationsbits nicht ausgewertet werden kann, sondern statt dessen verworfen oder rückgeschrieben wird. Bei der Rückschreibung besteht überdies die Gefahr, daß ein Fehler auf dem Transportweg in die Informationsbits gelangt.

Eine sehr flexible, vielseitig anwendbare Adressier-Einrichtung für den Hauptspeicher eines Rechenautomaten ist aus der USA-Patentschrift Nr. 33 89 380 bekannt. Die Hauptsteuerung geht von einem Befehlsregister aus, das in mehrere Felder unterteilt ist. Das größte Feld unter diesen ist von einer Relativadresse besetzt, die über Verknüpfungsglieder mehreren Addierern zwecks Errechnung einer absoluten Adresse zuführbar ist. von der auf einen Platz des Hauptspeichers zugegriffen werden kann. Die weiteren Größen, also die Felder, mit denen die Relativadresse addiert wird, werden einem Zustandsregister, das zu einem Stcuerspeicher gehört, und/oder einem von mehreren Indexregistern entnommen, die übereinander gestapelt sind. Zur Auswahl des betreffenden Indexregisters ist innerhalb des Befehlsregisters ein b-Feld vorgesehen, dessen Inhalt einem Wähler der gestapelten Indexregister zugeleitet wird, um das passende Indexregister an den bzw. die Addierer anzuschließen. Außer dem größten Feld, dem u-Feld und dem 6-FcId weist das Befehlsregister ein/'-Feld auf. von dem festgelegt wird, ob vom Hauptspeicher zum Rechenwerk bzw. umgekehrt ein Wort von voller Länge oder nur ein vorgeschriebener Teil eines Wortes übertragen werden soll, das also die halbe Länge oder ein Drittel oder Sechstel der vollen Länge aufweist.

Wenn dieser bekannte Rechenautomat überwiegend Wörter von voller Länge bearbeitet, bleibt dieses j-Feld des Befehlsregisters unbelegt. Sobald jedoch zur Verarbeitung von Wörtern von halber oder noch geringerer Länge vorübergehend übergegangen werden soll, braucht nur dieses j'-Feld des Befehlsregisters belegt zu werden. Welche Schaltungselemente vom y-Feld aus tatsächlich gesteuert werden, um die Funktion der Teilwortverarbeitung zu erfüllen, ist in der USA-Patentschrift Nr. 33 89 380 jedoch nicht vermerkt.

Der Erfindung liegt die Aufgabe zugrunde, Maßnahmen anzugeben, durch die in Verbindung mit einer Adressierschaltung, die Worte in einem Speicher adressiert. Zeichen (Teilwortbereiche) dem jeweils adressierten Wort entnommen bzw. in dieses Wort eingeschrieben werden können.

Bei der Ausgabe eines Zeichens aus dem Speicher wird diese Aufgabe erfindungsgemäß dadurch gelöst, daß das innerhalb des Registerblockes ausgewählte Register zusätzlich ein eine Zeichenverschiebungsgröße lieferndes Feld und ein die Zeichenlänge angebendes Feld enthält, und daß diese beiden Felder gemeinsam mit dem an dem adressierten Platz ausgelesenen Wort in eine Zeichcnwahlsehaltung eingeführt werden, von der das ausgewählte Zeichen unter Verschiebung bis an eine Stelle eines Zeichenregisters von vorgegebenem Wert in dieses Zeichenregister zur Weiterverarbeitung übertragen wird.

Bei der Eingabe eines Zeichens in den Speicher wird diese Aufgabe erfindungsgemäß dadurch gelöst, daß das innerhalb des Registerblockes ausgewählte Register zusätzlich ein eine Zeichenverschiebungsgröße lieferndes Feld und ein die Zeichenlänge angebendes Feld enthält, und daß die beiden Felder gemeinsam mit dem an dem adressierten Platz einzuschreibenden Zeichen in eine Positions-Speicherschaltung eingeführt werden, von der das Zeichen unter Verschiebung in seine innerhalb des Wortes vorgesehene Position zum Schreibabschnitt des Speichers übertragen wird.

Die vorliegende Schaltungsanordnung sucht die Ausnutzung des Speichers in der Weise günstiger zu gestalten, daß die Speicherung gesonderter Subroutinen für die Zeichenbearbeitung umgangen wird, so daß die zur Zeichenbearbeitung benötigte Zeit verkürzt wird.

Wenn ein ausgewähltes, hinsichtlich seiner Länge festgcsei/.ies Zeichen ausgelesen wird, wird es selbsttätig auf einen vorgegebenen Platz im Wortformat justiert. Bei der hier erläuterten Ausführungsform erfolgt die Justierung auf die am weitesten rechts liegende Stelle neben dem binären Komma. Durch eine zweckmäßige Wahl kann eine Vorzeichen-Erweiterung des ausgelesenen Zeichens bewirkt werden.

Beim Schreibvorgang wird in der vorliegenden Schaltung ein justiertes Zeichen gegebener Länge auf einen vorbezeichneten Platz innerhalb des Wortformates so positioniert daß es dann an diesem eingeschrieben werden kann.

Die Zeichenadressierung erfolgt mit Hilfe eines zugeordneten Steuerregisters, dessen Signale die Wortver-Schiebung gegenüber der Basisadresse und die Zeichenverschiebung innerhalb des Wortes angeben, auf das zugegriffen wird. Das Steuerregister enthält einen Wortzuwachs- und einen Zeichenzuwachswert, die je mit dem Wert der Wort- bzw. Zeichenverschiebung kombiniert werden, um den nächsten zu adressierenden Zeichenplatz festzulegen. Die Signalkombination für die Wortverschiebung und den Wortzuwachs wird von einem Überlaufsignal abgeändert, das aus der Kombination der Signale für die Zeichenverschiebung und den Zeichen-Zuwachs empfangen wird, wenn sie eine Übertrag- oder Hntleihbedingung durchlaufen. Dadurch, daß der passende Zeichenverschiebungswert gemeinsam mit dem entsprechenden Zeichenzuwachswert ausgewählt wird, kann wirksam auf die verschiedenen Zeichenlängen entweder in positiver oder negativer Richtung bezuggenommen werden. Unter Anwendung des Wortzuwachswcrtcs kann die Zeichen adressierende Folge so

abgeändert werden, daß wirksam Zeichenfolgen adressiert werden, die nicht körperlich im Hauptspeicher einander benachbart sind, sondern stattdessen um zahlreiche Adressenpliil/e verschoben sein können.

Nach der Abänderung der Relativadresse aus dem Befehlsregister durch den Inhalt eines indizierenden Registers erfolgt eine zusätzliche Abänderung durch den Wortverschiebungswert zur Bestimmung der absoluten Adresse. Sobald auf den Hauptspeicher absolut zugegriffen ist, arbeilet die Zciclienleseschaltung unter der Steuerung des Zeichenvcrschicbungsfeldes aus dem Steuerregister, der Steuersignale für die Zeichenlänge und der Vorzeichcn-Erweiterungssignale, um für den Gebrauch ein gewähltes, justiertes Zeichen vorzusehen. Während des Schreibvorganges befindet sich ein Zeichen in einer justierten Position, und eine I'ositionierungsschaltung arbeitet unter der Steuerung der Zeichcnverschiebungssignale und -längenwahlsigiuile. damit das Zeichen zum Einschreiben im Hauptspeicher passend positioniert wird.

Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher erläutert. Es zeigt

F i g. 1 das Format eines Befehlswortes, die

Fig. IA bis ID jeweils ein Wortformat mit Bitgruppen aus 18, 12, 9 bzw. b Bits, die einem Halb-, Drittel-, Viertel- bzw. Sechstelwort entsprechen,

F i g. 2 den Aufbau eines für die Zeichenadressierung benutzten /-Registers, sowie Basisadressen zur Identifizierung der /-Register in zwei Programmen, die

F i g. 3a und 3b zusammengestellt ein Blockschallbild der adressierenden und die Zeichen ein- bzw. ausgebenden Schaltung gemäß der Erfindung, die

F i g. 4a und 4b aneinandergelegt ein logisches Schallbild der Schaltung zum Lesen eines Zeichens, zu seiner Justierung und zu der gewählten Vorzeichen-Erweiterung, die

F i g. 5a und 5b zusammengelegt ein logisches Blockschaltbild zur Positionierung und zum Einschreiben eines Zeichens,

Fig.6 ein Blockschaltbild zur Wahl der schrittweisen Vergrößerung des Inhaltes eines Indexregisters oder eines Steuerregisters bei der Zeichenadressierung.

F i g. 7 ein Blockschaltbild zur schrittweisen Vergrößerung eines Viertel- oder Halbwortes mit Hilfe der Wort- und Zeichenverschiebungsgrößen und

Fi g. 8 ein ähnliches Blockschaltbild wie in Fi g. 7 aber zur schrittweisen Vergrößerung eines Sechstel- oder Drittelwortes.

In F i g. 1 ist das bekannte Format eines Befehlswortes mit 36 Bits dargestellt. Von einem Funktionscode-Markierer ("AFeId) wird die spezielle Art der Operation oder Funktion vorgeschrieben, die von der datenverarbeitenden Einrichtung ausgeführt werden soll. Ein Operanden-Bestimmungsteil oder auch »kleiner Funktionscodc-Markiere:« (j-Fe\d) legt fest, ob das ganze Wort oder nur ein gewisser Abschnitt zu oder aus dem durch die Funktion vorgeschriebenen Speicherbereich übertragen wird. Bei bestimmten Befehlen werden das j- und AFeld kombiniert, damit eine erweiterte Funktionscode- oder allgemeine Rcgistcrstapcl-Adressc gebildet wird. Ein /4-Register-Markierer (a-Feld) wird in Abhängigkeit vom Befehlsfunktionscode in verschiedener Weise gedeutet. Beispielsweise kann es ein, zwei oder drei /4-Register. ein R- und X-Register angeben; in gewissen Fällen werden die j- und a-Felder zur Bestimmung einer Adresse im allgemeinen Registerstapel kombiniert. Vom a-Feld können auch der Ein-ZAusgabekanal, Sprunglasten, Halttasten oder eine von gewissen Befehlen durchgeführte Operationsänderung vorgeschrieben sein. Falls ein Indexregister-Markierer (x-Feld) nicht null ist, gibt er eine auszuführende Wciterschalt-Opcration und eins von 15 Indexregistern an. das an dieser Operation teilnehmen soll. Wenn ein Indexregister-Weiterschalt-Markierer (Λ-Feld) gesetzt ist. beeinflußt er die Abänderung eines Indexwertes X_n, um ein Weitcrschaltfcld A', nach der Weiierschall-Opcralion. Falls h = 1 ist. wird also, anders ausgedrückt, der Indexwert X_n, um das Weiterschaltfeld X₁ des vom v-Feld festgelegten Indexregisters verändert, wenn man davon absieht, daß das /-Bit eines /-Registers die Hinaufschaltung des /-Registers anstelle des X-Registers vorschreiben kann. Von einem indirekten Adressicr-Markicrer (ϊ-Fcld) wird während der Befehlsausführung die indirekte Adressierung gesteuert. Falls / = 0 ist, ist der Arbeitsablauf des Befehls normal. Wenn dagegen / = 1 ist und die Bits Dl und D 11 eines Zustandsregisters (PSR-Registers) null sind werden die 22 Bitpositionen des Befehles, die die geringste Bedeutung haben, im Befehlsregister durch die 22 Bitpositionen von geringster Bedeutung aus der L/-Adresse ersetzt. So lange wie / = 1 ist, dauert die indirekte Adressierung bei der vollen Weiterschalt-Kapazität in jedem Niveau an. Falls das Steuerbit Dl zur Ausschaltung des Basisregisters gesetzt und / = 1 ist. wird die Addition des BI- oder SD-Feldes gesperrt, so daß U die absolute Adresse ist. Falls zur Auswahl des Operanden-Basiswählers das Steuerbit DIl gesetzt und / = 1 ist, kommt eine Benutzerbasis zur Anwendung. Ein Verschiebungsfeld (O-FeId) gibt normalerweise die Operanden-Adresse an. Bei gewissen Befehlen bezeichnet das u-Feld eine Konstante und bei Verschiebungsbefehlen die Verschiebungszahl. Bei allen Befehlen kann der vom ü-Feld angegebene Wert durch den Inhalt eines Indexregisters abgeändert werden.

In der F ig. IA ist das Format von Halbwörtern Hi und H 2 mit je 18 Bits gezeigt, die je ein Zeichen darstellen können. Für das erste Zeichen H 1 ist die Verschiebungsgröße Oh — 0 und für das zweite Zeichen H 2 die Verschiebungsgröße Ob = 4. Somit können die verschiedenen Zeichenverschiebungsgrößen durch Ziffern wiedergegeben werden, die in der Schaltung benötigt werden, um eine effektive +1 oder —1-Beziehung unter den Zeichen zu bewirken.

Die Fig. IB macht das Format aus Drittelwörtern anschaulich, in dem jedes Zeichen 12 Bits enthält Beim ersten Zeichen Ti beträgt die Verschiebungsgrößc Oh = 0, beim zweiten Zeichen T2 beträgt sie O/, = 2 und beim dritten Zeichen 73 Oh = 4.

Die Fig. IC zeigt das Format von Viertelwörtern, die Zeichen mit je 9 Bits enthalten. Bei diesem Format ist dem ersten Zeichen Q1 die Verschiebungsgrößc Οι, = 0, dem nächsten Zeichen Q 2 die Verschiebungsgröße Ob = 2, dem dritten Zeichen Q 3 Oh = 4 und dem letzten Zeichen Q 4 die Verschiebungsgröße Oh = 6 zugeord-

net.
^ Dementsprechend ist in der Fig. ID das Format von Sechstclwörtern, also von Zeichen Sl bis S6 mit je

'<% 6 Bits wiedergegeben. Zu ihnen gehören in dieser Reihenfolge die Verschiebungsgrößen Oh = 0,1,2 5.

';': Mit dem datenverarbeitenden System lassen sich Zeichen adressieren, wobei die Zeichenadressen im wesentli-

" 5 chen genauso wie die vollen Wortadressen gehandhabt werden. Im Grunde gibt es zwei Verfahren, die Fähigkeit ■ der Zeichenadressierung auszunutzen. Das eine ist in der folgenden Weise vorgegeben:

;.·;' 1. Das Steuerbit D 4 des Zustandsregisters schreibt die Zcichenindi/.icrung vor;

_;: 2. die Werte des /"-Feldes im Befehlswort liegen innerhalb einer vorgeschriebenen Gruppierung, die die

'K ίο Möglichkeit der Zeichenadressierung anzeigt;

φ 3. die Werte des./'■ Feldes 4« bis 7« dienen der Adressierung eines der vier /Register im allgemeinen Register-

ji stapel.

P Der Aufbau des /-Registers ist in der F i g. 2 dargestellt. Die in ihm enthaltene Information legt eine Wortver-

Jl 15 Schiebung Ow bei der Adressierung eine Zeichenverschiebung O/,, innerhalb eines Wortes eine Vorzeichenerweiterung £, sowie eine schrittweise Vergrößerung und Verringerung /der Wort- und Zeichenverschiebung fest. In diesem ersten Verfahren erstreckt sich die Fähigkeit, voll zu indizieren, auf Zeichen aus 6,8,12 und 18 Bits. Die folgende Tabelle liefert die Bezeichnungen für das Wortfonruii des /-Registers.

Felder:

/ Modifizierbit des /-Registers, das mit dem Λ-Feld des Befehlswortes die Abänderung der /- und X-Register beeinflußt;

M legt die Arbeitsweise mit 6 bzw. 9 Bits fest; wenn
M = O: Arbeiten mit 9 Bits (ASCII), es werden also die acht niedersten Bits aller Vicrtclwörtcr benutzt,

wobei das niedrigste, im Wort am weitesten links stehende Bit null sein muß; M = 1: Arbeiten mit 6 Bits (Felddaten);
W legt die Breite des Wortes mit 6 und 12 oder 9 und 18 Bits fest; wenn W = 0: 6 und 9 Bits bzw.
W= 1: 12undl8Bits

E Wenn E= 1 ist und der aufnehmende Platz breiter als das Zeichen ist, wird das Vorzeichen erweitert. Iw Zuwuchs in den Wörtern;
Ib Zuwuchs in den Bitgruppen (Teilwörtern);
Ow Verschiebung in den Wörtern;
Ob Verschiebung in den Bitgruppen (Teilwörtern).

Bei dem zweiten Verfahren der Zeichenadressierung wird eine Teilmenge des Befehlsvorrates für die Zeichenbearbeitung benutzt. Die Adressen werden bei diesem zweiten Verfahren in derselben Weise, wie zuvor erläutert, erzeugt; die /-Register jedoch werden implizit durch den Funktionscode des Befehlswortes, also nicht durch dessen /Feld adressiert. Diese Arbeitsweise wird von den Werten des f- und /Feldes für die Teilmenge der Zeichenbefehle vorgeschrieben.

Die Adressenerzeugung bei der Zeichenbearbeitung geht in der Weise vor sich, daß aus dem allgemeinen Registerstapel die X- und /Register ausgelesen werden, die in dem Befehl bestimmt sind. Die absolute Adresse aus 18 Bits wird dadurch gebildet, daß das u-Feld des Befehlswortes mit 16 Bits zum X„,-Feld des Indexwortes mit 18 Bits und dem On*-Feld des /-Registers mit 15 Bits addiert wird, was vom Befehl ausgewählt ist. Mit Hilfe des Οί,-Feldes des gewählten /Registers mit 3 Bits wird das gewünschte Zeichen innerhalb eines Wortes gewählt; das Ob-Feld dient also nicht der Adressenerzeugung.

Die Vergrößerung der Zeichenadresse geht in zwei Schritten vor sich. Zum ersten gehört die Wortverschiebung mit den Iw- und Ow-Feldern des /-Registers und zum zweiten die Verschiebung in den Zeichen mit den //, und Ob-Feldern. Das bedeutsamste Bit des /w~Feldes, also das Bit 31 schreibt das Vorzeichen der Zuwüchse für die Iw- und 4-Felder vor. Die zulässigen Werte des Oh- und //,-Feldes sind auf die Bestimmung von Zeichen innerhalb eines Wortes beschränkt. Wenn der wert von //, + Ob die Anzahl der Zeichen in einem Wort übersteigt, wird in Abhängigkeit vom Vorzeichen des Wertes Iw der Wert von Iw + Ow um Eins vergrößert oder verringert. Vom Λ-Bit im Befehlswort und /-Bit des /Registers wird diese Vergrößerung gelenkt.

Zu dem Satz Befehle für die Verarbeitung der Bitgruppen gehören erweiterte Folgebefehle, und bestimmte Befehle können unterbrochen werden. Alle Schrittschalt- und Steuerinformationen, die für die Bearbeitung von Reihen aus Bitgruppen erforderlich sind, sind in Registern enthalten, die bei einer Unterbrechung für einen zukünftigen Zyklus aufgespart werden können.
Zur Adressierung eines speziellen Zeichens innerhalb des Hauptspeichers wird größtenteils die wortadressierende Schaltung nach der USA-Patentschrift Nr. 33 89 380 benutzt. Die Zeichenadressierung ist also weitgehend der normalen Wortadressierung ähnlich, wenn die folgenden Ausnahmen berücksichtigt werden:

1. Das u-Feld des Befehlswortes und die X,_n-Teile des vorgeschriebenen Indexregisters werden miteinander und außerdem mit dem Wortverschiebungsfeld Oivdes gegebenen /Registers addiert;

2. Die Speichergrenzen-Prüfungen finden an derjenigen absoluten Adresse statt, die sich aus der vorgenommenen Addition ergibt. Ein Speicherzyklus erfolgt für jedes Zeichen, das aus dem Hauptspeicher ausgelesen oder in ihn eingeschrieben werden soll.

In der F i g. 3 ist das Blockschaltbild der Zeiehenadrcssierschallung wiedergegeben, die die Bildung der Operanden-Adresse und die Erzeugung der Anforderungssignale, die BS-Entscheidung, sowie die Grenzenprüfung übernimmt. Der Signalfluß in mehreren parallelen Leitern, die ein Kabel bilden, oder in einem einzelnen Leiter ist durch Linien mit Pfeilspitzen wiedergegeben, die die Richtung und die Punkte der Schaltungsverbindungen angeben. Bei den Registern ist vorausgesetzt, daß sie im voraus mit den entsprechenden Daten oder Befehlen belegt sind.

Ein den Zustand der Rechenanlage anzeigendes Zustandsregister 100, dessen D-FeId 102 mit D 4 bezeichnet und gesetzt ist, läßt auf diese Weise erkennen, daß Zeichen adressiert weiden. Ferner weist das Zustandsregister 100 ein ß/-Feld 104 und ein ßD-Feld 106 als Basisadressen und ein ßS-Feld 108 für die Speicherbereichs-Anzeigekonstante auf. Das Befehlswort wird in einem Befehlsregister 110 gespeichert.

Die Steuerimpulse sind nicht dargestellt, da die benötigten Steuersignale von den Schaltungsarten abhängen und die Wahl der Steuersignale dem Fachmann geläufig ist. Statt dessen sind die Zeitspannen für die einzelnen Schaltschritte zur Festlegung ihrer Reihenfolge wiedergegeben. Eine Zeilskala ist aber nicht gezeigt, da die Arbeitsbereiche der verschiedenen Schallungen jeweils hinsichtlich der Zeitfestseizung gesondert betrachtet werden müssen.

Zu Beginn der Zeichenadressicrung in der Zeitspanne T1 läuft das (/-Feld des Befehlswortes vom Befehlsregister 110 über einen Leiter 112 und ein Verknüpfungsglied 114 in ein Kabel 116 hinein und wird vom letzteren einem Addierer 118 bzw. über eine Verbindung 120 einem Addierer 122 zugeführt. Der Addierer 118 nimmt außerdem das ß/-Feld als /-Bereich der Basisadresse über ein Kabel 124 auf und bildet die Summe von υ + Bl. Gleichzeitig empfängt der Addierer 122 über ein Kabel 126 das ßD-Feld als D-Bereich der Basisadresse und ermittelt die Summe von u + BD.

Die Bits desy'-Feldes laufen vom Befehlsregister 110 über ein Kabel 128 in eine /,-Wahlschaltung 130 hinein, in der beim Zeichenadressiervorgang, wenn die /-Register benutzt weiden sollen, die Werte von 4 bis 7 des ./-Feldes das/O-,/1-,/2- bzw./3-Register eines Blockes 132 auswählen. Mit der Wahl des entsprechenden /-Registers werden die Wortverschiebung Ow und die Zeichenverschiebung O/. verfügbar gemacht.

Das x-Feld des Befehlsregisters 110 wird über ein Kabel 134 zu einer Χ,-Wahlschaltung 136 übertragen; nach einer entsprechenden Zuordnung der Bilfolge des x-Feldes wird eines von mehreren X-Registern 138 ausgewählt, das im voraus eingestellt war und daher einen Indexwert X₁₁₁ aus 18 Bits und einen Zuwachs X, enthält.

Der Indexwert /„, des gewählten X-Registers durchläuft ein Kabel 140 zu einem Verknüpfungsglied 142, sowie eine Verbindung 144 zu einem weiteren Verknüpfungsglied 146 hin. Das u-Feld des Befehlswortes gelangt auch über ein Verbindungskabel 148 zu einem Verknüpfungsglied 150. Während der Zeitspanne Ti wird der Indexwert X₁₁, durch das Verknüpfungsglied 142 über ein Kabel 150' zu einem ODER-Glied 152 und von dort über eine Verbindung 154 zu einem Addierer 156 hindurchgeleitet. Außerdem geht der Wert des u-Feldes durch das Verknüpfungsglied 150 und ein Kabel 158 zu einem ODER-Glied 160 und von dort über ein Kabel 162 zum Addierer 156 hindurch. Während der Zeitspanne TI bildet der Addierer 156 die Summe von u + X„„ die durch ein Kabel 164 in ein Summenregister 166 übertragen wird, die in diesem für einen neuen Zyklus während der Zeitspanne T2 und für eine Addition zum Wert Ou der Wortverschiebung aufbewahrt wird.

Während der Zeitspanne T2 wird der im Sunimenregister 166 aufbewarte Wert über ein Kabel 168, ein Verknüpfungsglied 170 und ein Kabel 172 als Eingabe in das ODER-Glied 152 und von dort über die Verbindung 154 als Satz der Eingangssignale in den Addierer 156 übertragen. Der Wert Ow der Wortverschiebung läuft durch ein Kabel 174, ein Verknüpfungsglied 176. ein weiteres Kabel 178 zum ODER-Glied i60 und dann durch das Kabel 162 als weiterer Satz Eingangssignal in den Addierer 156 hinein. Die Funktion des letzteren in diesem Zyklus besteht darin, die Summe (u + X_n,) + O_n zu bilden, die durch das Kabel 164 in das Summenregister 166 '. gelangt. Diese vervollsiändigte Summe steht mit Hilfe eines Kabels 180 einem Verknüpfungsglied 182 zur

Verfugung, damit sie während einer Zeitspanne T3 weiter verwendet werden kann.

Γ In der Zeitspanne T2 geht der Indexwert X_n, ferner durch das Verknüpfungsglied 146 und ein Kabel 184 zu

einem ODER-Glied 186 hindurch, um einen Satz Eingangssignal über ein Kabel 188 einem Addierer 190 zuzuleiten. Gleichzeitig wird der Indexwert X_n, in einem Kabel 192 zu einem ODER-Glied 194 herangebracht, das einen Satz Eingangssignale über ein Kabel 196 in einen Addierer 198 eintreten läßt.

Während der Zeitspanne T2 wird die vom Addierer 118 abgegebene Summe durch ein Kabel 200, ein Verknüpfungsglied 202 und ein weiteres Kabel 204 als Satz von Eingangssignalen einem ODER-Glied 206 ':■ zugeführt. Sie gehen als zweiter Satz Eingangssignale durch ein Kabel 208 zum Addierer 190 hindurch, der in

dieser Zeitspanne T2 dann die Teilsumme (u + Bl) + X_n, bildet. In ähnlicher Weise werden die vom Addierer 122 gelieferten Summensignale durch ein Kabel 210 zu einem Verknüpfungsglied 212 und danach durch ein $ weiteres Kabel 214 zu einem ODER-Glied 216. sowie schließlich durch ein Kabel 218 als weiterer Satz Eingangs-

% signale zum Addierer 198 hindurchgeleitet, der während der Zeitspanne Γ2 die Teilsumme (u + BD) + X_n,

If ermittelt

(| In der Zeitspanne T3 wird der Wert Oivder Wortverschiebung mit den Teilsummen der Addierer 190 und

|- kombiniert um zwei absolute Adressen zu bilden, die bei der Wahl der tatsächlich erwünschten absoluten

p Adresse benutzt werden. Hierzu wird der Wert Ow der Wortverschiebung durch ein Kabel 220 dem ODER-

fi Glied 186 zugeleitet, das einen Satz Eingangssignale an den Addierer 190 abgibt Der letztere legt die von ihm

$! gebildete Teilsumme mit Hilfe eines Kabels 222 an ein Verknüpfungsglied 224 und mit Hilfe eines weiteren

U Kabels 226 an das ODER-Glied 206, wodurch der zweite Satz Eingangssignale über das Kabel 208 in den

§ Addierer 190 gelangt. Das Ergebnis dieses zweiten Zyklus besteht darin, daß der Addierer 190 die Summe

f:

Il [(u + Bl) + X_nJ + Ow

U bildet

In ähnlicher Weise arbeitet der Addierer 198. und der Wert O_w der Wortverschiebung wird auf einem Kabel 228 als Signalsatz zum ODER-Glied 194 herangebracht Die Teilsummc des Addierers 198 läuft durch ein Kabel 230 zu einem Verknüpfungsglied 232 und dann weiter durch ein Kabel 234 als Satz von Eingangssignalen zum ODER-Glied 216. Während des zweiten Zyklus besteht die Funktion des Addierers 198 darin, die Summe

IYu + BD) + X_OT] + Ow

zu bilden.

Nach der Erzeugung der beiden absoluten Speicheradressen muß diejenige ausgewählt werden, die für den to Speicherzugriff verwendet werden soll. Diese Wahl erfolgt während der Zeitspanne T4, in der die Speicherbereichs-Anzeigekonstante BS, die aus dem PSR-Register über ein Kabel 240 in einen Komparator 242 gelangt, mit der im Summenregister 166 gespeicherten Summe verglichen wird, die über das Kabel 180, das Verknüpfungsglied 182 und ein Kabel 244 als zweiter Satz Einganssignale herangebracht wird. Die ihm zugeleiteten Signale wertet der Komparator 242 aus und liefert in einer Leitung 246 ein Aktivierungssignal, falls

15

[BS] δ [(υ + X_n,) + Ow]

ist. Im anderen Falle wird auf einer Leitung 248 ein Schaltsignal abgegeben. Die vom Addierer 190 gebildete Summe wird über ein Kabel 250 zu /-Gattern 252 geleitet; wenn ein Aktivierungssignal in der Leitung 246 zur Verfügung steht, geht die im Addierer 190 erzeugte absolute Adresse über ein Kabel 254 zu einer Adressen-Grenzcnprüfschaltung 256 und über ein Kabel 258 zu einer Adressen-Zuordnungsschaltung 260 hindurch. In ähnlicher Weise wird die im Addierer 198 erzeugte Adresse in einem Kabel 262 D-Gauern 264 zugeleitet; falls diese von einem Signal in der Leitung 248 aktiviert werden, läuft die absolute Adresse über ein Kabel 266 zur Adressen-Grenzenprüfschaltung 256 und üb.r ein Kabel 268 zur Adressen-Zu-Ordnungsschaltung 260 weiter, in der sich Signale ergeben, die durch ein Kabel 270 zur Wahl einer absoluten Adresse in einem Speicherabschnitt D oder durch ein Kabel 272 zur Wahl einer absoluten Adresse in einem Speicherabschnitt /der Speichereinheit 14 hindurchlaufen. Die an sich bekannte Adressen-Zuordnungsschaltung 260 weist für jeden Speichermodul eine gesonderte Übersetzungs- und Adressierschaltung auf und kann als Diodenmatrix ausgeführt sein, während die Adressen-Grenzenprüfschaltung in der bereits erwähnten USA-Patentschrift Nr. 32 63 218 erläutert ist.

Nachdem auf die passende Adresse der Speichereinheit 14 zugegriffen ist, liest eine Leseschaltung 274 das herausgegriffene Wort über ein Kabel 276 aus und speist es in ein Halteregister 278 ein.

Während einer Zeitspanne 75 erfolgt die tatsächliche Wahl des Zeichens; die Bits des eingespeisten Wortes werde.n über ein Kabel 280 in eine Zeichenwahlschaltung 282 gelenkt, von der das gewünschte Zeichen von den Bits Ob der Zeichenverschiebung tatsächlich gewählt wird, die über ein Kabel 284 herankommen; außerdem Steuerbits Mund Wüber ein Kabel 286 in die Zeichenwahlschaltung 282. wobei an die Tabelle errinnert sei. Die. Kombinationen der Steuerbits M und W zur Festlegung der Länge des Zeichens gehen deutlicher aus der folgenden Tabelle hervor:

40

M	W	Zcii'hcngrößc
0	0	9 Bits
0	1	18 Bits
1	0	6 Bits
1	1	12Biis

45

Wie in den F i g. IA bis 1D angegeben ist, wird der Wert O/, der Zeichenverschiebung für jede Zeichenlänge speziell festgelegt. In Abhängigkeit von ihm gibt dh Zeichenwahlschaltung 282 in Verbindung mit den Steuerbits

so M und W über ein Kabel 290 Zeichensignale in Form eines Verfahrensbefehls an die datenverarbeitenden Vorrichtung ab.

Beim Lesevorgang wird das tatsächlich ausgewählte, also von der Zeichenwahlschaltung 282 bestimmte Zeichen selbsttätig in die Position neben dem binären Komma gebracht. Bei dieser Ausführungsform wird das binäre Komma, als an der rechten Seite des Registers liegend, angenommen; daher erfolgt selbsttätig im Kabel 290 eine Justierung des Zeichens nach rechts zur Eingabe in ein Zeichenregister 292. Gleichzeitig mit der Justierung nach rechts wird bestimmt, ob das Vorzeichen erweitert werden soll oder nicht, was durch den Zustand des Bits £im gewählten /-Register festgelegt ist. Im Falle von E = 0 gibt es keine Erweiterung, während bei E = 1 das Vorzeichen erweitert wird, um den restlichen Raum, der zum Speichern des gewählten Zeichens nicht benutzt wird, im Zeichenregister 292 aufzufüllen. Damit die Vorzeichen-Erweiterung ausgewertet wird, wird das Bit E über die Leitung 294 zur Zeichenwahlschaltung 292 geleitet. Die Justierung nach rechts und die Auffüllvorgänge des Vorzeichens beim Lesen werden später noch ausführlicher erläutert.

Wenn die datenverarbeitende Vorrichtung ein Wort gerade in den Speicher einschreiben soll, wird das besondere, zu bearbeitende Zeichen in einem Zeichenschreib-Register 2% untergebracht. Das zu schreibende Zeichen wird nach rechts bis zu jenem Punkt rechtzeitig jusiieri und über ein Kabel 298 in eine Positions-Speicherschaltung 300 übertragen, die über eine Leitung 302 vom Zustand der Bits Mund Wund über ein Kabel vom Feld O_hder Zeichenverschiebung beeinflußt wird. Unter der Mitwirkung der I'ositions-Spcicherschaltung 300 wird dann das /u schreibende Zeichen richtig orientiert, und das positionierte Zeichen wird von einem Kabel 306 zu einem .Schreibabschnitt 308 der Spciehcreinheh 14 übertragen. Die Berechnung der absoluten Speicher-

adresse, an der der Schreibvorgang stattfindet, erfolgt in der bereits erläuterten Weise, während die Positionierung beim Schreibvorgang später noch ausführlicher angegeben wird.

Die Zeichenwahlschaltung 282 der Fi g. 3 ist in der Fi g. 4 als logisches Schaltbild ausführlicher dargestellt, in das etliche Bezugsnummern übernommen sind. Das Halteregistor 278 nimmt ein Wort aus 3b Bits auf. auf das zugegriffen wurde, damit e* der Zeichenwahlschaltung zur Verfügung steht Im allgemeinen werden mehrere Gruppen von Verknüpfungsgliedern für die betreffenden Zeichengrößen und -positionell kombiniert durch eine Bestimmung des Wertes der Bits M und IV und eine Auswertung des Feldes Οι. der Zeichen verschiebung eingeschaltet, wobei die gewählten Zeichenpositionen nach rechts im Zeichenregister 292 justiert werden und durch die Auswertung des Bits £ bestimmt wird, ob eine Vorzeichen-Ausfüllung stattfinden soll oder nicht

Wenn wählend der Auswertung der Steuerbits Mund Wdie Erfüllung der Bedingung M · W festgestellt wird, gibt eine Schaltung 310 in einer Leitung 311 ein Signal zur Aktivierung zweier Sätze 312 und 313 von Verknüpfungsgliedern zwecks Übertragung von Halbwortzeichen ab. Falls die Bedingung M · Wvorliegt wird von einer Schaltung 314 ein Signal auf eine Leitung 315 gelegt, das zur Übermittlung von Drittelwortzeichen Sätze 316 bis 318 von Verknüpfungsgliedern einschaltet. Im Falle der Bedingung M ■ W aktiviert ein von einer Schaltung 319 auf einer Leitung 320 herankommendes Signal Sätze 321 bis 324 von Verknüpfungsgliedern, damit Viertelwortzeichen überführt werden können. Schließlich gibt bei der Bedingung M ■ Weine Schaltung 325 ein Signal über eine Leitung 326 an Sätze 327 bis 332 von Verknüpfungsgliedern ab, damit diese Sechstelwortzeichen durchlassen können.

Die Auffüllung bei der Zeichenwahl wird durch den Zustand des Feldes Ot, der Zeichenverschiebung bestimmt, das durch das Kabel 284 zu einer Ο/,-Zuordnungsschaltung 333 gelenkt wird, die auf einer einzigen Ausgabeleitung ein gesondertes Signal erzeugt, wobei infolge der Identifizierung dieser Leitung der numerische Wert der CVSignale der Zeichenverschiebung angezeigt wird. Falls beispielsweise der Wert von O* = OOO2 ist, wird ein Signal einer Ausgangsleitung 333-0 zugeführt; im Falle von Οι, — IIO2 erscheint ein Signal in einer Ausgangsleitung 333-6. Alle anderen Werte Οι, werden dem Signal in je einer Leitung 333-1 bis 333-5 entsprechend zugeordnet.

Bei jedem Satz von Zeichenverknüpfungsgliedern sind neben den Eingangsleitungen die aus dem Halteregister 278 ausgelesenen Bitpositionen des Wortes angegeben, auf das zugegriffen wurde, während neben den Ausgangsleitungen die Anzahl der übertragenen Bits steht.

Bei Halbwortzeichen nimmt der Satz 312 der Verknüpfungsglieder aus einer Leitung 280-/V1 die Bits 18 bis 35 auf, und wenn in den Leitungen 311 und 333-0 je ein Signal herangeführt wird, werden 18 Bits in einem Kabel 290-H1 an das Zeichenregister 292 ausgegeben. Der Satz 313 der Verknüpfungsglieder empfängt aus einem Kabel 280H 2 die Bits Obis 17, und wenn in den Leitungen 311 und 333-4 je ein Aktivierungssignal zur Verfügung steht, läuft ein Zeichen aus 18 Bits durch ein Kabel 290H 2 zur Speicherung in das Zeichenregister 292 hinein.

Bei einem Zeichenumfang von einem Drittelwort nimmt der Satz 316 aus einem Kabel 280Γ1 die Bits 24 bis 35 auf, und bei seiner Aktivierung durch je ein Signal in den Leitungen 315 und 333-0 wird ein Zeichen aus 12 Bits in einer Leitung 290- Tl zu den niederrangigen 12 Bitpositionen des Zeich^nregistcrs 292 übermittelt. Der Satz 317, dem in einem Kabel 280-T2 die Bits 12 bis 23 zugeleitet werden, läßt beim Auftreten je eines Aktivierungssignals in den Leitungen 315 und 333-2 ein Zeichen aus 12 Bits auf einem Kabel 290-T2 austreten. In ähnlicher Weise empfängt der Satz 318 über ein Kabel 280- T3 die Bitpositionen 0 bis 11, die von je einem Aktivierungssignal in den Leitungen 315 und 333-4 als Zeichen aus 12 Bitsauf ein Kabel 290-T3 gelegt werden.

Der für ein Vierielwortzcichcn vorgesehene Satz 321 von Verknüpfungsgliedern nimmt über ein Kabel 280-Q 1 die Bits 27 bis 35 an. und bei einer Aktivierung durch je ein Signal in den Leitungen 320 und 333-0 geht ein Zeichen aus 9 Bits zu einem Kabel 290- Q 1 hindurch. Über ein Kabel 2S0Q 2 empfängt der Satz 322 Verknüpfungsglieder die Bitpositionen 18 bis 26, der nach seiner Aktivierung durch je ein Signal in den Leitungen 320 und 333-2 ein Zeichen aus 9 Bits auf ein Kabel 290-ζ>2 legt. Der Satz 323 nimmt die Bits 9 bis 17 aus einem Kabel 280-(?3 auf; wenn er von je einem Signal in den Leitungen 320 und 333-4 erregt wird, geht ein Zeichen aus 9 Bits zu einem Kabel 290-ζ)3 hindurch. Schließlich werden die Bitpositionen 0 bis 8 in einem Kabel 280-Q4 zum Satz 324 der Vcrknüpfungsglieder überführt, der nach seiner Erregung durch je ein Signal in den Leitungen 320 und 333-6 ein Zeichen aus 9 Bits an ein Kabel 290-ζ) 4 abgibt.

Der Satz 327 von Verknüpfungsgliedern nimmt über ein Kabel 280-S1 die Bits 30 bis 35 eines Sechstelwortzeichens auf; bei seiner Aktivierung durch je ein Signal in den Leitungen 326 und 333-0 läßt er das Zeichen aus 6 Bits zu einem Kabel 290-5 1 hindurchgehen. Die Bits 24 bis 29 werden dem Satz 328 von Verknüpfungsgliedern zugeleitet, die nach ihrer Erregung durch je ein Signal in Leitungen 326 und 333-1 ein Zeichen aus 6 Bits auf ein Kabel 290-S2 legen. Dementsprechend werden die Bits 18 bis 23 über ein Kabel 280S 3 an den Satz 329 von Verknüpfungsgliedern herangebracht, die von je einem Signal in den Leitungen 326 und 333-2 erregt werden können, damit sie den Zeichen aus 6 Bits auf ein Kabel 290-53 bringen. Der Satz 330 nimmt aus einem Kabel 280-S 4 die Bits 12 bis 17 auf; bei seiner Erregung von je einem Signal in den Leitungen 326 und 333-3 kommt ein Zeichen aus 6 Bits auf ein Kabel 290-S4. Ferner gelangen die Bits 6 bis 11 in einem Kabel 280-S 5 zum Satz 331 von Verknüpfungsgliedern; wenn sie von je einem Signal in den Leitungen 326 und 333-4 aktiviert werden, lassen sie ein Zeichen aus 6 Bits zu einem Kabel 290-S5 hindurchgehen. Schließlich werden die Bits 0 bis 5 über ein Kabel 280-S6 in dem Salz 332 von Verknüpfungsgliedern empfangen, der nach seiner Einschaltung durch je ein Signal in den Leitungen 326 und 333-5 ein Zeichen aus 6 Bitsauf ein Kabel 290-S6 bringt.

Wie man sieht, wird in einem gegebenen Zeitpunkt ein einziger Sat/ Verknüpfungsglieder eingeschaltet, wodurch ein einzelnes, ausgewähltes Zeichen vom gewünschten Umfang in den am weitesten rechts liegenden Abschnitt des Zeichenregisteis 292 übertragen wird.

Falls das Vorzeichen nicht erweitert werden soll, ist das Bit E=O, wodurch in der Leitung 294 ein O-Signal auftritt, eine Vorzeichcnerweitcrung ausbleibt und der restliche Raum des Zeichenregisters 292, der vom gewählten Zeichen nicht eingenommen wird, wegfällt. Im Falle, daß eine Vorzeichen-Erweiterung vorgesehen,

also £ - 1 ist, ist eine zusätzliche Auswertung erforderlich, die in weiteren Verknüpfungsgliedern 334 b.s 337 erfolgt Zur Auswertung des Vorzeichens der Halbwortzeichen wird die Bitposition 17 des Zeichenregisters 292 über eine Leitung 338 aη das Verknüpfungsglied 334 herangebracht und das Signal das das Halbwortzeichen identifiziert, kommt aus der Schaltung 310 über eine Leitung 311-5 zum Verknüpfungsglied 334a*s das Steuerbit E aus einer Leitung 294-H empfängt Wenn dementsprechend das 18 Bit eins ,st und das Verknüpfungsglied 334 angewählt wird, wird auf eine Leitung 339 ein 1-Signal gelegt um die B,tpos.tK>nen 18 bis 35 des Zeichenregisters 292 auszufüllen. Im Falle, daß das 18. Bit null ist erscheint in der Leitung 339 e.n O-Signal, das die Bitpositionen 18 bis 35 auf Null einstellt - , · -,_<= ca ™ \r^vr.r,r.t„T,<,*

Bei der Auswertung der Drittelwortzeichen wird ein Schalis.gnalüber e.ne Leitung 315-5dem Verknüpfungsglied 335 zugeleitet das bei seiner vollständigen Erregung durch ein 1-Signal in einer Leitung 294-Tder. Wert der Bitposition 11 des Zeichenregisters 292 über eine Leitung 340 zu einer Leitung 3411 hindurch aufen laßt η Abhängigkeit davon, ob diese Bitposition 11, also die 12. des Zeichens 1 oder 0 ist werden die Bitpositionen 12 bis 35 des Zeichenregisters 292 in den entsprechenden Zustand gebracht. _nneitinn .-,her

Die Viertelwortzeichen werden von dem Verknüpfungsglied 336 ausgewertet, zu dem ^die Vf"^"¹¹^ eine Leitung 342 herangebracht wird; wenn eine Wahl durch e.n S.gnal in e.ner Lc.tung 320-5, das von der I_Chaltung3^g19 abgegeben wird, und durch ein weiteres Signal in einer Leitung 294-9 stattfindet das eine VorzSn-Erweilerung anzeigt liefert das Verknüpfungsglied 336 in einer Leitung 343 ein getastetes S.gnal, um die Bitpositionen 9 bis 35 des Zeichenregisters 292 aufzufüllen.

Schließlich wird die Vorzeichen-Auswertung eines Sechstelwortcs in der Weise vorgenommen, daßd.e 5. Bn-DOsUion des zSenregisters 292 über eine Leitung 344 zum Verknüpfungsglied 337 übertragen wird, das von einem Signal, das aus der Schaltung 325 über eine Leitung 3265 herankommt, und durch ein eine Vorzeichen-hrweiterung angebendes Signal aus einer Leitung 294-5 aktiviert werden kann; das Vorze.chens.gnal geht dann zu einer Leifung 345 hindurch, um die Bitpositionen 6 bis 35 des Zeichenre-.sters 292 aufzufüllen.

A s nächsfes sei auf die Positionierung eines Zeichens vor seiner Spe.ch«rung in_Verb.ndung nut der Fi*5 eineeeaneen die ein ausführliches Schaltbild der Pos.tions-Spe.cherschaltung 300 der Fig.3 ist Wie beim LesevorS irfota die Positionierung zum Schreiben unter der Steuerung des gewählten Zeichenumfanges sowie der Zuordnung des 9,,-Signals der Zeichenverschiebung, das über das Kabel 304 in eine Cfc-Zuordnungsschatung 350 hi3äuft. die über ihre Ausgangsleitungen ein einmaliges Signal abgibt welches den numerischen Wert des CVFeldes der Zeichenverschiebung angibt. Die Werte der Signale ergeben sich als 0 auf einer Leitung351-O. als 1 auf einer Leitung 351-1. als 2 auf einer Leitung 351-2 usw. Das zu schre.bende Ze.chen w.rd in der Zeichcnschreibschsltung 296 nach rechts justiert. ,

Die Sätze der Vcrknüpfungsglieder nehmen aus der Zeichenschreibschaltung 2% die gewählten Zeichengroßen auf und lenken das gewählte Zeichen in die passende Position eines Speicherregisters 352. Jeder iatz Verkntfungsgueder wirtinfolge der Wahl der Zeichengrößc und durch den 9,-Wert der Zeichenverschiebung ^eing»^^a|i£ _{ße ejnes Halbworlcs wird} durch eine Ermittlung gewählt, da die Beziehung der Steuerbits M und Win der Form M ■ W vorliegt was in einer Schaltung 353 festgestellt wird, die e.n Akt.v.erungssignal über Hnp I eitune 354 zu Verknüpfungsgliedern 355 und 356 abgibt

Wenn e"ne: Schältung 358 da? Vorhandensein der Beziehung M - W feststellt wird die Zeichengroße e.nes DrSwotes gewä Wt und ein Signal über eine Leitung 359 Verknüpfungsgliedern 360,361 und 362 zugeleitet

Zur Zeichenwahl eines Viertelwortes wird von einer Schaltung 363 bei der Feststellung der B.z.ehung M . W ein Signal über eine Leitung 364 an Vcrknüpfungsglieder 365 bis 368 abgegeben In ähnlicher Weise wnd schliXh die Zeichengröße eines Sechstelwortes dann gewählt wenn von einer Schaltung 369 d.e Beziehung M Wabgetastet und ein Signal über eine Leitung 370 Verknüpfungsgliedern 371 b.s 376 zugeleitet wird.

Wie bereits einmal gesagt nimmt jeder Satz Verknüpfungsglicdcr für d.e Zcichenwahl die am weitesten rechts stehenden Bits auf. die an den Eingangsleitungen angegeben sind, und br.ngt die betreffenden Ze.chen in diejenigen Bitpositionen, die neben den Ausgangsleitungen genannt sind

Bei Zeichen aus Halbwörtern nehmen die Verknüpfungsgl.eder 355 über cn Kabel 298-H1 18 Bits auf. und bef einer Einschaltung durch je ein Signal in den Leitungen 354 und 351-0 läuft das Ze.chen meinem Kabel 3W-H1 zu den Bitpositionen 18 bis 35 des Speicherregisters 352. Von den Verknüpfungsgliedern 356 werden.18 aus einer Leitung 298-H 2 empfangene Bits infolge ihrer Aktivierung durch je ein S.gnal in den Le.tungen und 351-4 als Zeichen über ein Kabel 306-H 2 zu den Bitpositionen 0 bis 17 hindurchgelassen.

Bei der Wahl von Drittelwörtern werden den Verknüpfungsgliedern 360 über e.n Kabel 298-7 112 Bits zugeleitet; wenn sie durch je ein Signal in den Leitungen 359 und 351-0 erregt werden, lassen s.e das Ze.chen über ein Kabel 306-Γ1 zu den Bitpositionen 24 bis 35 hindurchgehen. In ähnlicher Weise ^^hmen *^e^|^rkn"P_n fungsglieder361 über ein Kabel 298- T2 12 Bits auf und übertragen sie als Zeichen über ein Kabel 306-T2ZU den Bitpositionen 12 bis 23 des Speicherregisters 352, sobald sie durch je ein S.gnal in den Leitungen.359 und 35 W eingeschaltet werden. Ähnliches gilt für die Verknüpfungsglieder 362, d.e über ein Kabel 298 Γ3 12 Bits erhalten und bei ihrer Erregung durch je ein Signal auf den Leitungen 359 und 351-4 e.n Ze.chen durch e.n Kabel 306-Γ3 ^Beide'r ArS mil vKlwörteiiS den Verknüpfungsgliedern 365 über ein Kabel 298-9 1 das Zeichen in Form von 9 Bits zugeführt das bei ihrer Einschaltung durch je ein Signal in den Leitungen 364.und13514»über _e,n Kabel 306-9 1 zu den Bits 27 bis 35 des Speicherregisters 352 übertragen w.rd. Dementsprechend nehmen auch die Verknüpfungsglieder 366 die 9 Bits aus einem Kabel 298-9 2 auf und geben s.e als Zc.chen zu den B.tpos.i.o-

„, nen 18 S über ein Kabel 306-9 2 ab. sobald die Verknüpfungsglied von je einem Signa Im den Le.tungen 364 und 351-2 erreg, werden. Kerner werden 9 Bits über ein Kabel 298-93 f^Vcrknüpfungsgl.eden, zugeleitet, die bei ihrer Erregung durch je ein Signal in den Leitungen 351-4 und 364 das Zechen aus den 9 Bus über en Kabel 306-93 in die Bhposiüonen 9 bis 17 einlassen. Schließlieh nehmen d.e Verknüpfungsglied

iber ein Kabel 298-(?4 9 Bits an. werden von je einem Signal in den Leitungen 364 und 351-6 erregt und jbcrtragen dieses Zeichen aus den angenommenen Bits Ober ein Kabel 3Ob-QA in die Bitpositionen 0 bis 8 des Speicherregisters 352.

Beim Seehstelworlformat nehmen die Verknüpfungsglieder 371 bis 376 jeweils über ein Kabel 298-51 bis 298-S6 ein Zeichen aus 6 Bits auf; nach ihrer Aktivierung durch jeweils zwei Signale, die über die Leitung 370 und eine der Leitungen 351-0 bis 351-5 herankommen, wird das Zeichen über eines der Kabel 306-S1 bis 306-S6 in die Bitpositionen 30 bis 35, 24 bis 29, 18 bis 23. 12 bis 17, 6 bis Il bzw. 0 bis 5 des Speicherregisters 352 befördert.

Wie man aus der vorhergehenden Beschreibung der Zeichenwahl, der lustierung eines gewählten Zeichens nach rechts, der Auffüllungswahl des Vorzeichens beim Lesevorgang und der Positionierung eines Zeichens zum Schreiben erkennt werden die verschiedenen aufgestellten Aufgaben bei der Zeichenbearbeitung erreicht.

Die Erfindung erstreckt sich auch auf die Möglichkeit, die Zeichenadressen schrittweise zu vergrößern oder zu verringern, damit die Übereinstimmung mit den zugehörigen Steuersignalen auf die Zeichen in einer vorgegebenen Folge zugegriffen werden kann. Bei dieser Vergrößerung oder Verringerung wird zur Steuerung des Λ-Bit des im Befehlsregister untergebrachten Befehlswortes, sowie der Zustand des /-Bits aus dem gewählten /-Register ausgewertet. Zwischen dem X- und /-Register kann auch die schrittweise Vergrößerung oder Verringerung abwechselnd stattfinden.

In einem Blockschaltbild der F i g. 6 werden die Wahlerfordernisse für die schrittweise Zeichenvergrößerung oder -verringerung anschaulich gemacht. Zu Beginn muß das Bit D 4 eines PSR-Registers 400 gesetzt sein und das entsprechende Signal über eine Leitung 402 in eine UND-Schaltung 404 gelangen. Ein /,-Register 406 ist auch im voraus mit entsprechenden Feldern für den auszuführenden Befehl besetzt, wobei das Steuerbit / festlegt, ob die schrittweise Vergrößerung, also der Zuwachs innerhalb des /,- oder AVRegistcrs stattfinden soll. Falls das Steuerbit /sich im 1-Zustand befindet, läuft bei dieser Ausführungsform ein Signal durch eine Leitung 408 in die UND-Schaltung 404 hinein. Falls für die Vergrößerung das A\-Register vorgesehen wird, ist das Steuerbit / innerhalb des /,-Registers 406 im O-Zustand, so daß ein Signal / über eine Leitung 410 zu einer UND-Schaltung 412 laufen würde.

Wie in Verbindung mit der F i g. 1 angedeutet, muß bei den beiden Arten der schrittweisen Vergrößerung das Λ-Bit in einem Befehlsregister 414 in den 1-Zustand gebracht sein, damit es durch Leitungen 416 bzw. 418 zur UND-Schaltung 404 bzw.412 übertragen werden kann.

Wenn die schrittweise Vergrößerung beim A\-Register 420 stattfinden soll, darf sich das λ-Feld des Befehlsregisters 414 nicht im O-Zustand befinden, und es wird durch ein Kabel 422 zu einem .v-Decodierer 424 hin übertragen. Hier erfolgt eine Prüfung, ob das x-Fcld null ist; im anderen Fall läuft ein Signal durch eine Leitung 426 zur UND-Schaltung 412. Sobald gleich/eilig Aktivierungssignale in der Leitung 410 zur Anzeige, daß das Λ-Bit gesetzt ist, sowie in der Leitung 426 zur Anzeige, daß sich das x-Feld von Null unterscheidet, zur Verfügung stehen, liefert die UND-Schaltung ein Einschaltsignal über eine Leitung 428 an einen Addierer 430. Der Indexwert X,„ aus 18 Bits wird vom X,-Register 420 über ein Kabel 432 als erster Satz Eingangssignale und der Wert des Zuwachses X, über ein Kabel 434 als zweiter Satz Eingangssignale dem Addierer 430 zugeleitet. Sobald der letztere von dem Signal auf der Leitung 428 eingeschaltet wird, bildet er die Summe A'„, + X₁ = X'„„ die als Wert aus 18 Bits über ein Kabel 436 in den den Indexwert /,„ aufnehmenden Abschnitt des ÄVRegistet's 420 zurückgeführt wird. Diese Art Vergrößerung der im gewählten X,-Register aufbewahrten Adresse wird bei jedem Befehl vorgenommen, der diese Art der Index-Vergrößerung vorgibt. Wie natürlich klar ist, braucht für eine schrittweise Verringerung nur ein negativer Wert als Zuwachs gespeichert zu sein, der bei seiner Kombination im Addierer 430 die Verringerung — anstelle einer Vergrößerung — bewirkt.

Falls die schrittweise Vergrößerung beim gewählten /-Register erfolgen soll, müssen gewisse andere Bedingungen erfüllt sein, zu denen die Ermittlung gehört, ob der Funktionscode des Befehls, aKo das /"-Feld kleiner als 70 ist. Zu diesem Zweck werden die Signale des /'-Feldes aus dein Befehlsregister 414 über ein Kabel 440 in einen /-Decodierer 442 geleitet, der bloß die Bits des /'-Feldes untersucht, um festzustellen, ob der genannte Wert größer oder geringer als 70 ist. Im letzteren Fall wird ein Signal über eine Leitung 444 an die UND-Schaltung 404 abgegeben.

Um festzustellen, welches spezielle /-Register eine schrittweise Vergrößerung erfahren soll, wird das/Feld vom Befehlsregister 414 über ein Kabel 446 in einen/Decodierer 448 hineingegeben. Um ein /,-Register für eine schrittweise Vergrößerung auszuwählen, muß das/Feld einen Wert von 4, 5,6 oder 7 beinhalten, während alle anderen Werte des/Feldes keine Vergrößerung bewirken. Dementsprechend liefert der /Decodierer 448 ein Signal über eine Leitung 450 an die UN D-Schaltung 404, sobald ein passender Wert des/Feldes feststeht.

Wenn die UND-Schaltung 404 über die Leitung 402 ein Signal das anzeigt, daß das Bit D 4 des Zustandsregisters 400 gesetzt ist, und ein weiteres Signal aus der Leitung 408 empfängt, das das gesetzte Steuerbit / im //-Register 406 angibt, sowie aus der Leitung 416 ein Signal, das den Sctzzustand des /»-Bit im Befehlsregister 414 mitteilt, aus der Leitung 444 ein weiteres Signal, das einen kleineren Funktionscode als 70 bezeichnet, and aus der Leitung 450 ein Signal erhält, das besagt, da das/Feld den Wert 4, 5,6 oder 7 aufweist, gibt sie auf einer Leitung 452 ein Schaltsignal ab, das eine Hinaufschaltung, also eine Vergrößerung des Inhaltes des /,-Registers um einen Schritt veranlaßt. Die verschiedenen Arten dieser Vergrößerung seien anschließend erläutert, da sie mit den unterschiedlichen Zeichengrößen in Beziehung stehen.

Die Vergrößerung um einen Schritt, also der Zugriff auf das nächstfolgende Zeichen bzw. auf das unmittelbar vorangegangene Zeichen bedarf der Bestimmung eines effcKtiven Wertes von + 1 oder — 1 für den Zuwuchs /»■ in den Wörtern und den Zuwuchs lh in den Bitgruppen des gewühlten /-Registers. Wenn eine mehrfache schrittweise Vergrößerung bei den Zeichen erwünscht ist, muß zuvor der in das 1»- bzw. /,,-Feld einzusetzende Wert bestimmt werden Aus der folgenden Tabelle Vl gehen die für eine mehrfache Zeichenvcrgrößerung zu benutzenden Werte hervor:

	effektiv	24	25 574	Ib	Länge der Bitgruppe
Steuerbus		Felder		1
MW	+ 1	*I Wh*	Iw	6
	-1	+ 1	+ 0	2	6 Bits
2	+	- 1	— 0	5
	- 1	+ 2	+ 0	NJ	9 Bits
O	+ 1	-2	-0	5
	- 1	+ 2	+ 0	4	12 Bits
3	+	-2	-0	3
	-1	+ 4	+ 0		18 Bits
1	-4	-0

Bei den Berechnungen zur mehrfachen schrittweisen Vergrößerung wird eine Formel verwendet; um den Wert des /iv-Feldes zu ermitteln, wird für die gewählte Zeichenlänge die Anzahl der zu bearbeitenden Zeichen durch die Anzahl der Zeichen je Wort geteilt (siehe auch die Gleichung 1). Der erhaltene Quotient wird als /iv-Feld verwendet (siehe die Gleichung 2). Der Rest der Division dient als //,-Feld (siehe die Gleichung 3). Wenn die Richtung der Bearbeitung von links nach rechts in der Reihe der Zeichen verläuft, ergibt sich eine effektive schrittweise Vergrößerung; in der entgegengesetzten Arbcitsriehlung müssen die Komplemente der Iw und //,-Felder für eine effektive schrittweise Verringerung gebildet werden.

FORMEL:

CtZ(Cw"D) (Gleichung 1)

Iw = Q (Gleichung 2)

h = R "E (Gleichung 3)
in der:

Ct die Gesamtzahl der zu vergrößernden bzw. zu verringernden Zeichen ist,

Ctv die Anzahl der Zeichen je Wort für diese Länge der Bitgruppe ist,

D die Richtung angibt, (zur Vergrößerung von links nach rechts = + 1 und zur Verringerung von rechts nach links = — 1)

Iw Feld mit den Bits 31 bis 21 im/-Register,

Ib Feld mit den Bits 20 bis 18 des/-Registers,

C? Quotient aus der Formelberechnung,

R Rest aus der Formelberechnung,

E1 effektiver Wert von + 1 entsprechend der Richtung D.

Wie bereits erwähnt, ermöglicht das Steuerbit /des gewählten /-Registers die schrittweise Vergrößerung oder Verringerung seiner Felder. Die Steuerbits M und VV schreiben vor, welche Zeichenlänge angewendet werden soll, während das Bit £ die Vorzeichen-Erweiterung in einem Befehl vorgibt, der ein Register als Empfangsfeld vorschreibt. Im /μ-Feld gibt die Bitposition 31 das Vorzeichenbit an. das im 1-Zustand eine Zeichenbearbeitung von rechts nach links veranlaßt; um die erwünschte Bearbeitungsbewegung von Iwt, aus zu erhalten, muß das Komplement der Werte gebildet werden. Falls die Bitposition 31 den Wert 0 enthält, verläuft die Zeichenbearbeitung von links nach rechts, und die Werte der Iw und //,-Felder sind die tatsächlichen.

Der grundlegende schrittweise Vergrößerungsvorgang besteht darin, das /«-Feld zum Oiv-Feld der Wortverschiebung zu addieren, im letzteren die neue Summe einzusetzen, das //,-Feld zum Ο/,-Feld der Zeichenverschiebung zu addieren und im letzteren die neue Summe einzuführen. Wenn infolge der Addition der //,- und Os-Felder ein Übertrag oder ein Entleihen zustandekommi, werden sie zusätzlich zum Ow-FeId auf die Addition des /»-Feldes angewendet. Falls die schrittweise Vergrößerung des Oiv-Feldes bewirkt, daß der Wert alle 1-Bits übersteigt, oder die Verringerung des Ow Feldes durch alle O-Bits hindurchgeht, ergibt sich eine Fehlerbedingung mit Undefinierten Resultaten, die fehlerhaft sind.

In der Fig. 7 ist in einem Blockschaltbild die schrittweise Vergrößerung eines Viertel- oder Halbwortes anschaulich gemacht Nachdem das gewählte /-Register im voraus eingestellt, also beladen ist, wird das Steuerbit M über eine Leitung 460 einem M- und W-Decodierer 462 zugeführt, in den auch über eine Leitung 464 das Steuerbit W eintritt. Dann wird festgestellt, ob die beiden Steuerbits M und W null sind, was ein Viertelwort bedeutet oder ob M = 0 und W = 1 sind, wodurch ein Halbwort angegeben wird, und ein Schaltsignal über eine Leitung 466 einem Verknüpfungsglied 468 zugeleitet durch das über ein Kabel 470 das //,-Feld in ein Kabel 472 zum /(,-Teil eines Halteregisters 474 hindurchläuft Dementsprechend geht auch ein /iv-Feld über Kabel 476 und 478 zu einem /»-Teil des Halteregisters 474 hindurch. Das Vorzeichen, also die Bitposition 31 wird über eine Leitung 480 durch das Verknüpfungsglied 468 und weitere Leiter 482 dem Halteregister 474 zu dessen Auffüllung zugeführt damit 18 Bits als Eingangssignale in einem Kabel 484 in einen Addierer 486 für 18 Bits gelangen. Die in den Ob- und Oiv-Feldern enthaltenen 18 Bits laufen über ein Kabel 488 zum Verknüpfungsglied 468 und dann über ein Kabel 490 als zweiter Satz Eingangssignale in den Addierer 486 hinein. Die sich ergebende Summe wird durch ein Kabel 492 als Ersatz in die Ow und O/,-Felder des gewählten /-Registers eingegeben. Für jedes Zeichen, auf das nacheinander Bezug genommen wird, wird diese Operation wiederholt. Es sei hierbei auf die F i g. 1A zur Bestimmung der zulässigen Ot,-Werte der Zeichenverschiebung für Zeichen aus Halbwörtern und auf die Fig. IC für die zulässigen Ο/,-Werte für Zeichen aus Viertelwörtern hingewiesen. Ebenso sei auf die. Tabelle für die erforderlichen Iw und //,-Werte bei einer Vergrößerung oder Verringerung aufmerksam gemacht

Die schrittweise Vergrößerung für ein Sechstel- oder Drittelwort unterscheidet sich etwas von der für Viertel-

oder Halbwörter; daher ist in der F i g. 8 die abweichende Bearbeitung veranschaulicht. Us sei auf die F i g. 1B, in der die Werte für das Zeichenformat eines uriuelwortes erklärt ist. sowie auf die (■' i g. 1D verwiesen, in der die Oi,-Werte für das Scchslelwort eingesetzt sind. Dies ist auf die 0/,-Wcrte für die Zeiehenverschicbimg zurückzuführen, die am Ende eines Wortes berechnet werden; somit müssen sie andersartig als die für das Viertel- oder Halbwort bearbeitet werden. i

Ähnlich wie bereits erläutert, läuft das Steuerbil M über eine Leitung 500 in einen M- und W-Decodierer 502 hinein, dem auch über eine Leitung 504 das Sleuerbit IV zugeführt wird. Dieser gibt auf einer Leitung 506 ein aktivierendes Signal an ein Verknüpfungsglied 508 und auf einer Leitung 510 dasselbe Signal an ein weiteres Verknüpfungsglied 512 ab, sobald feststeht, daß die Bedingung M ■ W oder M ■ W vorliegt. Das /n-Feld läuft mit dem erweiterten Vorzeichen S auf einem Kabel 514 als erster Sat/ tiingangssignalc zum Verknüpfungsglied 508, und nach seiner Erregung in einem Kabel 516 in einen Addierer 518 hinein. Das Ou-FeId der Wortverschiebung wird über ein Kabel 520 in das Verknüpfungsglied 508 eingelassen und geht nach dessen Aktivierung durch ein Kabel 522 als zweiter Satz Eingangssignale zum Addierer 518 hindurch, der im Grunde ein 1 Komplement-Addierer ist und den vergrößerten Wert für das On-FeId auf einem Kabel 524 zurückleitet.

Zusätzlich wird das /(,-Feld in einem Kabel 526 dem Verknüpfungsglied 512 zugeleitet, das es bei seiner Erregung auf einem Kabel 528 als erster Satz Eingangssignale an einen Modul-6-Addicrcr 530 abgibt. Das 0/,-FeId wird über ein Kabel 532 dem Verknüpfungsglied 512 zugeführt, das nach seiner Einschaltung in einem Kabel 534 den weiteren Satz Eingangssignale für den Modul-6-Addierer 530 bildet. Der sich ergebende O(,-Wert läuft durch ein Kabel 536 zum entsprechenden Feld des /-Registers zurück.

Der Modul-6-Addierer 530 arbeitet auf der Grundlage eines Fünfer-Komplement-Rechensystcms und muß das Ob-Feld in der richtigen Folge beibehalten.

Falls der Modul-6-Addierer 530 bis in einen Zustand vorgerückt ist, in dem ein Übertrag /ustandekommt, läuft ein Signal durch eine Leitung 538 in den Addierer 518 hinein, wodurch das Ou-FeId vergrößert wird, um anzuzeigen, daß alle Zeichen in einem bezeichneten Wort bearbeitet sind und das nächste Wort gewählt werden soll. Wenn in dem System unter Verwendung negativer Werte die Felder schrittweise verringert werden, ist das Signal in der Leitung 538 eigentlich ein — 1 -Wert, der einen Entleiher anzeigt, und das Ow-FeId wird am Ende der Bearbeitung aller Zeichen innerhalb des dann aktiven Wortes um Eins vermindert.

Nachdem nun die Schaltung zur schrittweisen Vergrößerung der Felder erläutert ist, seien einige numerische Beispiele gegeben, um zu zeigen, wie die Zeichenadressierung und -vergrößerung benutzt wird.

Im Beispiel 1 ist das Verfahren der Zeichenadressierung und -vergrößerung veranschaulicht, bei dem die Zeichen aus 6 Bits der Reihe nach an aufeinanderfolgenden Worlstellen des Speichers abgegriffen werden. Hierbei wird die schrittweise Vergrößerung des O/,-Feldes für die Zeichenverschiebung und des OwFeldes für die Wortverschiebung deutlich gemacht. Das /-Register wird in seinen anfänglichen und seinen Endzustand gebracht. Die Felder des Zuwuchses und der Verschiebung sind numerisch auf der Basis 8 und die Steuerbits in binärer Form zur Erleichterung der Darstellung wiedergegeben. Im Beispiel 1 ist die Situation vorgegeben, daß das Ob-Feld der Zeichenverschiebung die Grenze ihres zulässigen Bereiches, z. B. 5 erreicht; wenn dies geschieht, muß die nächstfolgende Zeichenverschiebung auf den Wert O korrigiert werden, was, wie aus der Beschreibung in Verbindung mit der Fig. 18 hervorgeht, dadurch zustandekommt. daß eine Hinzufügung des Fünfer-Komplementes den neuen O^-Wert zur Korrekt!¹·· zwingt und einen Übertrag in das On-FeId der Wortverschiebung vornimmt. Infolge der letzteren Maßnahme wird eine Adresse übersprungen, was von dem Benutzer des Programms in Rechnung gestellt werden muß. Dieses Beispiel I soll auf die anzuwendende Sorgfalt hinweisen, wenn das Av-FeId des Wortzuwuchses größer als +0 ist, wie es der gebräuchlichere Fall sein würde.

(0_b)

03000 03001 03002 03003 03004 03005 03006 03007

50

65

Beispiel I

Anfangszustand des J 1-Registers 35 34 33 32

18

Endzustand des J !-Registers

B/oder BD+u + X_m= U

/	MW	E	Iw	h	Ow	*o_h*	/	MW	E	Iw	l„	*O_w*	*o_b*
1	10	0	00001	1	00000	0	1	10	0	0000 1	1	00010	1

3000
+0000 0

3000 0 CH1 Adresse

0000 0 O_w/O_b +0001 1 \_W/I_b

0001 1 nächstes O _w /O_b Wiederholte Zyklen

3001 1 CH 2 Adresse

3002 2 CH 3 Adresse

3003 3 CH 4 Adresse

3004 4 CH 5 Adresse

3000
+0005

Ό U 5 O_w /O_b

3005	5	CHG Adr.
0005 0001	5 1	*O_w/O„*
0006 0000	6 2	Zwang Fünfer- Kompl. Addition
0007	0	nächstes *Ow/O_b*
3000 0007	0	υ *Ow/O_b*
3007	ti	CH 7 Adr.
0007 0001	0 1	*Ow/O_b*

0010

1 nächstes Ow/O_b

*) Auf die Zeile 3006 ist nicht Bezug genommen, da das Oj-Übertragbit zum O ,^FeId addiert wird und über die Adresse 3006 hinweg springt.

14

Im Beispiel 11 ist eine Folge gezeigt, die benutzt werden kann, wenn im Speicher für ein speziell bezeichnetes Zeichen Zeichen gesucht werden sollen. Dadurch daß die Art der Reihenfolge bei der schrittweisen Vergrößerung dargestellt wird, werden die Zeichen aus 9 Bits, ausgehend von der Adresse 3001 in der Verschiebungsposition 2, gespeichert, und die Adressen 3002 und 3003 werden anschließend durchlaufen. Der /w~Wert für den Wortzuwuchs wird mit Null und der //,-Wert des Zeichenzuwuchses mit 2 gewählt, wobei eine Folge durch jedes Wort angezeigt wird, auf das zugegriffen wurde. Zu Anfang ist das O»,-Feld der Wortverschiebung null, und da sich das erste Zeichen in der zweiten Verschiebungsposition befindet, wird das CVFeId der Zeichenverschiebung mit 2 ausgewählt. Unter der Annahme, daß der Befehl sich auf eine Suche nach dem Zeichen £ bezieht, veranschaulichen die aufeinanderfolgenden Berechnungen des Beispiels Il die schrittweise Vergrößerung des Ow-Feldes für die Wortverschiebung und des CVFeldes für die Zeichenverschiebung, die notwendig ist, um der Reihe nach auf alle Zeichen aus Viertelwörtcrn zugreifen zu können. Sobald das Zeichen £ gefunden ist, ist die Suche beendet, und es findet keine weitere Vergrößerung statt. Wenn das Zeichen C adressiert ist, wird bei der nächsten, anschließenden Vergrößerung das On-FeId der Wortverschiebung selbsttätig um Eins weitergeschaltct, und das 0(,-FeId der Zeichenverschiebung wird auf Null verringert, was sich im Addierer aus dem völligen Übertrag ergibt.

Beispiel ii

Anfangszustand des i-Registers 35 34 33 32 21

18

/

MW

E

Iw

h

O_w

o_b

Endzustand des ./-Registers

MW

E

Iw

h

Ow

o»

1

00

0

0000

2

00000

2

/

00

0

0000

2

0000 1

2

1

B/oderßJ

3001 0000

3001

0000 0000

Iw

4 nächstes O_w/O_b

	0	2	4	6
03001		Ά'	'B'	Ό
03002	'D'	¹E'	'F'	'G'
03003	Ή'	T	T	'K'

3001 0000

3001

0000 0000

0000 6 nächstes O_w/O_b

3001 0000 6

3001 6

0000 6 0000 2

= U 20

U O_w/O_b

Ά' Adresse ₂₅

U O_w/O_b

'B' Adresse

U O_w/O_b

'C'Adresse O_w/O_b

0001 0 nächstes

3001 0001 0

3002 0

0001 0 0000 2

'D' Adresse

0001 2 nächstes O_wZO_b Έ' gefunden, Ende des Befehls

15

In einem Beispiel UI ist die Belastung aufeinanderfolgender Zeichen dargestellt, wobei aus jedem Wort nur ein Zeichen gerade ausgewählt wird. Die Zeichengröße beträgt 12 Bits, und wenn das Cf₁-FeId der Zeichenverschiebung schrittweise vergrößert wird und den größten zugelassenen Wert von Ob = 4 übersteigt, ist ein Fünfer-Komplement zwingend, was einen Obertrag in das On^FeId für die Wortverschiebung ergibt, wie in Verbindung mit der F i g. 18 erläutert ist Wieder soll der Benutzer mit diesem Beispiel bei der Wahl eines /η^Wertes für den Wortzuwachs, der sich von Null unterscheidet, Sorgfalt üben: während die Ergebnisse vorhersagbar sind, mürsen sie sorgfältig betrachtet werden, wenn der Arbeitsvorgang verstanden werden soll.

10 15

25 30

35

40

45

50

55

AnfangS7ii«t»nri des 71-Registers	MW 1 1	32 21	Iw 0001	MW 1 1	E O	Iw 0001	18	Beispiel III	0	03000	0 2 4
35 34 33	E O	Endzustand des J !-Registers			h 2	3	o„ 2	03001 03002 03003	CHI
1	1				Ow 00000		BI oder BL 3000 0000	CH 2 CH 3
		h 2		ο» 2	3000 0000 0001	) + u + X_n, = U U 2 O_w/O_b
			Ow 00004		0001 3000 0001	2 CH1 Adresse 2 0_w/0_b 2 Iw/Ib
					3001 0001 0001	4 nächstes Oh-/O₆ U 4 O_w/O_b
				0002 0000	4 CH2 Adresse 4 O_w/O_b 2 I_w/It
			6 2 Fünfer-Komple ment-Addition

0003 0 nächstes O_w /O_b

Die Adresse 3002 wird übersprungen

3000
0003 0

U O_w/O_h

3003 0 CH 3 Adresse

0003 0 O_w/O_h 0001 2 l_w/I_b

0004 2 nächstes O_w/O_b

b0

65

Im folgenden Beispiel IV ist der Suchvorgang eines Zeichens ABC mit 18 Bits veranschaulicht. Das Feld des Wortzuwuchses ist auf den Wert 2 eingestellt, wodurch sich ein Zeichen ergibt, das für alle zwei Wörter des Speichers gewählt wird Da das Zeichen A BC bei der Adresse 3004 gespeichert ist, erfolgt ein Übertrag im Ομ-Feld der Wortverschiebung, wenn das Oh-FeId der Zeichenverschiebung seinen maximal zulässigen Wert von 4 erreicht, so daß das Zeichen übergangen und vernachlässigt wird. Um alle Zeichen aus 18 Bits nacheinander aufzusuchen, muß dts /w-Feld des Wortzuwuchses den Wert 0 aufweisen; in dieser Weise ist die Suche beendet, wenn das gewünschte Zeichen gefunden wird.

Beispiel IV Anfangszustand des /!-Registers

/	MW	E	Iw	4	Ow	*o_b*	Endzustand des / 1-Registers	MW	E	Iw	4	Ow	o„
1	01	0	0002	4	00000	0	/	01	0	0002	4	00007	4
1

03000
03001
03002
03003
03004
03005

BI oder BD+ u +X_n = U

3000 U

0000 0

3000 0 Adresse des

Zeichens 1 (CH 1)

0000 0
0002 4

0002 4 nächstes O_w/O_h

3000 U

0002 4

3002 4 Adresse des

Zeichens 2 (CH 2)

0002 4 O_wZO_b

0002 4 /μ,/7₆

0005 0 nächstes O_wZO_b

3000
0005 0

0wZ0_b

3005 0 Adresse des

Zeichens 3 (CH 3)

0005 0 0002 4

O_wZO_b 1_WZI„

0007 4 nächstes O_wZO_b

Zeichen 'ABC nicht gefunden - Ende des Befehls

Im folgenden Beispiel V ist die Suche nach einem gewünschten Zeichen dargestellt, bei der eine schrittweise Verringerung vorgenommen wird, also der Beginn des Suchens bei einer hohen Adresse und einem hohen Ob-Wert für die Zeichenverschiebung liegt Um diese schrittweise Verringerung durchzuführen, wird bei einer ZeichengröBe von einem Viertelwort die im Beispiel V gezeigte Berechnung ausgeführt, und der /n^Wert für den Wortzuwuchs und der /^-Wert für den Zeichenzuwuchs werden ausgewählt Diese Werte sind negative Zahlen, so daß sie bei einer Addition effektiv eine Subtraktion veranlassen. Bei der schrittweisen Verringerung wird das Steuerbit Efür eine Vorzeichen-Erweiterung gesetzt. Ferner ist im Beispiel V die Festsetzung gemacht, daß nach jedem dritten Zeichen anstatt auf jedes aufeinanderfolgende gesehen wird. Aus der Einstellung des Anfangszustandes des gewählten /-Registers ist erkennbar, daß die verschiedenen Kombinationen für die schrittweise Verringerung auch erreicht werden.

Beispiel V Anfangszustand des /!-Registers

0

6 (O₄)

/	MW	E	Iw	4	Ow	o_h	Endzustand des J 1-Registers	MW	E	fw	4	Ow	o_b
1	00	1	3777	1	00003	6	/	00	1	3777	1	00001	4
1

03002 03003

-¹C-

3000
0003 6

Um I_w/Ii zu bestimmen:

4 Anzahl Zeichen im Wort

3 Anzahl Zeichen zur schrittweisen Vergrößerung 2 Nachfolgende Zahl für die Arbeit mit 9 Bits

0 Komplement =

4 0

3X2 = 6 Komplement -

3003	6	Ά' Adresse
0003 7777	6	*O_w/O_b* *Iw/Ib*
0002	7 1	Endübertragbit (EAC)
0003	0	nächstes O_w/O_b
3000 0003	_0	U o_w/o_b
3003	0	'B' Adresse
0003 7777	0 1	O_w/O„ *Iw/Ib*

0002 1 I^ Endübertragbit (EAC) 0002 2 nächstes O_w/O_b

3000

0002 2

3002 2

0002 0

7777 1

o_w/o„

'C Adresse Ow/O_b

0001 1_ Endübertragbit (EAC) 0001 4 nächstes O_w/O_b

Hierzu 10 Blatt Zeichnungen

18

Claims

Patentansprüche:

1 Schaltung zur Ausgabe eines Zeichens (Teilwortes) aus dem wortorganisierten Speicher einer datenverarbeitenden Anläge miteiner Adressierschaltung, von der aus einer Relativadresse - die einem BeMi »register entnommen wird - und aus einer Wortverschiebungsgroße - die aus einem durch ein held des BefeSieSre-mnerhalb eines Reg.sterblockes ausgewählten Register zugeführt wird - in ™™ndest OtOt Äddfere-dte absolute Adresse zur Adressierung eines Wortes im Speicher errechnet wird, d a d u r c h

™ke η η ζ e i c h η et, daß das innerhalb des Registcrblockes (132) ausgewählte «^Register f^vai em fine Zeichenverschiebungsgröße lieferndes Feld (O_h) und ein die Zeichenlänge angebendes Feld (M W) enthält undhS!diese-beiden Felder (Oh und M- W) gemeinsam mit dem an dem .dressierten Platz ausgelesenen Wort in eine Zeichenwahlschaltung (282) eingeführt werden, von der das ausgewähhe Ze,chen unter Verschiebung bis an eine Stelle eines Zeichenreg.sters (292) von vorgegebenem Wert (0) in dieses Zeichenreeister (292) zur Weiterverarbeitung übertragen wird.
2 Schaltung zur Eingabe eines Zeichens (Teilwortes) in den wortorganisierten Speicher einer datenverarhpitenden Anlaee mit einer Adressierschaltung, von der aus einer Relativadresse - die einem Befeh sregiste^ entnommefwW - und einer Wortverschiebungsgroße - die aus einem durch ein Feld des Befehlsreg,-s r_rsTnnerhaTb eines Registerblockes ausgewählten Register zugeführt wird - in zumindest einem Addierer nieabsolute Adresse zur Adressierung eines Wortes im Speicher errechnet wird, durch gekennzeichnet, daß dasSnehaiXS teVblockes (132) ausgewählte ^Register zusätzlich ein ^"e Zeichenverschiebungs^ Soße Srndes FeI I/O*) und ein die Zeichenlänge angebendes Feld (M ■ W)enthalt, und daß die beiden Fdder Sund M . ^gemeinsam mit dem an dem adressierten Platz einzuschreibenden Zeichen in eme Pocitions^Speicherschaltung (300) eingeführt werden, von der das Zeichen unter Verschiebung in seine fnne halb deWoSVorgesehene Position zum Schrcibabschnitt (308) des Speichers (14) übertragen wird

TÄuiM nach dem Anspruch 1. dadurch gekennzeichnet, daß das innerhalb des Reg.sterblockes (132) ausgewählte (J Register ein weiteres, der Zeichenerweiterung dienendes Feld (E) enthält, das gemeinsam mit dem die Zeichenlänge angebenden Feld (M ■ W) in eine Logik (334-337) ^e'"8f^fuhrtT.¹™' ^v°ⁿ'f". ^m° Qt„f> H« mit Hem auseelesenen Zeichen besetzten Zeichenregisters 292) abgetastet und der Inhalt (0 oder 1) dfeserSe in 2!ÄS innerhalb des Wortformates noci, freigelassenen Stufen des Zeichenreg,-

'TsStinTctli Anspruch 1 oder 2, dadurch gekennzeichnet, daß für die Errechnung der nächsten

absoluten,Adresse zur Aus- bzw. Eingabe eines in einem Wort enthaltenen Zeichens das innerhalb des Registerblockes (132) ausgewählte (/^Register (406) drei weitere (I-, L- und f^^^^l^ Hafeine (1 ^FeId festsetzt daß das die Wortverschiebungsgroße liefernde Feld (O₁₁) und das die Zeicnenver Siebungs£öße liefernde Feld (O₁) gemeinsam mit den beiden anderen Feldern (I und ^) ""^,twirkung

des die Zeichenlänge angebenden Feldes (M ■ W) zumindest einem Addierer («fcSW, 530) ^^tun" werden, dessen Ausgang (492; 524.536) zum Eingang des ausgewählten (W^l"";™^ cherung der abgeänderten Wort- und Zeichenverschicbungsgroßen in ihre relder (O_n O_h) zurückgeführt

^W1'^d Schaltung nach dem Anspruch 4. dadurch gekennzeichnet, daß Tür die Abänderung der Wort- und

ι. okiidiiuii£_ "«"' " ^__λ y . ^j__,._ »jj: iciu k™, «ni vnrop<;f>hen ist. und daß zum