DE2739525C2 - Rechner - Google Patents

Description

Die Erfindung betrifft einen Rechner zur Erzeugung eines m + /7-Bit-Adressenwortes aus zwei /n-Bit-Datenwörtern und zur Umwandlung eines m + n-Bit-Adressenwortes in /n-Bit-Datenwörtern mit einem /n-Bit-Prozessor, einer ersten Sammelleitung für die /n-Bit-Datenwörter und einer zweiten Sammelleitung für die m + n-Bit-Adressenwörter, wobei m gleich oder größer als η ist.

Speicherprogrammgesteuerte Anlagen weisen häufig einen Rechner, einen außerhalb des Rechners angeordneten Speicher mit wahlfreiem Zugriff, periphere Ausrüstungen, die die von der Anlage durchzuführenden Arbeiten ausführen, sowie eine Daten- und eine Adressensammelleitung auf. Die Sammelleitung wird zum doppelt gerichteten Austausch von Informationen zwischen Rechner und Speicher sowie zwischen Rechner und den peripheren Ausrüstungen benutzt. Die Sammelleitung dient der einseitig gerichteten Übertragung von Adressenwörtern aus dem Rechner zum Speicher und zu den peripheren Ausrüstungen. Die Adressenwörter steuern das Lesen oder Schreiben des Speichers sowie die Übertragung von Steuersignalen zwischen dem Rechner und den peripheren Ausrüstungen.

Speicheradressenwörter werden normalerweise durch Weiterschalten eines Programmzählers im Rechner erzeugt, derart, daß ein Zugriff zu derjenigen Speicherstelle durchgeführt wird, welche der einem gerade ausgeführten Befehl zugeordneten Speicherstelle folgt. In anderen Fällen, beispielsweise bei einer Programmverzweigung oder einem Sprungbefehl nimmt der Rechner Informationen aus dem Speicher über die Datensammelleitung auf, welche die Adresse desjenigen Befehls angeben, der als nächster auszuführen ist. Die Übertragung von Adresseninformationen zum Rechner ist dann problemlos, wenn die Bit-Kapazität der Datensammelleitung gleich oder größer als die der Adressensammelleitung ist

Die Übertragung von Adresseninformationen ist dann jedoch komplizierter, wenn die Bit-Kapazität der Datensammelleiaing kleiner ist als die der Adressen-Sammelleitung. Es sei beispielsweise angenommen, daß die Datensammelleitung 16 Adern und die Adressensammelleitung 20 Adern besitzt, und daß die Adressen eine Länge von 20 Bits haben. In diesem Fall kann ein einzelnes, über die Datensammelleitung ankommendes Wort offensichtlich keine Adresse mit 20 Bits angeben. In einem solchen Fall muß die Adresseninformation zum Rechner in Form von zwei Datenwörtern übertragen werden, die zusammen die erforderlichen 20 Adressenbits enthalten. Durch dieses Verfahren wird jedoch der Aufwand und die Kompliziertheit für den Rechner erhöht, da spezielle Schaltungen erforderlich sind, um die Bits jedes ankommenden Datenwortes so zu den entsprechenden Prozessoren des Rechners zu führen, daß die ankommenden Bits zusammen die gewünschte Adresse mit 20 Bits bilden.

Mit dem eingangs definierten Rechner (US-PS 39 30 232) ist es möglich, Wörter unterschiedlichen Formats aus einem Speicher zu lesen und einem Prozessor zuzuführen, wobei sie in verschiedene Formate umgewandelt werden und gegebenenfalls auch zurück in verschiedene Formate umgewandelt werden können. Bei diesem bekannten Rechner besteht jedoch nicht die Möglichkeit, Adressenwörter aus Datenwörter mit einer kleineren Anzahl von Bits zu erzeugen.

Der Erfindung liegt die Aufgabe zugrunde, einen Rechner verfügbar zu machen, mit dem Adressenwörter aus Datenwörtern kleinerer Bitkapazität erzeugt werden können, wobei zugleich der dazu notwendige Aufwand möglichst gering gehalten werden soll.

Diese Aufgabe wird gemäß der Erfindung dadurch gelöst, daß der Rechner zusätzlich einen n-Bit-Prozessor (AMUB) und Leitungen zur Übertragung von /7-Bits vorbestimmter Bitpositionen eines eingegebenen ersten /H-Bit-Datenwortes aus dem /77-Bit-Prozessor (AMUA) zum n-Bit-Prozessor (AMUB) aufweist, daß über die erste Sammelleitung eine zweites /n-Bit-Datenwort in den /n-Bit-Prozessor (AMUA) eingegeben wird und das zweite /77-Bit-Datenwort aus dem /n-Bit-Prozessor

(AMUA) und die /J-Bits aus dem /7-Bit-Prozessor (AMUB) zwecks Bildung eines m + /J-Bit-Adressenwortes auf die zweite Sammelleitung gegeben werden um¹ daß in Abhängigkeit eines m + /j-Bit-Adressenwortes der /n-Bit-Prozessor (AMUA) ein erstes /n-Bit-Datenwort und der /j-Bit-Prozessor (AMU3) ein aus den /J-Bits des π + /n-Adressenwories und Leprbits bestehendes zweites /n-Bit-Datenwort ausgeben.

Bei einer vorteilhaften Weiterbildung der Erfindung ist der Rechner gekennzeichnet durch einen ersten Eingang des /n-Bit-Prozessors (AMUA) zur Aufnahme von Wörtern nvt /ij-Bits, einen ersten Ausgang des m-Bit-Prozessors (AMUA), von dem die /J-Bits über einen direkten Weg zu einem ersten Eingang des n- Bit- Prozessers (AMUB) gleichzeitig mit der Aufnahme des zweiten Wortes mit /n-Bits am ersten Eingang des m-Bit-Prozessors (AMUA) übertragen werden, und einen zweiten Ausgang des /n-Bit-Prozessors sowie einen Ausgang des n-Bit-Prozessors zur Abgabe der ^gleichzeitig aus den Prozessoren als Wort mit

ίϊτπ + /j-Bits gelesenen Bits.

Bei dem Rechner gemäß Erfindung werden Adressenwörter mit /π + /j-Bits aufgrund von aufgenommenen Datenwörtern mit /τι-Bits erzeugt. Dabei ist es auch möglich, die Adressenwörter mit m + /j-Bits zurück in Datenwörter mit /n-Bits umzuwandeln. Die Werte m und m + π geben an, daß die Adressensammelleitung eine größere Bitkapazität als die Datensammelleitung aufweist. Der genaue Wert für m + π ist für die vorliegende Erfindung nicht kritisch. Ein typischer Rechner kann beispielsweise eine Datensammelleitung mit 16 Bits und eine Adressensammelleitung mit 20 Bits besitzen. In einem solchen Rechner ist dann m = 16 und η = 4. Das nachfolgend erläuterte Ausführungsbeispiel ist auf einen derartigen Rechner abgestellt. J5

Der Rechner gemäß Erfindung weist eine arithmetische Einheit auf, die in einen /n-Bit-Prozessor und einen /J-Bit-Prozessor unterteilt ist. Der m-Bit-Prozessor kann beispielsweise eine Kapazität von 16 Bits haben und damit Wörter mit 16 Bits von der Datensammelleitung aufnehmen bzw. an diese abgeben. Der Prozessor kann ferner 16 Bits an die 16 niedrigststeiligen Adern der Adressensammelleitung mit 20 Bit anlegen. Die arithmetische Einheit enthält weiterhin einen n-Bit-Prozessor, der eine Kapazität von 4 Bits besitzt und die vier niedrigststeiligen Bits eines Wortes mit 16 Bits in dem /Ji-Bit-Prozessor aufnehmen kann. Der /J-Bit-Prozessor kann außerdem 4 Bits an die 4 höchststelligen Adern der Adressensammelleitung abgeben. Die beiden Prozessoren arbeiten zusammen, um ein Wort mit 20 Bits an die Adressensammelleitung zu geben. Ein Eiiigang des /j- Bit-Prozessors ist ständig mit den Ausgangsadern für die vier niedrigststeiligen Bits des m-Bit-Prozessors verbunden. Dies gibt die Möglichkeit, die 4 niedrigststeiligen Bits jedes Wortes im /n-Bit-Prozessor ohne Verwendung irgendwelcher speziell vorgesehenen Gatter- oder Steuerschaltungen zum /j-Bit-Prozessor zu übertragen. Durch das im einzelnen noch zu beschreibende Zusammenarbeiten der beiden Prozessoren wird ein wirksames und wirtschaftliches Verfahren zur Erzeugung von Adressenwörtern mit 20 Bits aus Datenwörtern mit 16 Bits ermöglicht. Wie bereits erwähnt, ist dann auch eine Rückumwandlung möglich. Insbesondere ist die Verwendung von Gattern, Multiplexern, Steuereinrichtungen usw. nicht erforderlich, da die beiden Prozessoren keinen direkten Zugriff zu der Datensammelleitung haben.
Nachfolgend wird die Erfindung anhand eines Ausführungsbeispiels in Verbindung mit den Zeichnungen näher beschrieben. Es zeigt

Fig. 1 eine Anlage, die einen Rechner nach der Erfindung enthält,

F i g 2 den Rechner nach Fig. 1,

Fig.3, 4 und 5 weitere Einzelheiten der arithmetischen Einheit des Rechners,

F i g. 6, 7 und 8 Programmbefehle, die der Rechner ausführen kann,

Fig.9 und 10 die verschiedenen arithmetischen und logischen Funktionen, die die arithmetische Einheit AMU bei Zuführen der verschiedenen Kombinationen von Steuer- und Eingangssignalen ausführen kann.

In F i g. 1 ist schematisch eine Anlage dargestellt, die einen Rechner nach der Erfindung enthält. Die Anlage umfaßt einen Rechner 101, ein Speichersystem 102, Teilnehmerleitungsschalter 105 und einen Verbindungsleitungsschalter 106. Die Teilnehmerleitungsschalter sind mit Fernsprechapparaten 109 und der Verbindungsleitungsschalter ist mit einem Vermittlungsamt 107 verbunden. Die Teilnehmerleitungsschalter und der Verbindungsleiiungsschalter sind außerdem über individuelle Adern 114 an eine Koppelfeldsteuerung 103 angeschaltet. Die Anlage enthält außerdem eine Datensammelleitung 110, eine Adressensammelteitung 111, einen Speichersteuerbus 112 und eine F.ingangs-Ausgangssteuersammelleitung (I/O) 113.

Der Rechner 101 arbeitet unter Steuerung der im Speichersystem 102 gespeicherten Programmbefehle und Daten. Er steuert mit Unterstützung des Speicher-Systems das Zeitmultiplex-Koppelfeld 108. Dies geschieht durch Überwachung des Zustandes jedes Teilnehmerleitungs- und Verbindungsleitungsschalters und durch selektives Ändern des Zustandes verschiedener Bauteile im Koppelfeld-Steuergerät sowie in den Teilnehmerleitungs- und Verbindungsleitungsschakern. Der Koppelfeld-Steuerung werden Befehle vom Prozessor über die Datensammelleitung 110 zugeführt. Außerdem werden Abtastantworten und andere Zustandsinformationen vom Koppelfeld-Steuergerät über die Leitung 110 zurück zum Rechner übertragen. Das Koppelfeld-Steuergerät wird durch Signale auf der Sammelleitung 111 gewählt.

Zwei Teilnehmerleitungsschalter oder ein Teilnehmerleitungsschalter und ein Verbindungsleitungsschalter werden bei einem Anruf dadurch verbunden, daß die Verfügbarkeit eines freien Zeitkanals festgestellt, die beiden zu verbindenden Schaltungen dem freien Zeitkanal zugeordnet und dann die Zeitmultiplex-Schalter in den beiden Schaltungen bei jedem Auftreten des zugeordneten Zeitkanals geschlossen werden. Ein Teilnehmerleitungsschalter oder ein Verbindungsleitungsschalter wird durch Löschen seiner Zeitkanalzuordnung aus einer Gesprächsverbindung herausgenommen. Dadurch wird der Schalter deaktiviert, so daß er nicht mehr während des nachfolgenden Auftretens des Zeitkanals, dem er zugeordnet war, schließt.

Der Rechner kann selektiv Speichersteller des Speichers 102 für Lese- und Schreiboperütionen dadurch adressieren, daß er Adresseninformationen über die Sammelleitung 111 zum Speicher überträgt. Der Inhalt einer adressierten Speicherstelle wird bei Lesecperationen dem Rechner über die Sammelleitung 110 zurückgegeben. Bei Schreiboperationen werden die Informationen auf der Datensammelleitung in die durch Signale auf die Adressensammelleitung angegebene Speicherstelle eingeschrieben. Ein Signal auf der Sammelleitung 112 gibt an, ob der Speieber bei einer

Operation gelesen oder geschrieben werden soll. Der Rechner steht mit dem Koppelfeld-Steuergerät auf ähnliche Weise in Verbindung, wobei Antworten von adressierten Abschnitten der Anlage über die Sammelleitung 110 zurückgegeben werden. Die Steuersammelleitungen enthalten eine Vielzahl von getrennten Adern, von denen jede Ader für eine bestimmte Funktion benutzt wird, beispielsweise für Speicherschreib-, Speicherlese- und Speicherdurchführanzeigen. Die verschiedenen Adern der Sammelleitung 113 dienen ähnlichen Funktionen. Die Sammelleitungen 110, 111 und 113 führen außerdem zu weiteren Eingangs-Ausgangsgeräten I/O, beispielsweise Datenverbindungen und ähnlichen Elementen.

F i g. 2 zeigt die Einzelheiten eines Rechners nach der Erfindung. Es handelt sich um einen Mikroprogramm-Rechner, der eine arithmetische Einheit (AMU) 203, einen ΛΟΛί-Mikrospeicher 209, eine Mikrospeicher-Steuereinheit (MCU) 208, einen Permanentspeicher (CM) 205, einen Speicher (RM) 204 mit wahlfreiem Zugriff sowie Sendeempfänger 201 und 202 enthält. Die AMU-Emgänge M, I und K nehmen die Daten und Informationen auf, die zu bearbeiten sind. Die AMU-Ausgänge sind mit A und D bezeichnet. Der Eingang F nimmt Steuersignale auf, die die bei jeder Operation auszuführende /4A/£/-Funktion angeben.

Der Ausgang A liefert Adressenwörter mit 20 Bits über den Sendeempfänger 202 zur Adressensammelleitung 111. Die Daten am Ausgang A können außerdem über den Sendeempfänger 202 und den Weg 221 zurück zum Eingang K gegeben werden. Der Ausgang D gibt Wörter mit 16 Bits über den Sendeempfänger 201 zur DaiensammeJIeitung 110. Der Eingang M nimmt Datenwörter von der Datensammelleitung über den Sendeempfänger 201 auf. Der Eingang / empfängt Daten vom /?A/-Speicher 204, der durch gewählte Eingangssignale vom Multiplexer 206 adressiert wird. Dem Eingang K der AMU- Einheit werden die Ausgangssignale des CM-Speichers 205 zugeführt, der durch die Eingangssignale des Multiplexers 207 adressiert wird.

Der /?Ai-Speicher 204 ist ein kleiner Schreib Lese-Speicher, der dem Programmierer der Anlage 16 außerhalb der /4Mt/-Einheit gelegenen Allzweckregistern zur Verfügung steht. Die für den Zugriff zum /JM-Speicher erforderlichen Adresseninformationen können von einem der vier Eingänge des Multiplexers 206 unter Steuerung der Steueradern RSO und RSi geliefert werden.

Der CAi-Speicher 205 ist ein Festwertspeicher mit einer Kapazität von 32 Wörtern. Dieser Speicher versorgt die /4W£/-Einheit mit bestimmten Konstantwerten, die für das Mikroprogramm erforderlich sind. Eine häufig benutzte Konstante ist beispielsweise ein Wort das nur Null-Werte enthält. Die Ader KA 4 führt dem CW-Speicher ein Bit der Adresseninformation zu. Die übrigen vier Adressenbits werden von einem der vier Eingänge des Multiplexers 207 unter Steuerung der Steueradern KSQ und KSi des Multiplexers geliefert.

Die PL-Sammelleitung 225 gibt Signale an den Eingang F, um die Operation der /IMiZ-Einheit zu steuern. Die Signale geben die durchzuführenden logischen und/oder arithmetischen Funktionen an. Sie geben außerdem die Eingänge (M, I und K) der /4M7-Einheit an. die zur Zuführung der Daten zu aktivieren sind, welche bei jeder Operation benutzt werden sollen. Außerdem geben sie den Ausgang (D, A) der AMU-Einheit an, der bei jeder Operation Ausgangsinformationen liefern soll. Die Signale auf der PL-Sammelleitung 225 kommen vom Mikrospeicher 209, der von der A/CL/-Einheit 208 addressiert wird.

Die Informationen am ZJ-Ausgang der AMU-E'mhek können über den Sendeempfänger 201 zur Datensammelleitung 110 gegeben werden. Außerdem können sie über die /^Sammelleitung 214 zur A/CiZ-Einheit 208 sowie über einen Inverter 220 zur /£*-Sammelleitung 215 übertragen werden. Die Informationen auf der

ίο /D-Sammelleitung können in den ÄM-Speicher an einer Adresse eingeschrieben werden, die durch Eingangsinformationen des Multiplexers 206 definiert wird. Zu anderen Zeiten können die Informationen auf der /Z>Sammelleitung 215 als Adresseninformationen für

is die Multiplexer 206 und 207 benutzt werden.

Die aus dem Mikrospeicher 209 gelesenen und über das Register 210 der PL-Sammelleitung 225 zugeführten Informationen werden dem Eingang F der AMU-Emheit zugeführt, um die von dieser Einheit durchzuführende Funktion anzugeben, dem logischen Steuerelement 226 zugeführt, um dieses Element zu veranlassen, Gattersignale zu erzeugen und an seine Ausgangsadern anzulegen, und werden den unteren Eingängen der Multiplexer 206 und 207 zugeführt, um Adresseneingangsinformationen für die Speicher RM und CM bei bestimmten Informationen zu liefern. Das Steuerelement 226 weist Schaltungen auf, die die Ausgangssignale des Mikrospeichers 209 auf der PL-Sammelleitung aufnehmen und decodieren, um Gatter-, Synchron- und weitere Signale zu erzeugen, die für die Steuerung des Rechners sowie die Steuerung weiterer Bauteile der Anlage erforderlich sind.

Die Adresseninformationen des Mikrospeichers 209 können durch die MCU-Einheh 208 von der Sammelleitung 214 aufgenommen werden, können der MCU-Einheit durch die A//?S-Einheit 216 zugeführt werden oder können durch Informationen bestimmt sein, die aus einem bestimmten Feld des Mikrospeichers gelesen und über den Weg 219 zum AC-Emgang der MCi/-Einheit geführt werden. Die von der MCU-Einheit aufgenommene Adresseninformation auf der Sammelleitung 214 weist einen Programm-Operationscode auf und kann jedes Wort im Mikrospeicher adressieren. Das MRS-Register 216 wird zur Speicherung einer Mikrounterprogramm-Rückkehradresseninformation benutzt, die am Ende eines MikroUnterprogramms die Mikrosteuereinheit 208 auf die richtige Rückkehradresse zurückstellt. Die AC-Eingangsanschlußinformation wird normalerweise verwendet, um die A/C£/-Einheit von Wort zu Wort eines MikroUnterprogramms weiterzuschalten. Der Rechner läßt sich besser anhand der Beschreibung einiger typischer Operationen verstehen, die er durchführen kann. Fig.6 stellt einen Befehl dar, mit dem der Inhalt eines Wortes R 2 des ÄM-Speichers 204 zum Inhalt des Wortes R 1 addiert und das Ergebnis in R1 gespeichert wird. R1 und R 2 sind nicht das erste und zweite Wort des ΛΛί-Speichers. Sie sind diejenigen Wörter, deren Adresse durch den Inhalt der Felder R1 und R 2 des Befehls angegeben wird. Das Feld R 2 umfaßt die Bits 0 bis 3 und das Feld R1 die Bits 4 bis 7. Der Operationscode für diesen Befehl lautet 03 und befindet sich in den Bits 8 bis 14 des Feldes. Die Funktion des Bits BA ist für das Verständnis der Erfindung nicht wichtig.

Der Befehl gemäß Fig.6 kommt vom Speichersystem 102 über die Datensammelleitung 110 und den Sendeempfänger 201. Er wird über den Weg 223 dem Eingang M der >4Mi/-Einheit zugeführt und nachfol-

gend innerhalb der AMU-Emheh zu deren Ausgang D übertragen. Von dort werden die Bits 8 bis 15 des Befehls über die O-Sammelleitung 214 zum Eingang 231 der MCU-Einheh 208 zugeführt. Alle Bits des Befehls werden über den Inverter 220 übertragen und an die /D-Sammeileitung 215 gegeben. Die am weitesten rechts stehenden Bits sind die Felder R1 und R 2, die in die Ri- und Λ2-Register 211 und 212 eingegeben werden, welche mit den beiden oberen Eingängen des Multiplexers 206 verbunden sind.

Die Operationscodebits (binär 03), die jetzt an die MCU-Einheh 208 angelegt sind, geben die Adresse des ersten Wortes des MikroUnterprogramms im Mikrospeicher 209 an, das zur Steuerung des Rechners zwecks Ausführung des Befehls gemäß Fig.6 zu benutzen ist. Der Mikrospeicher 209 liest jeweils einzeln jeden adressierten Mikrobefehl aus und gibt Signale an die £/D-Sammelleitung 219, das Register 210 und die PL-Sammelleitung 225, um die AMU-Emheh zu veranlassen, den Befehl auszuführen. Die durch die /'/.-Sammelleitung dem Eingang F zugeführten Signale geben die Operation der AMU-Emheh an. Die von der PL-Sammelleitung der Steuerlogik 226 zugeführten Signale erzeugen Gatter- und Synchronsigngle. Die Signale des PL-Bus steuern außerdem die Adern RSO und RSt des Multiplexers 206, derart, daß die jeweils richtigen Eingangssignale des Multiplexers den RM-Speicher 204 adressieren.

Der ÄM-Speicher 204 wird zu Anfang durch die Bits des R 1-Feldes adressiert, die sich dann im R 1-Register 211 befinden. Das durch die Äl-Bits adressierte Wort wird aus dem ÄM-Speicher gelesen, zum /-Eingang geführt und zeitweilig in der AMU-Emheh gespeichert.

Die MCU-Einheh 208 läuft weiter und liest das nächste Wort des MikroUnterprogramms zur Steuerung der nächsten Mikrofunktion aus. Der /?M-Speicher wird jetzt mit dem Inhalt des R 2-Registers 212 adressiert, nämlich den Bits des R 2-Feldes. Diese Bits bewirken, daß das adressierte Wort im ΛΛί-Speicher ausgelesen, an den /-Eingang angelegt und von der /4M£/-Einheit gespeichert wird. Die MCLZ-Einheit veranlaßt als nächstes den ÄOAi-Mikrospeicher 209, ein Mikrowort auszulesen, das bewirkt, daß die AAi£/-Einheit die im Augenblick in ihr gespeicherten Wörter R1 und R 2 addiert und die Summe an den Ausgang D gibt. Diese Operation wird teilweise durch die an den Eingang F angelegten Signale gesteuert. Die Summe der Wörter R 1 und R 2 wird unter Steuerung des Schreibsignals über den Inverter 220 und den Bus 215 in die Speicherstelle R1 des ÄM-Speichers geschrieben. Während dieser Schreiboperation liefert das R 1-Register 211 die Adresseninformation an den /?M-Speicher, da der Befehl gemäß F i g. 7 angibt, daß das Ergebnis der Operation in der Speicherstelle R1 des /?M-Speichers aufgenommen werden soll.

Ein weiterer Befehl, den der Rechner ausführen kann, ist in Fig.7 dargestellt. Es wird ein angegebener Binärwert / zum Inhalt des Wortes Ri (Ri ist ein Programmregister) im ΛΛί-Speicher addiert und das Ergebnis in das Wort R 1 eingegeben. Diese Operation erfordert zwei Befehlswörter. Das erste Wort wird von der AMU-Einheh 203 aufgenommen und von ihrem Eingang Mihrem Ausgang D zugeführt. Die Bits 8 bis 15 sind der Operationscode und werden an die MCU-Emheit 208 gegeben. Die Bits 4 bis 7 des Feldes R 1 werden in das R 1-Register 211 eingegeben. Nachfolgend wird die /?1-Information dem ÄAi-Speicher als Adresseninformation zugeführt, die diejenige Wcrtsteüe im /W-Speicher angibt, welche zu bearbeiten ist. Die Operationscodefeldbits 07 stellen den Mikrospeicher 209 auf die Anfangsadresse des diesem Befehl zugeordneten MikroUnterprogramms ein. Das Unterprogramm wird Wort für Wort aus dem Mikrospeicher gelesen und bewirkt zu Anfang, daß das Wort R1 des ÄM-Speichers ausgelesen, an den /-Eingang der AMU-Einheit 203 angelegt und in der AMU-Einheh gespeichert wird. Als nächstes wird der Wert / am A/-Eingang als zweites Wort des Befehls gemäß F i g. 7 aufgenommen. Das zweite Wort stellt insgesamt die Binärzahl dar, die zu dem in der /WiZ-Einheit gespeicherten Wort R 1 zu addieren ist.

Das MikroUnterprogramm veranlaßt die AMU-Ein heh, das Datenwort /zum Wort Ri zu addieren und die Summe dieser beiden Wörter an den Ausgang D der AMU-Einheh anzulegen. Von dort wird das die Summe darstellende Wort über den Inverter 220 und die /ZJ-Sammelleitung zum /?A/-Speicher gegeben und dort unter Steuerung eines Signals am Schreibeingang sowie unter Steuerung von vom R 1-Register zugeführten Adresseninformation in die Speicherstelle R1 eingeschrieben.

F i g. 8 zeigt einen Zweiwortbefehl derjenigen Art, mit der sich die Erfindung befaßt. Er veranlaßt den Rechner, ein Adressenwort mit 20 Bits auf den Adressenbus 111 zu geben, das durch die Information in zwei Datenwörtern mit 16 Bits angegeben wird. Unter Bezugnahme auf F i g. 8 wird diese Operation wie folgt durchgeführt. Der Rechner nimmt das erste (oberste) Wort des Befehls auf, in welchem die Bits 0 bis 3 die vier höchststelligen Bits (MSB) des zu bildenden Adressenwortes bilden, speichert diese Bits, nimmt das zweite Wort des Befehls auf, welches die 16 niedrigststelligen Bits (LSB) des zu bildenden Adressenworts mit 20 Bits enthält, und gibt dünn gleichzeitig die 4 höchststelligen Bits und die 16 niedrigststelligen Bits über den Ausgangsanschluß A und die Adressen-Sendeempfänger 202 zur Adressensammelleitung 111. Die Art und Weise, wie die AMU-Einhzh 203 die Adressenwortumwandlung von 16 auf 20 Bits durchführt, läßt sich am besten unter Bezugnahme auf F i g. 3 beschreiben.

Die /4ML/-Einheit 203 in F i g. 3 weist funktionell zwei getrennte Prozessoren als Einheiten AMUA und AMUB auf. Der /n-Bit-Prozessor AMUA ist das Bauteil 203/4 und besitzt eine Kapazität von 16 Bits (Bits 0 bis 15). Der n-Bit-Prozessor AMUB'isi das Bauteil 203ßund hat eine Kapazität von 4 Bits. (Bits 16 bis 19). Die AA/t//l-Einheit hat über ihren Ausgang D Zugang zur Datensammelleitung 110, um Wörter mit 16 Bits an die Sammelleitung zu geben. Der Eingang M der AMUA-Einheit nimmt Wörter mit 16 Bits von diesen Bus auf. Die Bits 0 bis 3 vorn Ausgang D der /UWi/A-Einheit werden außerdem über den Weg 214ß zum Eingang M der AMUB-Einheh gegeben.

Der Ausgang D der AMUB-Einheh kann mit dem Anschluß 303 und von dort dem Eingang / der AMUA-Jnreh 203/4 verbunden werden. Alternativ kann er uoer den Inverter 220Ä mit dem ÄM-Speicher 204 verbunden werden, und zwar unter Steuerung der Adressierschaltung dieses Speichers, die in Fig.2 gezeigt ist. Der Ausgang A der beiden Einheiten AMUA und AMUB ist über den Weg 222 mit der Adressensammelleitung 111 verbunden. Die am weitesten rechts stehenden 16 Bits jedes von der /4Mi/-Einheit erzeugten Adressenwortes werden von der AMU-Emheit geliefert.

Die am weitesten links stehenden vier Bits liefert die

230 213/344

ίο

AMUB-Einheh. Der Eingang Fder beiden Prozessoren ist mit der PL-Sammelleitung verbunden. Der Eingang K liegt am Ausgang des CM-Speichers. Der Eingang / ist mit dem Ausgang des /?/V/-Speichers verbunden.

Nachfolgend wird beschrieben, wie die Schaltung gemäß Fig.3 die beiden Befehlswörter mit 16 Bits gemäß F i g. 8 aufnimmt und ein Adressenwort mit 20 Bits bildet. Das erste Wort (oberste Wort) in F i g. 8 wird von der Datensammelleitung 110 aufgenommen, dem Eingang M der /4A/iX4-Einheit zugeführt und dort gespeichert. Die Operationscodebits (8 bis 14) des Wortes werden vom Anschluß D der /4Mi/4-Einheit über den Weg 214 zur AiCiZ-Einheit 208 gegeben, um diese und den Mikrospeicher 209 auf das erste Wori des diesem Befehl zugeordneten MikroUnterprogramms einzustellen. Dieser Operationscode gibt im wesentlichen an, daß das von der Sammelleitung 110 aufgenommene Wort das erste Wort eines Zweiwortbefehls ist, der zur Bildung eines Adressenwortes mit 20 Bits ankommt, daß die am weitesten rechts stehenden 4 Bits des ersten Wortes die 4 höchststelligen Bits sind, und daß die 16 Bits des zweiten Wortes die 16 niedrigststelligen Bits des zu bildenden Adressenwortes sind.

Die AMUA-Emheu speichert die Bits 0 bis 3 des ersten Wortes kurzzeitig in einem ihrer internen Register. Bei der nächsten Operation werden die Bits 0 bis 3 des ersten Wortes von der AMUA-Einheh zur AMUB-Einheh übertragen und gleichzeitig wird das zweite Befehlswort mit 16 Bits am Eingang M der AMUA-Einheh von der Datensammelleitung aufgenommen. Der Weg, über den die Bits 0 bis 3 des ersten Wortes zur AMUB-Einheh übertragen werden, enthält den Ausgang £>der AMUA-Einheit,den Weg 214/1, den Anschluß 301 und den Weg 2t4B zum Eingang M der ΛΜί/Ä-Einheit. Jede 4M£/-Einheit speichert die Bits, die sie aufnimmt, so daß am Ende dieser Operation die AMUB-Einheh die 4 höchststelligen Bits (16 bis 19) des zu erzeugenden Adressenwortes und die AMUA-Emheit die 16 niedrigststelligen Bits (0 bis 15) enthält.

Die nächste vom Rechner durchgeführte Operation hängt vom Operationscode ab. Der Operationscode kann beispielsweise angeben, daß das neu gebildete Adressenwort mit 20 Bits unmittelbar über die Adressen 111 zum Speichersystem 102 zu geber, ist. in diesem Fall werden die Adressenbits in jedem /W£/-Abschnitt vom Ausgang A jedes Abschnittes sowie über den Weg 222 als Wort mit 20 Bits zur Adressensammelleitung 111 gegeben. Alternativ kann der Operationscode angeben, daß gewisse logische oder arithmetische Operationen mit dem erzeugten Adressenwort durchzuführen sind, bevor es auf die die Adressensammelleitung gegeben wird. Als weitere Alternative kann der Operationscode angeben, daß das gebildete Adressenwort zeitweilig im ÄM-Speicher 204 zu speichern ist.

Nachfolgend wird beschrieben, wie die Schaltung gemäß Fig.3 Adressenwörter mit 20 Bits zurück in Datenwörter mit 16 Bits umwandeln kann. Es wird angenommen, daß das umzuwandelnde Adressenwort mit 20 Bits im Augenblick in den Einheiten AMLJA und AMUB gespeichert ist. Die 4 Adressenbits (16 bis 19) in der Einheit AMUB sind die 4 niedrigsstelligen Bits (0 bis 3) des ersten zu bildenden Datenwortes mit 16 Bits. Die 16 Bits (0 bis 15) in der Einheit AMUA stellen das vollständige zweite Datenwort mit 16 Bits dar, das zu erzeugen ist Beide zu bildende Datenwörter mit 16 Bits werden über die Datensammelieitung 110 dem Speichersystem 102 zugeführt und dort unter Steuerung von Adresseninformationen in entsprechende Speicherstellen geschrieben, die der Rechner an die Adressensammelleitung 111 anlegt.

Die Operation läuft an, wenn Signale am Eingang F beider AA/t/-Einheiten ankommen und bewirken, daß die 4 Bits in der AMUB-Emheh an deren Ausgang D auftreten und von dort über den Weg 302 und den Anschluß 303 zum Eingang /der AMUA-Emheh geführt werden. Jede .4A/i/-Einheit enthält eine Vielzahl von Registern, deren Bit-Kapazität jeweils der seiner AMU-Einheh entspricht. Die 4 Bits, die am Eingang / der ΑΛ/ί/Λ-Einheit ankommen, werden in die 4 niedrigststelligen Bitpositionen eines ersten Registers mit 16 Bits in der AMUA-E'mheh eingegeben. Der Inhalt der 12 höchststelligen Bitpositionen dieses Registers ist in Verbindung mit de vorliegenden Erfindung ohne Bedeutung. Die 16 niedrigststelligen Bits des Adressenwortes mit 20 Bits bleiben in einem zweiten Register mit 16 Bits in der AMUA-Einheh gespeichert. Als nächstes veranlassen die Steuersignale am Eingang F das erste Register mit 16 Bits der AMUA-Einheh, seinen Inhalt einschließlich der 4 von der /4M7£-Einheit übertragenen Bits zum Ausgang D der AMUA-Einheh zu geben. Dieses Wort wird über die Datensammelleitung zum Speichersystem übertragen und dort in eine entsprechende Adressenstelle unter Steuerung der Adresseninformation auf der Sammelleitung 111 eingeschrieben. Als nächstes wird das Wort mit 16 Bits, das die 16 niedrigststelligen Bits der Adresse mit 20 Bit darstellt, aus dem zweiten Register der ΑΛ/ί/A-Einheit gelesen und über den Ausgang D und die Datensammelieitung 110 zum Speichersystem übertragen, wo es in eine andere Speicherstelle unter Steuerung der neuen Adresseninformation auf der Sammelleitung Ul eingeschrieben wird.

Als weitere Alternative kann ein Adressenwort mit 20 Bits in den beiden AAiLAEinheiten zur zeitweiligen Speicherung in den ΛΛί-Speicher 204 eingegeben werden. Diese Operation wird durch Anlegen der Adressenwortbits am Ausgang Djeder AMU-Emhe\t an die Inverter 220,4. und 220B durchgeführt. Der Inverter 220/4 nimmt die 16 niedrigststelligen Adressenbits aus der AMUA-Einheh auf. Der Inverter 2205 empfängt die 4 höchststelligen Adressenbits von der AMUB-Einheh.

Die inverter 220Λ und 2205 invertieren die Bits und geben sie über die /D-Sammelleitung 215 zum ÄM-Speicher 204, wo sie als Adressenwort mit 20 Bits in derjenigen Speicherstelle gespeichert werden, die durch das Ausgangssignal des Multiplexers 206 (F'g. 2)

so angegeben wird. Das gespeicherte Adressenwort kann nachfolgend verwendet werden, indem es aus dem ΑΛί-Speicher gelesen und an den /-Eingang beider AMU-Einheiten angelegt wird.

Fig. 4 zeig ι weitere Einzelheiten dafür, wie die y4A/£/-Einheit 203 Adressenwörter mit 20 Bits aufgrund von Datenwörtern mit 16 Bits und umgekehrt erzeugt. Gemäß Fig.4 weist die AMUA-E\nhe\i 203Λ zwei getrennte Abschnitte AMUA1 und AMUA 2 auf (nachfolgend A 1 und A 2 genannt). Der Abschnitt A 1 ist den Bits 0 bis 3 und der Abschnitt A 2 den Bits 4 bis 15 zugeordnet. Die ΛΛ/t/ß-Einheit ist die gleiche wie in Fig.3 und ist den Bits 16 bis 19 zugeordnet. Die Abschnitte A 1 und A 2 werden sowohl für Datenwörter als auch für Adressenwörter benutzt. Die AMUB-Einheit wird nur für Adressenwörter verwendet.

Der Eingang M der Abschnitte A 1 und A 2 nimmt zusammen die Bits 0 bis 15 der dem Rechner von der Datensammelieitung 110 zugeführten Datenwörter mit

16 Bits auf. Der Ausgang D der Abschnitte A 1 bis A 2 gibt Datenwörter mit 16 Bits an die Daten-Sendeempfänger 201 und dann an die Datensammelleitung 110. Der Ausgang D des Abschnittes A 1 mit 4 Bits führt außerdem direkt zum Eingang M der AMt/5-Einheit. Dieser Weg mit 4 Bits ist derjenige Weg, über den die 4 niedrigststelligen Bits eines Datenwortes vom Abschnitt A 1 zur ΛΛ/t/ß-Einheit übertragen werden können. Die Schaltung gemäß F i g. 4 schafft die Möglichkeit, daß die Abschnitte A 1 und A 2 ein Datenwort mit 16 Bits bei einer ersten Operation aufnehmen und speichern und dann bei einer nachfolgenden Operation ein zweites Wort mit 16 Bits aufnehmen und speichern sowie gleichzeitig die Bits 0 bis 3 des ersten Wortes vom Abschnitt A 1 zur AMUB-Einheit übertragen können. Am Ende der zweiten Operation enthalten die drei AM£/-Einheiten zusammen ein Adressenwort mit 20 Bits, das unmittelbar zur Adressensammelleitung 111 geführt oder in abgeänderter oder unveränderter Form zum /?M-Speicher 204 übertragen werden kann. Im !letztgenannten Fall werden die in jeder AM£/-Einheit gespeicherten Bits vom Ausgang D über einen Inverter 220 zum Eingang des jeweiligen Abschnittes dss ÄM-Speichers 204 geführt, der das Wort in der durch die Adresseneinnchtungen gemäß F i g. 2 angegebenen 'Speicherstelle speichert.

Fig.4 zeigt außerdem im einzelnen, wie die Bits 16 bis 19 der AMt/B-Einheit zum AMi/-Abschnitt A 1 geführt werden können. Diese Operation wird benutzt, jwenn der Rechner Adrtssenwörter mit 20 Bits zurück in zwei Datenwörter mit 16 Bits umwandelt Das erste zu bildende Datenwort enthält die Bits 16 bis 19 der AMUB-Einheit als seine 4 niedrigststelligen Bits und Leer-Bits in seinen Bitpositionen 4 bis 15. Das zweite zu 'bildende Datenwort enthält die Bits 0 bis 15, die sich bereits in den Abschnitten A 1 und A 2 befinden.

Die Operation beginnt, wenn die 4 Bits in der ΑΛ/ί/5-Einheit vom Ausgang D über den Weg 2145 zum Bauteil 401 geführt werden. Zum rechten Eingang des Bauteils 401 und zum Eingang C£des ÄM-Speichers führt eine Ader IGB. Das Potential dieser Ader bestimmt, welche Schaltung Eingangssignale an den Eingang / des Abschnittes A t anlegt. Ein Signal L auf der Ader aktiviert das Bauteil 401, so daß der AAi£/-Abschniii Λ 1 die 4 Bits von der A/wc/S-Einheit erhält. Ein Signal H auf dieser Ader veranlaßt den ÄM-Speicher 204/41, sein Ausgangssignal an den .Eingang / zu geben. Im vorliegenden Fall ist die Ader IGB auf L, so daß die 4 Bits von der AMUB- Einheit über das Bauteil 401 zum Eingang / des Abschnittes A 1 geführt werden.

Die 4 Bits von der AMt/5-Einheit werden in den 4 niedrigststelligen Bitpositionen eines ersten Registers im Abschnitt A 1 aufgenommen und dort gespeichert. Gleichzeitig bleiben die Bits 0 bis 15 der Adresseninformaiion, die sich bereits in den Abschnitten A 1 und A 2 befindet, in einem zweiten Register dieser Abschnitte gespeichert. Der Inhalt des ersten Registers der Abschnitte A 1 und A 2 wird ausgelesen und vom Ausgang D über die Datensammelleitung 110 dem Speichersystem 102 zugeführt. Die 4 jetzt vom Abschnitt A 1 gelieferten Bits sind die 4 von der AA/£/ß-Einheit übertragenen Bits. Der Abschnitt A 2 liefert bei dieser Operation Leer-Bits. Als nächstes werden die im zweiten Register in den Abschnitten Λ 1 und A 2 gespeicherten 16 Bits vom Ausgang Düber die Datensammelleitung zum Speichersystem übertragen und dort in getrennte Wortstellen eingeschrieben. Am Ende dieser beiden Operationen haben die beiden in das Speichersystem eingeschriebenen Wörter das Format des in F i g. 8 dargestellten Befehle, mit der Ausnahme, daß die Bits 4 bis 15 des ersten Wortes Leer-Bits und keine Operalionscodebits sind.

F i g. 5 zeigt weitere Einzelheiten der AMU-Emheit 203. Die AMU-Einhe'it enthalt mehrere integrierte Prozessorschaltungen. Jede integrierte Schaltung (IC) beinhaltet alle Schaltungen, die zur Darstellung eines Zweibit-Abschnittes der AMU-Elnheit 203 erforderlich sind. Eine AA/£/-Einheit einer gegebenen Bitkapazität kann durch Zusammenschaltung einer Anordnung von N/2 solcher ICs gebildet werden. Rs entsteht dann eine AMU-Einheh mit den folgenden Möglichkeilen:

1. Arithmetik zur Zweier-Komplementbildung;

2. logische UND, ODER, NICHT und exklusiv ODER-Funktior.en,

3. Inkrementieren und Dekremeiitieren;

4. Schieben nach links oder rechts;

5. Bit-Prüfen und Null-Anzeige;

6. Erzeugung eines erwarteten Übertrags und

7. Mehrfach-Daten- und Adressensammelleitungsoperation.

In Fig.5 sind die Indices an den Eingangs- und Ausgangsleitungen als 0 und 1 angegeben, da jedes IC eine Kapazität von zwei Bits besitzt.

Jedes AMU-IC weist einen Arithmetik-Logik-Abschnitt (AlS) 501 zusammen mit Multiplexern 502 und 503 zur Zuführung von Daten zum A/S-Abschnilt 501 aus verschiedenen Quellen auf. Diese Quellen sind die Eingänge M₁ /und K, die Zwischenregister 504 und das Register AC. Die an die Eingänge FO bis FS angelegten Steuersignale bestimmen, welche Eingänge oder internen Bauelemente der AMU-Emhzit bei jeder Operation Eingangssignale an den ALS-Abschnitt liefern sollen. Die Ausgangssignale des ALS-Abschnittes können wahlweise an das Speicheradressenregister 505, das AC-Register 506 oder die Zwischenregister 504 gegeben werden. Der Ausgang des MAR- Register 505 führt zum Ausgangspuffer 507 und dann zum Ausgang A. Die Ausgangssignale des AC-Registers 506 können entweder zum Ausgangspuffer 508 zwecks Übertragung an die DaiensammeHeitung oder an den Eingang der Multiplexer 502 und 503 zur nachfolgenden Verwendung durch den ALS-Abschnitt gegeben werden. Der Mikrofunktionsdecoder 509 nimmt die Signale FO bis F6 auf und bestimmt die Funktion, die der ALS-Abschnitt bei jeder Operation ausführen soll.

Die Multiplexer 502 und 503 wählen die Eingangssignale für den ALS-Abschnitt, die durch die Signale an den Eingängen Fangegeben werden. Zu den Eingängen des Multiplexers 502 zählen die Λί-Sammelleitung, die Zwischenregister 504 und der Ausgang des AC-Registers 506. Der Multiplexer 503 wählt entweder die /-Sammelleitung, den AC-Registerausgang oder die /C-Sammelleitung für die Eingangssignale. Die gewählten Eingangssignale des Multiplexers 503 werden in jedem Fall durch eine logische UND-Funktion mit den Daten auf der /C-Sammelieitung verknüplt, um eine flexible Maskier- und Bit-Prüfmöglichkeit zu schaffen.

Der ALS-Abschnitt kann eine Vielzahl von arithmetischen und logischen Operationen ausführen. Das Ergebnis einer ALS-Operation kann im ylC-Register oder in einem der Zwischenregister gespeichert werden. Zur Verwendung bei Rechtsschiebeoperationen stehen getrennte Linkseingangs- und Rechtsausgangsadern LI

und RO zur Verfugung. Übertragseingangs- und Übertragsausgangsleitungen Ci und CO sind für eine normale Übertragsweitergabe zwischen AMU-Elementen vorgesehen. Die Leitungen X und Y führen die üblichen Vorhersage-Übertragsfunktionen aus und stehen für eine volle Übertragsvoraussage über jede Wortlänge zur Verfugung.

Die Möglichkeit, mit der Al-Sammelleitung Eingangssignale des ALS-Abschnittes zu maskieren, erhöht die Vieheitigkeit der AMiZ-Einheit beträchtlich. Während nicht-arithmetischer Operationen, bei denen eine Übertragsweiterleitung keine Bedeutung hat, werden die Übertragsschaltungen zur Durchführung einer wortweisen inklusiv-ODER-Funktion der Bits, maskiert durch die K-Sammelleitung, von dem durch den Funktionsdecoder der gewählten Register oder der Sammelleitung benutzt. Die AA/LZ-Einheit ermöglicht also eine flexible Bit-Prüfung. Die K-Sammelleitung wird außerdem bei arithmetischen Operationen zur

■ Maskierung von Teilen des bearbeiteten Feldes ■: verwendet. Eine zusätzliche Funktion der /(-Sammelleitung besteht darin. Konstanten vom CAf-Speicher 205 zur AM£/-Einheit zu führen.

Während jedes Mikrozyklus des Rechners wird ein Mikrofunktionssignal an die Adern der F-Sammelleitung angelegt. Die F-Signale werden decodiert, die Operanden durch die A- und ß-Multiplexer gewählt und die angegebene Operation wird von dem ALS-Abschnitt durchgeführt. Das Ergebnis der ALS-Operation wird entweder im AC-Register abgelegt oder in das gewählte Zwischenregister geschrieben. Außerdem . geben bestimmte Operationen die Möglichkeit, in .,, Beziehung stehende Adressendaten im AfA/?-Register ';' 505 abzulegen.

Die an die F-Sammelleitung angelegten Signale werden unterteilt in Funktionsgruppensignale (F-Gruppe) und Registergruppensignale fÄ-Gruppe). Die ι. F-Gruppe wird durch die drei Bits F 4 bis F6

.'' angegeben. Die /?-Gruppe wird durch die vier Bits FO bis F3 angegeben. Die F-Gruppen-Bits (4 bis 6) geben

■· 'eine von acht (0 bis 7) verschiedenen Funktionen an, die

■ die AMU-E\nheh bei einer Operation ausführen soll. . Jede F-Gruppe ist wiederum in drei /?-(Register)Grup-

''·' pen (0 bis 2 unterteilt. Die Ä-Gruppen-Bits (0 bis 3) , geben die AA/£/-Register an, die an der durch die ', F-Gruppen-Bits (4 bis 6) angegenen Operation beteiligt -„<?in sollen.

Die Ä-Gruppe 1 enthält die Register RO bis R 9, T und AC, die alle durch das Symbol Rn bezeichnet sind. Die Ä-Gruppen 2 und 3 enthalten nur Register Γ und AC. Das F-Gruppen- und Ä-Gruppen-Bitformat ist im einzelnen in den F i g. 9 und 10 dargestellt.

Nachfolgend wird im einzelnen beschrieben, wie der Rechner Datenwörter mit 16 Bits in Adressenwörter mit 20 Bits umwandelt und umgekehrt. Die oben beschriebe-.' nen Operationen geben an, wie ein Zweiwortbefehl gemäß F i g. 8 empfangen wird, wie die Adressenbiis in dem Zweiwortbefehl in ein Adressenwort mit 20 Bits umgewandelt werden, das die Anfangsadresse eines • Unterprogramms definiert, auf das der Rechner ' abzweigen soll, wie diese Adresse mit 20 Bits zum Speichersystem 102 übertragen wird, um das erste Wort des angegebenen Unterprogramms zu lesen, und wie die Adresse, die sich im Programmzähler des Recnners bei Empfang des Zweiwortbefehls btifindet, in zwei Daten Wörter mit 16 Bits umgewandelt und für eine zeitweilige Speicherung zum Speichersystem 102 übertragen wird.

Die Beschreibung beginnt mit den folgenden Annahmen:

1. Der Prozessor hat das erste Wort eines Befehls der in F i g. 8 gezeigten Art aufgenommen und in die -4AiL/-Einheit 203 eingegeben;

2. das AC-Register 506 in F i g. 5 enthält das erste (obere) Wort des Befehls;

3. das Speicheradressenregister (MAR) 505 enthält ίο die Adresse des nächsten Wortes des Zweiwortbefehls, und

4. der Programmzähler ist das Register RO der Zwischenregister 504 und dieses Register RO enthält die nächste Adresse, die der im Augenblick im ΛίΑΑ-Register 505 gespeicherten Adresse folgt. Diese nächste Adresse wird mit MAR + 1 bezeichnet. Sie wird anschließend die Rückkehradresse genannt.

Es ist bereits erwähnt worden, daß die bei jeder Operation durchgeführte AM£/-Funktion durch Signale gesteuert wird, welche die PL-Sammelleitung an die Eingänge FO bis F6 anlegt. Die Eingänge FO bis F3 nehmen die Signale auf, die das bei jeder Operation beteiligte, spezielle. Zwischenregister 504 (R 0 bis R 9, T) oder das AC-Register 506 angeben. Die an die Eingänge F4 bis F6 angelegten Signale geben die logische und/oder arithmetische Funktion an, die die AMU-Emheit ausführen soll.

Fig.9 und 10 zeigen zusammen die Funktionen, die aufgrund der verschiedenen, an die F-Adern angelegten Kombinationen von Signalen ausgeführt werden können. In Fig. 10 sind die Funktionen in acht Gruppen 0 bis 7 unterteilt, die je durch die binären Eingangssignale auf den Adern F4 bis F6 bezeichnet werden. Demgemäß gibt eine binäre 0 (000) die Funktionsgruppe 0 an und eine binäre 7 (111) die Funktionsgruppe 7. Jede Funktionsgruppe in Fig. 10 enthält drei /?-Gruppen (1, 11,111). Die Bezeichnung der Ä-Gruppe wird durch die an die Adern FO bis F3 angelegten Signale gesteuert.

Jede Ä-Gruppe innerhalb einer F-Gruppe gibt eine unterschiedliche AM£/-Operation oder Kombination von Operationen an.

Für ein Verständnis jeder von der AAiLZ-Einheit ausgeführten Mikrofunktion ist es erforderlich, daß die an die F-Adern angelegten Signale, die an die AM£/-Einheit aus dem CW-Speicher 205 angelegten K-Eingangssignale und der Binärwert des C/-Eingangs angegeben werden. Dieses letztgenannte Signal ist der

Übertragseingang der integrierten Schaltung für die Ordnung Null der AMU-E'mhe'n. Diese Informationsteile sind in den nachfolgenden Absätzen für jede Operation angegeben.

Es wurde bereits gesagt, daß der augenblickliche Zustand der AMU-Einhek derart ist, daß das AC-Register 506 das erste V/ort des empfangenen Zweiwortbefehls gemäß F i g. 8 speichert, daß das MAi?-Register die Adresse des zweiten Wortes des Befehls gemäß F i g. 8 beinhaltet, und daß das Zwischenregister RO (der Programmzähler) eine Adresse MAR + 1 speichert, die die nächste Adresse nach der augenblicklich im MA/?-Register gespeicherten Adresse ist. Das erste Wort des Befehls im AC-Register wird zum Ausgang D der AMU-Einheh geführt. Die am weitesten links stehenden acht Bits dieses Wortes sind das Bit BA zuzüglich des Operationscode, und diese acht Bits werden über die Z?-Sammelleitung 214 zum Eingang 231 der MCi/Einheit 208 geführt. Draufhin gibt die

jV/CL/-Einheit Adressensteuersignale über den Weg 217 zum Mikrospeicher 209. Der MikroSpeicher liest daraufhin das an der adressierten Speicherstelle gespeicherte Mikrowort aus und gibt es an die i/D-Sammelleitung 219. Diese Information wird im Durchlauf register 210 gespeichert. Von dort wird sie zur PL-Sammelleitung 225 gegeben, der zum F-Eingang der /4Ai£/-Einheit sowie zur Steuerlogik 226 führt. Außerdem erstreckt sich die PL-Sammelleitung zu den EM/7"-Eingängen 0 bis 3 der Multiplexer 206 und 207.

Der ÄM-Speicher 204 und der CM-Speicher 205 werden durch Signale auf den EMIT-Adern 0 bis 3 adressiert und lesen den Inhalt der adressierten Speicherstellen je nach Bedarf an den /- und /(-Eingang der AM(.'-Einheit aus. Der CM-Speicher und der /C-Eingang werden bei jeder /4M£/-Operation benutzt. Der /?M-Speicher wird nur bei gewählten Operationen verwendet. Viele der /4ML/-Operationen erfordern eine 1 oder eine 0 als Übertragseingangssignal (Cl). Das /C-Signal wird vom Ausgang der Steuerlogik 226 unter : Steuerung von Signalen auf der PL-Sammelleitung !zugeführt. Der Wert des C/-Signals wird für jede der nachfolgend beschriebenen /WtZ-Operationen angegeben.

Schritt 1

Beim Empfang des ersten 16-Bit-Wortes des Zweiwortbefehls gemäß Fig.8 werden die am weitesten links stehenden achts Bits zur AfC£/-Einheit 208 geführt, welche den Mikrospeicher 209 über den Weg 217 adressieren und veranlassen, das Mikrowort in der adressierten Speicherstelle auszulesen. Das CZ-Signal ist zu diesem Zeitpunkt eine 1, die /£-Eingangss'ignale vom CAf-Speicher sind alle 1-Werte und die an die Adern FO bis F6 angelegten Signale sind 010,0100. Gemäß F i g. 9 geben die Bits 010 (binär 2) die Funktionsgruppe (F) 2 an. Die Bits 0100 geben das Register R 4 der Registergruppe (R) 1 an. Gemäß F i g. 9 bedeuten eine •F-Gruppe 2 und eine Λ-Gruppe 1 (Rn jetzt = R4) eine Operation, bei der der Inhalt des ^C-Registers durch eine UND-Funktion mit dem K-Eingangssignal ve:- 'knüpft wird. Vom Ergebnis der UND-Operation wird eine 1 subtrahiert. Dann wird der Wert des Übertragssignals (eine 1) addiert und das Ergebnis in das Register R 4 eingegeben. Das CY-Signal 1 und der Wert -1 löschen sich aus, so daß das Ergebnis der Operation darin besteht, daß der Inhalt des Registers AC durch eine UND-Funktion mit nur 1-Werten verknüpft wird und das Ergebnis in das Register R 4 gegeben wird. Die UND-Verknüpfung des Inhaltes von AC mit nur 1-Werten ergibt wiederum den Inhalt von AC. Daher wird als Gesamtergebnis dieser Operation der Inhalt des A C-Registers im Register R 4 abgelegt.

Der Inhalt der verschiedenen Register der AMU-Em- ;heit nach der Ausführung der ersten Mikrofunktion ist wie folgt: Das /4C-Register enthält das erste Befehlswort mit 16 Bits gemäß Fig.8. Das ΛίΛΑ-Register enthält die Adresse des zweiten Befehlswortes gemäß Fig.8, RO enthält die Adresse MAR + 1, R4 enthält das erste Befehlswort, welches es gerade vom AC-Register erhalten hat.

Schritt 2

Die MCiy-Einheit 208 geht jetzt auf die nächste MikroSpeicheradresse weiter, und zwar unter Steuerung einiger Bits im Mikrowort, das während des Schrittes 1 aus dem Mikrospeicher 209 gelesen worden ist. Diese Bits v/erden an den /tC-Eingang der MCU-Einhett angelegt. Diese neue MikroSpeicheradresse wird durch die MCtV-Einheit zum Mikrospeicher geführt, um das nächste Mikrowort auszulesen. Dieses Wort gibt die jetzt auszuführenden Mikrofunktion an, indem Signale an die PL-Sammelleitung gegeben werden, wodurch die folgenden Bits an die AMU-E\nheh geliefert werden: CI=O, K = nur Null-Werte, F- 010, 1101. Gemäß F i g. 9 geben die Bits 010 die Funktionsgruppe 2 an. Die Bits 1101 geben die Registergruppe 1 und das

ίο /IC-Register an Gemäß Fig.9 besagt die Mikrofunktion für die F-Gruppe 2 und die Registergruppe 1, wobei Rn das /iC-Register ist, daß der Inhalt des /iC-Registers durch eine UND-Verknüpfung mit nur 0-Werten zu kombinieren ist, so daß man als Ergebnis 0 erhält, daß eine — 1 subtrahiert und ein CY-Signal 0 addiert und das Ergebnis in das Register AC gegeben wird. Das Endergebnis dieser Operation besteht darin, daß eine -1 in dem Register AC abgelegt wird. Der Wert —1 wird binär durch nur 1-Werte repräsentiert, so daß das Register ACjetzt nur 1-Werte enthält.

⁵I Der augenblickliche Zustand der verschiedenen (Register der /4Ait/-Einheit ist wie folgt: AC = -1 (nur 'j-Werte), MAR — Adresse des zweiten Befehlswortes (mit 16 Bits, RO = MAR + 1, R4 = das erste Befehlswort mit 16 Bits.

Schritt 3

{ Die MCU- Einheit 208 empfängt die nächste Mikroadresse aus Informationen, die beim Schritt 2 aus dem

M Mikrospeicher gelesen worden sind. Diese neue Adresse {wird an den Mikrospeicher gegegeben, um das nächste Mikrowort auszulesen. Dadurch werden die folgenden Signale an die AM£/-Einheit angelegt: CI = 0, K = 0 für die Bits 0 bis 3 und 1 für die Bits 4 bis 19 (-16), T⁷= 101, 1101. Gemäß Fig.9 geben die Bits 101 die Funktionsgruppe 5 und die Bits 1101 die Registergruppe 1 und das AC-Register an. Die angegebene Mikrofunktion ist in Fig.9 für die Funktionsgruppe 5 und die 'Registergruppe 1 gezeigt. Die am weitesten links

4" stehende Operation kann unbeachtet bleiben, da es sich Jim eine O-Prüfung handelt, die für die vorliegende (Operation bedeutungslos ist. Die am weitesten rechts Stehende Funktion verknüpft den Wert des /^-Eingangs Jmit AC durch eine UND-Operation und gibt das

(Ergebnis in das /IC-Register ein. Das /IC-Register (enthält im Augenblick nur 1-Werte (eine -1). Der IfC-Eingang ist —16, nämlich 0-Werte in den Bitpositiofnen 0 bis 3 und 1-Werte in den Bitpositionen 4 bis 19. «Das Ergebnis dieser UND-Operation besteht darin, daß

so 'feine —16 in dem AC-Register abgelegt wird. Es wird

Später erläutert, wie diese —16 im Register ACbenutzt ;wird, um eine Speicheradressenstelle zur Aufnahme einer Rückkehradresseninformation zu definieren.

Der augenblickliche Inhalt der verschiedenen Register in der AMU-Emheit ist: AC= -16, MAR = !Adresse des zweiten Befehlsworte, RO = MAR + 1, '?/? 4 = das erste Befehlswort mit 16 Bits.

Schritt 4

, Die nächste Mikrowortadresse wird der MCU-Einheit durch den Mikrospeicher während der Ausführung des Mikrobefehls gemäß Schritt 3 zugeführt. Diese neue Mikroadresse wird an den Mikrospeicher angelegt, um den Inhalt des neu adressierten Wortes auszulesen. Es

ί>"> werden dann die folgenden Signale an die AMU-Einheit gegeben: CI=O, K = nur 1-Werte, F-000. 0110. Gemäß F i g. 9 geben die Bits 000 die Funktionsgruppc 0 an. Die Bits 0110 geben das Register /?6 der

230 213/344

Registergruppe 1 an. Entsprechend F i g. 9 besagt die angegebene Funktion für die Funktionsgruppe 0 und die Registergruppe !,daß der Inhalt des Registers /?6 zum Inhalt des Registers ACaddien, durch eine UND-Funktion mit nur 1 -Werten verknüpft und das Ergebnis in die Register R 6 und /^eingegeben wird. Das Register AC enthält im Augenblick -16, so daß die durchgeführte Mikrofunktion ergibt, daß Λ6-16 in die Register /?6 und AC gegeben wird. Das Register /?6 wird für eine Speicheradressenspeicherung benutzt und hat vorher eine bestimmte, Hinweisadresse genannte Speicheradresse enthalten, deren spezieller Wert in Verbindung mit der vorliegenden Erfindung ohne Bedeutung ist. Es genügt, festzustellen, daß bei der im Augenblick beschriebenen Operation der Wert 16 von der Hinweisadresse abgezogen wird, wobei der Wert —16 vom Register ACerhalten wird. Die neue Hinweisadresse ist um 16 kleiner als die vorhergehende Hinweisadresse und wird in die Register Λ 6 und AC eingegeben. Die . sich jetzt in den Registern R 6 und AC befindende

,, Adresse ist die neue Hinweisadresse.

Die verschiedenen Register in der AMLf-Einheit

* ' speichern nach Durchführung der gerade beschriebenen Mikrofunktion die folgenden Informationen:

' AC = Hinweisadresse; MAR = Adresse des zweiten Befehlswortes gemäß F ig. 8; RO = MAR + 1;

, A4 ^= das erste Befehlswort mit 16 Bits gemäß Fig.8; ' R 6 = Hinweisadresse.

Schritt 5

Die MCU-Einheit 208 nimmt die nächste Mikroadres-

se auf und gibt sie an den ÄOM-Mikrospeicher 209. Das neu adressierte Wort wird ausgelesen und an die

'·'- Sammelleitungen UD und PL angelegt. Die AMU-Em-

'. heit enthält jetzt die folgenden Informationen: CI = 1; K = nur 1-Werte; F = 010, 0001. Gemäß F i g. 9 geben

! die F-Bits 010 die Funktionsgruppe 2 an. Die Bits 0001 geben das Register Al und die Registergruppe 1 an.

• Entsprechend F i g. 9 besteht für die Funktionsgruppe 2 ' und die Registergruppe 1 die angegebene Funktion darin, daß der Inhalt des Registers AC durch eine - ' UND-Operation mit nur 1-Werten verknüpft wird, daß eine — 1 und eine +1 addiert werden und daß das Ergebnis in das Register R1 gegeben wird. Da eine — 1 und ein C/-Wert von 1 sich auslöschen, kann die

_r Operation auch so angegeben werden, daß der Inhalt

^: des Registers ACin das Register R 1 gegeben wird.

Die verschiedenen Register der AMU-Einheh enthalten jetzt die folgenden Informationen: AC = Hinweis-

- adresse; MAR = Adresse des zweiten Befehlswortes; ÄO = MAR + 1;Ä4 = erstes Befehlswort des 16-Bits; 7? 6 = Hinweisadresse; R 1 = Hinweisadresse.

Schritt 6

Die MCU-Eir.heh wird weitergeschaltet und adressiert das nächste, aus dem Mikrospeicher zu lesende ■ Wort. Nach dem Auslesen dieses Wortes und Anlegen an die Sammelleitungen UD und PL werden die folgenden Informationen an die /4M£/-Einheit gegeben: CI= 0; K = nur 0- Werte; F- 000,0100. F ig. 9 gibt an, daß die Bits 000 die Funktionsgruppe 0 und die Bits 0100 das Register R 4 der Registergruppe 1 bedeuten. Diese Funktion ist in F i g. 9 gezeigt, und, da K und CI gleich 0 sind, läßt sich die Funktion einfach dadurch angeben, daß der Inhalt des Registers A4 in das Register A4 sowie in das Register AC gegeben wird. Das Register RA enthält das erste Befehlswort mit 16 Bits, und bei dieser Operation wird dieses Wort zurück in das /IC-Regisler gegeben. Es wurde zu Anfang angenommen, daß dieses erste Worte im /tC-Register war. Es wurde dann zu Beginn der im Augenblick beschriebenen Operationsfolge zum Register R 4 übertragen und jetzt zurück in das AC-Register gegeben.

Die verschiedenen AMU-Register enthalten jetzt die

folgenden Informationen: AC = das erste Befeh'swort mit 16 Bits; MAR = die Adresse des zweiten Wortes; RO = MAR + 1; A4 = das erste Befehlswort mit 16

ίο Bits;Ä6 = Hinweisadresse;R 1 = Hinweisadresse.

Schritt 7

Die MCiZ-Einheit wird während der Ausführung der Mikrofunktion gemäß Schritt 6 weitergeschaltet und das nächste Mikrowort wird aus dem Mikrospeicher gelesen und an die Sammelleitungen UD und PL angelegt. Dadurch gelangen die folgenden Informationen an die AMU-Einheh: CI = 0; K = nur 0-Werte; F= 000, 1010. Gemäß Fig.9 geben die Bits 000 die Funktionsgruppe 0 und die Bits 1010 das T-Register und "die Registergruppe 2 an. Anhand von F i g. 9 und mit CI und /C = O läßt sich die angegebene Funktion für die Funktionsgruppe 0 und die Registergruppe 2 vereinfacht dadurch angeben, daß Signale am Eingang M der ΛΛ/ίΛEinheit in das T-Register geführt werden.

Die Einzelheiten dieser Operation lassen sich am besten unter Bezugnahme auf Fig.4 und 5 verstehen. Gemäß Fig.5 wird der Inhalt des /4C-Registers 506 kontinuierlich über den Ausgangspuffer 508 zum !»-Ausgang der AMU-Einheit geführt. Dies gilt, weil der '£D-Eingang des Ausgangspuffers 508 für die im Augenblick beschriebene Folge von Operationen kontinuierlich betätigt ist. Die AMU-Einheh enthält gegenwärtig das erste Befehlswort mit 16 Bits in seinen Bitpositionen 0 bis 15. Gemäß Fig.4 wird dieses Wort mit 16 Bits in den beiden AMLZ-Abschnitten AMUA 1 und AMUA 2 gespeichert. In den beiden Abschnitten ist das Befehlswort mit 16 Bits im A C- Register gespeichert,

«ο und Ausgangssignale, die dieses Wort darstellen, erscheinen kontinuierlich am Ausgang D der beiden Abschnitte. Der Ausgang D für die Bits 0 bis 3 führt vom Abschnitt AMUA 1 zum Eingang Mder Einheit AMUB, der den AMtZ-Bitpositionen 16 bis 19 zugeordnet ist.

Anders gesagt, die Bits 0 bis 3 des /4C-Registers für den Abschnitt AMUA 1 erscheinen immer am Ausgang D des Abschnittes AMUA 1 und werden dann immer an den Eingang Mder Einheit AMUB angelegt.

Die im Augenblick beschriebenen Mikrofunktion gibt an, daß die Signale am Eingang M jeder AM£Z-Einheit in das T-Register der gleichen Einheit einzugeben sind. Die Einheit AMUB empfängt im Augenblick die Bits 0 bis 3 des ersten Wortes an seinem Eingang M vom Abschnitt AMUA 1 und demgemäß werden bei der Ausführung dieser Mikrofunktion diese Bits in das T-Register der Einheit AMUB eingegeben. Gemäß F i g. 8 sind diese Bits die vier höchststelligen Bits des Adressenwortes mit 20 Bits, das zu diesem Zeitpunkt gebildet werden soll. Die Eingänge Mder Abschnitte AMUA 1 und AMUA 2 nehmen jetzt die über die Datensammelleitung vom Speichersystem 102 zum Rechner übertragenen Informationen auf. Das Speichersystem wird im Augenblick durch das MA/?-Register adressiert, das die Adresse des zweiten Wortes des Zweiwortbefehls enthält. Vor der Ausführung dieser Mikrofunktion ist von der Steuerlogik 226, die unter Steuerung des Mikrospeichers arbeitet, ein Lesesignal über den Speichersteuerbus 112 übertragen worden. Dieses Lesesignal veranlaßt das

Speichersystem 102, das durch den Inhalt des MARRegisters adressierte Wort auszulesen. Zu diesem Zeitpunkt wird also das zweite Wort mit 16 Bits über die Datensiimmelleituiig HO₁ den Daten-Sendeempfänger 201 und den Weg 223 aufgenommen und an den -, /V/-Eingang der Abschnitte AMUA 1 und AMUA 2 angelegt. Die 16 Bits dieses Wortes werden dann in die T-Register der beiden AA/t/-Einheiten eingegeben. Gemäß Fig.8 stellt dieses zweite Wort die 16 niedrigststelligen Bits des in diesem Zweiworthefehl m enthaltenen Adressenwortes mit 20 Bits dar.

Wenn die Ausführung dieses Mikrobefehls beendet ist, speichert das Γ-Register der AMt/-Einheit AMUB die vier höchststelligen Bits, nämlich die Bits 16 bis 19, des Adressenwortes mit 20 Bits. Das T-Register der ι -, übrigen beiden AMU-Abschnitte speichert die 16 niedrigststelligen Bits, nämlich die Bits 0 bis 15. Demgemäß hat der Rechner zwei aufeinanderfolgende Wörter aus dem Speichersystem 102 gelesen, an die /4A/L/-Einheit als Wörter mit 16 Bits angelegt und die 'zutreffenden Abschnitte dieser beiden Wörter in ein einziges Adressenwort mit 20 Bits umgewandelt, das jetzt im T-Register gespeichert ist.

Nach Ausführung der gerade beschriebenen Mikrofunktion enthalten die Register der /IMtZ-Einheit die folgenden Informationen: AC = das erste Befehlswort mit 16 Bits; MAR = die Adresse des zweiten Befehlswortes; AO = MAR + 1; A4 = das erste Befehlswort mit 16 Bits; R6 = die Hinweisadresse; Al= die Hinweisadresse; T = das neu gebildete Adressenwort mit 20 Bits.

Schritte

Das neue Wort wird jetzt unter Steuerung der MCU-Einheh 208 aus dem Mikrospeicher 209 gelesen. J5 Durch Anlegen dieses Wortes an die Sammelleitungen UD und PL erhält die /4Mt/-Einheit die folgenden Signale: CI=U K = nur 0-Werte; F=OOl, 0001. Gemäß F i g. 9 geben die Bits 001 die Funktionsgruppe 1 und die Bits 0001 das Register Ri und die Registergruppe 1 an. Gemäß F i g. 9 gibt für K mit nur 0-Werten die linke Funktion an, daß der Inhalt des Registers Λ1 in das Register MAR gegeben wird. Da CI = 1 und K = 0 gibt die Rechte Funktion an, daß der Inhalt des Registers R 1 um 1 zu erhöhen und das ·)> Ergebnis in das Register R1 einzugeben ist.

Das Register R1 enthielt vor der Ausführung dieser Mikrofunktion die Hinweisadresse. Die Ausführung der Mikrofunktion bewirkt, daß die Hinweisadresse aus dem Register R1 in das Register MAR gegeben wird. Darüber hinaus wird die Hinweisadresse um 1 erhöht und in das Register R i gegeben.

Die verschiedenen Register in der AMU-Einheh enthalten jetzt die folgenden Informationen: AC = erstes Befehlswort mit 16 Bits; MAR = Hinweisadresse; AO = ursprünglicher Inhalt von MAR + 1; R 4 = erstes Befehlswort mit 16 Bits; R 6 = Hinweisadresse; Ri= Hinweisadresse +1-,T= neu gebildetes Adressenwort mit 20 Bits.

Schritt 9

60

Es wird jetzt das nächste Wort des gerade beschriebenen Mikroprogramms unter Steuerung der MC£/-Einheit aus dem Mikrospeicher gelesen. Beim Anlegen dieses Wortes an die PL-Sammelleitung werden der AMU-Einheh die folgenden Signale zugeführt: CI = 0; K = nur 0-Werte; F = 000, 0000. Gemäß Fi g. 9 geben die F-Bits 000 die Funktionsgruppe 0 und die F-Bits 0000 das Register RO der Registergruppe I an. Sowohl Cl als auch K sind jetzt 0, so daß die angegebene Funktion in Fi g, 9 für die F-Gruppe 0 und die Λ-Gruppe I vereinfacht dadurch angegeben werden kann, daß der Inhalt des Registers RQ in das Register RO sowie in das Register AC eingegeben wird. RO ist der Programmzähler, und bei Empfang des Zweiwort-Verzweigungsbcfehls gemäß Fig.8 speichert RO die Speicheradresse,die unmittelbar nach der Adresse im A//4/?-Register anden Speicher anzulegen war. Die Adresse im Register RO muß aufbewahrt werden, da der Rechner auf diese Adresse nach Ausführung des Unterprogramms zurückkehrt, das durch das jetzt im TRegister befindliche Adressenwort mit 20 Bits angegeben wird. Die Adresse im Register RO, die aufbewahrt werden muß und auf die der Rechner zurückkehren muß, wird nachfolgend Rückkehradresse genannt.

Die Register der AMi/-Einheit enthalten jetzt die folgenden Informationen: AC- Rückkehradresse (al-..ter Wert MAR + I); MAR = Hinweisadresse; AO= Rückkehradresse; R4 = das erste Befehlswort mit 16 Bits; Re = Hinweisadresse; Rl = Hinweisadresse +1; T = das neu gebildete Adressenwort mit 20 Bits.

Schritt 10

Es wird jetzt unter Steuerung der MCU-E'mheh das nächste Wort des Mikrounterprogramms aus dem Mikrospeicher gelesen und die folgenden Signale werden an die AMU-Einheit angelegt: CI = I; K = 1 in den Bitpositionen 0 bis 3 und 0 in den Positionen 4 bis 19; F= 010,1111. Aus Fi g. 9 ergibt sich, daß die F-Bits 010 die Funktionsgruppe 2 und die Bits 1111 das Register AC der Registergruppe 3 angeben. Entsprechend der !Darstellung in Fig.9 für die F-Gruppe 2 und die !Registergruppe 3 kann, da der IC-Wert 1 den Wert -1 auslöscht, die angegebene Funktion vereinfacht so dargestellt werden, daß die Eingangswerte / und K ■durch eine UND-Funktion verknüpft werden und das Ergebnis in das /IC-Register eingegeben wird.
'. Die jetzt durchgeführte Funktion läßt sich am besten unter Bezugnahme auf F i g. 4 verstehen. Unmittelbar vor dieser Operation hat das AC-Hegister die Rückkehradresse mit 20 Bits enthalten, auf die der !Rechner schließlich zurückkehrt. Die vier höchststelli- ^!gen Bits dieser Rückkehradresse sind in der Einheit AMUB gespeichert und erscheinen an deren Ausgang D. Bei Ausführung dieser Mikrofunktion wird ein Signal L an die Ader IGB in Fig.4 angelegt. Dieses Signal L betätigt das Gatter 401 und stellt eine Signalverbindung zwischen dessen Eingang und Ausgang her, die zum /-Eingang des Abschnittes AMUA 1 führt. Das Signal L auf der Ader IGB wird außerdem an den Eingang CE des Speichers RM angelegt, um dessen Ausgang vom /-Eingang des Abschnittes AMUA 1 zu isolieren. Der Eingang des Gatters 401 ist mit dem />Ausgang der AMU-Einheh AMUB verbunden.

Die jetzt durchgeführte Funktion besteht darin, daß die Eingangssignale / und K der AMU-Einheh durch eine UND-Verknüpfung verbunden werden und das Ergebnis dieser Verknüpfung in das A C-Register gegeben wird. Das Eingangssignal K wird vom CAf-Speicher 205 geliefert, und die zu diesem Zeitpunkt abgegebene Information ist ein Muster vor 1-Werten in den Bitpositionen 0 bis 3 und 0-Werten für die Bits 4 bis 19. Das Ergebnis der UND-Operation für die Bits 4 bis 19 ist eine 0. Der AMUA-Abschnitt AMUA 1 nimmt an

seinem Eingang K nur 1-Werte und an seinem Eingang / das Ausgangssignal D der Einheit AMUB auf, da das Gatter 401 zu diesem Zeitpunkt betätigt ist. Dies bewirkt, daß der Eingang /des Abschnittes AMUA 1 die vier im Augenblick in der Einheit AMUB gespeicherten Bits empfängt. Diese vier Bits werden durch eine UND-Verknüpfung mit den vier 1- Werten verbunden, die durch den Speicher CM am Eingang K geliefert werden, und das Ergebnis wird in den Bitpositionen 0 bis 3 des Registers ACder AMU-Einheit gespeichert.

Eine Zusammenfassung der gerade beschriebenen Operation ergibt folgendes: Das Register /iCenthielt zu Beginn der Operation die Rückkehradresse mit 20 Bits. Während der Operation sind die vier höchststelligen Bits dieser 20-Bit-Adresse vom 4-Bit-Register AC der Einheit AMUB über das Gatter 401 zum Eingang / des Abschnittes AMUA 1 übertragen worden. Von dort werden die vier Bits in das 4-Bit-Register AC des Abschnittes AMUA 1 eingegeben. Die Eingangssignale K der Abschnitte AMUB und AMUA 2 sind während dieser Operation 0, und die UND-Verknüpfung der Eingangssignale K mit den Eingangssignalen / ergibt eine 0 in den Bitpositionen 4 bis 19. Die 0-Werte dieser Bitpositionen werden im Register AC jeder dieser /4A/t/-Abschnitte gespeichert.

Die Register der AA/i/-Einheit enthalten jetzt die folgenden Informationen: Das Register ACenthält die vier höchststelligen Bits der Rückkehradresse in seinen Bitpositionen 0 bis 3 und 0-Werte in den Bitpositionen 4 bis 19. MAR = Hinweisadresse; RO = Rückkehradresse;Ä4 = erstes Befehlswort mit 16 Bits; R 6 = Hinweisadresse; Ri = Hinweisadresse +1; T = die neue Adresse mit 20 Bits.

Schritt 11

Der Mikrcspeicher 209 geht unter Steuerung der A/C£/-Einheit auf das nächste Wort über und liest dieses Wort aus. Dadurch werden die folgenden Signale an die /4Mt/-Einheit angelegt: K = nur 0-Werte; CI = 0; F = 110, 1101. Gemäß Fig.9 geben die Bits 110 die Funktionsgruppe 6, die Bits 1101 das AC-Register und die Registergruppe 1 an. Entsprechend F i g. 9 definieren die Funktionsgruppe 6 und die Registergruppe 1 zwei Operationen. Die linke Operation nimmt das Übertrags-Eingangssignal, das eine 0 ist, auf und verknüpft es sequentiell durch eine ODER-Funktion mit einem Wert, der durch eine UND-Verknüpfung zwischen dem Inhalt des Registers AC und dem Eingangssignal K gewonnen worden ist. Das Ergebnis erscheint als einzelnes Bit am Übertragsausgang. Dieses Bit ist jetzt 0, da sowohl C/als auch K 0 sind. Die rechte Funktion kann vereinfacht werden, da K gleich 0 ist. Die Funktion reduziert sich darauf, daß AC in AC eingegeben wird. Das ist auch als »No Op«-Operation bekannt.

Zur gleichen Zeit, zu der diese »No Op«-Operation durchgeführt wird, bewirkt das im Augenblick aus dem Mikrospeicher 209 gelesene Wort, daß ein Schreibsignal über den Speichersteuerbus 112 zum Speichersystem 102 übertragen wird. Dieses Signal schreibt den augenblicklichen Inhalt des Registers AC in diejenige Speicheradressenstelle, die durch das Wort im Register MAR angegeben wird. Die Adressensammelleitung 111 empfängt jetzt die Hinweisadresse vom Register MAR, Die Datensammelleitung 110 nimmt die löniedrigststelligen Bits aus den Registern ACder .4A/i/-Abschnitte AMUA 1 und AMUA 2 auf. Diese Bits stellen die vier höchststelligen Bits der Rückkehradresse in den Bitpositionen 0 bis 3 sowie 0-Werte in den Bitpositionen 4 bis 15 dar.

Die Ausführung dieser Einschreibeoperation ändert den Inhalt der Register in der AMU-Emheit nicht, so daß sie die gleiche Information wie bereits am Ende des Schrittes 10 beschrieben, enthalten.

Schritt 12

ίο Der Mikrospeicher wird jetzt unter Steuerung der MCU-Einheit weitergeschaltet, und das nächste Wort des MikroUnterprogramms wird ausgelesen und an die Sammelleitungen UD und PL. gelegt. Dadurch gelangen die folgenden Signale an die AMU-Emheh: K = nur

(5 0-Werte; Ci= 1; F = 001, 0001. Gemäß Fig.9 geben die F-Bits 001 die Funktionsgruppe 1 an. Die F-Bits 0001 geben die Registergruppe 1 und das Register R1 an. Gemäß F i g. 9 definieren die Funktionsgruppe 1 und die Registergruppe 1 zwei Operationen. Bei der linken Operation wird im Effekt der Inhalt des Registers R1 in das Register MAR eingegeben. Die linke Operation vergrößert den Inhalt des Registers R1 um 1 und gibt das Ergebnis zurück in das Register R i.

Die Information, die das Register MAR vom Register

2~> Ri aufnimmt, ist die Hinweisadresse +1. Dies ist die nächste, zum Speichersystem zu übertragende Adresse, die um 1 größer ist als die vorher im Register MAR gespeicherte Hinweisadresse. Die jetzt in das Register MAR gegebene Adresse wird benutzt, um die 16

-5« niedrigststelligen Bits der Rückkehradresse in das Speichersystem zu schreiben. Der nach dieser Operation im Register R 1 stehende Wert ist die Speicheradresse, die der im Register MAR gespeicherten Adresse als nächstes folgt Sie wird Hinweisadresse +2

J> genannt.

Die Register der /4Ml/-Einheit enthalten jetzt die folgenden Informationen: AC = die vier höchststelligen Bits des Rückkehradressenwortes in den Bitpositionen 0 bis 3 und 0-Werte in den Bitpositionen 4 bis 15.

«· MAR = Hinweisadresse +1; R 0 = Rückkehradresse; R 4 = erstes Befehlswort mil 16 Bits; RS = Hinweisadresse; Ri = Hinweisadresse +2; T = neues Adressenwort mit 20 Bits.

Schritt 13

Der Mikrospeicher geht jetzt auf das nächste Wort unter Steuerung der M7£/-Einheit weiter. Das Anlegen dieses Wortes an die Sammelleitungen UD und PL

so bewirkt, daß der y4M£/-Einheit die folgenden Signale zugeführt werden: K = nur 0-Werte; CJ = 0; F= 000,0000. Gemäß Fig.9 geben die F-Bits 000 die Funktionsgruppe 0 an. Die F-Bits 0000 geben die Registergruppe 1 und das Register R 0 an. F i g. 9 gibt für die Funktionsgruppe 0 und die Registergruppe I die Operation an. Da sowohl .Kais auch CIgleich 0 sind, läßt sich die Funktion vereinfacht so darstellen, daß der Inhalt des Registers R 0 sowohl in das Register R 0 als auch in das Register /4Ceingegeben wird. Das Register ÄO enthält die Rückkehradresse mit 20 Bits, so daß bei dieser Operation die Rückkehradresse in das Register /ICeingegeben wird.

Die verschiedenen Register der AMU-E\n\iz\l enthalten jetzt die folgenden Informationen: AC= Rückkehr-

adresse; MAR = Hinweisadresse +1; RO = Rückkehradresse; A4 = erstes Befehlswort mit 16 Bits; Ä6 = Hinweisadresse; Al = Hinweisadresse +2-, T = neue Adresse mit 20 Bits.

Schritt 14

Der Mikrospeicher 209 wird jetzt unter Steuerung der MCU-Einheit auf das nächste Wort weitergeschatlet. Dieses Wort wird ausgelesen und an die Sammelleitungen UD und PL angelegt. Dann empfängt die /4M£/-Einheit die folgenden Steuersignale: K = nur O-Werte; CI=O; F = 110, 1101. Gemäß Fig.9 geben die F-Bits 110 die Funktionsgruppe 6 und die F-Bits 1101 die Registergruppe 1 und das Register AC an. Entsprechend F i g. 9 definieren die Funktionsgruppe 6 und die Registergruppe 1 zwei Operationen. Die linke Operation reduziert sich auf 0, da sowohl Cl als auch KO sind. Die rechte Operation reduziert sich darauf, daß ACin ACgeht, da K gleich 0 ist. Dies ist eine »No is Opw-Operation.

Der Rechner führt jetzt eine Schreiboperation durch Anlegen eines Schreibsignals an eine Ader der Speichersteuersammelleitung 112 durch. Das Register MAR enthält im Augenblick die Hinweisadresse +1. Das Anlegen des Schreibsignals an die Speichersteuersammelleitung veranlaßt das Speichersystem, die 16 niedrigststelligen Bits der Rückkehradresse aus dem Register ACm die durch den Inhalt des Registers MAR angegebene Speicherstelle zu schreiben. Die vier höchststeiligen Bits der Rückkehradresse sind bei der vorhergehenden Operation in die durch die Hinweisadresse angegebene Speicherstelle geschrieben worden. Die Rückkehradresse stellt diejenige Adresse dar, auf die der Rechner zu einem späteren Zeitpunkt nach Ausführung des Unterprogramms zurückkehrt, das durch die neue Adresse mit 20 Bits im T-Register angegeben wird.

Die gerade beschriebene Operation ist eine »No Op«-Information, so daß der Inhalt der verschiedenen Register der AA/£/-Einheit unverändert gegenüber dem obenbeschriebenen Inhalt bleibt.

Schritt 15

Der Mikrospeicher wird erneut unter Steuerung der MCU- Einheit weitergeschaltet, um das nächste Wort des MikroUnterprogramms auszulesen. Das Anlegen dieses Wortes an die Sammelleitungen UD und PL bewirkt, daß der AMl/-Einheit 203 die folgenden Signale zugeführt werden: K = nur 0-Werte; CI = 1; F= 001, 1100. Gemäß Fig.9 geben die F-Bits 001 die Funktionsgruppe 1 und die F-Bits 1100 die Registergruppe 1 und das Register Tan.

Die Funktionsgruppe 1 und die Registergruppe 1 definieren in Fig.9 zwei Funktionen. Vereinfacht besagt die linke Funktion, daß der Inhalt des Registers T in das Register MAR gegeben wird. Die rechte Funktion gibt an, daß der augenblickliche Inhalt des Registers T um 1 erhöht und das Ergebnis wieder in das Register T eingegeben wird.

Die neue, vom Speichersystem empfangene Adresse mit 20 Bits befand sich vor dieser Operation im Register T. Die Eingabe dieser Adresse in das Register MAR bereitet den Rechner vor, so daß er das Speichersystem mit dieser neuen Adresse bei einer nachfolgenden Operation adressieren kann. Das Weiterschalten des Registers Turn 1 bereitet den Rechner darauf vor, daß er bei einer noch späteren Operation das Speichersystem mit einer Adresse adressieren kann, die der sich jetzt im Register MAR befindlichen Adresse folgt.

Die verschiedenen Register der .4M£/-Einheit enthalten jetzt die folgenden Informationen: AC = Rückkehradresse; MAR = neue Adresse mit 20 Bits; R 0 = Rückkehradresse; A4 = erstes Befehlswort mit 16 Bits; /?6 = Hinweisadresse; Al = Hinweisadresse +2-,T= neues 20-Bit-Adressen wort +1.

Schritt 16

Der Mikrospeicher wird weitergeschaltet und liest das nächste Wort des MikroUnterprogramms aus. Dann werden die folgenden Signale an die AMU-Emheh gegeben: K = nur 0-Werte; CI=O; F=OOO, 1100. Gemäß Fig.9 geben die F-Bits 000 die Funktionsgruppe 0 und die F-Bits 1100 die Registergruppe 1 und das Register T an. Gemäß F i g. 9 reduziert sich die für die F-Gruppe 0 und die Ä-Gruppe 1 angegebene Funktion darauf, daß der augenblickliche Inhalt des Registers T wieder in das Register T sowie in das Register AC eingegeben wird. Dadurch wird die neue 20-Bit-Adresse +1 im Register ACabgelegt.

Die verschiedenen Register in der AMU-Emheh enthalten jetzt die folgenden Informationen: AC = neue 20-Bit-Adresse +1; MAR = neue 20-Bit-Adresse; AO = Rückkehradresse; A4 = erstes Befehlswort mit 16 Bits; R 6 = Hinweisadresse; Al= Hinweisadresse +2; T= 20-Bit-Adresse +1.

Schritt 17

Der Mikrospeicher 209 wird erneut weitergeschaltet und das nächste Wort des MikroUnterprogramms ausgelesen. Es gelangen die folgenden Signale an die AMU-EinheiU K = nur 1-Werte; C/=l; F=OlO, 0000. Entsprechend Fig.9 geben die F-Bits 010 die Funktionsgruppe 2 und die F-Bits 0000 die Registergruppe 1 und das Register R 0 an. Entsprechend F i g. 9 kann mit den angegebenen Werten für K und CI die dargestellte Funktion für die F-Gruppe 2 und die /?-Gruppe 1 vereinfacht werden, dahingehend, daß der augenblickliche Inhalt des Registers AC in das Register RO gegeben wird. Das Register RO ist der Programmzähler, und die bei dieser Operation in das Register R 0 gegebene Information ist die nächste Speicheradresse nach der im Augenblick im Register MAR gespeicherten Adresse.

Der Rechner adressiert im Augenblick das Speichersystem mit dem 20-Bit-Adressenwort im Register MAR. Dies ist das Adressenwort, das in Form von zwei Daten Wörtern mit je 16 Bit vom Speichersystem empfangen und durch die soeben beschriebenen Rechenoperationen zu einem Adressenwort mit 20 Bits zusammengefügt worden ist. Diese neue 20-Bit-Adresse stellt einen sogenannten Unterprogrammsprung dar, wobei die Adresse diejenige Speicherstelle angibt, auf die der Rechner zur Durchführung des Unterprogramms abzweigen soll, dessen erstes Wort durch die neue 20-Bit-Adresse angegeben wird. Beim Empfang dieser Adresse beendet der Rechner die durchgeführte Operation und schreibt die sich im Programmzähler R 0 befindende Adresse (die Rückkehradresse) in das Speichersystem. Dies ist durch Übertragen der Rückkehradresse an das Speichersystem über die Datensammelleitung in Form von zwei Datenwörtern mit je 16 Bits geschehen, wobei die vier höchststeiligen Bits der Rückkehradresse sich im ersten Datenwort und die 16 niedrigststelligen Bits sich im zweiten Datenwort befanden. Danach führt.der Rechner die neu empfangene 20-Bit-Adresse in das Register MAR und gibt in den Programmzähler RO diejenige Adresse ein, die als nächste der jetzt im Register MAR befindlichen Adresse folgt.

230 213/344

Der Rechner ist jetzt bereit, mit der Verarbeitung des Unterprogramms zu beginnen, dessen erstes Wort durch das sich jetzt in: Register MAR befindliche Wort adressiert wird.

Das Bauteil 203 ist mit AMU bezeichnet und wurde bisher als arithmetische Einheit bezeichnet. Es sei jedoch darauf hingewiesen, daß die das Bauteil 203 bildenden Ausrüstungen und Schaltungen wesentlich komplizierter als bei einer üblichen ,4A/£/-Einheit sind.

die nur einfache arithmetische und logische Funktionen ausführt. Das Bauteil 203 weist alle diejenigen Ausrüstungen auf, die genauer in F i g. 5 dargestellt sind. Es enthält also die Zwischenregister R 0—R 9 und T, die Multiplexer 502,503 sowie weitere Bauteile einschließlich des Arithmetik-Logik-Abschnittes 501, der übliche Arithmetik-Logik-Operationen sowie alle die in F i g. 6 gezeigten Operationen ausführt.

Hierzu 6 Blatt Zeichnungen

Claims (2)

Patentansprüche:

1. Rechner zur Erzeugung eines /;; + n-Bit-Adressenwortes aus zwei /n-Bit-Datenwörtern und zur Umwandlung eines m + n-Bit-Adressenwortes in /n-Bit-Datenwörtern mit einem m-Bit·Prozessor, einer ersten Sammelleitung für die /n-Bii-Datenwörter und einer zweiten Sammelleitung für die m + /7-Bit-Adressen Wörter, wobei m gleich oder größer als η ist, dadurch gekennzeichnet,
daß der Rechner zusätzlich einen n-Bit-Prozessor (AMUB) und Leitungen (2UA, 301, 214ß; zur Übertragung von n-8its vorbestimmter Bitpositionen eines eingegebenen ersten /n-Bit-Datenwortes \^r> aus dem /n-Bit-Prozessor (AMUA) zum n-Bit-Prozessor (AMUB) aufweist,

daß über die erste Sammelleitung (110) ein zweites /77-Bit-Daten wort in den m- Bit- Prozessor (AMUA) eingegeben wird und das zweite /n-Bit-Datenwort aus dem /n-Bit-Prozessor (AMUA)und die η-Bits aus dem n-Bit-Prozessor (AMUB)zwecks Bildung eines m + /7-Bit-Adressenwortes auf die zweite Sammelleitung (11 1) gegeben werden,

und daß in Abhängigkeit eines m + n-Bit-Adressenwortes der /n-Bit-Prozessor (AMUA) ein erstes /77-Bit-Datenwort und der //-Bit-Prozessor (AMUB) ein aus den /7-Bits des η + m-Adressenwortes und Leerbits bestehendes zweites /77-Bit-Datenwort ausgeben.

2. Rechner nach Anspruch 1, gekennzeichnet durch einen ersten Eingang des /77-Bit-Prozessors (AMUA) zur Aufnahme von Wörtern mit /π-Bits, einen ersten Ausgang des /77-Bit-Prozessors (AMUA), von dem die /7-Bits über einen direkten Weg zu einem ersten Eingang des /7-Bit-Prozessors (AMUB) gleichzeitig mit der Aufnahme des zweiten Wortes mit /η-Bits am ersten Eingang des /77-Bit-Prozessors (AMUA) übertragen werden, und einen zweiten Ausgang des /n-Bit-Prozessors (AMUA) sowie einen Ausgang des /7-Bit-Prozessers (AMUB) zur Abgabe der gleichzeitig aus den Prozessoren als Wort mit m + /7-Bits gelesenen Bits.