DE2829668C3 - Kanaldatenpufferspeicher - Google Patents

Description

Die Erfindung betrifft einen Kanaldatenpufferspeicher nach dem Oberbegriff des Patentanspruchs 1.

Ein erstes Problem bei der Datenübertragung zwischen peripheren Eingabe/Ausgabegeräten und dem Hauptspeicher eines Datenprozessors ist der Längenunterschied zwischen den von einem Eingabe/Ausgabegerät abgegebenen oder empfangenen Datensegmenten einerseits und den Datensegmenten, die in einem Zugriff in den Häuptspeicher geschrieben oder aus ihm gelesen werden können. Das Eingabe/Ausgabegerät empfängt (liefert) typtseherweise Daten vom (bzw. zum) Datenprozessorkanal byteweise. Die Hauptspeichereinheit liest oder schreibt aber jeweils z. B. acht Datenbytes. Bekannte Lösungen dieses Problems sind beschrieben in den US-Patentschriften 34 88 633 und 32 813. In den dort beschriebenen Einheiten eines

Selektorkanals bzw. eines Multiplexerkanals werden diskrete Hardwareregister zum Zusammensetzen der einzeln vom Eingabe/Ausgabegerät empfangenen Bytes verwendet. Nachdem genug Bytes zum Erreichen der Speicherwortgrenze angesammelt sind, werden die zusammengesetzten Bytes als Gruppe in den Hauptspeicher übertragen. Ein umgekehrtes Verfahren läuft ab, wenn Daten vom Hauptspeicher an das Eingabe/ Ausgabegerät übertragen werden.

In der US-Patentschrift 36 43 221 ist ein Kanalpuffer beschrieben, in dem Daten zwischen dem Kanalpuffer und dem Hauptspeicher in Segmenten von vier Bytes und nicht von acht Bytes übertragen werden. Dieser Kanalpuffer ist ein Spezialtyp eines acht Byte großen Schieberegisters, gekennzeichnet durch die Möglichkeit, Daten in jeder Byteposition wahlweise nicht zu verschieben oder um eine oder zwei Bytepositionen nach rechts zu verschieben, abhängig von dem vollen oder leeren Zustand der beiden nachfolgenden Bytepositionen. Vim Eingabe/Ausgabegerät empfangene Datenbytev werden am linken Ende des Schieberegisters eingegeben, und die in den Hauptspeicher übertragenen Datenbytes werden parallel den äußersten vier rechten Bytepositionen des Schieberegisters entnommen. Umgekehrt werden die Daten bei der Übertragung zum Eingabe/Ausgabegerät vom Hauptspeicher parallel in die äußersten linken vier Bytepositionen des Schieberegisters eingegeben und byteweise vom rechten Ende des Schieberegisters an das Eingabe/Ausgabegerät übertragen. JO

In der US-Patentschrift 36 99 530 wird ein Kanalpuffersystem beschrieben, in dem für jeden Eingabe/ Ausgabekanal mehrere Puffer vorgesehen sind.

In der US-Patentschrift 32 49 924 wird ein Kanalpuffer in Form eines ein Byte breiten Kernspeichers js beschrieben, der bis zu 16 Datenbytes pro Kanal aufnehmen kann. Die Datenbytes werden einzeln vom Puffer an ein acht Byte großes Zusammensetzungsregister übertragen, und von dort als Gruppe in den Hauptspeicher, nachdem das ganze Speicherwort in diesem Register zusammengesetzt ist. Der Übertragungsprozeß der Bytes an das Zusammensetzungsregister wird vorübergehend unterbrochen, wenn eine Bedienungsanforderung von einem Eingabe/Ausgabegerät von einer Kanaleinheit empfangen wird.

Die in den oben erwähnten Patentschriften beschrie* benen Mechanismen arbeiten für den vorgesehenen Zweck ganz zufriedenstellend. Sie sind jedoch keineswegs zur Verwendung in sehr schnellen Datenverarbeilungssystemen mit wesentlich höheren Datenraten geeignet, wie sie in den meisten heute gebräuchlichen Systemen auftreten. Eine Begrenzung in vielen heutigen Systemen ist die für Verwaltung und sonstige Arbeiten zur Vorbereitung der Hauptspeichereinheit für das eigentliche Lesen oder Schreiben von Daten nötige Zeit. Zur Erzielung einer höheren Datenrate sollte also eine größere Anzahl von Datenbytes vom oder zum Hauptspeicher pro gegebenem Maß von Verwaltungsarbeiten übertragen werden. In dem hier zu beschreibenden Ausführungsbeispiel werden bis zu-64 Datenby- ω tes zwischen dem Datenpuffer und dem Hauptspeicher während jeder Speicherübertragungsoperation übertragen, oder mit anderen Worten, pro Einheitsmaß an Verwaltungsarbeit Physikalisch werden die Daten in Segmenten von achi Bytes bewegt, wobei acht derartige μ Segmente während einer Speicherübertragungsoperation bewegt werden, Durchschnittlich wird dadurch die für die Speicherübertragungsoperation benötigte Gesamtzeit wesentlich reduziert,

Um diese größeren Datenmengen vom oder zum Hauptspeicher in sehr kurzer Zeit übertragen zu können, muß der Kanaldatenpuffer eine wesentlich größere Datenpufferkapazität haben, als die in den oben beschriebenen Datenpuffern vorhanden ist Aus Wirtschaftlichkeitsgründen und ähnlichen Überlegungen wird diese erhöhte Pufferkapazität vorzugsweise in Form integrierter Halbleiterspeicher als Datenpuffer vorgesehen. Die Benutzung eines Speichers als Kanaldatenpuffer wirft jedoch Probleme der Datenausnchtung für den Hauptspeicher des Datenprozessors auf.

Um Daten von einem Kanalpufferspeicher in den Hauptspeicher zu übertragen, sollten z. B. die aus dem Kanalpuffer während eines Zugriffs gelessenen Daten die vom Hauptspeicher benötigte Grenzausrichtung haben. Dazu kann man die Daten z. 3. entsprechend in den Puffer setzen. Dadurch wird jedoch wieder die Datenübertragung vom Kanal in den Puffer kompliziert Einfacher und besser wäre es, dh Daten von der Kanaleinheit einfach in der Reihenfolge in den Puffer zu packen, in der sie empfangen wurden, ohne Rücksicht auf die Ausrichtforderungen des Hauptspeichers. Auch wenn die Daten im Kanalpuffer auf den Hauptspeicher ausgerichtet sind, ist die Datenverkettungsmöglichkeit ungenügend. Das Packen von Daten im Puffer ohne willkürliche, durch die Ausrichtforderungen des Hauptspeichers hervorgerufene Lücken würde daher die Datenverkettungsmöglichkeit ebenso verbessern.

Ähnliche Überlegungen gelten bei der Datenübertragung in der Gegenrichtung, nämlich vom Hauptspeicher zum Kanal.

Die US-Patente mit der Nr. 33 80 038 und 36 26 376 befassen sich mit dem Problem der Datenausrichtung bei der Datenübertragung zwischen einem Kanaldatenpuffer und einem Speicher. In dem erstgenannten Patent wird eine Durchschalt- und Hardwareregisteranordnung zur Übertragung von Daten zwischen zwei Speichern mit unerschiedlicher Speicherwortlänge oder Datenzugriffslänge beschrieben. Zu einer vollständigen Übertragung sind zwei Maschinenzyklen oder Speicherzugriffsoperationen erforderlich, wenn die zu übertragenden Daten in zwei verschiedenen Zeilen im Quellenspeicher liegen. Das beschriebene Gerät ist unter anderem langsamer und fordert mehr Steuerhardware, als für die heutigen Zwecke erwünscht ist

In dem zweiten oben genannten Patent wird eine Schaltung zum Verschieben der vom Datenpuffer an den Hauptspeicher übertragenen Datenbytes beschrieben, wenn die Anfangsbyteposition im Hauptspeicher rechts von der äußersten linken Byteposition liegt Ein Hardwareregister ist vorgesehen, um Bytes aufzunehmen und festzuhalten, die jenseits der rechten Grenze des Hauptspeichers liegen würden. Bei nachfolgenden Übertragungen werden Daten simultan vorn Datenpuffer und vom Hardwareregister übertragen zur Bildung eines vollständigen Wortes zum Abspeichern im Hauptspeicher. Irgendwelche Bytes vom Datenpuffer werden hinterher -;i das Hardwareregister eingegeben und für einen nachfolgenden Hauptspeicherzugriff gerettet In diesem Gerät wird für die vorliegenden Zwecke ungünstig ein zusätzliches Hardwareregister verwendet, und außerdem wird der Fall nicht berücksichtigt, in dem die Startbyteposition im Datenpuffer nicht das äußerste Ιίη&α Byte im Datenpuffer ist.

Obwohl in den US-Patentschriften 36 02 896 und 39 16 388 Kanaldatenpuffer nicht ausdrücklich erwähnt werden, sind sie insofern Von Interesse, als sie sich mit

der Ausrichtung der von bzw. zu einem Hauptspeicher übertragenen Daten befassen. Die Daten sind in diesem Fall von der tnstruktionsverarbeitungseinheit zu senden oder zu empfangen. In der zuersterwähnten Patentschrift wird ein dreidimensionaler Kern-Hauptspeicher beschrieben, dessen Speicherwortlänge oder Speicherzugriffslänge vier Byte beträgt, und der über eine fCerntreiberleitungssteuerschaltung verfügt, wodurch die vier adressierten Bytes an jeder Byteposition des vier Byte großen Speicherwortes beginnen können. Das adressierte vier Byte große Datenwort kann somit eine Speicherwortgrenze in einem benachbarten Speicherwort überlappen. Dadurch ist das Problem der Speicherausrichtung umgangen und es können jeweils vier zusammenhängende Bytes während eines Speicher- 1 ί zugriffs adressiert werden.

In der zweiten obenerwähnten Patentschrift wird ein achi Byie großer Daienschieber zur automatischen Ausrichtung eines aus mehreren Bytes bestehenden Datensegmentes beschrieben, das von einem Haupt- _'i> speicher adressiert wird, so daß es rechtsbündig in eir Prozessorregister geladen werden kann. Umgekehrt werden ebenso automatisch aus dem Prozessor entnommene Daten so verschoben, daß sie richtig ausgerichtet sind, wenn sie in den Hauptspeicher gesetzt :> werden. Zwei Hauptspeicher-Zugriffsoperationen sind erforderlich, wenn das Datensegment über eine Speicherwortgrenze hinausgeht. Dieser Datenschieber ist insofern von besonderem Interesse, als er auch dazu benutzt werden kann, die Datenverschiebung in so Verbindung mit der vorliegenden Erfindung auszuführen.

Außerdem ist es aus der DE-AS 22 09 136 bekannt, Datenverarbeitungsanlagen zur Speicheradressierung mit Modifizierungsschaltungen zu versehen, die eine η gegebene Adresse um eine Einheit erhöhen. Dabei wird während jedes Operationszyklus des Speichers für Mikroprogramm-Routinen von Ein- und Ausgabegeräten, der von der zentralen Datenverarbeitungsanlage ausgelöst wird, jede seiner Speicherzellen der Reihe -to nach durch ein SpeicheradreRrptnupr pinp [ntrpmpntierschaltung und ein Pufferregister adressiert, wobei die zentrale Datenverarbeitungseinheit eine Adreßerhöhung für jeweils einen Zyklus im Pufferspeicher unterbrechen kann, wenn die Adresse im Speicher- -t; adreßregister nicht vom Pufferspeicher, sondern von einem Zentral-Adreß-Pufferregister anliegt. Obwohl hier bereits eine Modifizierung der Adressen gezeigt ist, ist diese Schaltung nicht ohne weiteres auf Kanaldatenpufferspeicher anvendbar.

Der Erfindung liegt die Aufgabe zugrunde, einen Kanaldatenpufferspeicher der eingangs genannten Art zu schaffen, der es erlaubt, daß der Datendurchsatz bei der Übertragung zwischen einem Eingabe-/Ausgabekanal und einem Speicher ohne hohen Aufwand an Schaltungsmitteln erhöht wird und der darüberhinaus zusätzlich die Kanaldaten-Verkettungsrate verbessert

Die Lösung besteht im Kennzeichen des Patentanspruchs 1.

Weitere vorteilhafte Lösungen finden sich in den ω Patentansprüchen 2 bis 7.

Dadurch, daß der Pufferspeicher für jedes seiner Spalten eine eigene Adressiereinrichtung aufweist, ist es möglich. Daten, insbesondere Datensegmente, die sich über zwei Speicherzeilen erstrecken, in nur einem Zugriff abzurufen oder zu speichern.

Ein Ausführungsbeispiel der Erfindung ist in den Zeichnungen dargestellt und wird anschließend näher beschrieben.

Es zeigt

F i g. 1 ein digitales Datenverarbeitungssystem und darin einen erfindungsgemäßen Kanaldatenpuffer,

F i g. 2 den Kanalpuffer, den Hauptspeicher und die Instruktionsverarbeitungseinheit gemäß Fig. 1 mit weiteren Einzelheiten,

F i g. 3 ein Zeitdiagramm zur Erklärung der Arbeitsweise des Kanaldatenpuffers,

F i g. 4 allgemein einen Assembler, der in verschiedener Form an verschiedenen Stellen im Kanaldatenputfer verwendet wird,

F i g. 5a und 5b die Konstruktion des Kanaldatenpuffers im einzelnen.

Fig. 6A bis 6F in Diagrammen eine typische Datenübertragung vom Kanal zum Kanaldatenpuffer,

Fig. 7A bis 7E in Diagrammen eine typische Datenübertragung vom Kanaidatenpuffer zum Hauptspeicher,

F i g. 8 schematisch im einzelnen die Konstruktion des in F i g. 5a gezeigten Schreibtreibers,

Fig. 9 schematisch im einzelnen die Konstruktion der Speicherübertragungspufferadrelisteuerung der F i g. 5a,

Fig. 10 im einzelnen die Konstruktion eines in F i g. 9 verwendeten Assemblerelementes,

Fig.il im einzelnen die Konstruktion der in der Speicherübertragungs-Pufferadreßsteuerung der F i g. 9 verwendeten Wahlsteuerschaltung,

Fig. 12 in eine,¹ Tabelle die Erklärung des Pufferadreß-Assemblers in F i g. 9,

Fig. 13 schematisch im einzelnen die Konstruktion der Kanalübertragungspuffer-Adreßsteuerung, der Kanalübertragungs-Schreibsteuerung und der Kanalübertragungs-Lesesteuerung der F i g. 5a,

Fig. 14 im einzelnen die Konstruktion des Kanalübertragungspuffer-Adreßzählers der F i g. 5a.

Fig. 15 im einzelnen die Konstruktion des Speicherübertragungs-Pufferadreßzählers und der Übertragungssteuerung der F i g. 5a, und

Pia 1fi im pin7plnpn dip Knnstrnktinn Hpr Oatpn-

pufferzählsteuerung der F i g. 5a.

Fig. 1 zeigt im allgemeinen die Hauptfunktionsteile eines typischen Digitalrechners oder digitalen Datenverarbeitungssystems, in denen die vorliegende Erfindung vorteilhaft verwendet werden kann. Die in durchgezogenen Linien dargestellten Verbindungen stellen Datensignalleitungen und die in unterbrochenen Linien gezeigten Verbindungen Steuersignalleitungen dar. Bei einer Leseoperation vom Eingabe/Ausgabegerät werden Daten byteweise von einem peripheren E/A-Gerät 10 an einen E/A-Kanal 11 übertragen. Die Daten werden dann durch eine zwei Byte breite Datensammelleitung an einen Kanaldatenpuffer 12 zur vorübergehenden Speicherung übertragen. Die im Kanaldatenpuffer 12 angesammelten Daten werden in entsprechenden Intervallen über eine acht Byte große Datensammelleitung an den Hauptspeicher 13 über einen Teil einer Instruktionsverarbeitungseinheit 14, nachfolgend kurz IPU genannt, übertragen. Für eine Schreiboperation über ein Eingabe/Ausgabegerät werden die Daten in entgegengesetzter Richtung bewegt, nämlich vom Hauptspeicher 13 zu einem der E/A-Geräte 10 über die Instruktionsverarbeitungseinheit 14, den Kanaldatenpuffer 12 und den E/A-Kanal 11. Der Kanaldatenpuffer 12 ist erfindungsgemäß konstruiert und optimiert den gesamten Datenübertragungsprozeß so, daß trotz der unterschiedlichen Betriebsforderungen

des E/A'Kanales 11 und des Hauptspeichers 13 Daten von einem zum anderen mit relativ hoher Rate übertragen werden können,

In einem typischen Pail werden die Instruktionsdaten und die Operandendaten für ein bestimmtes Computerprogramm in der oben beschriebenen Art von einem E/A*O»rät 10 an den Hauptspeicher 13 übertragen. In diesem Fall kann das E/A-Gerät 10 beispielsweise die Form eines Kartenlesers oder einer Magnetbandeinheit haben. Danach wird das Programm durch die Instruktionsverarbeitungseinheit, IPU14, ausgeführt. Die IPU 14 holt die Instruktionen und Operanden sequentiell vom Hauptspeicher 13, führt die von den Instruktionen angegebenen Berechnungen oder anderen Verfahren durch und gibt die Ergebnisse an den π Hauptspeicher 13 zurück. Bis zu acht Datenbytes können auf einmal vom Hauptspeicher 13 an die IPU 14 oder umgekehrt über eine diese Einheiten verbindende acht Byte breite Datensammelleitung übertragen werden. Die Elementaroperationen in der IPU14 2η werden durch Steuersignale von einer Hauptsteuerung 15 gesteuert. Im Falle einer E/A-Operation dienen einige dieser Steuervorgänge dazu, weitere Steuersignale zu entwickeln, die an die anderen Einheiten 11 bis 13 gegeben werden. Für Steuerzwecke senden die 2; Einheiten 11 bis 13 verschiedene Statur- und Anforderungssignale an die IPU 14, die wiederum verschiedene Statussignale der Hauptsteuerung 15 zur Verfügung stellt.

An einem Punkt während oder nach Beendigung des j< > Programmes werden die Ergebnisdaten in den Hauptspeicher 13 über den Kanaldatenpuffer 12 und den E/A-Kanal 11 an die entsprechenden E/A-Geräte 10 übertragen. In diesem Fall kann das E/A-Gerät 10 beispielsweise die Form einer Schreibmaschine oder η eines Druckers haben.

Hier scheint eine Erklärung der Terminologie angebracht. Ein Byte ist bekanntlich eine Folge von benachbarten binären Stellen oder Bits, die als eine Einheit behandelt werden und die kleinste adressierbare 4n Dateneinheit im System bilden. Als Beispiel wird hier

Datenbits und einem Paritätsprüfbit besteht. Der Einfachheit halber wird das Paritätsprüfbit im allgemeinen nicht erwähnt.

Die Hardware-Datenbitpositionen werden hier von links nach rechts in aufsteigender Zahlenfolge numeriert, wobei die äußerste linke Position die werthöchste Bitposition und die äußerste rechte Position die wertniederste Bitposition in der betrachteten Gruppe sind. Je höher also die Bitpositionsnummer, um so niedriger ist die Wertstufe des Bits. Dasselbe gilt entsprechend für die Numerierungsfolge nebeneinanderliegender Bytepositionen, die ebenfalls von links nach rechts beginnend mit der Nummer 0 numeriert werden. In der Wertfolge ist das linke Byte das werthöhere und das rechte Byte das wertniedere Byte.

Mit der Bezeichnung »Eingabe/Ausgabe-Leseoperation«, wird hier der Fall bezeichnet, m dem Daten von einem der E/A-Geräte 10 gelesen werden. Der eo Ausdruck bezieht sich auf eine Eingabe/Ausgabe-Operation, in der Daten vom E/A-Kanal 11 in den Kanaldatenpuffer 12 und von dort zum Hauptspeicher 13 übertragen werden. Dieser Ausdruck wird manchmal abgekürzt mit »E/A-Lesen« oder »EAL«.

Der hier verwendete Ausdruck »Eingabe/Ausgabe-Schreiboperation« bezieht sich auf den Fall, in dem Daten in eines der E/A-Geräte 10 geschrieben werden.

Der Ausdruck bezieht sich auf eine Eingabe/Ausgabeoperation, bei der Daten vom Hauptspeicher 13 in den Kanaldatenpuffer 12 und von dort in den E/A-Kanal 11 übertragen werden. Dieser Ausdruck wird auch abgekürzt mit »E/A Sehreiben« oder »EAS«.

Der Ausdruck »Kanal/Pufferllbertragung« (oder manchmal auch einfach Kanalübertragung) wird hier zur Bezeichnung einer Datenübertragung zwischen dem E/A-Kanal 11 und dem Kanaldatenpuffer 12 im allgemeinen Sinne und ohne Einschränkung auf die Übertragungsrichtung gebraucht. Die Übertragung kann in jeder Richtung erfolgen, d. h. vom Kanal zum Datenpuffer und umgekehrt.

In ähnlicher Weise wird mit dem Ausdruck »Speicher/Pufferübertragung« (manchmal einfach Speicherübertragung) eine Datenübertragung zwischen dem Kanaldatenpuffer 12 und dem Hauptspeicher 13 im allgemeinen Sinne ohne Einschränkung auf die Übertragungsrichtung bezeichnet. Die Übertragung kann in beiden Richtungen erfolgen, nämlich vom Kanaldatenpuffer 12 zum Hauptspeicher 13 oder umgekehrt.

Der in Fig. 2 gezeigte Kanaldatenpuffer 12 enthält einen Pufferspeicher 20. der in integrierter Halbleitertechnik ausgeführt ist, nicht destruktiv gelesen wird und Daten vorübergehend speichert, Eine Datenübertragungsschaltung, die ein zwei Byte großes Kanal-Eingangsdatenregister (CIDR) 21 enthält, dient der Übertragung von jeweils zwei Datenbytes vom E/A-Kanal 11 in den Datenpuffer 20. Eine weitere Datenübertragungsschaltung, die ein zwei Byte großes Kanal-Ausgangsdatenregister (CODR) 22 enthält, dient der Übertragung von bis zu zwei Datenbytes vom Pufferspeicher 20 an den E/A-Kanal 11. Ein acht Byte großes Speicherdatenübertragungsregister 23 (STDR) dient der Übertragung von Daten vom Pufferspeicher 20 an den Hauptspeicher 13 und umgekehrt. Die Adressierung des Pufferspeichers 20 und andere zugehörige Steuerfunktionen werden von einer Puffersteuerung 24 wahrgenommen.

Der Hauptspeicher 13 enthält einen sehr großen

Hauptspeicherbereich 25, der durch ein Speicheradreßi

\ -j : · v.'^:~^J Di""~r

Speicherbereich 25 ist als integrierter Halbleiterspeicher ausgeführt und wird nicht destruktiv gelesen. Er hat eine Speicherzugriffslänge von acht Bytes. Während eines Zugriffs können also acht zusammenhängende Datenbytes in den Hauptspeicherbereich 25 geschrieben oder von dort gelesen werden. Die acht während eines Zugriffs adressierbaren Bytesegmente werden auch Speicherwörter genannt. Die Adresse des ersten Byte in einem solchen Speicherwort ist ein Vielfaches von acht.

Ein acht Byte großes Hauptspeicher-Datenregister (MSDR) 27 wird zum Empfang der aus dem Hauptspeicherbereich 25 gelesenen Daten und zum Festhalten der in diesem Bereich zu schreibenden Daten verwendet Für Übertragungen von weniger als acht Bytes aktiviert eine Bytewahleinheit 28 während einer Schreiboperation winiger als das volle Komplement von acht Schreibsteaerleitungen und während einer Leseoperation setzt sie weniger als das volle Komplement von acht Bytepositionen im Kauptspeicherdatenregister 27. Die Bytewahleinheit 28 wird durch die drei wertniedersten Adreßbits auf einer Speicheradreßsammelleitung 29 und einen drei Bit großen Längencode gesteuert der von der Hauptsteuerung 15 kommt

Im vorliegenden Ausführungsbeispiel nutzt die Datenpuffer/Hauptspeicher-Datenübertragungsschaltung einen acht Byte breiten Fluß durch einen

Byteschieber 30, der in der Instruktionsverarbeltungseinheit 14 liegt, um die in verschiedenen Instruktionsverarbeitungsoperationen benötigte Schiebewirkung zu erzielen. Def Byteschieber 30 ist vorzugsweise von dem in der US-Patenischrift 3916 388 beschriebenen Typ und kann insbesondere Daten in Ryteschritten nach rechts oder units verschieben. Mit anderen Worten, der Byteschieber 30 kann acht Bytes von Eingangsdaten empfangen und sie 1. entweder ohne Verschiebung direkt zur Ausgabe durchlesen oder 1. sie mit einer Verschiebung von 1 bis 7 Bytes nach rechts oder 3. mit einer Verschiebung von 1 bis 7 Bytes nach links weiterleiten. Der Byteschieber 30 arbeitet im Umlaufbetrieb, in dem an einem Ende ausgeschobene Daten wieder eingegeben und das in das andere Ende des Schiebers wieder eingeschoben werden. In diesem Umlaufbetrieb werden Daten vom Pufferspeicher 20 an bih

Hauptspeicher 26 zum Pufferspeicher 20 übertragen werden, enthält der Datenübertragungsschaltkreis das MSDR 27, den öyteschieber 30, das STDR 23 und eine acht Byte große Datensammeileitung 32. Die Daten

s werden aus dem Hauptspeicher 25 nach der Adresse im SAR 26 ausgelesen und in das MSDR 27 gesetzt Die Daten im MSDR 27 laufen durch den Byteschieber 30 und werden zum entsprechenden Zeitpunkt in das STDR 23 gesetzt Die Daten im STDFt 23 werden über

in die Datensammeileitung 32 an eine Schreibschaltung im Pufferspeicher 20 geleitet und zum entsprechenden Zeitpunkt dorthinein an einer Stelle geschrieben, die durch die von der Puffersteuerung 24 kommende Pufferadresse bestimmt wird.

Im vorliegenden Ausführungsbeispiel wird angenom men, daß die Hauptsteuerung 15 mikroprogrammiert ist. Sie enthält einen Steuerspeicher zum Speichern der

den Hauptspeicherbereich 25 und umgekehrt übertra- Steuermikrowörter, ein Steuerregister 7iim F.mnfang

Der Byteschieber 30 ist in der Instruktionsverarbeitungseinheit 14 enthalten und sorgt für die verschiedenen Datenschiebeoperationen, die zeitweise während der Datenmanipulation innerhalb der Instruktionsverarbeitungseinheit 14 benötigt werden. Außerdem sorgt er für die Datenausrichtung, die bei der Datenübertragung vom Hauptspeicher 23 in ein Hardwareregister in der IPU 14 oder umgekehrt gebraucht werden kann. Der Byteschieber 30 wird also auch für andere Zwecke als nur für die Datenübertragung zwischen dem Pufferspeicher 20 und dem Hauptspeicherbereich 25 gebraucht. Während es natürlich für die Übertragungsschaltung zwischen dem Pufferspeicher und dem Hauptspeicher wirtschaftlicher ist, den Byteschieber 30 zu benutzen, ist es nicht unbedingt erforderlich. Wenn das aus irgendeinem Grund nicht bequem ist oder die IPU keinen Umlaufbyteschieber hat, kann der Kanaldatenpuffer 12 auch mit einem eigenen separaten Byteschieber ausgerüstet werden.

Alle in Fig.2 dargestellten primären Datensammelleitungen sind acht Bytes breit, mit Ausnahme der für die Datenübertragung zwisc^n dem E/A-Kanal U und dem Pufferspeicher 20 verwendeten Sammelleitungen. Diese sind zwei Bytes breit. Jede acht Byte breite Datensammeileitung besteht aus 72 Leitern für die gleichzeitige parallele Übertragung von 72 Bits (64 Datenbits und 8 Paritätsbits). Die zwei Byte großen Sammelleitungen bestehen aus 18 Leitern zur gleichzeitigen parallelen Übertragung von 18 Bits (16 Datenbits und zwei Paritätsbits).

Im vorliegenden Ausführungsbeispiel enthält die Schaltung zur Übertragung von Daten zwischen dem Pufferspeicher 20 und dem Hauptspeicherbereich 25 in der genannten Reihenfolge ein Speicherdaten-Übertragungsregister (STDR) 23, den Byteschieber 30, das Hauptspeicher-Datenregister 27 und eine acht Byte große Datensammeileitung 31. Die aus dem Pufferspeicher 20 ausgelesenen Daten werden zum gegebenen Zeitpunkt in das STDR 23 gesetzt Die Daten im STDR 23 laufen durch den Byteschieber 30 und werden zum gegebenen Zeitpunkt in das Hauptspeicher-Datenregister (MSDR) 27 gesetzt Die Daten im MSDR 27 werden über die Datensammeileitung 31 an die Schreibschaltung im Hauptspeicherbereich 25 gegeben und zum geeigneten Zeitpunkt im Hauptspeicherbereich 25 an die acht Byte große Speicherwortstelle geschrieben, die durch die Adresse im SAR 26 bezeichnet ist

Wenn Daten in der Gegenrichtung, nämlich vom der einzelnen Mitkrowörter und eine Decodierschaltung zum Decodieren der Mikrowörter, zwecks Entwicklung der Steuersignale, die die verschiedenen (nicht dargestellten) Steuertore steuern, die zu den Datensammelleitungen, den Adreßsammelleitungen usw. gehören, sowie verschiedene andere Steuersignale umfassen, die in der IPU gebraucht werden. Für den Steuerspeicher ist eine entsprechende Adreßschaltung vorgesehen, um die richtige Startadresse für die jeweils ausgeführte Programminstruktion zu wählen und so die Mikrowörter nacheinander und zum Verzweigen auf

ίο andere Mikrowörter anzusteuern, wenn die Bedingungen das vorschreiben.

Die IPU 14 enthält eine arithmetische und logische Einheit (ALU 33), einen Lokalspeicher 34 und verschiedene Hardwareregister wie das acht Byte große

J5 /4-Register 35, das acht Byte große ß-Register 36 und das acht Byte große Bestimmungsregister oder D-Register 37, zur Verwendung bei der Ausführung der verschiedenen arithmetischen und logischen Operationen auf den verarbeiteten Daten. Bei einer typischen Programminstruktion in Maschinensprache besteht der erste Schritt im Abruf der Instruktion' aus dem Hauptspeicher 25 und ihrer Übertragung in ein Instruktionsregister 38. Dazu nimmt man die Instruktionsadresse von einem Instruktionszähler 39 und setzt sie in das SAR 26 über einen Assembler 40 und die Adreßsammelleitung 29. Die adressierte Instruktion wird aus dem Hauptspeicher 25 gelesen und an das Instruktionsregister 38 über das MSDR 27, den Byteschieber 30 und das D-Register 37 gegeben. Als Teil der Instruktionsabrufoperation werden die Operandenadressen aus den Basisadressen und den relativen Adressen errechnet, die in der Instruktion enthalten sind, und die Ergebnisse werden in die entsprechenden Operandenadreßregister im Lokalspeicher 34 gesetzt Außerdem wird der Instruktionszähler 39 über den Fortschreibungsaddierer 41 so fortgeschrieben, daß er die Adresse der nächsten Programminstruktion enthält Der Operationscodeteil (OP-CODE-Teil) der Programminstruktion in Maschinensprache im Instruktionsregister 38 wird an die mikroprogrammierte Hauptsteuerung 15 gegeben, um die richtige Folge von Mikrowörtem zur Ausführung der jeweiligen Programminstruktion aufzurufen. In einem mehr oder weniger typischen Fall (da gibt es viele verschiedene

Variationen) wird die Instruktion ausgeführt durch Abrufen der Operanden vom Hauptspeicherbereich 25 und Einsetzen dieser Operanden in die entsprechenden Register im Lokalspeicher 34. Die Operanden werden

dann in der gewünschten Aft manipuliert und das Ergebnis in den Lokalspeicher 34 zurückgesetzt. Danach wird das Ergebnis im Lokalspeicher 34 gelegen und in die entsprechende Stelle (typischerweise eine der Operandenstellen) im Hauptspeicherbereich 25 ge' schrieben. Die Datenübertragung Vom Lokalspeicher 34 zum Hauptspeicher 25 erfolgt über das ^Register 36, einen Bitschieber 42, einen Byteschieber 30, das MSDR 27 und die Datensammelleitung 31. Während dieser Operationen wird der Hauptspeicher 24 über das IPU-Speicheradreßregister 43, auch IPU-SAR genannt, adressiert, das die entsprechenden Operandenadressen vom Lokalspeicher 34 geliefert bekommt. Die verschiedenen Registerstellen im Lokalspeicher 34 werden über ein Lokalspeicher-Adreßregister 44 adressiert, das von der Hauptsteuerung 15 wiederum den Lokalspeicher-Adreflfeldteil derjenigen Mikrowörter empfängt, die sine Dⁱ**enübsrtr2^<T«ii.^fT von oder zum Lcksls^ei^h^r ^^ vornehmen.

Für eine arithmetische Addition beispielsweise werden die beiden zu addierenden Operanden vom Hauptspeicher 25 gelesen und in den Lokalspeicher 34 gesetzt. Danach werden die beiden Operanden sukzessive vom Lokalspeicher 24 adressiert und in das /4-Register 35 und das ß-Register 36 gesetzt. Die Datenwerte in diesen beiden Registern werden dann durch die ALU 33 addiert und das Ergebnis über das D-Register 35 an den Lokalspeicher 34 zurückgesendet.

Der Bitschieber 42 und der Byteschieber 30 sind für die Datenverschiebung während der Ausführung verschiedener Programminstruktionen in Maschinensprache vorgesehen. Der Bitschieber 42 schiebt die Daten in Schritten von einem Bit und der Byteschieber 30 in Schritten von ein Byte. Um einen im Lokalspeicher 34 stehenden gegebenen Operanden zu verschieben, wird dieser in das S-Register 36 gesetzt und danach sukzessive durch den Bitschieber 42 und den Byteschieber 43 geleitet und in das D-Register 37 gesetzt. Von da an kann er in den Lokalspeicher 34 zurückgeführt oder in das /4-Register 35 oder das 5-Register 36 je nach Bedarf der jeweils ausgeführten Operation gesetzt werden. Der Bitschieber 42 sowie der Byteschieber 30 gehören zum bekannten Durchlauftyp. Das Ausmaß der Schiebung durch jede dieser Einheiten wird durch eine Schiebesteuerung 45 gesteuert, die die richtige Schiebesteuerinformation von der Hauptsteuerung 15 empfängt.

Eine Eingabe/Ausgabeoperation wird dadurch eingeleitet, daß man eine E/A-Instruktion (z. B. eine Instruktion START I/O) vom Hauptspeicher 25 abruft und in das Instruktionsregister 38 setzt Zu Beginn der Eingabe/Ausgabeoperation werden ein Einheitensteuerwort (UCW) und eines oder mehrere Kanalkommandowörter (CCW) für das mfragekommende E/A-Gerät vom Hauptspeicher 25 abgerufen und in den Lokalspeicher 34 in einen Bereich gesetzt, der für diejenige Kanaleinheit reserviert ist, an die das E/A-Gerät angeschlossen ist Diese Steuer- und Kommandowörter dienen den verschiedenen Steuer-, Adreß- und Statusinformationen, die für die Durchführung der-E/A-Operation gebraucht werden. Ein Teil dieser Information, z. B. der Befehlscodeteil eines CCW, wird an den E/A-Kanal 11 weitergeleitet, indem man die entsprechende Information aus dem Lokalspeicher 34 liest und sie über das 5-Register 36, die ALU 33, das D-Register 37 und eine Steuersammelleitung 46 an den E/A-Kanal 11 sendet Der Befehlscodeteil und der Kennzeichenteil eines CCW sowie die Geräteadresse, werden beispielsweise in dieser Art an den E/A-Kanal 11 gesendet und dort in die Hardwateregister gesetzt Der Befehlscode wird unter anderem an das E/A-Gerät weitergeleitet, um diesem zu sagen, was es zu tun hat AuBerdem erfüllt er Steueraufgaben im E/A-Kanal.

Andere UCW/CCW-inföfmätlan im Lokälspeicböf 34, wird zusammen mit der Adressierung des Hauptspeichers 25 benutzt Wenn die eigentliche Adressierung der Eingabe/Ausgäbedaten im Hauptspeicher 25 begonnen

ίο werden soll, wird z. B. der Datenadreßteil des CCW aus dem Lokalspeicher 34 gelesen und in das Kanalspeicheradreßregister 47 gesetzt. Von dort wird der Adreßteil über den Assembler 40 und die Adreßsammelleitung 29 an das SAR 26 geleitet, um die Anfangsstelle im Hauptspeicher 25 für die zu übertragenden Eingabe/Ausgabedaten zu adressieren. Während die Eingabe/Ausgabe-Operation weiterläuft, wird das CCW-Datsüsdrsßfeid im Lokals^eicher 34 auf der; neuesten Stand fortgeschrieben.

F i g. 3 zeigt zur Erklärung der Arbeitsweise des Kanaldatenpuffers 12 ein Zeiteinteilungsprogramm. Der Kanaldatenpuffer 12 benutzt dieselben Grundtakte wie der E/A-Kanal 11. Jeder Kanalzyklus ist in vier Zyklusintervalle CO bis C3 unterteilt. Ein separater Zug wiederholter Taktimpulse wird für jedes dieser Taktintervalle geliefert. Ein Zug von CO-Taktimpulsen ist beispielsweise für die Taktierung der während der C0-Taktintervalle auszuführenden Operationen vorgesehen. Der Kanaldatenpuffer 12 wird auf Zyklusteiler-

in basis betrieben. Insbesondere wird eine Hälfte eines jeden Kanalzyklus für die Adressierung der Kanaldaten in oder aus dem Pufferspeicher 20 benutzt, während die andere Hälfte des Kanalzyklus der Adressierung von Hauptspeicherdaten in oder aus dem Pufferspeicher 20 dient. Diese Unterteilung ist dargestellt in F i g. 3 durch die Unterteilung eines jeden Zyklus in einen CT-Abschnitt (Kanalübertragung) und einen ST-Abschnitt (Speicherübertragung), von denen der erster»; die erste Hälfte und der letztere die letzte Hälfte eines jeden Zyklus belegt. Separate Züge wiederholter CT- und ST-Impulse sind für die Taktierung der verschiedenen während der entsprechenden Zeitabschnitte aus7uführenden Operationen vorgesehen. Durch diesen geteilten Zyklusbetrieb siören sich Übertragungen zwischen Kanal und Puffer einerseits und Speicher und Puffer andererseits nicht

Fig.4 zeigt in eii - allgemeinen Darstellung einen Assembler (ASM), von dem verschiedene Formen an verschiedenen Stellen in der detaillierten Konstruktion des Kanaldatenpuffers 12 benutzt werden. Mit dem Ausdruck Assembler soll hier eine Wahlschaltung mit mehreren Eingängen und einem Ausgang bezeichnet werden, die durch mehrere Wahlsteuersignale so gesteuert wird, daß sie nur die Daten von einer

gewählten Eingangssammelleitung V/W/X/Y an die eine Ausgangssammelleitung Z überträgt Jede der Sammelleitungen Vbis Z ist mehrere Bits breit und hat dieselbe Anzahl von Bitleitungen. Hebt man z. B. die Wahlsteuerleitung »X-AUSW.« auf den binären Einerpegel an, so wird dadurch die A'-Eingangssammelleitung mit der Z-Ausgangssammelleitung verbunden.

Legt man die F i g. 5a und 5b so nebeneinander, daß die Fig.5a links liegt, so ist die Konstruktion des in Fig.2 dargestellten Kanaldatenpuffers 12 im Detail gezeigt Insbesondere in F i g. 5b ist der Pufferspeicher 20 dargestellt, der elektrisch so aufgebaut ist, daß er M Spalten und R Zeilen aus ein Byte breiten Speicherstellen aufweist wobei M und R ganze Zahlen als Potenzen

von zwei sind, und jede der MSpalten besteht aus einer ein Byte breiten Speichergruppe aus R Zeilen mit ihrem eigenen Adreßmechanjsmus zum Ansteuern jeder gewünschten Zsile. Im vorliegenden Ausführungsbeispiel hat M den Wert acht und R den Wert 32, Der Pufferspeicher 20 besteht also aus einem Satz von acht spaltenbildenden Speichermechanismen SO bis 57. Jeder dieser Mechanismen enthalt eine ein Byte breite Speicheranordnung mit 32 Zeilen und einem Adreßmechanismus zum Ansteuern einer jeder dieser 32 Zeilen. Der Speicherteil in jedem der Mechanismen 50 bis 57 ist in integrierter Halbleiterschaltung mit nichtzerstörendem Auslesen ausgeführt. Jede Zeile in jeder derartigen ein Byte breiten Gruppe hat neun Bitspeicherstellen und bildet damit die ein Byte große Zeilenlange. Daten werden an die Speicherteile der Mechanismen 50 bis 57 über entsprechende neun Bit breite Eingangssammelleitungen 60 bis 67 gegeben. Daten werden aus den Speicherteilen der Mechanismen 50 bis 57 Ober neun Bit große Aiisgangssammeileitungen 70 bis 77 gelesen.

Jeder der Speichermechanismen 50 bis 57 enthält auch seinen eigenen Adreßdecodierteil zum Empfang eines r-Bit-Adreßfeldes, durch dessen Decodierung eine bestimmte Zeile aus den R Zeilen im Speicherteil gewählt wird, r ist der Logarithmus zur Basis zwei von R. Da R im vorliegenden Beispiel den Wert 32 hat, hat r den Wert 5. Jeder derartige Adreßdecodierer ist in integrierter Halbleiterschaltung ausgeführt und wird auf demselben integrierten Schaltungschip ausgebildet wie der zugehörige ein Byte breite SpeicherteiL Die an den Adreßdecodierer angelegte Adresse steuert eine bestimmte Zeile an und läßt die darin gespeicherten Daten auf der 9 Bit großen Datenausgangssammelleitung für diese Gruppe erscheinen. Adressen werden an die Decodierteile der Mechanismen 50 bis 57 über entsprechende 5 Bit große Adreßsammelleitungen A 0 bis A 7 gegeben.

Der Speicherteil in jedem der Mechanismen 50 bis 57 enthält weiterhin eine Schreibsteuerleitung, die aktiviert werden muß, bevor Daten in den Speicherteil geschrieben werden können. Die äußeren Enden dieser Schreibsteuerleitungen sind bezeichnet mit WQ bis W7 in Fig.5b. Um z.B. Daten in die achtzehnte Zeile der Spalte 4 zu schreiben, muß die Schreibleitung W4 aktiv sein und die 5 Bit große Adreßsammelleitung A 4 muß den Adreßcode 10001 geben. (Hinweis: die erste Zeile hat die Adresse 00000). Wenn diese beiden Bedingungen erfüllt sind, werden die auf der 9 Bit großen Eingangssammelleitung 64 für die Spalte 4 erscheinenden Daten in die achtzehnte Zeile der Speicherspalte 4 gesetzt

In einer Gesamtübersicht kann man sich den Pufferspeicher 20 als einen einheitlichen Speicher von 256 Byte Größe mit 32 adressierbaren Zeilen vorstellen, die jeweils eine Länge von acht Bytes haben. Zur Datenübertragung von und zum Hauptspeicher 23 können während eines Zugriffs acht Datenbytes aus dem Pufferspeicher 20 ausgelesen oder in ihn geschrieben werden.

Der Pufferspeicher 20 ist eine Speicheranordnung aus «j acht Speichergruppen mit jeweils ein Byte Breite. Wenn hier vom Speicher ohne nähere Angaben gesprochen wird, so ist damit die ganze Sammlung der jeweils ein Byte breiten Gruppe als Einheit gemeint

Wenn hier von Spalten und Zeilen gesprochen wird, so ist das im elektrischen und nicht im physikalischen oder mechanischen Sinne zu verstehen. Die Speicherstellen brauchen insbesondere physikalisch nicht zusam menzuhängen und Zeilen und Spalten im physikalischen Sinne zu bilden. Hier soll lediglich gesagt werden, daß die Speieherstellen so verdrahtet sind, daß sie elektrisch gesehen in Zeilen und Spalten angeordnet erscheinen oder sich genauso verbalten. Die zum Pufferspeicher 20 gehörende Datenflbertragungsschaltung für mehrere Bytes enthält zwei Hauptteile, nämlich die Af-Bytedatenübertragungsschaltung für die Übertragung von Af-Byte-Datensegmentea zwischen dem Pufferspeicher 20 und dem Hauptspeicher 25, und eine .N-Byte-Datenübertragungsschaltung zur Übertragung von //-Byte-Datensegmenten zwischen dem Datenpuffer 20 und der Kanalschaltung im E/A-Kanal 11. M und W sind ganze Zahlen, M ist die Anzahl der Bytespalten im Pufferspeicher 20. Im vorliegenden Ausfuhrungsbeispiel hat M den Wert acht und Ndea Wert zwei. Jeder dieser Hauptteile enthält wiederum zwei Unterteile. Die M-Byte-Datenübertragungsschaltung enthält eine erste Datenübertragungsschaltung zur Übertragung von 8 Byte großen Datensegmenten vom Hauptspeicher 25 in den Pufferspeicher 20 und eine zweite Datenübertragungsschaltung zur Übertragung von 8 Byte großen Datensegmenten in Gegenrichtung vom Pufferspeicher 20 zum Hauptspeicher 25. Entsprechend enthält die MByte-Datenübertragungsschaltung eine erste Datenübertragungsschaltung für die Übertragung von 2 Byte großen Datensegmenten vom E/A-Kanal 11 an den Pufferspeicher 20 und eine zweite Datenübertragungsschaltung zur Übertragung von zwei Byte großen Datensegmenten in Gegenrichtung, nämlich vom Pufferspeicher 20 zum E/A-Kanal 11.

Betrachtet man den ersten Teil der acht Byte großen Datenübertragungsschaltung für die Übertragung vom Speicher zum Puffer, so enthält dessen in Fig.5b gezeigter Teil eine Torschaltung 78, eine Datensammelleitung 79, das Speicherfibertragungsdatenregister (STDR) 23, die Datensammelleitung 32, alle jeweils acht Bytes groß, einen Satz von jeweils ein Byte großen Assemblern 80 bis 87 und die ein Byte großen Datensammelleitungen 60 bis 67. Die Torschaltung 78 empfängt ihren Eingang von dem in Fig.2 gezeigten Byteschieber 30. Die numerierten Unterteilungen des STDR 23 bezeichnen die verschiedenen Bytepositionen darin. Wie durch die Austeitung von der Datensammelleitung 32 gezeigt ist, sind die einzelnen Bytepositionen einer solchen Datensammelleitung 32 mit verschiedenen Assemblern 80 bis 87 gekoppelt und somit mit verschiedenen spaltenbildenden Speichergruppen 50 bis 57. In den entsprechenden Augenblicken wahrend einer E/A-Schreiboperation (EAS); werden die Daten in der Byteposition 0 des STDR 23 an die die Bytespalte 0 bildende Gruppe 50 gegeben, die Daten in der Byteposition 1 werden an die Gruppe 5t gegeben usw. für die anderen Bytepositionen.

Betrachtet man jetzt den für die Übertragungen vom Puffer zum Speicher zuständigen Teil der Datenübertragungsschaltung, so enthält der in F i g. 5b gezeigte Teil die Ausgangssammelleitungen 70 bis 77, die Torschaltung 88, das STDR 23 und die Datensammelleitung 89, alle jeweils acht Bytes groß, die zur Eingabeseile des Byteschiebers 30 in Fig,2 lauft Wahrend einer E/A-Leseoperation (EAL), werden die Bytes 0 bis 7 der von den Gruppen 50 bis 57 adressierten Daten in die entsprechenden Bytepositionen 0 bis 7 im STDR 23 zum entsprechenden Zeitpunkt gesetzt Auf diese Weise empfangen die einzelnen Bytepositionen der Datensammelleitung 89 Daten von den verschiedenen, die Spalten bildenden Speichergruppen 50 bis 57.

Betrachtet man jetzt den für die Übertragung zwischen Kanal und Pufferspeicher zuständigen zwei Byte großen Teil der Übertragungsschaltung, von dem ein Teil in Fig.5b gezeigt ist, so enthält dieser eine Datensammelleitung 90, das CIDR 21, beide jeweils zwei Bytes groß, die ein Byte großen Assembler 80 bis 87 und die acht jeweils ein Byte großen Eingangssammelleitungen 60 bis 67. Die geradzahlige Byteposition, nämlich die Byteposition 0, im CIDR 21, ist mit jedem geradzahligen Assembler 80,82,84 und 86 und somit im gegebenen Moment mit jeder Speichergruppe 50,52,54 und 56, die die geradzahligen Spalten 0, 2, 4 und 6 im Pufferspeicher 20 bilden, verbunden. Auf ähnliche Weise ist die ungeradzahlige Byteposition eins im CIDR 21 mit jedem ungeradzahligen Assembler 81,83,85 und 87 und somit zum entsprechenden Zeitpunkt mit jeder Speichergruppe 51, 53, 55 und 57 verbunden, die die ungeradzahligen Spalten 1,3,5 und 7 im Pufferspeicher 20 bilden. Bestenfalls kann nur eine geradzahlige Schreibsieuerieitung WO, W2, W4 und ir β während eines gegebenen CT-Impulses und nur eine ungeradzahlige Schreibsteuerkitung WX, W3, W5 und W7 während eines gegebenen CT-Impulses erregt werden. So können günstigstenfalls während einer gegebenen Ansteuerung des Pufferspeichers 20 für Übertragungszwecke zwischen Kanal und Pufferspeicher nur zwei Bytes in den Pufferspeicher 20 geschrieben werden. In manchen Fällen wird nur ein geradzahliges oder ein ungeradzahliges Byte während eines gegebenen CT-Intervalles in den Pufferspeicher 20 geschrieben. In anderen Fällen werden auch gar keine Bytes geschrieben.

Jeder der Assembler 80 bis 87 ist eine Version des in Fig.4 gezeigten allgemeinen Assemblers mit zwei Eingängen und einem Ausgang. Die Speicherübertragungsimpulse (ST) werden an eine erste Wahlsteuerleitung eines jeden Assemblers 80 bis 87 angelegt Während jedes ST-Impulses werden somit die acht Bytepositionen der vom Speicher zum Puffer laufenden Datensammelleitung 32 mit entsprechenden Byteeingangssammelleitungen 60 bis 67 verbunden. Andererseits werden die Kanalübertragungsimpulse (CT) an eine zweite Wahlsteuerleitung für jeden Assembler 80 bis 87 angelegt. Während jedes CT-Impulses sind somit die Ausgangsleitungen vom CIDR 21 mit den Eingangs-Sammelleitungen 60 bis 67 verbunden, wobei die geradzahlige Ausgangsleitung mit einer geradzahligen Eingangsleitung und die ungeradzahlige Ausgangsleitung mit einer ungeradzahligen Eingangssammelleitung verbunden ist. Nach Darstellung in Fig.3 tritt der CT-Impuls in der ersten Hälfte und der ST-Impuls in der zweiten Hälfte eines jeden Kanalzyklus auf.

Die CT- und ST-lmpulse kommen von einer Pulsgeneratorschaltung 91 (Fig.5a), die von den Kanaltaktimpulsen CO bis C3 vom E/A-Kanal II gespeist wird. Diese Pulsgeneratorschaltung 91 kann z. B. ein paar Flip-Flop-Schaltungen enthalten, von denen eine durch die Vorderflanke eines jeden Impulses CO eingeschaltet und durch die Hinterflanke eines jeden Impulses Cl zurückgestellt wird und so die w CT-Impulse erzeugt Die andere Flip-Flop-Schaltung wird durch die Vorderflanke eines jeden impulses Cl eingeschaltet und durch die Hinterflanke eines jeden Impulses C3 zurückgestellt und erzeugt so die ST-lmpulse.

Betrachtet man jetzt den Übertragungsteil vom Puffer zum Kanal der zwei Byte großen DatenUbertragungsschaltung, so enthält der in Fig.5b gezeigte Teil die acht jeweils ein Byte großen AvisgangssammeHeitun gen 70 bis 77, ein Paar Assembler 92 und 93 mit jeweil vier Eingängen und einem Ausgang, das zwei Byt< große Kanalausgangsdatenregister (CODR) 22 und ein« zwei Byte große Datensammelleitung 94, die zun E/A-Kanal 11 führt Die geradzahligen Ausgangsleitun gen 70, 72, 74 und 76 von den geradzahliger Bytepositionen 50, 52, 54 und 56 sind mit den viei Eingängen des geradzahligen Assemblers 92 verbunden dessen Ausgang an die geradzahlige Byteposition in: CODR 22 angeschlossen ist In ähnlicher W.eise sind did ungeradzahligen Ausgangsleitungen 71, 73, 75 und 77 von den ungeradzahligen Bytepositionen 51,53,55 und 57 mit den vier Eingängen des ungeradzahliger Assemblers 93 verbunden, dessen Ausgang an die ungeradzahlige Byteposition im CODR 22 abschlössen ist Die Assembler 92 und 93 haben die in Fig.4 gezeigte Form. Vier geradzahlige Lesesteuerleitungen ÄO, RX A4 und Ä6 sind einzeln an die vier Wahisteuerieitungen des Assemblers 92 angeschlossen, und zwar so, daß die Leitung /70 die Wahl der Byte-Null-Ausgangsleitung 70, die Leitung R 2 die Wahl der Byte-2-AusgangsIeitung 72 usw. einschalten. Nur eine der vier geradzahligen Lesesteuerleitungen ÄO, R2, A4 und R6, kann zu einem gegebenen Zeitpunkt aktiviert und somit mit der Byteposition null im CODR 22 verbunden werden. Auf ähnliche Weise sind die vier ungeradzahligen Lesesteuerleitungen RX, R3, R5 und Rl mit den vier Wahlsteuerleitungen im Assembler 93 verbunden. Die Leitung R1 schaltet die Wahl der Byte-Eins-Ausgangssammelleitung 71, die Leitung A3 die Wahl der Byte-Drei-Ausgangssammelleitung 73 usw. ein. Nur eine dieser ungeradzahligen L.3sesteuerleitungen kann zu einem gegebenen Zeitpunkt aktiviert werden, uns somit kann jeweils nur eine ungeradzahlige Ausgangssammelleitung 71,73,75 oder 77 mit der Bytepositipn Eins im CODR 22 verbunden werden. -1

Im Lauf einer gegebenen Eingabe/Ausgabeoperation für ein bestimmtes E/A-Gerät werden nur zwei der vier möglichen Datenübertragungsschaltungsteile benutzt.

Die Paarungen sind folgende:

Leseoperation vom Eingabe/Ausgabegerät (EAL)

1. Schaltung für Kanalübertragung mit Puffer schreiben (CTBW)

2. Schaltung für Speicherübertragung reis Puffer lesen (STBR)

Schreiboperation im Eingabe/Ausgabegerät (EAS)

1. Schaltung für Speicherübertragung mit Puffer schreiben (STBW)

2. Schaltung für Kanalübertragung mit Puffer lesen (CTBR)

Dem Datenpuffer 'vird durch die vom E/A-Kanal 11 gelieferten Steuersigr.ale CTBW; CTBR; STBW und STBR mitgeteilt, welche E/AOperation auszuführen ist Diese Signale erhalt man durch Decodierung des Kanalbefehlscode, der gegenwärtig im E/A-Kanal 11 steht, jedes dieser Steuersignale ist auf dem aktiven Niveau, in diesem Fall dem binären Einerpegel, während jedes Kanalzyklus, wenn seine spezielle Funktion auszuführen ist, und es ist in diesem Fall auf dem inaktiven Niveau, auf binär Null, während jedes Kanalzyklus, in dem seine spezielle Funktion nicht

auszufahren ist. Obwohl also beispielsweise in einer E/A-Leseoperation beide Steuersignale CTBW und STBR benutzt werden, ist in einigen Kanalzyklen nur das Signal CTB JPaktiv. Das Signal STBR steht dann für die Kanalzyklen auf dem aktiven Pegel, in denen Daten tatsächlich vom Pufferspeicher 20 in den Hauptspeicher 25 übertragen werdea In ähnlicher Weise gibt es bei einer E/A-Schreiboperation einige Kanalzyklen, in denen nur eines der beiden Steuersignale STBW und CTBR auf dem aktiven Niveau liegt

Der Datenpuffer empfängt auch Daten vom E/A-Kanal Il und benutzt dieselben Kanaltaktimpulse CO bis C3 wie der E/A-Kanal 11.

Betrachtet man eine typische E/A-Leseoperation genauer, so sieht man, daß Daten vom E/A-Kanal 11 empfangen und in das Kanal-Eingabedatenregister CIDR 21 gesetzt werden. Diese Daten werden dann in der empfangenen Reihenfolge in den Pufferspeicher 20 geschrieben upadort gepackt gespeichert, beginnend an der Byteposition Nuii der ersten Zeile (Zeiie Null des Pufferspeichers 20). Nachdem eine vorgegebene Datenmenge im Pufferspeicher 20 gesammelt ist, beginnt das Gerät jeweils acht Bytes auszulesen und sie in den Hauptspeicher 25 über die Torschaltung 88, STDR 23, die Datensammelleitung 89, df η Byteschieber 30 (F i g. 2) und das MSDR 27 (F i g. 2) zu übertragen.

Wenn Daten während einer E/A-Leseoperation empfangen werden, ist das Steuersignal CTBWauf dem binären Einerpegel. Dadurch wird das UND-Glied 95 aktiviert und durch die Taktimpulse CZ Daten in das CIDR 21 gesetzt Gleichzeitig werden die entsprechenden Schreibsteuerleitungen (maximal zwei) durch die Taktimpulse Cl erregt um den Da'-f.nsatz im CIDR 21 in den Pufferspeicher 20 zu schreiben. Wenn Daten während der E/A-Leseoperation in den Hauptspeicher 25 zu übertragen sind, aktiviert das Steuersignal STBR die Torschaltung 88, damit die an ihrer Eingangsseite gelieferten Daten an die Ausgangsseite weitergeleitet werden. Dieses Steuersignal STBR aktiviert weiterhin ein UND-Glied 96, um die Taktimpulse CZ an den Eingangssteueranschluß des STDR 23 über das UND-Glied 96 und ein ODER-Glied 97 zu liefern. Dadurch kann jeder Impuls C3 die Daten auf den Ausgangssammelleitungen 70 bis 77 in das STDR 23 setzen.

Für den Pufferspeicher 20 sind zwei separate Adreßmechanismen vorgesehen. Während einer E/A-Leseoperation steuert der eine die Speicherung der von E/A-Kanal 11 hereinkommenden Daten und der andere das Auslesen der an den Hauptspeicher 25 übertragenen Daten. Die zwei Adreßsätze werden an den Pufferspeicher 20 über einen Satz von acht Assemblern 100 mit jeweils zwei Eingängen und einem Ausgang angelegt, mit denen die Umschaltung von einer Adresse zur anderen gesteuert wird. Insbesondere der an jeden Assembler der Gruppe 100 angelegte Impuls CTIäßt die fünf Bit großen Kanalübertragungsadressen an die ebensogroßen Adreßsammelleitungen A 0 bis A 7 für die entsprechenden ein Byte breiten Speichergruppen 50 bis 57 anlegen. In ähnlicher Weise läßt der an jeden Assembler 100 angelegte ST-Impuls die fünf Bit großen Speicherübertragungsadressen an die fünf Bit großen Adreßsammelleitungen AO bis A7 gehen. Da nach Darstellung in F i g. 3 die Impulse CT und 57* verschachtelt auftreten, können die vom E/A-Kanal 11 hereinkommenden Daten an einer Stelle gespeichert werden, während in demselben Kanalzyklus die für die Übertragung zum Hauptspeicher 25 ausgelesenen Daten von einer anderen Speicherstelle entnommen werden können.

Die F i g, 6A bis 6F zeigen eine typische Datenübertragung vom E/A-Kanal 11 zum Pufferspeicher 20, Diese sechs Figuren stellen die Datenübertragung für sechs aufeinanderfolgende Kanalzyklen dar. Während eines ersten in F i g, 6A gezeigten Kanalzyklus wird ein erstes Datenbyte, das Byte 0, in die erste Speicherstelle mit Bytegröße im Pufferspeicher 20, nämlich die Zeile 0, Spalte 0, geschrieben oder dort gespeichert Während des zweiten in Fig.6B gezeigten Zyklus wird das Datenbyte Eins in der Zeile 0, Spalte 1, gespeichert Während der dritte Zyklus (Fig,6C), wird das Datenbyte 2 in die Zeile 0, Spalte 2, gespeichert Während der ersten drei gezeigten Übertragungen wird also nur je ein Datenbyte gespeichert Während des in Fig.6D gezeigten vierten Zyklus werden die beiden Datenbytes 3 und 4 in die Zeile 0, Spalten 3 und 4 gespeichert Während des in Fi g. 6E gezeigten fünften Zyklus, werden die Datenbytes 5 und 6 in die Zeile 0, Spalten 5 und 6 gespeichert Während des in Fig.6F gezeigten sechsten Zyklus, wird das Datenbyte 7 in Zeile 0, Spalte 7 gespeichert und das Datenbyte 8 wird in die Zeile I₁ Spalte 0 gespeichert Damit ist der Fall gezeigt in dem während eines einzigen Zugriffs Pufferspeicher stellen adressiert werden müssen, die in zwei verschie denen Zeilen des Pufferspeichers 20 liegen.

Die schwarzen Punkte in einigen Speicherstellen bezeichnen in den F i g. 6B bis 6F das Vorhandensein von Daten, und die Zahlen geben nur die während des laufenden Zyklus gespeicherten Daten an.

Der einfacheren Numerierung halber wird hier das erste vom E/A-Kanal 11 während einer gegebenen E/A-Leseoperation empfangene Datenbyte als ein geradzahliges Byte, das nächste als ein ungeradzahliges

Byte usw. behandelt Die geradzahligen Bytes werden

auf die geradzahlige Byteposition null im CIDR 21 und die ungeradzahligen Bytes in die ungeradzahlige

Byteposition 1 gesetzt Die F i g. 7A bis 7E zeigen typische Datenübertragun-

gen vom Pufferspeicher 20 zum Hauptspeicher 25. Jede der F i g. 7A bis 7 E stellt einen anderen Kanalzyklus dar. Wie vorher geben die schwarzen Punkte in einer Pufferspeicherstelle das Vorhandensein von Daten an dieser Stelle an, und die Zahlen bezeichnen die während des jeweiligen Zyklus interessanten Stellen. Der Stern in Zeile 1, Spalte 2 in Fig.7A besagt, daß für dieses Beispiel genügend Daten zum Einleiten einer Speicherübertragung vorhanden sind, nachdem 11 Datenbytes vom E/A-Kanal 11 hereingekommen sind und im

so Pufferspeicher 20 gespeichert wurden. Weiterhin wird abgenommen, daß die Anfangsbytestelle im Hauptspeicher 25 die Bytestelle 5 in irgendeiner Zeile ist oder in anderen Worten, daß die drei wertniedersten Startadreßbits für den Hauptspeicher 25 die Bits 101 sind.

Das erste Ziel besteht darin, eine acht-Byte-Grenze im Hauptspeicher 25 zu bekommen. Dazu liest man die ganze Zeile Null aus dem Pufferspeicher 20 und setzt sie in das STDR 23. Die Ausgabe des STDR 23 fließt durch den Byteschieber 30 (F i g. 2), und zu gegebener Zeit wird sie in das MSDR27 gesetzt (Fig.2). Nach Darstellung in Fig.7A wird der Byteschieber 30 so eingestellt, daß er eine Rechtsverschiebung um fünf Bytepositionen vornimmt Die Byte-Wahleinheit 28 (F i g. 2) läßt nur die drei am weitesten rechts stehenden Bytepositionen im MSDR 27 in den Hauptspeicher 25 schreiben. Nach Darstellung in Fig.7A werden die Daten dadurch an eine acht-ßyte-Grenze im Hauptspeicher 23 gebracht

|ς Fig.7B zeigt, was im nächsten Kanalzyklus passiert,

B Wieder werden acht weitere Bytes aus dem Pufferspei- || eher 20 gelesen und in das STDR 23 gesetzt. In diesem

H Fall kommen jedoch einige Datenbytes aus der Zeile

|l null und andere aus der Zeile I des Pufferspeichers 20.

ij Diese acht zusammenhängenden Bytes in zwei verschleiß denen Zeilen werden während eines Zugriffs zum

Ü Pufferspeicher 20 adressiert. Somit werden die Daten- Ij bytes 3 bis 10 während des zweiten Kanalzyklus in das STDR 23 gesetzt Diese Datenbytes werden um fünf

p Bytepositionen in einem Durchlauf durch den Byteschie-

Ii ber 30 nach rechts verschoben und dann in das

S MSDR 27 gesetzt Die Datenbytes 3 bis 10, werden dann

ϊ_: in die nächste Zeile des Hauptspeichers 25 geschrieben.

;i Die Fig.7A bis 7E stellen den Fall dar, in dem die

!.■; Länge der aus dem E/A-Gerät zu lesenden Daten 79

Bytes beträgt und die Anfangsstelle im Hauptspeicher 25 nicht mit einer 64-Byte-Grenze zusammenfällt In diesem Fall wird zuerst eine besondere Speicherüber-■f tragungsoperation ausgeführt um 11 Datenbus in dsn

Hauptspeicher 25 zu übertragen und so die nächste 64-Byte-Grenze im Hauptspeicher 25 zu erreichen. Nach Darstellung in den F i g. 7A und 7B sind hierzu zwei Zugriffe zum Pufferspeicher 20 erforderlich. Nachdem dann genügend Daten im Pufferspeicher 20 ) gesammelt sind, wird eine volle Speicherübertragungsoperation ausgeführt um die nächste 64 Datenbytes in y den Hauptspeicher 25 zu übertragen. Dazu nimmt man

-'. acht Übertragungen mit je acht Bytes vom Pufferspei-

r eher 20 zum Hauptspeicher 25 vor. In Fig. 7C ist die :o

: erste derartige Übertragung und in F i g. 7D die letzte

gezeigt Danach folgt eine weitere Speicher-Teilübertragungsoperation, um die übrigen vier Datenbytes in den Hauptspeicher 25 zu übertragen. Diese Teilübertragung ist in Fig. 7E gezeigt

Die Daten vom E/A-Kanal 11 werden also während aufeinander folgender Kanalzyklen in Gruppen von ein oder zwei Bytes in den Pufferspeicher 20 übertragen und dort gespeichert, bis alle Daten vom E/A-Gerät für die infragekommende Leseoperation gelesen wurden. An entsprechenden dazwischengeschobenen Zeitpunkten, werden Daten aus dem Pufferspeicher 20 gelesen und zur Speicherung in den Hauptspeicher 25 übertragen. Die Daten werden in Gruppen von jeweils acht Bytes in den Hauptspeicher 25 gesetzt, und es --5 werden während jedes Zugriffs mit der möglichen Ausnahme der ersten und letzten Übertragung jeweils acht Datenbytes in den Hauptspeicher 25 geschrieben. Abhängig von der Startadresse im Hauptspeicher und der Länge der vom E/A-Gerät gelesenen Daten können während der ersten und letzten Übertragung oder während einer dieser Übertragungen oder auch keiner Übertragung weniger als acht Bytes in den Hauptspeicher 25 geschrieben werden. Die infragekommende jeweilige Eingabe/Ausgabe-Leseoperation wird beendet nachdem das letzte Datenbyte in den Hauptspeicher 25 geschrieben wurde.

Eine Eingabe/Ausgabe-Schreiboperation läuft in ziemlich der umgekehrten Reihenfolge ab, wie die gerade beschriebene Eingabe/Ausgabe-Leseoperation. Daten werden aus dem Hauptspeicher 25 in Gruppen von acht Bytes ausgelesen, bei Bedarf durch den Byteschieber 30 verschoben und über die Torschaltung 78 an das STDR 23 gegeben. Da das Steuersignal STB W während einer E/A-Schreiboperation auf dem Einerpegel und das Steuersignal STBR auf dem Null-Pegel steht, wird die Torschaltung 78 geöffnet, so daß sie Datensignale leitet, und die Torschaltung 88 wird abgeschaltet Pie durch die Torschaltung 78 weitergelejteten Daten werden durch die aber das UND-GLied 98 weitergeleiteten Taktimpulse Ci in das STDR 23 gesetzt Die Daten im STDR 23 werden der Schreibschaltung des Pufferspeichers 20 über die Datensammelleitung 32 und die Assembler 80 bis 87 zur Verfügung gestellt Jedes Segment von acht Datenbytes wird während verschiedener Taktimpulse C3, die an ein UND-Glied 101 angelegt werden, in den Pufferspeicher 20 geschrieben. Jeder an das UND-Glied 101 angelegte Impuls C3 aktiviert alle acht Schreibsteuerleitungen IVO bis W7. Das Maß der Verschiebung durch den Byteschieber 30 wird so eingestellt daß das Anfangsdatenbyte vom Hauptspeicher 25 in der Position der Spalte 0 der ersten Zeile (Zeile 0) im Pufferspeicher 20 gespeichert wird.

Während einer E/A-Schreiboperation bleibt das UND-Glied 95 abgeschaltet (CTBW auf Null-Pegel), so daß keine Daten in das CIDR 21 gesetzt werden. Während der CT-Zeitintervaüe wird auch keine der Schreibsteuerleitungen WO bis Wl erregt was noch viel wichtiger ist Somit werden während einer E/A-Schreiboperation nur Daten vom Hauptspeicher 25 in den Pufferspeicher 20 geschrieben.

In einer E/A-Schreiboperation werden immer acht Bytes in den Pufferspeicher 20 geschrieben. Während der ersten Übertragung vom Speicher zum Puffer, kann dadurch unerwünschter Abfall in den Pufferspeicher 20 gespeichert werden, das wird jedoch dadurch ausgeglichen, daß dieser Abfall während der nächsten Übertragung von acht Bytes aus dem Hauptspeicher 25 in den Pufferspeicher 20 überlagert wird.

Für eine E/A-Schreiboperation beginnt die Datenübertragung vom Pufferspeicher 20 an den E/A-Kanal 11, sobald vom Hauptspeicher 25 übertragene Daten im Pufferspeicher 20 zur Verfügung stehen. Die Daten werden an den E/A-Kanal 11 in Einheiten von je zwei Bytes über das Kanal-Ausgabedatenregister CODR 22 und die zwei Byte breite Datensammelleitung 94 übertragen. Jeder vom UND-Glied 99 an das CODR 22 angelegte Taktimpuls Cl setzt also zwei weitere Datenbytes in das CODR 22, wobei das geradzahlige Byte vom Assembler 92 und das ungerpdzahlige vom Assembler 63 gewählt wird.

Wie vorher sind mit den Assemblern 100 zwei separate Adreßmechanismen gekoppelt so daß vom Hauptspeicher 25 er.,_Pfangene Daten an einer anderen Stelle gespeichert werden können, als Daten zur Übertragung an den E/A-Kanal 11 ausgelesen werden. Wegen dieser Zyklusteilung durch die Impulse CT und ST für die Assembler IOC können die Einschreibungen vom Hauptspeicher 25 unabhängig von den Auslesungen an den E/A-Kanal 11 weiterlaufen, und bei Bedarf können während desselben Kanalzyklus acht Bytes geschrieben und zwei Bytes ausgelesen werden.

Sowohl für E/A-Leseoperationen als auch für E/A-Schreibopertstionen arbeitet der Pufferspeicher im Umlaufbetrieb. Wenn also in einer gegebenen E/A-Operation mehr als 256 Bytes zu übertragen sind, dann kehrt die Pufferschreiboperation in die erste Zeil.; des Pufferspeichers 20 zurück, nachdem die letzte Zeile des Pufferspeichers 20 gefüllt ist, und fährt dann dort mit dem Schreiben fort, bis alle Daten übertragen wurden oder ein weiterer Umlauf in die Zeile 0 erforderlich wird. Die Pufferleseoperation läuft in ähnlicher Weise um, und die Lese' und Schreiboperationen sind soweit koordiniert, daß neue Daten oberhalb noch nicht gelesener früher gespeicherfer Daten nicht überlagert

werden können.

In Fig.8 ist im einzelnen die Konstruktion eines Schreibtreibers 102 gezeigt, der gemäß Darstellung in F i g. 5a die Treibersignale for die Schreibsteuerleitungen Wo bis V/1 liefert Der Sehreibtreiber 102 besteht aus einem Satz von acht ODER-Gliedern, von denen je ein Eingang mit der Ausgangsleitung 103 vom UND-Glied 101 verbunden ist (Pig.Sa). Wenn das Steuersignal wahrend einer E/A-Schrelboperation auf dem binaren Eifierpegel liegt, aktiviert jeder Taktimpuls 1 η CS den ganzen Satz von Schreibsteuerleitungen WO bis W7. Während einer E/A-Leseoperation werden andererseits die zu den Gruppen 50 bis 57 laufenden Schreibsteuerleitungen WO bis W7 einzeln über einzelne Signale gesteuert, die an den zweiten Eingang π der ODER-Glieder im Schreibtreiber 102 über die Leiter 104 geleitet werden. Während eines gegebenen

ts ι I.I..

Siuu Keine, eine uucf Zwei oCiifciuSicücucl-

tungen WO bis W7 aktiv gesteuert.

In Fig. 5a sind die Hauptfunktionseinheiten ein- _>n schließlich der Puffersteuerung 24, die in F i g. 2 gezeigt ist, dargestellt. Zu diesen Funktionseinheiten gehören zwei separate Sätze von Pufferspeicher-Adreßschaltungen zur einzelnen Lieferung mehrere Bits umfassender Adressen an den Adreßmechanismus einer jeden :ϊ Speichergruppe 50 bis 57. Die Speicherübertragungs-Datenpufferadreßschaltung hefen insbesondere mehrere Bits umfassende Adreßfelder während der ST-Zeitabschnitte an die Adreßsammelleitungen /4 0 bis A 7. Diese Speicherübertragungsadreßfelder dienen der Adressierung des Pufferspeichers 20 zur Datenübertragung von und zum Hauptspeicher 25. Ähnlich ist eine Kanalübertragungs-Datenpufferadreßschaltung vorgesehen für die Lieferung von mehrere Bits umfassenden Adreßfeldern während der CT-Zeitabschnitte an die r, Adreßsammelleitungen A 0 bis A 7. Diese CT-Adreßfelder dienen der Adressierung des Pufferspeichers 20 zur Datenübertragung von und zum E/A-Kanal 11.

Die Speicheriibertragungs-Datenpufferadreßschaltung enthält einen Speicherübertragungs-Pufferadreßzähler mit Übertragungssteuerung 105. Der Adreßzählerteil dieser Einheit 105 liefert eine Speicherübertragungs-Pufferadresse (STBA) an die Speicherübertragungs-Pufferadreßsteuerung (ST-Pufferadreßsteuerung) 106. Diese ST-Pufferadreßsteuerung 106 wiederum liefert eine fünf Bit große Adresse an einen ersten Eingang der Adreßsammelleitungs-Assernbler A 0 bis A 7 in der Assembler-Gruppe 100. Die Übertragungssteuerung 105 empfängt verschiedene Hauptspeicheradreßsignale. ZäMerriickstellsignale und Datenlängensignale von der IPU 14 über die Steuersammelleitung 46.

Die Kanalübertragungsdatenpuffer-Adreßschaltung enthält einen Kanalübertragungs-Pufferadreßzähler (CT-Pufferadreßzähler) 107 und eine CT-Zugriffssteuerung 108, die einen CT-Pufferadreßsteuerteil, einen CT-Schreibsteuerteil und einen CT-Lesesteuerteil enthält. Der CT-Adreßzähler 107 liefert eine Kanalübertragungs-Pufferadresse (CTBA) an den Adreßsteuerteil in der CT-Zugriffssteuerung 108, und dieser wiederum μ liefert eine fünf Bit große Adresse an einen zweiten Eingang eines jeden Assemblers 100, die die Adreßsammelleitungen A 0 bis A 7 treiben. Der CT-Schreibsteuerteil der CT-Zugriffssteuerung 108 empfängt ein C1 BW-Steuersignal und die Taktimpulse Cl vom E/A-Kanal 11. Der CT-Schreibsteuerteil empfängt ebenfalls die Steuersignale GERADE und UNGER. vom EM-Kanal 11. Das Signal GERADE steht auf dem aktiven Pegel, wenn ein gültiges Datenbyte auf dem Teil der Datensammelleitung 90 liegt, der ein Datenbyte an die geradzahlige Byteposition (Byte 0) im CIDR 21 liefert. Auf ähnliche Weise ist das ÜNGER.-Steuersignal auf dem aktiven Pegel, wenn ein gültiges Datenbyte »uf dem Byteteil der Datensammelleitung 90 liegt, der ein Datenbyte an die ungeradzahlige Byteposition (Byte 1) im CIDR 21 gibt Der CT-Pufferadreßzähler 107 empfängt ein Zählerrückstellsignal von der IPU 14 über die Steuersamtfieileitung46. Dieser CT-PufferadreÖz8hler 107 empfängt auch ein Kanalübertragungslängensignal (CTL) vom E/A-Kanal 11. Dieses Signal gibt an, ob null, ein oder zwei Bytes gültiger Daten auf der Datensammelleitung 90 stehen.

Eine Datenpufferzählsteuerung 109 ist ebenfalls vorgesehen, um unter anderem dem E/A-Kanal 11 mitzuteilen, wenn genügend Daten im Pufferspeicher 20 zur Einleitung einer ruffer-Speicherüberiragung gesammelt wurden. In diesem Fall gibt der E/A-Kanal 11 die entsprechenden Steuersignale an die Hauptsteuerung 15 (Fig. 2), um die Puffer-Speicherübertragung einzuleiten.

In Fig. 9 ist im einzelnen die Konstruktion der in Fig. 5a allgemein dargestellten ST-Pufferadreßsteuerung 106 gezeigt. Außerdem ist ein Speicheriibertragungs-Pufferadreßregister (STBAR) 110 gezeigt, das in dem S'.'-Pufferadreßzähler 105 liegt und einen Teil davon bildet. Das STBARIlO wird nach Bedarf so fortgeschrieben, daß es die Lage des laufenden Anfangsbyte im Pufferspeicher 2C für die Speicherübertragung enthält. Das STBAR 110 ist B Bits breit, wobei Bder Logarithmus zur Basis zwei des Produktes MxR ist. Im vorliegenden Beispiel ist M (Anzahl der Spalten im Pufferspeicher 20) gleich acht und R (Anzahl der Zeilen im Pufferspeicher 20) gleich 32. Im vorliegenden Ausführungsbeispiel ist somit MxR = 256 und B = 8. Das STBAR 110 ist ein acht Bit großes Adreßregister. Diese acht Bit große Adresse reicht aus zur eindeutigen Bezeichnung jeder gegebenen je ein Byte großen Stelle in dem 256 Stellen großen Pufferspeicher 20.

Der Teil der in F i g. 9 dargestellten ST-Pufferadreßschaltung enthält weiterhin eine Schaltung, die auf den Satz von r höherwertigen Adreßbits im STBARIlO anspricht und einen modifizierten Satz höherwertiger Adreßbits erzeugt, deren Wert um eine Zahl höher ist als der Wert des nicht modifizierten Satzes. Wie bereits gesagt, ist der Faktor rder Logarithmus zur Basis zwei von R, die Anzahl der Zeilen im Pufferspeicher 20. Im vorliegenden Beispiel ist R = 32 und somit r — 5. Die auf den Satz von fünf werthöheren Adreßbits (Bui O bis 4) im STBAR 110 ansprechende Schaltung erzeugt den modifizierten Satz werthöherer Adreßbits und ist dargestellt als eine +1-Erhöhungsschaltung 111. Der unveränderte Satz der fünf werthöheren Adreßbits wird als Satz A bezeichnet und der modifizierte Satz als Satz MA. Der MA-Adreßwert ist um eine Zahl höher als der y4-AdreßwerL

Die in Fig.9 gezeigte ST-Adreßschaltung enthält weiterhin eine Wahlschaltung, um in jeden Adressiermechanismus der Speichergruppe 50 bis 57 (F i g. 5b) entweder den Satz der unveränderten Adreßbits A oder den Satz der veränderten Adreßbits MA zu geben. Diese Wahlschaltung wird durch einen Satz von sieben Assemblern 112 bis 118 mit jeweils zwei Eingängen und einem Ausgang und eine nichtgeschaltete Ausgangsleitung 119 dargestellt. Diese Assembler 112 bis 118 und die Ausgangsleitung 119 liefern den gewählten Satz von Adreßbits an die einzelnen jeweils fünf Bit großen

Adreßsammelleitungen AO bis Af (Pig.5b) über entsprechende Aj.iembler 100 (Fig.5a). Gemäß Darstellung dureh die nidhtgeschaltete Ausgangsleitung 119 empfängt die Adreßsammelleitung A 7 immer den unveränderten Sau A der fünf höherwertigen Adreßbits in φίη ST-Zeitintervallen.

F i g. 10 zeigt im einzelnen als Beispiel die Konstruktion des Assemblers 11$, der die Adreßbits für die Adreßsammelleitung A 3 wählt Dureh die Verwendung des Inverters 120 wird nur eine externe Wahlsteuerleitung 121 benötigt. Wenn die Wahlsteuerleitung 121 auf binär null geht, wird der unveränderte Satz A der fünf Adreßbits an die Adreßsammelleitung A 3 gegeben. Wenn andererseits die Wahlsteuerleitung 121 auf binär eins steht, wird der modifizierte Satz MA der fünf Adreßbits stattdessen an die Adreßsammelleitung A 3 gegeben.

Die anderen Assembler der Gruppe 112 bis 118 in Fig.9 sind genauso aufgebaut wie der in Fig. 10 gezeigte Assembler 115. Die ST-Pufferadreßschaltung in Fig. 9 enthält auch eine mit der Wahlschaltung 112 bis 119 gekoppelte Wahlsteuerung, die auf den Satz von m wertniederen Adreßbits im STBAR 110 anspricht und feststellt, welcher Satz von werthöheren Adreßbits an jeden Adreßmechanismus für jede Speichergruppe 50 bis 57 gegeben wird. Der Faktor m ist der Logarithmus zur Basis zwei von M, wobei A/die Anzahl von Spalten im Pufferspeicher 20 ist, die im vorliegenden Beispiel acht beträgt, und somit ist m = 3. Die Wählersteuerung, die in Fig. 9 durch die Wahlsteuerschaltung 122 dargestellt ist, spricht auf den Satz der drei wertniederen Adreßbits (Bits 5 bis 7) im STBAR 110 an.

Fig. 11 zeigt im einzelnen die Konstruktion der Wahlsteuerschaltung 122 der F i g. 9. Die verschiedenen Ausgangssteuerleitungen 0 bis 6 sind entsprechend mit den Wahlsteuereingängen der Assembler 112 bis 118 verbunden. Die von der Wahlsteuerschaltung 122 vorgenommene logische Verknüpfung ist dargestellt in der Tabelle der Fig. 12. Wenn z. B. die drei wertniederen Adreßbits (Bits 5 bis 7) im STBAR 110 den Wert 000 tmucii, uaiin wild uic unvci äiluci ic Aiii esse A an jede der acht Adreßsammelleitungen A 0 bis A 7 gegeben. In diesem Fall liegen die im Pufferspeicher 20 adressierten zusammenhängenden acht Bytestellen alle in derselben Zeile, die bestimmt wird durch den Wert von A. Wenn andererseits die drei wertniederen STBAR-Bits z. B. den Wert 011 haben, dann wird die unveränderte Adresse A an die Adreßsammelleitungen A 3 bis A 7 gegeben und die veränderte Adresse MA würde an die Adreßsammelleitungen A 0 bis A 2 gegeben. Dadurch ist ein Fall dargestellt, wo ein acht Byte großes Speichersegment adressiert werden muß, das in zwei verschiedenen nebeneinanderliegenden Zeilen des Pufferspeichers 20 liegt Der Wert von A bestimmt die erste der beiden Zeilen und der Wert von MA die zweite. Wenn A z. B. den Wert acht hat (ein binärer Wert von 01000 für die Bits 0 bis 4), dann hätte MA den Wert neun (binärer Wert 01001 für die Bits 0 bis Λ), und das entspräche dem in Fig.7d gezeigten Fall. Dort werden die letzten fünf Bytes der Zeile 8 und die ersten drei Bytes der Zeile 9 während ein und derselben Adressierung des Pufferspeichers 20 angesteuert

Die in Fig. 13 gezeigte CT-Pufferadreßschaltung zeigt im einzelnen die Konstruktion der in Fig.5a dargestellten CT-Zugriffssteuerung 108. Diese enthält wie schon gesagt einen CT-Pufferadreßsteuerteil, einen CT-Schreibsteuerteil und einen CT-Lesesteuertefl. Der CT-Pufferadreßsteuerteil liefert fünf Bit große Adreß felder während der CT-Zeitintervalle Ober die entsprechenden Assembler 100 an die Adreßsammelleitungen /4 0 bis Af. Der CT-Schreibsteuerteil liefert die Schreibsteuersignale WO bis Wf an die in Fig.5a gezeigten Schreibtreiber 102. Der CT-Lesesteuerteil steuert die Aktivierung der Lesesteuerleitungen /70 bis RI, die zu den in Fig.5b gezeigten Kanalausgangsassemblern 92 und 93 laufen. In Fig. 13 ist auch ein Kanalübertragungs-Puffer-

Ki adreßregister (CTBAR) 124 gezeigt, das im CT-Pufferadreßzähler 107 liegt und einen Teil davon bildet. Dieses CTBAR 124 liefert eine fl-Bit-Datenpufferadresse zur Adressierung einer gewünschten Startbytestelle im Pufferspeicher 20 während des CT-Intervalles. Der

ι-, Faktor B hat dieselbe Bedeutung wie oben in Verbindung mit dem STBAR110 beschrieben. Im vorliegenden Ausführungsbeispiel ist also das CTBAR 124 ein 9cht Bit großes Adreßregister, und die darin stehende Adresse wird während einer Eingabe/

jo Ausgabeoperation wiederholt fortgeschrieben, so daß sie die nächste gewünschte Startbytestelle im Pufferspeicher 20 adressiert.

Der in Fig. 13 gezeigte Teil der Kanalübertragungsadreßschaltung enthält auch ein ungerades Gruppenre-

2i gister 125 und ein gerades Gruppenregister 126 zur Aufnahme der B- 1 höherwertigen Adreßbits (Bits 0 bis 6) vom CTBAR 124. Der CT-Adreßschaltungsteil in Fig. 13 enthält weiterhin eine Erhöhungsschaltung 127 zum Erhöhen des Wertes im geraden Gruppenregister

jn 126 um Eins, wenn das wertniederste Bit (Bit 7) im CTBAR 124 den binären Wert eins hat. Wenn das Bit 7 den binären Wert null hat, leitet die Erhöhungsschaltung 127 die Bits 0 bis 6 des CTBAR 124 unverändert auf das gerade Gruppenregister 126. Wenn also das Bit 7 = 0 ist, wird in das gerade Gruppenregister 126 derselbe binäre Wert gesetzt wie in das ungerade Gruppenregister 125. Wenn Bit 7 = 1 ist, wird in das gerade Gruppenregister 126 ein um die Zahl Eins höherer Wert gesetzt als in das ungerade Gruppenregister 125.

jo Die Kanalübertragungsadreßschaltung enthält weiter eine Schaltung zur Lieferung des Satzes von r-nonerwertigen Adreßbits im ungeraden Gruppenregister 125 an den Adreßmechanismus in jeder der ungeradzahlig numerierten, ein Byte großen Speichergruppen 51, 53, 55 und 57 (Spalte I₁3,5 und 7) im Pufferspeicher 20. Der Faktor r hat dieselbe Bedeutung wie oben, es ist nämlich der Logarithmus zur Basis zwei von R, wobei R die Anzahl von Zeilen im Pufferspeicher 20, im vorliegenden Beispiel also fünf ist. Die fünf werthohen Adreßbits (Bit 0 bis 4) im ungeraden Gruppenregister 125 werden also während der CT-Zeitabschnitte von der Adreßsammelleitung 129 und den entsprechenden Assemblern 100 an jede der ungerade numerierten Adreßsammelleitun gen A 1, A 3, A 5 und A 7 gegeben.

In ähnlicher Weise ist eine Schaltung vorgesehen, um den Satz der r-höherwertigen Adreßbits im geraden Gruppenregister 126 an den Adreßmechanismus der geradzahligen Speich ^rgruppen 50,52,54 und 56 (Spalte 0, 2, 4 und 6) im Pufferspeicher 20 zu geben.

Insbesondere werden die fünf werthohen Adreßbits (Bits 0 bis 4) im geraden Gruppenregister 126 der geradzahligen Adreßsammelleitungen AO, A 2, A4 und /4 6 über die Adreßsammelleitung 130 und die entsprechenden Assembler 100 während der CT-Zeitintervalle zugeführt

Für die Mehrzahl der Zugriffe zum Pufferspeicher 20 zwecks Kanalübertragung sind die geradzahligen Gruppenadressen AO, A2, A4 und A6 dieselben wie

die ungeradzahligen AX, A3, A5 und A 7. In den meisten Fällen wird also in jeder der acht Spalten des Pufferspeichers 20 dieselbe Zeile adressiert. Manchmal wie bei dem til Fig.6F gezeigten Fall, sind die geradzahligen Adressen A 0,Ai, A 4 und A 6 jedoch um eine Zahl höher als die ungeradzahligen Adressen A 1, A3, A5 und A1. Wenn also die Anfangsbytestelle für die Kanalübertragung in der Bytespalte 7 des Pufferspeichers 20 liegt, haben die Bits 5, 6 und 7 im CTBAR 124 den Wert 111. Durch Erhöhung um +1 in der Erhöhungsschaltung 127 wird dann in die Bitposition vier der Adresse ein Wert übertragen, der durch die Erhöhiingsschaltung 127 läuft. Die Bits 0 bis 4 im geraden Gruppenregister 126, werden dadurch um eine Zahl höher als die Bits 0 bis 4 im ungeraden Gruppenregister 125, so daß die nächste Zeile im Pufferspeicher 20 für das zweite Byte der die beiden Bytes umfassenden Kanaiübertragung adressiert wird. Somit kann ein zwei Bytes umfassendes Speichersegment in zwei benachbarten Zeilen des Pufferspeichers 20 mit einem Zugriff zu diesem Pufferspeicher 20 adressiert werden.

Die CT-Zugriffssteuerung 108 in F i g. 13 enthält auch eine Lese/Schreibsteuerung, die auf einem Satz wertniederer Adreßbits im CTBAR 124 anspricht und eine geradzahlige und eine ungeradzahlige Speichergruppe im Pufferspeicher 20 für die Datenübertragung auswählt. Diese Lese/Schreibsteuerung enthält einen mit dem ungeraden Gruppenregister 125 gekoppelten ungeraden Gruppendecodierer 131, der auf einem Satz wertniederer Adreßbits (Bits 5 und 6) anspricht und eine ein Byte breite ungeradzahlige Speichergruppe wählt. Dieser ungerade Gruppendecodierer 131 hat vier Ausgangsleitungen 132 bis 135, von denen zu einem gegebenen Zeitpunkt nur jeweils eine auf dem binären Einerpegel stehen kann. Die aktivierte Ausgangsleitung wird durch Codierung der Bits 5 und 6 bestimmt, die für jede Ausgangsleitung in der Zeichnung angegeben ist.

Für Zwecke der Schreibsteuerung während einer E/A-Leseoperation, werden die Decodierer-Ausgangs-E/A-Leseoperation ausgeführt wird, bleiben die UND-Glieder 136 abgeschaltet (CTBW bleibt auf binär null) und keine der Schreibsteuerleitungen WX, W3, WS und WI wird aktiviert, so daß während der Kanalübertra gungsabschnitte keine Daten in den Pufferspeicher 20 geschrieben werden.

Für Lesesteuerzwecke während einer E/A-Schreiboperation werden die einzelnen Deeodier-Ausgangsleitungen 132 bis 135 mit den entsprechenden Lesesteuer- leitungen RX, R3, R 5 und Rf verbunden, die zu dem Assembler 93 für das ungerade Byte führen, der zum CODR 22 (F i g. 5b) gehört. Dadurch kann der Assembler 93 nur ein ausgewähltes der vier an seinen Eingang gegebenen ungeradzahligen Bytes auswählen und auf die ungerade Byteposition im CODR 22 weiterleiten.

Das ausgewählte ungerade Byte wird bestimmt durch die Codierung der Bits 5 und 6 im ungeraden Gruppenregister i25.

Während jedes CT-Zeitintervalles, werden die Grup-

2(i penadreßsammelleitungen A 0 bis A 7 so aktiviert, daß sie acht Byte große Speicherstellen im Pufferspeicher 20 adressieren. Der Inhalt dieser Speicherstellen erscheint auf den Ausgangssammelleitungen 70 bis 77. Eine der ungeraden Ausgangssammelleitungen 71, 73, 75 und 77 wird durch den Assembler 93 gewählt, und was auf dieser Sammelleitung erscheint, an das CODR 22 weitergeleitet. Nur die während eines Taktimpulses C1 bei der Ausführung einer E/A-Schreiboperation (CTBR auf binär eins) vom Assembler 93 weitergeleiteten

ω Daten werden jedoch tatsächlich in das CODR 22 gesetzt. Daten die zu einer anderen Zeit als CX erscheinen, werden ignoriert. Gesteuert wird dieser Vorgang durch das UND-Glied 99 (F i g. 5b), das die auf die Steuerleitung des CODR 22 gesetzten Daten treibt.

J5 Wenn keine E/A-Schreiboperation ausgeführt wird, bleibt auch das Steuersignal CTBR auf null und es wird alles ignoriert, was vom Assembler 93 geleitet wird. Für Kanalübertragungszwecke ist also effektiv der Moment, in dem Daten aus dem Pufferspeicher 20 ausgelesen werden derjenige, zu dem am Ausgang des JND-Glie-

leitnrxtort

den entsprechenden ungeradzahligen Schreibsteuerleitungen WX, W3, W5 unf Wl gekoppelt, die über den Schreibtreiber 102 zum Pufferspeicher 20 führen. Die UND-Glieder 136 werden als Gruppe durch ein weiteres UND-Glied 137 gesteuert, das das Steuersignal CTBW, die Taktimpulse CX und das Steuersignal LWG. vorn E/A-Kanal 11 empfängt. Die UND-Glieder 136 werden somit zum Weiterleiten von Signalen während der Taktimpulse CX vorbereitet, aber nur wenn eine CT-Pufferschreiboperation durchzuführen ist (CTBW auf Pegel eins) und gültige Daten in der ungeradzahligen Byteposition 1 im CIDR 21 stehen (UNG.-Signal auf binär eins). Nimmt man an, daß diese Bedingungen erfüllt sind, so wird das Datenbyte in der Byteposition 1 des CIDR in dem Pufferspeicher 20 während eines Taktimpulses Cl an der Spaltenstelle geschrieben, die durch die Schreibsteuerleitung Wl₁ W3, W5 und W7 bestimmt wird, die auf dem Einerpegel steht (während eines gegebenen Kanalzyklus kann nur eine dieser Leitungen auf dem Pegel stehen), und das Datenbyte wird an die Zeilenstelle geschrieben, die durch den Adreßwert Ai, A3, A5 oder A7 bestimmt ist Somit bestimmen die Bits 0 bis 4 des ungeraden Gnippenregisters 125 die Zeilenkoordinate, die Bits 5 usd 6 die Spaltenkoordinate und der Taktimpuls Cl den Zeitpunkt, z» dem das ungerade Datenbyte tatsächlich in den Pufferspeicher 20 geschrieben wird. Wenn keine Die Kanalübertragungs-Lese/Schreibsteuerung enthält weiterhin für die geradzahligen Spalten 0,2,4 und 6 im Pufferspeicher 20 ähnliche aber separate Steuereinrichtungen.

Die Lese/Schreibsteuerung insbesondere enthält weiter einen Decodierer 138 für die gerade Gruppe, der mit dem geraden Gruppenregister 126 gekoppelt ist und auf einen Satz wertniederer darinstehender Adreßbits (Bits 5 und 6) anspricht und eine der geradzahligen Speichergruppen 50,52,54 und 56 für die Datenübertragung wählt Der Decodierer 138 hat vier Ausgangsleitungen 140 bis 143, von denen zu einem gegebenen Zeitpunkt nur eine auf binär eins stehen kann. Die zur Aktivierung der verschiedenen Ausgangsleitungen 140 bis 143 benötigten Codierungen der Bits 5 und 6, sind in der Zeichnung gezeigt

Für Schreibsteuerzwecke werden die einzelnen Decodierer-Ausgangsleitungen 140 bis 143 über einzelne UND-Glieder 144 mit den entsprechenden geradzahligen Schreibsteuerleitungen WO, W2, W4 und W6 gekoppelt Die UND-Glieder 144 werden als Gruppe durch ein weiteres UND-Glied gesteuert, das vom E/A-Kanal 11 das Steuersignal CTBW die Taktimpulse Cl und das Steuersignal GERADE empfängt Das Steuersignal GERADE steht auf binär eins, wenn ein gültiges Datenbyte in die geradzahlige Byteposition null im CIDR 21 gesetzt wurde. Wenn man annimmt, daß

das der Fall ist und eine E/A-Leseoperation ausgeführt wird und das Signal CTBW auf binär eins steht, dann werden die Daten in der Byteposition null des ClDR 21 wahrend eines Taktimpulses Cl in den Pufferspeicher 20 an eine geradzahlige Spaltenstelle geschrieben, die durch die Erregung einer der vier Leitungen WO, W2, WA und We bestimmt wird. Die Zeilenstelle wird bestimmt durch den Adreßwert A 0, A 2, A 4 oder A 6.

Für Lesesteuerzwecke werden die Decodierer-Ausgangsleitungen 140 bis 143 einzeln mit den entsprechenden Lesesteuerleitungen RO, R 2, R 4 und Λ 6 verbunden, die zu dem zum CODR22 (Fig.5b) gehörenden Assembler 92 führen. Die aktive Leitung der Lesesteuerleitungen RO, R2, R4 und R6 läßt den Assembler 92 die entsprechende Ausgangssammelleitung 70, 72, 74 und 76 wählen und die Daten auf der Ausgangssammelleitung an den geradzahligen Byte-0-Eingang des CODR 22 weiterleiten. Das gerade Datenbyte w^:-d in das CODR 22 gesetzt, wenn der Taktimpuls CX am Ausgang des UND-Gliedes 99 auftritt.

Die Kanalübertragungs-Lese/Schreibsteuerung ist also so aufgebaut, daß Speicherstellen in der Größe eines Byte im Pufferspeicher 20 paarweise adressiert werden können, wobei ein Glied dieses Paares eine geradzahlige Bytestelle und das andere eine ungeradzahlige Bytestelle ist. Die geradzahligen Bytestellen liegen in den geradzahligen Spalten 0,2,4 und 6 und die ungeradzahligen Bytestellen in den ungeradzahligen Spalten 1, 3, 5 und 7. Zur einfacheren Erklärung wird hier der Begriff »Gerade-Ungerade-Zugriff« benutzt, um den Fall zu beschreiben, in dem die niedriger numerierte Speicherstelle eine geradzahlige Bytestelle ist und die höher numerierte Speicherstelle eine ungeradzahlige. Diese Art Zugriff erhält man, wenn die Adreßwerte in den Gruppenregistern 126 und 125 dieselben sind. Die folgende Tabelle gibt die verschiedenen Schreibsteuerpaare und Lesesteuerpaare an, die für verschiedene Codewerte der Bits 6 und 7 aktiviert werden, die in beiden Registern 125 und 126 bei einem Geraüe-ungeraüe-Zugriif erscheinen können.

Gerades und ungerades Register gleich

Bits 6 und 7, die in den Registern 125 und 126 far den Fall einer UngeradeOerade-Adressierung vorliegen können.

Gerades Register eine Zahl höher

Unger.
Bit 6-7
Code

Ger.
Bit 6-7
Code

Aktive Schreibleitungen

Aktive Leseleitungen

01
10
11
00

WX-Wl Wi-W 4 WS-Wb Wl-WO

RI-R2
Λ3-Λ4
R5-R6 RT-RO

Bit 6-7
Code

Aktive
Schreibleitungen

00	WO-Wl	RO-Rl
01	Wl-Wh	R2-R3
10	W4-WS	R4-RS
11	W6-W1	Λ6-Λ7

In der Spähe »aktive Schreibleitungen« wird angenommen, daß ein Zugriff zu zwei Bytes vorgenommen wird. Bei Zugriff zu einem Byte würde die ungeradzahlige Schreibleitung nicht aktiviert, weil das an das UND-Glied 137 gegebene Steuersignal UNG. auf binär null steht

Zur Erklärung wird hier mit dem Ausdruck »Ungerade-Gerade-Zugriff« eine Kanalübertragung bezeichnet, bei der die adressierte niedriger numerierte Speicherstelle eine ungerade Speicherstelle ist und die höhernumerierte Speicherstelle die gerade Speicherstelle ist Dieser Fall tritt ein, wenn der Adreßwert im Register 126 um eine Zahl höher ist als der Adreßwert im Register 125. Die nachstehende Tabelle zeigt die aktiven Schreibleitungspaare und die aktiven Leseleitungspaare für die verschiedenen Codebeziehungen der Für die Spalte »aktive Schreibleitungen« wird angenommen, daß zwei Bytes adressiert werden. Bei einer Adressierung nur eines Bytes würde die entsprechende geradzahlige Schreibsteuerleitung nicht aktiviert, weil das an das UND-Glied 145 gegebene Steuersignal GERADE auf dem abschaltenden binären Null-Pegel stünde.

Die Fig.6D, 6E und 6F zeigen Beispiele für Ungerade-Gerade-Zugriffe zu zwei Bytes im Pufferspeicher 20 für den Fall einer Kanal-Puffer-Datenübertragung. Die F i g. 6A und 6C zeigen Beispiele für Gerade-Ungerade-Zugriffe zu einem Byte, wo die ungeradzahlige Schreibsteuerleitung abgeschaltet bleibt. F i g. 6B zeigt ein Beispiel für einen Ungerade-Gerade-Zugriff zu einem Byte, wo die geradzahlige Schreibsteuerleitung (die Leitung W2) abgeschaltet bleibt.

Wie in den F i g. 6A bis 6F weiter gezeigt ist, wird das erste vom E/A-Gerät 10 empfangene Datenbyte (Byte

ü null) in die Byteposition null des CIDR 21, das zweite vom E/A-Gerät 10 empfangene Datenbyte (Byte eins) in die Byteposition eins, das dritte empfangene Datenbyte (Byte 2) in die Byteposition null, das vierte empfangene Datenbyte (Byte drei) in die Byteposition eins im CIDR 21 gesetzt usw. Mit anderen Worten, abwechseind empfangene Daienbyies werden abwechselnd als gerade und ungerade numerierte Datenbytes behi.'delt, wobei das erste empfangene Datenbyte als gerades

Byte behandelt wird. Unter diesen Umständen werden

Aktive 45 die geraden Datenbytes immer in die geradzahlig

Leseleitungen numerierte Byteposition null im ClDR 21 und die

ungeraden Datenbus immer in die ungeradzahlige

Byteposition 1 im CIDR 21 gesetzt.

Für den Fall einer E/A-Schreiboperation werden

so Daten vom Pufferspeicher 20 in das Kanalausgangsdatenregister 22 in Einheiten von jeweils zwei Bytes übertragen. Abhängig von der Datenrate des jeweiligen E/A-Gerätes 10, das die Daten empfängt, können die Datenübertragungen vom CODR 22 an den E/A-Kanal 11 Einzelbyteübertragungen oder Doppelbyteübertragungen oder eine Kombination der beiden Arten sein. Der E/A-Kanal 11 teilt dem CT-Pufferadreßzähler 107 mit, wieviele Bytes für jeden Kanalzyklus aus dem CODR 22 zu nehmen sind. Wenn nur ein Byte genommen wird, wird das CTBAR 124 um nur eine Zahl fortgeschrieben. Während des nächsten KanaJzyklus ist daher eines der in das CODR 22 gesetzten Bytes eine Wiederholung des nicht genommenen Byte vom vorhergehenden Kanalzyklus.

In F i g. 14 ist im einzelnen die Konstruktion des in Fig.5a gezeigten CT-Pufferadreßzählers 107 gezeigt Wie schon im Zusammenhang mit F i g. 14 erwähnt wurde, ist das CTBAR 124 der Fig. 13 eigentlich ein

Teil des CT-PufferadreßzähJers 107, Der AdreßzäWer 107 enthält weiterhin eine Fortschreibungsschaltung zur Fortschreibung des CTBAR124 um die Zahl der übertragenen Datenbytes bei jeder Datenübertragung zwischen dem Pufferspeicher 20 und dem E/A-Kanal Ii. Diese Fortschreibungsschaltung enthält ein Kanalübertragungslängenregister (CTLR) 146, das vom E/A-Kanal 11 einen zwei Bit großen Code zur Angabe 'der Anzahl der während des nächsten Kanalzyklus zu übertragenden Bytes (0, 1 oder 2) empfängt. Dieser Übertragungslängencode wird in das CTLR146 gesetzt, wenn am Ende des dann laufenden Kanalzyklus der Taktimpuls C3 erscheint, der auch den Adreßwert im CTBAR124 in einen Kanalübertragungsadreßpuffer 147 setzt Gleichzeitig wird der CTBAR-Adreßwert in die Register 125 und 126 der Fig. 13 gesetzt Der AdreBwert im Kanalübertragungs-Adreßpuffer (CTBAB) 147 ist also die CT-Pufferadresse für den neuen laufenden Kanalzyklus. Der binäre Längenwert im CTLR146 wird zum binären Adreßwert im CTBAB147 im Binäraddierer 148 zur Ausgabe der nächsten Kanalübertragungspufferadresse addiert. Diese nächste CT-Pufferadresse wird dann durch den Taktimpuls CO für den jetzt laufenden Kanalzyklus in das CTBAR124 gesetzt. Auf diese Weise wird das CTBAR124 jedesmal bei einer Datenübertragung zwischen dem Pufferspeicher 12 und dem E/A-Kanal 11 'ortgeschrieben, so daß es auf die Startbyte-Speicherstelle im Pufferspeicher 20 zeigt, die für den nächsten Kanalzyklus zu benutzen ist, in dem Daten übertragen werden.

Der nächste Adreßwert im CTBAR 124 wird über eine acht Bit große Adreßsammelleitung 149 an die CT-Zugriffssteuerung 108 in der in Fig. 13 gezeigten Art geliefert Das CTBAR 124 kann auch auf einen Adreßwert gestellt werden, der von der IPU 14 über die Steuersammelleitung 46 geliefert wird. Dabei handelt es sich um einen Vorbereitungsschritt für eine E/A-Operation, um das CTBAR 124 auf Null zurückzustellen. Das CTBAR 124 kann auch auf Null zurücklaufen, wenn es seine höchste Zahl erreicht hat Dadurch kann die CT-Adressierung von Daten in den oder aus dem Pufferspeicher 20 auf die Zeile null des Speichers 20 zurücklaufen, wenn die Operation des E/A-Gerätes Daten mit einer relativ großen Länge betrifft

In Fig. 15 ist im einzelnen die Konstruktion der in Fig.5a gezeigten Übertragungssteuerung 105 dargestellt. Sie enthält vier Hauptmeciianismen, nämlich: 1. Eine Einrichtung zur Bestimmung der Übertragungslänge, mit der die Anzahl der während des laufenden Kanalzyklus von oder zum Hauptspeicher 25 zu übertragenden Datenbytes bestimmt wird; 2. einen Pufferadreßzähler zur Fortschreibung des STBAR 110 so, daß es die Anfangsbytespeicherstellenadresse im Pufferspeicher 20 für den laufenden Kanalzyklus enthält; 3. einen Datenlängenzähler, mit dem festgestellt wird, wenn alle Datenbytes für eine bestimmte Speicher/Puffer-Übertragungsoperation übertragen wurden und 4. eine Vorrichtung zur Ermittlung des Schiebebetrages, der vom Byteschieber 30 (Fig.2) verlangt wird. Wenn einmal eine bestimmte Speicher/ Puffer-Übertragungsoperation tatsachlich begonnen hat, steuert die Übertragungssteuerung 105 die Bewegung der Datenbytes zwischen dem Pufferspeicher 20 und dem Hauptspeicher 25 ohne Unterstützung von der IPU 14. Dadurch wird die IPU 14 freigesetzt und kann verschiedene Speicherübertragungen für Hintergrundaufgaben ausführen, die sonst zusätzliche iPU-Zeit belegen würden.

Jede neue Lese- oder Schreiboperation mit E/A-Geräten wird eingeleitet entweder durch Abruf einer E/A-Startinstruktion vom Hauptspeicher 25 In die

IPU14 oder durch Kommandoverkettung von einem vorher ausgeführten Kanalkommandowort

Die Fig.7A bis 7E zeigen ein Beispiel für eine E/A-Leseoperation, in dem 79 Datenbytes (Bytes 0 bis 78) von einem bestimmten E/A-Gerät zu lesen und in

ίο den Hauptspeicher 25 zu übertragen und dort zu speichern sind. Gemäß Darstellung in den Fig.7A bis 7E, kann die ganze Lese- oder Schreiboperation an einem E/A-Gerät unterteilt werden in zwei oder mehr Speicher/Puffer-Übertragungsoperationen, wobei in jeder derartigen Operation bis zu 64 Datenbytes zwischen dem Pufferspeicher 20 und dem Hauptspeicher 25 übertragen werden können.

Nach Darstellung in Fig. 15 enthält die Übertragungssteuerung 105 drei Hauptregister, nämlich das

μ STBAR110, das oben schon in Verbindung mit Fig.9 erwähnt wurde, ein Hauptspeicher-Adreßregister (MSAR) 150 und ein Kanaldaten-Längenregister (CHDLR) 151. Diese Register werden am Anfang über mehrere Bits umfassende Binärsignale eingeschaltet oder zurückgestellt, die von der IPU14 über die Steuersammelleitung 46 gegeben werden. Das STBARIlO wird am Anfang auf lauter Nullen zurückgestellt und zwar zu Beginn einer neuen Leseoder Schreiboperation, und wird danach während des Ablaufes dieser Operation durch die IPU14 nicht zurückgestellt Andererseits empfangen das MSAR150 und das CHDLR151 von der IPU 14 zu Beginn einer jeden Speicher/Puffer-Übertragungsoperation, die während einer E/A-Geräte Leseoperation oder Schreiboperation auftreten kann, eine Anfangseinstellung.

Zu Beginn einer jeden Speicher/Puffer-Übertragungsoperation wird das MSAR 150 von der IPU 14 so eingestellt oder geladen, daß es die drei wertniedersten Adreßbus der kompletten Startbyteadresse für den Hauptspeicher 25 enthält Diese drei wertniedersten Adreßbus geben an, welches der acht Bytes in einem Speicherwort als Startbyte zu benutzen ist Natürlich bezeichnen sie nicht das infragekommende Speicher wort Das MSAR 150 enthält also mit anderen Worten ausgedrückt nicht die komplette Hauptspeicheradresse, sondern nur deren drei wertniederste Bits. Um die Arbeitsweise des in Fig. 15 gezeigten Gerätes zu erklären, werden diese drei wertniederen Adreßbits mit den Bits 5 bis 7 bezeichnet. Es ist jedoch nicht die wirkliche Bitnummer, wie sie in der Hauptspeicheradreßsammelleitung 29 in F i g. 2 erscheint. Im Augenblick ist die Hauptsache jedoch, daß sie die drei wertniedersten Adreßbits auf der Hauptspeicheradreß-

Sammelleitung 29 sind.

Zu Beginn einer jeden Speicher/Pufferoperation für eine gegebene E/A-Geräte-Leseschreiboperation wird das CHDLR 151 am Anfang von der IPU 14 über die Steuersammelleitung 46 so eingestellt oder geladen, daß es eine binäre Darstellung der Anzahl der während dieser Speicher/Pufferoperation zu übertragenden Datenbytes enthalt. In den meisten Fällen wird das CHDLR 151 höchstwahrscheinlich mit dem Wert 64 geladen, Das ist die Anzahl der für eine volle

Speicher/Puffer-Übertragungsoperation im Gegensatz zu einer Teiloperation zu übertragenden Bytes.

Das Anfangsladen oder Rückstellen der Register 110, 150 und ISl wird zeitlich durch die von der IPU 14

gelieferten Taktimpulse 72 und 73 gesteuert. Beim Auftreten des nächsten Kanaltaktimpulses Cl werden die Register UO, 150 und 151 auf die entsprechenden Werte der Pufferregister 152,153 und 154 eingestellt Die STBA-Register 110 und 152 sind acht Bits breit, die MSA-Register 150 und 153 sind drei Bits breit und die CHDL-Register 151 und 154 sind acht Bits breit Bezogen auf die anderen Register und für Kombinationszwecke werden die MSA-Bits so behandelt, als ob sie auf den Bitpositionen 5,6 und 7 stehen.

Die Einrichtung zur Bestimmung der Übertragungslänge in Fi g. 15 enthält eine Achter-Kompleraentschaltung 155, die die MSA-Bits empfängt und deren Achter-Komplement bildet Die Beziehung zwischen den Eingabebits und den Ausgabebits für die Achter-Komplementschaltung 155 ist in der nachstehenden Tabelle aufgezeigt

MSA	BL	BL
Bits 5-7	Grenzlänge	Bits 4-7
000	8	1000
001	7	Olli
010	6	0110
011	5	0101
100	4	0100
101	3	0011
no	2	0010
111	1	0001

Die Ausgabe der Achter-Komplementschaltung (BL-Bits 4 bis 7) wird Grenzlängenwert (BL) genannt Dieser BL-Wert ist gleich der Anzahl der Bytes, die zum Erreichen der nächsten Speicherwortgrenze oder Acht-Byte-Grenze im Hauptspeicher 25 gebraucht werden. Für das in F i g. 7A gezeigte Beispiel halten die MSA-Bits den Wert 101 und somit ist das Byte 1 die Startbyteposition in der ersten Speicherwortstelle. In diesem Fall braucht man drei weitere Datenbytes, um die nächste Acht-Byte-Grenze im Hauptspeicher 25 zu erreichen, und somit wäre die Ausgabe der Achter-Komplementschaltung 155 der Wert 0011.

Nach der ersten Datenübertragung für eine gegebene Speicher/Pufferoperation nimmt das MSAR 150 den Wert 000 für den Rest dieser Operation an, weil es während der nachfolgenden Kanaltaktimpulse C3 an seinem Eingang den Wert 000 hat. Dadurch geht der BL-Wert für alle Übertragungen nach der ersten Datenübertragung auf den Wert 8. Mit anderen Worten, soweit der Grenzlängenwert betroffen ist, wird man durch die erste Übertragung auf eine Acht-Byte-Grenze geführt und die nachfolgenden Übertragungen sind Vollübertragungen von 8 Bytes.

Der Datenlängenwert DL im CHDLB-Register 154 ist gleich der Anzahl der Datenbytes, die während einer gegebenen Speicher/Pufferoperation zu übertragen bleiben. Solange die verbleibende Datenlänge nicht kleiner ist als der Grenzlängenwert am Ausgang der Achter-Komplementschaltung 135, wird die Grenzlänge oder der BL-Wert über das UND-Glied 136 und ein ODER-Glied 157 auf die STL-Sammelleitung 158 geleitet und wird zum Speicherübertragungslingenwert (STL). Die Beziehung zwischen den beiden Werten BL und DL wird durch die Vergleicher 139 und 160 überwacht. Solange die Datenlänge größer oder gleich 8 ist, gibt der Vergleicher 139 eine binäre Eins aus, die über das ODER-Glied 161 geführt wird und das UND-Glied 156 einschaltet Gleichzeitig wird die Ausgabe des ODER-Gliedes 161 durch efaen Inverter 162 invertiert und schaltet das DL-Tor 163 ab, Solange der aus den Bits 5 bis 7 bestehende Teil der Datenlänge größer oder genausogroß ist wie der BL-Wert, gibt der Vergleicher 160 eine binäre Eins aus, die ebenfalls über das ODER-Glied 161 geführt wird und das UND-Glied 156 ein- und das DL-Tor 163 ausschaltet

Sobald der Datenlängenwert DL kleiner wird als der BL-Wert, wird das UND-Glied 156 abgeschaltet und das DL-Tor 163 eingeschaltet Dadurch werden die Bits 4 bis 7 des DL-Wertes auf die STL-Sammeileitung 158 gegeben und werden zum STL-Wert Mit anderen Worten, sobald der DL-Wert der noch zu übertragenden Daten kleiner wird als der Grenzlänger.wert zum Erreichen der nächsten 8-Byte-Grenze, wird der DL-Datenlängenwert als Speicherübertragungslänge benutzt Die zu übertragende Länge kann somit niemals die Länge der noch zu übertragenden Daten überschreiten.

Der in F i g. 15 gezeigte ST-Pufferadreßzählermechanismus umfaßt das STBAR UO, das STBAB 152 und einen binären Addierer 166. Der Addierer 166 schreibt die laufende Pufferadresse im STBAB 152 fort durch Addition der laufenden Speicherübertragungslänge auf die STL-Leitung 158. Dadurch erscheint am Ausgang des Addierers 166 die Speicherübertragungspufferadresse für den nächsten Kanalzyklus. Diese Adresse wird in das STBARHO durch den nächsten Taktimpuls CO gesetzt so daß sie dann die laufende Speicherübertragungspufferadresse wird. Der Adreßwert im STBAR 110 wird an die ST-Pufferadreßsteuerung 106 über die 8 Bit große Sammelleitung 167 gegeben, die die Sammelleitung der Bits 0 bis 4 und die Sammelleitung der Bits 5 bis 7 in Fig.9 enthält Das STBAR 110 kann auf 0 zurücklaufen wenn es seine Höchstzahl erreicht hat Dadurch kann die ST-Adressierung von Daten zur Eingabe und Ausgabe im Pufferspeicher 20 so oft wie nötig auf die Zeile 0 des Pufferspeichers 20 zurücklaufen, wenn die E/A-Operation eine relativ große Datenlänge betrifft

Der in Fig. 15 gezeigte Datenlängenzählerteil umfaßt das CHDLR151, den CHDLB 154 und einen binären Subtrahierer 168. Der Subtrahierer 168 subtrahiert von dem laufenden Datenlängenwert im CHDLB 154 den laufenden Übertragungslängenwert auf der STL-Leitung 158 und gibt den Datenlängenwert für den nächsten Kanalzyklus aus. Dieser nächste

so DL*Wert wird durch den nächsten Taktimpuls CO in das CHDLR 151 gesetzt und wird dann zum laufenden DL-Wert. Ein Null-Detektor 169 überwacht den Ausgang des Subtrahierers 168 und erzeugt ein Signal STENDE, wenn der nächste DL-Wert null wird. Dieses Signal STENDE bezeichnet die Beendigung der laufenden Speichcr/Pufferoperation und wird zur Mitteilung dieser Ta'sache an den E/A-Kanal 11 gegeben. Daraufh·, sendet der E/A-Kanal 11 ein Endsignal an die ι i„upt$teuerung 15, um die laufende

μ Speicher/Pufferoperation abzuschließen und zu been' den.

Die in Fig. 15 gezeigte Schiebübertrags-Bestimmungseinrichtung enthält einen drei Bit großen binären Subtrahierer 170 und ein Schiebebetragsregister 171.

es Der Subtrahierer 170 subtrahiert die drei wertniederen Pufferadreßbits im STBAB 152 von den drei wertniederen Hauptspeicheradreßbits im MSAB 153.
Das am Ausgang des Subtrahierers 170 erscheinende

Ergebnis ist gleich dem Betrag, um den der Byteschieber 30 (Fig,2) die Bytes verschieben muß für die richtige Speieherausrichtung der Daten im Pufferspeicher 20 und im Hauptspeicher 25, in den die Daten übertragen werden sollen. Dieses drei Bit große Schiebe-Betragssignal wird durch den ersten Taktimpuls C2 für die laufende Speicher/Pufferoperation in das Schiebe-Betragsregister 171 gesetzt Nach Darstellung in den F i g. 7A bis 7E bleibt der Schiebebetrag während einer gegebenen Speicher/Pufferoperation derselbe, und somit braucht das Schiebe-Betragsregister 171 nicht mehr eingestellt zu werden. Es kann jedoch gezeigt werden, daß der richtige drei-Bit-Wert trotzdem am Ausgang des Subtrahierers 170 während jedes nachfolgenden Taktimpulses C2 erscheint, falls das Schiebe- Betragsregister 171 durch jeden Impuls Ci eingestellt werden soll.

In dem in F i g. 7A gegebenen Beispiel haben die drei wertniederen Hauptspeicheradreßbits den Wert 101 und die drei wertniederen Pufferadreßbits den Wert 000. Der am Ausgang des Subtrahierers 170 erscheinende Unterschied hat somit einen Wert von 5, und das ist der Betrag der für die vom Hauptspeicher 25 benötigte Datenausrichtung erforderliche Rechtsverschiebung. In dem in Fig.7B gezeigten Fall haben die drei wertniederen Hauptspeicheradreßbits den Wert 000 und die drei wertniederen Pufferspeicheradreßbits den Wert 011. Wenn der zweite Wert von dem ersten in dem drei-Bit-Subtrahierer subtrahiert wird, ist die Ausgabe 101, und das ist wieder der Wert 5. Eine Rechtsverschiebung von fünf Byiepositionen wird ebenfalls für die acht-Byte-Obertragung gebraucht, die in Fig.7B gezeigt ist

Der Schiebe-Betrag im Register 171 wird über die Sammelleitung 172 an die Schiebesteuerung 45 in F i g. 2 geleitet Die Schiebesteuerung 45 stellt den Byteschieber 30 so ein, daß er die Verschiebung vornimmt die durch den Betrag im Schiebe-Betragsregister 171 angegeben ist Bei einer Puffer-Speicherübertragung verschiebt der Byteschieber 30 nach rechts. Bei einer Speicher-Pufferübertragung verschiebt der Byteschieber 30 nach links. Die Schieberichtung wird der Schiebesteuerung 45 von der Hauptsteuerung 15 abhängig davon angegeben, ob eine E/A-Leseoperation oder eine E/A-Schreiboperation ausgeführt wird.

In Fig. 16 ist im einzelnen die Konstruktion der DatenpufferzähLsteuerung 109 der Fig.5a gezeigt Sie enthält einen bidirektionalen Datenpuffer-Zählmechanismus, der auf die Anzahl der in den Pufferspeicher 20 geschriebenen oder aus ihm ausgelesenen Datenbytes anspricht und eine laufende Zahl der gegenwärtig im Pufferspeicher 20 vorhandenen nichtgelesenen Datenbytes hält Dieser Datenpuffer-Zählmechanismus umfaßt ein acht Bit großes Pufferspeicher-Zählregister 175, einen acht Bit großen Pufferspeicher-Zählpuffer 176, einert acht Bit großen Binäraddierer 177 und eine Erhöhungs/Erniedrigungsschaltung 178. Das Pufferspeicher-Zählregister 175 wird am Anfang während der Vorbereitungsschritte für eine neue E/A-Operation auf lauter Nullen zurückgestellt Durch einen aus lauter μ Nullen bestehenden Wert der von der IPU14 Ober die Steuersammelleitung 46 gegeben wird. Danach kann das Pufferspeicher-Zählregister 175 während jeder Hälfte eines jeden Kanalzyklus (Taktimpulse Cl und CS) entsprechend der Speicherübertragungslänge (STL) und der Kanalübertragungslänge (CTTL) fortgeschrieben werden, die während der betreffenden Zyklushälften vorliegen. Für jeden gegebenen Kaflalzyklus können einer oder beide Werte für STL und CTL null sein. In diesem Fall hat der Fartschreibungsfaktor (Erhöhungsoder Erniedrigungsfaktor) den Wert null. Die Zahl im Pufferspeicher-Zählregister 175 wird also nicht unbedingt während jedes Halbzyklusintervalles verändert Sie wird nur verändert, wenn während eines solchen Halbzyklus Daten in den Pufferspeicher 20 oder aus ihm übertragen werden.

Die Erhöhungs/Emieclrigungsschaltung 178 erhöht die Zahl im Pufferspeicher-Zählregister 175 jedesmal, wenn Daten in den Pufferspeicher 20 geschrieben werden. Wenn die Daten vom Hauptspeicher 25 geschrieben werden (STBW = 1), wird die Zahl im Pufferspeicher-Zählregister 175 um den STL-Wert trhöht Wenn die geschriebenen Daten vom E/A-Kanal 11 kommen (CTBW = 1), wird die Zahl im Register 175 um den CTL-Wert erhöht Die Erhöhungs-Erniedrigungsschaltung 178 setzt den Zahlenwert im Register 175 jedesmal herunter, wenn Daten aus dem Pufferspeicher 20 gelesen werden. Wenn die ausgelesenen Daten zum Hauptspeicher 25 übertragen werden (STBR <= 1), wird die Zahl im Zählregister 125 heruntergesetzt durch Addieren des vom STL-Komplementierer 179 gelieferten Wertes. Wenn andererseits die ausgelesenen Daten an den E/A-Kanal 11 übertragen werden (CTBR = 1), wird die Zahl im Register 175 heruntergesetzt durch Addieren des vom C?L-Komplementierer 180 gelieferten Wertes. Auf diese Weise zählt das Pufferspeicher-Zählregister 175 die Anzahl der nichtgelesenen Datenbytes im Pufferspeicher 20.

Die Datenpufferzählsteuerung 109 umfaßt auch ein Fangwertregister 181, das von der IPU 14 über die Steuersammelleitung 46 mit Zahlenwerten geladen wird. Dieses Register 181 wird während der Ausführung der Vorbereitungsschritte unmittelbar nach dem Abruf einer neuen START I/O-Instruktion oder einer Befehlskette von einem vorhergehenden CCW am Anfang geladen. Danach wird es als Teil einer Endfolge für jede Speicher/Pufferübertragungsoperatirm neu geladen, um es so für die nächste Speicher/Pufferübertragungsoperation vorzubereiten.

Die Datenzählpuffersteuerung 109 enthält weiter eine Vergleichsschaltung 182, die mit dem Pufferspeicher-Zählpuffer 176 und dem Fangwertregister 181 gekoppelt ist, um bei einer E/A-Leseoperation ein Anforderungssignal zur Einleitung einer Puffer-Speicherübertragungsoperation abzugeben, wenn die Zahl der ungelesenen Daten im Puffer (CNT) genausogroß oder größer ist als die vorgegebene in das Register 181 gesetzte Zahl Fangwert Bei einer E/A-Leseoperation wird von der IPU 14 in das Register 181 eine Zahl gesetzt die gleich der Anzahl der Datenbytes ist, die zum Erreichen der nächsten 64-Byte-Grenze im Hauptspeicher 25 gebraucht werden, ausgenommen, wenn die zu übertragende oder noch zu übertragende Datenlänge nicht zum Erreichen der nächsten 64-Byte-Grenze ausreichen. Dann ist der in das Register 181 gesetzte Wert gleich der zu übertragenden oder noch zu übertragenden Datenlänge. Die 64-Byte-Grenzen im Hauptspeicher 25 liegen am unteren Ende derjenigen Bytestellen, deren Adressen Vielfaches von 64 sind. Das von der Vergleicherschaltung 182 erzeugte Anforderungssignal wird Über einen Assembler 183 (die lOR-Steuerleitung ist auf dem aktiven Pegel) und die Signalleitung 184 an den E/A-Kanal 11 gegeben, der wiederum diese Anforderung und andere zugehörige Steuerinformation wie die Kanaladresse an die Hauptsteuerung 15 weitergibt Die Anforderung teilt der

Hauptsteuerung 15 mit, daß genügend Paten im Pufferspeicher 20 stehen, um mit einer Puffer-Speicherübertragungsoperation zu beginnen, Daraufhin verzweigt das Mikroprogramm in der Hauptsteuerung 15 zu der notwendigen Routine, um die Puffer-Speicherübertragungsoperation einzuleiten und auszuführen.

Um in einer E/A-Schreiboperatjon ein Anforderungssignal zur Einleitung einer Speicher-Pufferübertragungsoperation einzuleiten, sobald die Anzahl der ungelesenen Datenbytes im Pufferspeicher 20 unter einen vorgegebenen Wert fällt, der von der IPU 40 in das Register 181 gesetzt wird, ist ein weiterer Vergleicher 185 vorgesehen. Im vorliegenden Fall hat der Pufferspeicher 20 eine Kapazität von 256 Bytes, und der vorgegebene Wert ist beispielsweise 176..Das vom Vergleicher 185 erzeugte Anforderungssignal wird auch über einen Assembler 183 (IOW ist auf dem aktiven Pegel) und über die Signalleitung 184 an den E/A-Kanal 11 gegeben. Dieses Anforderungssignal teilt dem E/A-Kanal 11 und dadurch auch der Hauptsteuerung 15 mit, daß der Pufferspeicher 20 weitere Daten gebrauchen kann. Wenn noch Daten an den Pufferspeicher 20 zu übertragen sind, verzweigt das Mikroprogramm in der Hauptsteuerung 15 zur entsprechenden Routine. Wenn nicht, wird das Anforderungssignal vom E/A-Kanal 11 ignoriert

Die Arbeitsweise des in F i g. 2 gezeigten Datenverarbeitungssystems und insbesondere des Kanaldatenpuffers, der in den F i g. 5a und 5b gezeigt ist, wird jetzt für den Fall der in den F i g. 6A bis 6F und in den F i g. 7A bis 7E gezeigten repräsentativen E/A-Leseoperation beschrieben. In diesem Beispiel sollen insgesamt 79 Datenbytes (Bytes 0 bis 78) vom E/A-Gerät 10 gelesen und über den E/A-Kanal 11 und den Pufferspeicher 20 in den Hauptspeicher 25 übertragen werden. Die E/A-Operation soll beginnen, wenn die IPU 14 den entsprechenden Kanallesebefehl an den E/A-Kanal 11 gibt Dieser Befehl kann entweder durch Abruf einer Start-IO-Instruktion vom Hauptspeicher 25 oder aufgrund eine: Befehlskette von einem vorhergehenden Kanalbefehlswort gegeben werden. Nach der Abgabe des neuen Kanalbefehles an den E/A-Kanal 11 werden von einer E/A-Mikroprogrammleseroutine bestimmte Vorbereitungsschritte in der Hauptsteuerung 15 ausgeführt Insbesondere wird die IPU 14 dazu veranlaßt, das STBARIlO, das CTBAR124 und daa Pufferspeicher-Zählregister 175 auf den Wert null zu stellen. Durch Einstellen des STBAR 110 und des CTBAR 124 auf null können Daten für den Pufferspeicher 20 beginnend in der Bytespalte null und Zeile null, gespeichert und ausgelesen werden.

Das erste Ziel der gesamten E/A-Leseoperation für die 79 Bytes besteht darin, die nächste 64-Byte-Grenze im Hauptspeicher 25 zu erreichen. In dem in den F i g. 7A bis 7E gezeigten Beispiel müssen dazu in einer Speicher/Puffer-Teilübertragungsoperation die ersten elf Datenbytes (Bytes 0 bis 10) in den Hauptspeicher 25 übertragen werden. Da zum Erreichen der nächsten 64-Byte-Grenze elf Bytes gebraucht werden, setzt die IPU 14 als weiteren Vorbereitungsschritt die Zahl elf in das Fangwertregister 181 (F ig. 16) und signalisiert dann dem E/A'Kanal U, daß er mit der eigentlichen Datenübertragung an den Pufferspeicher 20 beginnen kann. Danach beginnt der E/A-Kanal 11 mit der Datenübertragung an den Pufferspeicher 20 in Einheiten von jeweils 1 oder 2 Bytes in der im Zusammenhang mit den Fig.6a bis 6f käschriebenen Art. Während jedes Kanalzyklus werden also ein oder zwei Bytes in das ClDR 21 gesetzt. In jedem FsII wird der Inhalt des CTBAR124 entsprechend der Menge der übertragenen Daten erhöht, wobei der Betrag durch das Kanalübertragungslängensignal (CTL) angegeben wird. In gleicher

Weise wird der Zahlenwert im Pufferspeicher-Zählregister 175 (Fig, 16) in jedem Zyklus entsprechend dem CTL-Wert erhöht Der Puffer-Speicherübertragungsmechanismus bleibt inaktiv, bis die Anzahl der zum Erreichen der ersten 64-Byte-Grenze erforderlichen Bytes in den Pufferspeicher 20 geschrieben wurde. Das Speichern einer ausreichenden Anzahl von Bytes, in diesem Falle elf Bytes, in den Pufferspeicher 20, wird durch Abgabe des ST-Anforderungssignales von der Vergleichsschaltung 182 (Fig. 16) signalisiert Die Kanal-Pufferübertragungen werden von diesem Anforderungssignal nicht beeinflußt und der E/A-Kanal sendet weiter Daten an den Pufferspeicher 20, bis die gesamte Datenlänge, in diesem Fall also 79 Bytes, in den Pufferspeicher 20 übertragen wurde. Auf diese Weise laufen die Kanal-Pufferübertragunger. von den Puffer-Speicherübertragungen unabhängig. Auch nach Beginn der Kanal-Pufferübertragungen kann die IPU 14 zu anderen Aufgaben zurückkehren bis zum Auftreten der ST-Anforderung.

Wenn die Datenpufferzählsteuerung 109 das ST-Anforderungssignal abgibt, beginnt die Hauptsteuerung 15 mit der Ausführung einer Mikroprogrammroutine zur teilweisen Übertragung vom Puffer in den Speicher. Diese Mikroprogrammroutine führt die in den F i g. 7A und 7 B gezeigte Teilübertragung (weniger als 64 Bytes) aus. Als Vorbereitungsschritt in dieser Routine wird die Hauptspeicherstartadresse für die Puffer-Speicherübertragung aus dem Lokalspeicher 34 ausgelesen und in das Kanalspeicheradreßregister 47 gesetzt Gleichzeitig sendet die IPU 14 die drei wertniedersten Hauptspeicheradreßbits für dieselbe Adresse an das MSAR150 in der Übertragungssteuerung 105 (F i g. 15). Als weiterer Vorbereitungsschritt wird von der IPU 14' das CHDLR151 (F i g. 15) mit der Länge der an den Hauptspeicher 25 in der in den Fig.7A und 7B dargestellten Teilübertragung zu übertragenden Daten geladen. In diesem Beispiel wird das CHDLR 151 mit dem Wert elf geladen. Zu diesem Zeitpunkt wird in der Hauptsteuerung 15 das richtige Speichermikrowort erreicht und die Adresse im Kanaispeichei adreßregister 47 in das SAR 26 geladen. Jetzt beginnt die eigentliche Datenverschiebung vom Pufferspeicher 20 in den Hauptspeicher 25.

Diese Datenbewegung wird von der Übertragungssteuerung 105 über den in F i g. 15 gezeigten Mechanismus gesteuert. Im einzelnen stellt die Schiebebetragsbestimmungseinrichtung fest, daß eine Verschiebung von fünf Bytes vom Byteschieber 30 vorgenommen werden sollte und die Schiebesteuerung 45 erhält entsprechende Anweisung. Gleichzei»ig bestimmt der Mach?nismus tür Festlegung der Übertragungslänge 155 bis 163, daß die Speicherübertragungslänge für den ersten Kanalzyklus den Wert drei hat (F i g. 7A). Für den ersten Zyklus führt der aus lauter Nullen bestehende Wert im STBAR 110 zu einer Adressierung nur der Zeile null des Pufferspeichers 20. Der Inhalt der Zeile null wird somit während des ersten Kanalzyklus adressier? und in das STDR23 (Fig.5b) gesetzt. Die acht Datenbytes im STDR 23 Werden dann im Umläufbetrieb durch den Byteschiebef 30 um fünf Bytepositionen nach rechts versetzt und dann in das MSDR 27 gespeichert Bei der nächsten Einschreibung in den Hauptspeicher 25 werden aufgrund der Steuerwirkung der Byte·Wahlein·

heit 28 (Fig.2) nur die Bytes in den drei äußersten rechten Bytepositionen im MSDR 27 in den Hauptspeicher gesehrieben. Durch dieses Beschreiben des Hauptspeichers 25 gelangen die eingeschriebenen Daten an die nächste acht-Byte-Grenie im Hauptspeichef 23.

Zu Beginn des nächsten Kanalzyklus (Taktimpuls CO, Fig.7B) wird der Inhalt des STBARIlO und des CHDLR 151 durch den STL-Wert für den ersten Zyklus fortgeschrieben. Der Pufferadreßwert im STBARIlO wird um drei Zahlen erhöht und der Datenlängenwert im CHDLR 151 um drei Zahlen heruntergesetzt. Zu diesem Zeitpunkt wurde der Hauptspeicheradreßwert im MSAR 150 auf null gesetzt. Die nächste Gruppe von Datenbytes wird dann aus dem Pufferspeicher 20 ausgelesen und in den Hauptspeicher 25 genauso wie für die erste Gruppe übertragen, jedoch ist der STL-Wert für die zweite Gruppe acht. In diesem zweiten Zyklus (Fig. 7B) führt der Adreßwert von drei im STBAR 110 außerdem zu einer zweizeiligen Adressierung des Pufferspeichers 20 in der in Fig. 7B gezeigten Art. Zu diesem Zeitpunkt hat die nächste Datenlänge am Ausgang des in F i g. 15 gezeigten Subtrahierers 168 den Wert null erreicht. Dadurch gibt der Null-Detektor 169 das Signal STENDE an den E/A-Kanal 11, der wiederum der Hauptsteuerung 15 mitteilt, daß die Speicher-Teilübertragungsoperation beendet ist. Damit wird das Speichermikrowort beendet und die Mikroprogrammroutine für die Puffer-Speicherübertragung führt einen Endlauf aus und gibt die Steuerung dann an die IPU 14 zu der Aufgabe zurück, die vor dem Auftreten der ST-Anforderung ausgeführt wurde.

Irgendwann vor der Rückkehr zur nächsten Prozessoraufgabe führt die Puffer/Speicher-Übertragungsmikroroutine verschiedene Verwaltungsaufgaben für die E/A-Operation durch. So wird z. B. das CCW-Bytezahlenfeld im Lokalspeicher 34 der IPU (Fig. 2) um die Anzahl von Datenbytes, in diesem Fall elf, heruntergesetzt, die während der Übertragungsoperation übertragen wurden. Außerdem wird das CCW-Datenadreßfeld

yi ci.iii.iiu uci IVICIIgC UCI

während der Übertragungsoperation übertragenen Daten erhöht. Außerdem wird das Register 181 (Fig. 16) so geladen, daß es den für die nächste Puffer-Speicherübertragungsoperation benötigten Fangwert enthält. Die nächste Übertragungsoperation (F i g. 7C und 7D), ist im vorliegenden Beispiel eine volle Übertragungsoperation von 64 Bytes, so daß das Register 181 so geladen wird, daß es den Wert 64 enthält.

Nachdem die Mikroroutine für die Puffer-Speicher-Teilübertragung beendet ist, bleibt der Puffer-Speicher-Übertragungsmechanismus inaktiv, bis das nächste ST-Anforderungssignal von der Datenpufferzählsteuerung 109 gegeben wird. Dieses Anforderungssignal leitet die volle Übertragungsoperation von 64 Bytes ein, deren erster und letzter Zyklus in den Pig.7C und 7D gezeigt ist. Diese volle Übertragungsoperation unterscheidet sich von der oben beschriebenen Teilübertra-

in gungsoperation nur dadurch, daß das in Fig. 15 gezeigte CHDLR 151 am Anfang mit dem Wert 64 und das drei Bit große, ebenfalls in Fig. 15 gezeigte MSAR 150 mit dem Wert 000 geladen wird, weil der Hauptspeicher 25 jetzt auf einer acht-Byte-Grenze

is steht. Wegen der in das CHDLR151 geladenen größeren Zahl werden Daten in den Hauptspeicher 25 in acht Kanalzyklen übertragen. In diesem Fall werden also Daten vom Pufferspeicher 20 in den Hauptspeicher 25 in acht aufeinanderfolgenden Übertragungen von jeweils acht Bytes übertragen. Dadurch wird der Hauptspeicher 25 auf die zweite 64-Byte-Grenze gebracht und das vom Null-Detektor 169 erzeugte Signal STENDE läßt die Mikroprogrammroutine für für diese Übertragungsoperation vom Puffer zum

.'5 Hauptspeicher eine Endfolge durchlaufen und dann die Steuerung an die IPU 14 für andere Aufgaben zurückgeben. Der Puffer-Speicherübertragungsmechanismus bleibt dann inaktiv, bis ein weiteres ST-Anforderungssignal von der Datenpufferzählsteuerung 109

in abgegeben wird.

Im vorliegenden Beispiel leitet das nächste ST-Anforderungssignal die in Fig. 7E gezeigte Puffer-Speicher-Teilübertragung ein. In diesem Fall werden nur die vier Bytes übertragen und es ist nur ein Zyklus

j5 erforderlich.

In dem in den Fig. 7A bis 7E dargestellten Beispiel einer E/A-Leseoperation ist eine relativ kleine Gesamtdatenlänge zu übertragen (der Anfangswert der CCW-Bytezahl) und somit ist nur eine volle Übertragungsoperation von 64 Bytes erforderlich. Eine

l— — .. 1.1 ..n.· r!~~nkrt/

betrifft jedoch eine Gesamtdatenlänge von mehreren tausend Bytes. In so einem Fall finden für eine E/A-Leseoperation oder E/A-Schreiboperation viele Vollübertragungen von 64 Bytes statt. Demzufolge ergibt sich eine beträchtliche Zeitersparnis bei der Ausführung der zugehörigen E/A-Verwaltungsoperationen. Diese Operationen werden nur einmal für jede Vollübertragung von 64 Bytes zwischen Speicher und Puffer ausgeführt.

Hierzu 11 Blatt Zeichnungen

Claims (7)

1. Patentansprüche;

   1, Kanaldatenpufferspeicher zur Zwischenspeicherung von zwischen einer Ein-ZAusgabe-Kanal- einheit und einem Hauptspeicher übertragenen Daten, der in Spalten und Zeilen angeordnete Byte-Speicherstellen aufweist, wobei jede Spalte eine Anordnung von mehreren, je zu einer Zeile gehörenden Speicherstellen mit je einem Byte Kapazität ist und eine eigene Adressiereinrichtung zur zeilenmäßigen Adressierung jeder einzelnen Speicherzelle aufweist, mit Pufferspeicheradressierschaltungen zur Abgabe von Adressen für die einzelnen Spalten des Pufferspeichers, dadurch gekennzeichnet, daß Modifizierungsschaltungen (111, 127) zur Modifizierung einer gegebenen Adresse für die Adressiereinrichtung bzw. die Pufferspeicher-Adressierschaltungen, wenn zu übertragende Düten Speicherstellen in zwei verschiedenen Zeilen des Pufferspeichers belegen, angeordnet sind, daß der Pufferspeicher (20) aus M Spalten und R Zeilen besteht, wobei M und R ganzzahlige Potenzen von zwei sind, daß jede der Spalten des Pufferspeichers (20) mit je einem, für die Parallelübertragung von einem Datenbyte ausgelegten Datenpfad verbunden ist und daß die Pufferadressierschaltungen (105, 108, 110, 124) an jede der Adressiereinrichtungen der Spalten des Pufferspeichers (20) eine r-Bit-Adresse abgeben, wobei r der Zweierlogarithmus von R ist, und wobei die Modifizierungsschaltungen (111, 127) die gegebene Adresse für mindestens eine S^/alte um eine Einheit erhöhen.
2. 2. Kanaldatenpufferspeicher nach Anspruch 1, dadurch gekennzeichnet, daß in den Übertragungseinrichtungen zwischen dem Pufferspeicher (20) und dem Hauptspeicher (13) eine rückgekoppelte Schiebeeinrichtung (30) angeordnet ist, die eine Kapazität von Λ/Datenbytes aufweist.
3. 3. Kanaldatenpufferspeicher nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß die Pufferadressierungsschaltungen aus einem Speicherübertragungs-Pufferadreßregister (110) zur Aufnahme einer binären Bytestellenadresse für den Pufferspeicher (20) einer Modifizierschaltung (111), die an die r höherwertigen Bitpositionen des Pufferadreßregisters (110) angeschlossen ist und aufgrund eines gegebenen Satzes von Adressenbits (A) einen modifizierten Satz (MA) von Adreßbits abgibt, dessen Zahlenwert um eine Einheit höher ist als der des unmodifizierten Satzes, einer Auswahlschaltung (112 bis 118), um wahlweise an jede der Adressiereinrichtungen der M Spalten des Pufferspeichers (20) den unmodifizierten oder den modifizierten Satz von Adressenbits zu geben und einer Wahlsteuerschaltung (122), die an die m niederwertigen Bitpositionen des Pufferadreßregisters (110) angeschlossen ist, wobei m der Zweierlogarithmus von /V/ist, besteht. bo
4. 4. Kanaldatenpufferspeicher naeh den Ansprüchen 2 und 3, dadurch gekennzeichnet, daß die rückgekoppelte Schiebeeinrichtung (30) mit einer Kapazität von M Bytes, welche ein Teil der Übertragungseinrichtungsn zwischen Pufferspeieher (20) und dem Hauptspeicher (13) ist, mit einer Schiebebetrags-Bestimmungsschaltung (170, 171) verbunden ist, die aus den niederwertigen Adreßbits einer Pufferadresse (STBA) und denen einer Hauptspeicheradresse (MSA) ein Schiebebetrags-Steuersignal erzeugt und an die Schiebeeinrichtung (30) zur Steuerung weiterleitet,
5. 5. Kanaldatenpufferspeicher nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß die Übertragungseinrichtungen zur Parallelübertragung von zwei Datenbytes zwischen Pufferspeicher (20) und einer Ein-ZAusgabekanaleinheit (Hj einen ersten und einen zweiten Datenpfad aufweisen, wobei der erste Datenpfad mit den geradzahligen (50, 52, 54, 56) Spalten des Pufferspeichers und der zweite Datenpfad mit den ungeradzahligen Spalten (51,53,55,57) des Pufferspeichers verbunden ist und daß eine Lese/Schreib-Zugriffssteuereinrichtung (108) angeordnet ist, die an das Pufferadreßregister (124) angeschlossen ist und aufgrund des Inhalts der niederwertigen Bitpositionen des Pufferadreßregisters Steuersignale zur Auswahl je einer der geradzahligen und je einer der ungeradzahligen Spalten des Pufferspeichers erzeugt.
6. 6. Kanaldatenpufferspeicher nach den Ansprüchen 1 bis 5, dadurch gekennzeichnet, daß ein erstes Gruppenregister (126) und ein zweites Gruppenregister (125), die zur Aufnahme von B— 1 höherwertigen Adreßbits aus dem Kanalübertragungs-Pufferadreßregister (124), eine Erhöhungsschaltung (127), die an die niederwertigste Bitposition (Bit 7) des Pufferadreßregisters (124) angeschlossen ist und den Zahlenwert der B-1 höherwertigen Adreßbits aus dem Pufferregister für das erste Gruppenregister (126) um eine Einheit erhöht, wenn das niederwertige Adreßbit den entsprechenden Binärwert aufweist, erste und zweite Verbindungseinrichtungen (100,129 bzw. 130) zur Übertragung des Inhalts des ersten Gruppenregisters (126) und des zweiten Gruppenregisters (125) an die Adressierungseinrichtungen der geradzahligen bzw. ungeradzahligen Spalten des Pufferspeichers die Pufferadressierungseinrichtungen bilden.
7. 7. Kanaldatenpufferspeicher nach Anspruch 7, dadurch gekennzeichnet, daß die Lese/Schreib-Zugriffssteuereinrichtung aus einer ersten Decodierschaltung (138), die mit dem ersten Gruppenregister (126) verbunden ist und einer zweiten Decodierschaltung (131), die mit dem zweiten Gruppenregister (125) verbunden ist, besteht.